CN115360149A - 芯片封装结构及封装工艺 - Google Patents
芯片封装结构及封装工艺 Download PDFInfo
- Publication number
- CN115360149A CN115360149A CN202210795360.XA CN202210795360A CN115360149A CN 115360149 A CN115360149 A CN 115360149A CN 202210795360 A CN202210795360 A CN 202210795360A CN 115360149 A CN115360149 A CN 115360149A
- Authority
- CN
- China
- Prior art keywords
- chip
- sealing
- groove
- packaging
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 55
- 238000012858 packaging process Methods 0.000 title claims abstract description 9
- 238000007789 sealing Methods 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000003466 welding Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 31
- 230000004927 fusion Effects 0.000 claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 4
- 238000007499 fusion processing Methods 0.000 claims description 2
- 230000006978 adaptation Effects 0.000 claims 1
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 238000004891 communication Methods 0.000 abstract description 7
- 238000005538 encapsulation Methods 0.000 description 21
- 238000009434 installation Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000007613 environmental effect Effects 0.000 description 4
- 230000004308 accommodation Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明涉及一种芯片封装结构及封装工艺，其中，芯片封装结构包括：基板，所述基板上开设有封装槽，所述封装槽内设有芯片，且所述封装槽内位于所述芯片的两侧设有若干用于与所述芯片电连接的第一电极；以焊接熔接工艺密封固定于基板、将封装槽密闭以封装所述芯片的密封结构；以及，承载于基板的压电晶体，所述基板上位于所述密封结构外侧设有若干与所述第一电极电连接的第二电极，所述压电晶体上设有若干与所述第二电极相适配并进行电连接的第三电极。通过焊接熔接的方式固定密封结构，替代现有的树脂封装的形式，在满足对芯片保护的需求的同时，提高了密封性能，有效隔绝了外部空气、湿气的不良因素，满足更高端的通信设备的使用要求。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种芯片封装结构及封装工艺。
背景技术
TCXO(Temperature Compensate X'tal(crystal)Oscillator，温度补偿晶体振荡器)，是一种通过附加的温度补偿电路使由周围温度变化产生的振荡频率变化量削减的芯片模组。TCXO主要包括：基板、设置在基板上的芯片、以及压电晶体，在基板的中部开设有封装槽，芯片设置在封装槽内并通过填充树脂材料的形式进行封装。通过树脂材料进行封装能够有效的对芯片进行保护，但树脂的气密等级较低，在实际应用的过程中会逐步被湿气和氧气渗透，影响封装的可靠性，随着通讯技术的发展以及应用环境愈趋严苛，目前的封装方式已难以满足更高端的通信设备的应用需求。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片封装结构及封装工艺，用于解决现有技术中封装密封性不足的技术问题。
为实现上述目的及其他相关目的，本发明提供如下技术方案：
第一方面，本发明提供一种芯片封装结构，包括：
基板，所述基板上开设有封装槽，所述封装槽内设有芯片，且所述封装槽内位于所述芯片的两侧设有若干用于与所述芯片电连接的第一电极；
以焊接熔接工艺密封固定于所述基板、将所述封装槽密闭以封装所述芯片的密封结构；以及，
承载于所述基板的压电晶体，所述基板上位于所述密封结构外侧设有若干与所述第一电极电连接的第二电极，所述压电晶体上设有若干与所述第二电极相适配并进行电连接的第三电极。
实现上述技术方案，封装时，将芯片置于封装内固定，并使芯片上的各引脚与对应的第一电极电连接，再通过焊接熔接工艺将密封结构固定在基板上，使得封装槽密闭将芯片封装，最后在将压电晶体固定在基板上，并使第三电极与第二电极对应电连接即可，由于通过焊接熔接的方式固定密封结构，替代现有的树脂封装的形式，在满足对芯片保护的需求的同时，提高了密封性能，有效隔绝了外部空气、湿气的不良因素，提高了芯片封装的可靠性和稳定性，从而能够适应更高的使用要求和更严俊的环境挑战，满足更高端的通信设备的使用要求。
作为发明的一种优选方案，所述密封结构包括：密封环、以及密封固定于所述密封环的密封盖，所述密封环熔接固定于所述基板。
实现上述技术方案，通过密封环与密封盖配合的方式形成密封结构，实现方式简单，操作可行性好。
作为发明的一种优选方案，所述密封环固定于所述封装槽外侧，所述压电晶体的底部设有与所述密封结构相配合以容纳所述密封结构的容置腔室。
实现上述技术方案，由于密封环位于封装槽外侧，因此预留了较大的操作空间，从而能够适应多种焊接熔接工艺，例如可以采用最常用的电弧焊接工艺进行焊接封装，提高了适用范围，同时由于将密封环设置在封装槽外侧，该密封结构必然会凸出基板表面，因此设置容置腔室进行容纳，使得压电晶体能够与基板实现有效连接。
作为发明的一种优选方案，所述密封环设置在所述封装槽内并位于所述第一电极外侧。
实现上述技术方案，能够有效减小密封结构凸出基板表面的高度，从而使得压电晶体底部开设的容置腔室的深度可以更小，便于压电晶体的结构设计和加工。
作为发明的一种优选方案，所述封装槽内位于所述第一电极外侧开设有与所述密封环相适配的安装嵌槽，所述密封环嵌设于所述安装嵌槽内，且所述密封盖的上表面与基板上表面基本平齐。
实现上述技术方案，一方面，通过安装嵌槽可以对密封环进行预定位，提高密封环的安装精度；另一方面，可以免去在压电晶体底部开设容置腔室的过程，极大了提高了封装效率，减小了加工成本。
作为发明的一种优选方案，所述封装槽包括第一槽口和第二槽口，所述第一槽口和所述第二槽口之间形成有安装台阶，所述芯片置于所述第一槽口内，所述第一电极设置于所述安装台阶。
实现上述技术方案，通过第一槽口可以有效地对芯片进行限制，同时第一电极设置在安装台阶上可以减少与芯片之间的高度差，便于芯片接线。
作为发明的一种优选方案，所述密封环与所述密封盖一体成型。
实现上述技术方案，使得密封环与密封盖之间无需再进行封焊，进一步提高了封装效率。
作为发明的一种优选方案，所述封装槽的边缘处开设有安装沉槽，所述第二电极位于所述安装沉槽外侧，所述密封结构包括熔接固定于所述安装沉槽的密封板，所述密封板的上表面与所述基板的上表面基本平齐。
实现上述技术方案，通过密封板直接熔接固定与基板实现芯片封装，结构更加简单，操作更加方便。
作为发明的一种优选方案，所述焊接熔接工艺包括：玻璃封焊工艺、金锡封焊工艺、超声波熔焊工艺、电弧焊接工艺和激光焊接工艺。
第二方面，本发明提供一种封装工艺，包括：
将芯片置于基板上开设的封装槽内并与第一电极电连接后，以焊接熔接工艺将一密封结构固定于所述基板使所述封装槽密闭以封装所述芯片。
实现上述技术方案，通过焊接熔接的方式固定密封结构，替代现有的树脂封装的形式，在满足对芯片保护的需求的同时，提高了密封性能，有效隔绝了外部空气、湿气的不良因素，提高了芯片封装的可靠性和稳定性，从而能够适应更高的使用要求和更严俊的环境挑战，满足更高端的通信设备的使用要求。
如上所述，本发明具有以下有益效果：
本发明通过提供一种芯片封装结构及封装工艺，其中，芯片封装结构包括：基板，所述基板上开设有封装槽，所述封装槽内设有芯片，且所述封装槽内位于所述芯片的两侧设有若干用于与所述芯片电连接的第一电极；以焊接熔接工艺密封固定于所述基板、将所述封装槽密闭以封装所述芯片的密封结构；以及，承载于所述基板的压电晶体，所述基板上位于所述密封结构外侧设有若干与所述第一电极电连接的第二电极，所述压电晶体上设有若干与所述第二电极相适配并进行电连接的第三电极。封装时，将芯片置于封装内固定，并使芯片上的各引脚与对应的第一电极电连接，再通过焊接熔接工艺将密封结构固定在基板上，使得封装槽密闭将芯片封装，最后在将压电晶体固定在基板上，并使第三电极与第二电极对应电连接即可，由于通过焊接熔接的方式固定密封结构，替代现有的树脂封装的形式，在满足对芯片保护的需求的同时，提高了密封性能，有效隔绝了外部空气、湿气的不良因素，提高了芯片封装的可靠性和稳定性，从而能够适应更高的使用要求和更严俊的环境挑战，满足更高端的通信设备的使用要求。
附图说明
图1显示为本发明实施例一的芯片封装结构的组装示意图。
图2显示为本发明实施例一的芯片封装结构的剖视图。
图3显示为本发明实施例一的芯片封装结构中基板及芯片的组装结构示意图。
图4显示为本发明实施例二的芯片封装结构的剖视图。
图5显示为本发明实施例三的芯片封装结构的剖视图。
图6显示为本发明实施例四的芯片封装结构的剖视图。
图中数字和字母所表示的相应部件名称：
1、基板；11、封装槽；111、第一槽口；112、第二槽口；113、安装台阶；114、安装沉槽；12、第一电极；13、第二电极；14、安装嵌槽；2、芯片；3、密封结构；31、密封环；32、密封盖；4、压电晶体；41、第三电极；42、容置腔室。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
请参阅图1至图3，一种芯片2封装结构，包括：基板1，基板1上开设有封装槽11，封装槽11内设有芯片2，且封装槽11内位于芯片2的两侧设有若干用于与芯片2电连接的第一电极12；以焊接熔接工艺密封固定于基板1、将封装槽11密闭以封装芯片2的密封结构3；以及，承载于基板1的压电晶体4，基板1上位于密封结构3外侧设有若干与第一电极12电连接的第二电极13，压电晶体4上设有若干与第二电极13相适配并进行电连接的第三电极41，第三电极41主要位于压电晶体4的底部，并与第二电极13一一对应。
具体的，密封结构3包括：密封环31、以及密封固定于密封环31的密封盖32，密封环31熔接固定于基板1，通过密封环31与密封盖32配合的方式形成密封结构3，实现方式简单，操作可行性好；密封环31固定于封装槽11外侧，压电晶体4的底部设有与密封结构3相配合以容纳密封结构3的容置腔室42；由于密封环31位于封装槽11外侧，因此预留了较大的操作空间，从而能够适应多种焊接熔接工艺，例如可以采用最常用的电弧焊接工艺进行焊接封装，提高了适用范围，同时由于将密封环31设置在封装槽11外侧，该密封结构3必然会凸出基板1表面，因此设置容置腔室42进行容纳，使得压电晶体4能够与基板1实现有效连接。
本实施例中，密封环31与密封盖32均由铁钴镍合金材料制成，且密封环31与密封盖32分体设置，并通过焊接的方式密封固定，分体设置的方式使得密封环31与密封盖32能够快速成型，加工效率高，在一些实施例中，密封环31与密封盖32可以采用铸造、冲压、拉拔等方式一体成型，从而使得密封环31与密封盖32之间无需再进行封焊，进一步提高了封装效率，但相对于分体设置的方式，加工过程更加复杂；在实际加工过程中，可以在陶瓷基板1生产时，采用焊接的方式将密封环31密封固定在基板上，在后续封装工艺过程中，在将密封盖32通过电弧焊/电阻焊等方式与密封环31进行金属熔接，完成气密封装。
如图3所示，封装槽11包括第一槽口111和第二槽口112，第一槽口111和第二槽口112之间形成有安装台阶113，芯片2置于第一槽口111内，第一电极12设置于安装台阶113，通过第一槽口111可以有效地对芯片2进行限制，同时第一电极12设置在安装台阶113上可以减少与芯片2之间的高度差，便于接线。
焊接熔接工艺包括：玻璃封焊工艺、金锡封焊工艺、超声波熔焊工艺、电弧焊接工艺和激光焊接工艺，本实施例中，由于密封环31位于封装槽11外侧，可采用成本最低的电弧焊接工艺进行焊接熔接封装；在其它实施例中还可以采用玻璃封焊工艺，即用玻璃粉作为焊料进行高温熔接，或者采用金锡封焊工艺，即用80％的金与20％的锡的混合料作为焊料进行高温熔接。
基板1和压电晶体4的均采用现有的结构，在此不做赘述。
本发明的封装结构封装时，将芯片2置于封装内固定，并使芯片2上的各引脚与对应的第一电极12电连接，再通过焊接熔接工艺将密封结构3固定在基板1上，使得封装槽11密闭将芯片2封装，最后在将压电晶体4固定在基板1上，并使第三电极41与第二电极13对应电连接即可，由于通过焊接熔接的方式固定密封结构3，替代现有的树脂封装的形式，在满足对芯片2保护的需求的同时，提高了密封性能，有效隔绝了外部空气、湿气的不良因素，提高了芯片2封装的可靠性和稳定性，从而能够适应更高的使用要求和更严俊的环境挑战，满足更高端的通信设备的使用要求。
实施例二
本实施例与实施例一的区别在于：在本实施例中，如图4所示，密封环31设置在封装槽11内并位于第一电极12外侧，从而能够有效减小密封结构3凸出基板1表面的高度，从而使得压电晶体4底部开设的容置腔室42的深度可以更小，便于压电晶体4的结构设计和加工。当然在一些实施例中，还可以通过加深封装槽11的深度，使得密封结构3能够完全容置与封装槽11内，即，使得密封盖32的上表面与基板1的上表面基本平齐，基本平齐是指密封盖32的上表面与基板1上表面恰好平齐或者略低于基板1的上表面，从而无需在压电晶体4的底部开设容置腔室42。
实施例三
本实施例与实施例一的区别在于：在本实施例中，如图5所示，在封装槽11内位于第一电极12外侧开设有与密封环31相适配的安装嵌槽14，密封环31嵌设于安装嵌槽14内，且密封盖32的上表面与基板1上表面基本平齐，基本平齐是指密封盖32的上表面与基板1上表面恰好平齐或者略低于基板1的上表面。通过上述设置方式，一方面，通过安装嵌槽14可以对密封环31进行预定位，提高密封环31的安装精度；另一方面，可以免去在压电晶体4底部开设容置腔室42的过程，极大了提高了封装效率，减小了加工成本。
实施例四
本实施例与实施例一的区别在于：在本实施例中，如图6所示，在封装槽11的边缘处开设有安装沉槽114，第二电极13位于安装沉槽114外侧，密封结构3包括熔接固定于安装沉槽114的密封板，密封板的上表面与基板1的上表面基本平齐，通过密封板直接熔接固定与基板1实现芯片2封装，结构更加简单，操作更加方便。
实施例五
本实施例提供一种封装工艺，包括：将芯片2置于基板1上开设的封装槽11内并与第一电极12电连接后，以焊接熔接工艺将一密封结构3固定于基板1使封装槽11密闭以封装芯片2。
其中，焊接熔接工艺包括：玻璃封焊工艺、金锡封焊工艺、超声波熔焊工艺、电弧焊接工艺和激光焊接工艺，本实施例中，可采用两密封结构3设置在位于封装槽11外侧方式，从而具有较大的可操作空间，可采用成本最低的电弧焊接工艺进行焊接熔接封装；在其它实施例中还可以采用玻璃封焊工艺，即用玻璃粉作为焊料进行高温熔接，或者采用金锡封焊工艺，即用80％的金与20％的锡的混合料作为焊料进行高温熔接。
本实施例的密封结构3可以采用如实施例一至实施例四中任一实施例公开的密封结构3，基板1、压电晶体4的连接方式与现有技术相同，在此不作赘述。
通过焊接熔接的方式固定密封结构3，替代现有的树脂封装的形式，在满足对芯片2保护的需求的同时，提高了密封性能，有效隔绝了外部空气、湿气的不良因素，提高了芯片2封装的可靠性和稳定性，从而能够适应更高的使用要求和更严俊的环境挑战，满足更高端的通信设备的使用要求。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：
基板，所述基板上开设有封装槽，所述封装槽内设有芯片，且所述封装槽内位于所述芯片的两侧设有若干用于与所述芯片电连接的第一电极；
以焊接熔接工艺密封固定于所述基板、将所述封装槽密闭以封装所述芯片的密封结构；以及，
承载于所述基板的压电晶体，所述基板上位于所述密封结构外侧设有若干与所述第一电极电连接的第二电极，所述压电晶体上设有若干与所述第二电极相适配并进行电连接的第三电极。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述密封结构包括：密封环、以及密封固定于所述密封环的密封盖，所述密封环熔接固定于所述基板。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述密封环固定于所述封装槽外侧，所述压电晶体的底部设有与所述密封结构相配合以容纳所述密封结构的容置腔室。
4.根据权利要求2所述的芯片封装结构，其特征在于，所述密封环设置在所述封装槽内并位于所述第一电极外侧。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述封装槽内位于所述第一电极外侧开设有与所述密封环相适配的安装嵌槽，所述密封环嵌设于所述安装嵌槽内，且所述密封盖的上表面与基板上表面基本平齐。
6.根据权利要求2-5中任一项所述的芯片封装结构，其特征在于，所述封装槽包括第一槽口和第二槽口，所述第一槽口和所述第二槽口之间形成有安装台阶，所述芯片置于所述第一槽口内，所述第一电极设置于所述安装台阶。
7.根据权利要求2-5所述的芯片封装结构，其特征在于，所述密封环与所述密封盖一体成型。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述封装槽的边缘处开设有安装沉槽，所述第二电极位于所述安装沉槽外侧，所述密封结构包括熔接固定于所述安装沉槽的密封板，所述密封板的上表面与所述基板的上表面基本平齐。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述焊接熔接工艺包括：玻璃封焊工艺、金锡封焊工艺、超声波熔焊工艺、电弧焊接工艺和激光焊接工艺。
10.一种封装工艺，其特征在于，包括：
将芯片置于基板上开设的封装槽内并与第一电极电连接后，以焊接熔接工艺将一密封结构固定于所述基板使所述封装槽密闭以封装所述芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210795360.XA CN115360149A (zh) | 2022-07-07 | 2022-07-07 | 芯片封装结构及封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210795360.XA CN115360149A (zh) | 2022-07-07 | 2022-07-07 | 芯片封装结构及封装工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115360149A true CN115360149A (zh) | 2022-11-18 |
Family
ID=84030477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210795360.XA Pending CN115360149A (zh) | 2022-07-07 | 2022-07-07 | 芯片封装结构及封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115360149A (zh) |
-
2022
- 2022-07-07 CN CN202210795360.XA patent/CN115360149A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602107B2 (en) | Surface mount type crystal oscillator | |
| JP3285847B2 (ja) | 表面実装型水晶発振器 | |
| JP3554350B2 (ja) | 集積化バッテリマウントを有する表面装着可能集積回路パッケージ | |
| US20060022325A1 (en) | Cap wafer, semiconductor package, and fabricating method thereof | |
| US20100294358A1 (en) | Semiconductor package | |
| US5528079A (en) | Hermetic surface mount package for a two terminal semiconductor device | |
| CN111463191B (zh) | 一种碳化硅dsrd的堆叠式压接封装结构 | |
| JPH06132177A (ja) | 固体電解コンデンサ | |
| US20050161778A1 (en) | Power module and power module assembly | |
| US5200640A (en) | Hermetic package having covers and a base providing for direct electrical connection | |
| CN206947320U (zh) | 一种电子装置封装外壳 | |
| JP2001035968A (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| CN211428140U (zh) | 器件级封装模块以及电路板 | |
| CN115360149A (zh) | 芯片封装结构及封装工艺 | |
| CN117276953A (zh) | 电子部件 | |
| CN218101229U (zh) | 一种半导体封装结构 | |
| CN208173593U (zh) | 金属封装串联结构二极管 | |
| JP2001177055A (ja) | Ｉｃの面実装構造、セラミックベース及び水晶発振器 | |
| JP2004179584A (ja) | トランジスタパッケージ及びその製造方法 | |
| WO2023140190A1 (ja) | 電池用パッケージおよび電池モジュール | |
| JP5356456B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2002232252A (ja) | 電子デバイス及び圧電デバイスのパッケージ | |
| JPH0878955A (ja) | 表面実装型圧電発振器およびその製造方法 | |
| JP2011187546A (ja) | 半導体装置 | |
| KR20030004030A (ko) | 광반도체소자를 내장한 기밀의 밀봉용기 및 그 용기와일체하는 광반도체모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |