CN115346474A - 驱动板、显示面板和显示装置 - Google Patents

驱动板、显示面板和显示装置 Download PDF

Info

Publication number
CN115346474A
CN115346474A CN202210767023.XA CN202210767023A CN115346474A CN 115346474 A CN115346474 A CN 115346474A CN 202210767023 A CN202210767023 A CN 202210767023A CN 115346474 A CN115346474 A CN 115346474A
Authority
CN
China
Prior art keywords
power supply
substrate
layer
block
drive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210767023.XA
Other languages
English (en)
Inventor
丁一淼
王丽花
李婷婷
邱鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202210767023.XA priority Critical patent/CN115346474A/zh
Priority to US17/942,926 priority patent/US20230020489A1/en
Publication of CN115346474A publication Critical patent/CN115346474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供一种驱动板、显示面板和显示装置。驱动板包括多个像素区；像素区包括像素电路、第一电源结构和第二电源结构；第一电源结构用于提供第一电源电压，第二电源结构用于提供第二电源电压；驱动板包括衬底，像素电路、第一电源结构、第二电源结构位于衬底的同一侧；其中，第一电源结构和第二电源结构中至少一者包括块状结构，块状结构远离衬底的一侧设置有至少一个无机层；块状结构包括第一块状结构，第一块状结构包括至少一个第一开孔。本发明能够降低显示异常发生的几率。

Description

驱动板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种驱动板、显示面板和显示装置。
背景技术
LED即light-emitting diode，发光二极管，发光二极管可高效地将电 能转化为光能，在现代社会广泛应用于照明、显示、医疗器件等领域。在 显示领域，Micro-LED、miniLED可以直接作为显示器中的子像素使用， 或者将Micro-LED、mini LED用作LCD(LiquidCrystal Display,液晶显示器) 的背光源。Micro-LED即微米量级的LED，mini LED为芯片尺寸在 50～200μm之间的LED。而目前LED显示产品中存在显示异常的问题。
发明内容
本发明实施例提供一种驱动板、显示面板和显示装置，以解决现有技术 产品显示异常的问题。
第一方面，本发明实施例提供一种驱动板，驱动板包括多个像素区；像 素区包括像素电路、第一电源结构和第二电源结构；第一电源结构用于提供 第一电源电压，第二电源结构用于提供第二电源电压；
驱动板包括衬底，像素电路、第一电源结构、第二电源结构位于衬底的 同一侧；其中，
第一电源结构和第二电源结构中至少一者包括块状结构，块状结构远离 衬底的一侧设置有至少一个无机层；
块状结构包括第一块状结构，第一块状结构包括至少一个第一开孔。
第二方面，基于同一发明构思，本发明实施例提供一种显示面板，包括 本发明任意实施例提供的驱动板。
第三方面，基于同一发明构思，本发明实施例提供一种显示装置，包括 本发明任意实施例提供的显示面板。
本发明实施例提供的驱动板、显示面板和显示装置，具有如下有益效果： 利用第一开孔将至少一种大块面积的电源结构进行局部隔断形成仍相互电连 接的小面积的电源单元，第一开孔的存在使得电源结构内部电荷流通横截面 积变小，限制了电荷在被第一开孔隔开的小面积电源单元之间进行相互流通， 相当于将电源结构上存在的电荷进行分散，能够减小小面积电源单元内聚集 的电荷量，也就是减小了大块面积电源结构局部聚集的电荷量。驱动板制作 时，在大块面积的电源结构工艺之后将模组置于CVD机台以制作无机绝缘层， 第一开孔将大块面积的大块面积电源结构间断成仍然相互电连接的多个小面 积电源单元，小面积电源单元内聚集的电荷量减少，而电荷量越少发生静电 释放的风险越小，则各小面积电源单元与CVD机台之间进行异常放电的风险 降低，也就是降低了大块面积电源结构与CVD机台之间进行异常放电的风险， 能够提升工艺良率，降低成本。并且在大块面积的电源结构之上设置无机层， 利用无机材料优良的阻隔水氧的能力对大块面积的电源结构进行有效的防护， 防止大块面积的电源结构被腐蚀，提升了驱动板的性能可靠性，降低显示异 常发生的几率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下 面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付 出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施提供的一种驱动板中像素电路示意图；
图2为本发明实施例提供的另一种驱动板中像素电路示意图；
图3为本发明实施例提供的一种驱动板的局部俯视示意图；
图4为本发明实施例提供的一种驱动板的截面示意图；
图5为本发明实施例提供的另一种驱动板的局部示意图；
图6为本发明实施例提供的另一种驱动板的膜层结构示意图；
图7为本发明实施例提供的另一种驱动板的示意图；
图8为图7中切线A-A＇位置处一种截面示意图；
图9为图7中切线B-B＇位置处一种截面示意图；
图10为本发明实施例提供的另一种驱动板的膜层示意图；
图11为本发明实施例提供的另一种驱动板的膜层示意图；
图12为本发明实施例提供的另一种驱动板的膜层示意图；
图13为本发明实施例提供的另一种驱动板的示意图；
图14为本发明实施例提供的另一种驱动板的膜层示意图；
图15为本发明实施例提供的另一种驱动板的示意图；
图16为图15中存储电容拆解示意图；
图17为图15中切线C-C＇位置处一种截面示意图；
图18为本发明实施例提供的另一种显示面板局部示意图；
图19为图18中区域Q9位置处放大示意图；
图20为本发明实施例提供的一种显示面板示意图；
图21为本发明实施例提供的一种显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发 明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述， 显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获 得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非 旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的 “一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
发明人对现有LED产品存在显示异常的原因进行分析。LED显示产品设 置有驱动板，驱动板一般为金属层和绝缘层交替堆叠的结构，驱动板包括驱 动LED发光的像素电路。经研究发现驱动板中的电源结构存在电化学腐蚀的 现象，电化学腐蚀导致电源结构的功能失效，比如驱动板中正极电源结构和 负极电源结构由于电化学腐蚀而短路，由此导致了显示异常现象。发明人进 一步对电源结构存在电化学腐蚀的原因进行分析发现，电源结构上方覆盖的 有机层致密性较差，使得电源结构容易受到水氧的侵蚀而被腐蚀。为了提升电源结构的抗腐蚀能力，发明人考虑在电源结构之上制作无机绝缘层，利用 无机绝缘层的高致密性来阻挡水氧对电源结构的腐蚀。但是在制作工艺中发 现在驱动板置于CVD(Chemical Vapor Deposition，化学气相沉积)机台中制 作无机层时存在异常放电的现象，异常放电导致驱动板破片、膜层击伤、设 备损坏等问题。发明人进一步对异常放电的原因进行分析，发现当电源结构 为大块面积金属结构时，比如正极电源结构和负极电源结构的面积总和在整 个驱动板面内的面积占比达到85％时，在电源结构工艺之后制作无机层时会 导致驱动板和CVD机台进行异常放电。发明人分析，驱动板在工艺制程中会 产生静电电荷，而静电电荷会在金属结构中进行积累，在电源结构工艺之后 将驱动板置于CVD机台中制作无机层时，由于电源结构上存在静电电荷，当 电源结构上积累聚集的电荷量足够多时，使得电源结构与CVD机台中的电极 存在电势差而产生静电释放，使得CVD机台中的电极被击伤而损坏，驱动板 也会因为静电释放而导致破片等问题。采用大块面积金属结构的设计能够降 低电源结构的电阻、降低压降、提升电源电压的均一性，但是大块面积结构 又导致进CVD机台时产生异常放电，由此限制了在电源结构之后无机层的制 作。那么如何在大块面积金属结构之后制作无机层对金属结构进行有效防护 以解决显示异常是目前亟待解决的问题。
为了解决现有技术存在的问题，本发明实施例提供一种驱动板，在大块 面积的金属结构上制作开孔，以利用开孔将大块面积的金属结构进行局部隔 断。比如金属结构可以为至少一种电源结构，利用开孔将至少一种大块面积 电源结构进行局部隔断形成面积较小、且仍然相互电连接的电源单元，各电 源单元由于尺寸较小，则尺寸较小的电源单元聚集的电荷量也较少。这样能 够降低电源结构与CVD机台进行异常放电的风险，能够在大块面积的电源结 构的工艺之后制作无机绝缘层，从而能够提升对电源结构的防护性能，防止金属被腐蚀，解决显示异常的问题。
本发明实施例提供的驱动板包括阵列排布的多个像素区，其中像素区内 包括像素电路和电源结构。在一些实施例中，在驱动板的像素区内固定发光 器件，驱动板可以作为背光模组为液晶显示面板提供光源。在另一些实施例 中，在驱动板的像素区内固定发光器件，可以作为显示面板，其中，每个像 素区对应显示面板中的一个发光像素。本发明实施例中发光器件可以为 Micro-LED或者mini LED。
图1为本发明实施提供的一种驱动板中像素电路示意图。如图1所示， 像素电路包括驱动模块0010和数据写入模块0020。数据写入模块0020用于 向像素电路提供数据信号，驱动模块0010用于向发光器件P提供驱动电流。 其中，驱动模块0010包括驱动晶体管Tm，数据写入模块0020包括开关晶体 管T7，像素电路还包括存储电容Cst。开关晶体管T7的栅极与扫描线S耦接， 开关晶体管T7的第一极与数据线Vdata耦接，开关晶体管T7的第二极与驱动晶体管Tm的栅极耦接。存储电容Cst的一个极板与正极电源结构Pvdd耦 接，存储电容Cst的另一个极板与驱动晶体管Tm的栅极耦接。驱动晶体管 Tm的第一极与正极电源结构Pvdd耦接，驱动晶体管Tm的第二极与发光器 件P的第一电极耦接，发光器件P的第二电极与负极电源结构Pvee耦接。其 中，正极电源结构Pvdd提供正极电源电压，负极电源结构Pvee提供负极电 源电压。图1中驱动晶体管Tm和开关晶体管T7均以n型晶体管进行示意， 在另一种实施例中，像素电路中各晶体管为p型晶体管，在此不再附图示意。
在另一种实施例中，图2为本发明实施例提供的另一种驱动板中像素电 路示意图，如图2所示，像素电路包括驱动模块0010、数据写入模块0020、 阈值补偿模块0030、发光控制模块0040、栅极复位模块0050、电极复位模 块0060以及存储电容Cst。驱动模块0010的控制端耦接第一节点N1，驱动 模块0010的第一端耦接第二节点N2，驱动模块0010的第二端耦接第三节点 N3。数据写入模块0020耦接第二节点N2，阈值补偿模块0030串联在第一节点N1和第三节点N3之间。发光控制模块0040与驱动模块0010以及发光器 件P串联。栅极复位模块0050耦接第一节点N1，电极复位模块0060耦接和 发光器件P的第一电极耦接第四节点。其中，驱动模块0010包括驱动晶体管 Tm，栅极复位模块0500包括栅极复位晶体管T1，电极复位模块0060包括 电极复位晶体管T2，数据写入模块0020包括数据写入晶体管T3，阈值补偿 模块0030包括阈值补偿晶体管T4，发光控制模块0040包括第一发光控制晶 体管T5和第二发光控制晶体管T6。栅极复位晶体管T1的第一极耦接复位线 Ref，栅极复位晶体管T1的第二极耦接到第一节点N1，驱动晶体管Tm的栅 极耦接到第一节点N1，驱动晶体管Tm的第一极耦接到第二节点N2，驱动 晶体管Tm的第二极耦接到第三节点N3。驱动晶体管Tm串联在第一发光控 制晶体管T5和第二发光控制晶体管T6之间。数据写入晶体管T3的第一极 耦接数据线Vdata，数据写入晶体管T3的第二极耦接到第二节点N2，阈值 补偿晶体管T4串联在第一节点N1和第三节点N3之间。存储电容Cst的第 一极板和第一发光控制晶体管T5的一极均耦接正极电源结构Pvdd。电极复 位晶体管T2的第一极耦接复位线Ref，电极复位晶体管T2的第二极和发光 器件P的第一电极耦接到第四节点N4。发光器件P的第二电极耦接负极电源 结构Pvee。数据写入晶体管T3的栅极和阈值补偿晶体管T4的栅极耦接第一 扫描线Sc1，栅极复位晶体管T1的栅极和电极复位晶体管T2的栅极耦接第 二扫描线Sc2，第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的 栅极耦接发光控制线E。图2中驱动晶体管Tm和开关晶体管T7均以p型晶 体管进行示意，在另一种实施例中，像素电路中各晶体管为n型晶体管，在 此不再附图示意。
在另一种实施例中，像素电路包括驱动模块0010、数据写入模块0020、 发光控制模块0040、栅极复位模块0050、电极复位模块0060以及存储电容 Cst。但像素电路不包括图2中示意的阈值补偿模块0030。在另一种实施例中， 像素电路包括驱动模块0010、数据写入模块0020、阈值补偿模块0030、发 光控制模块0040、栅极复位模块0050以及存储电容Cst。但像素电路不包括 图2中示意的电极复位模块0060。
上述实施例中像素电路仅做示意性表示，不作为对本发明的限定。本发 明实施例提供的驱动板中的像素电路可以为现有技术中任意一种。为了实现 驱动发光器件P发光，在驱动板中设置有电源结构，电源结构包括图1和图 2中示意的正极电源结构Pvdd和负极电源结构Pvee。在现有技术中，显示区 内的正极电源结构Pvdd和负极电源结构Pvee均为金属线，即正极电源结构 Pvdd为线状金属，正极电源结构Pvdd的形状与驱动板中数据线的形状类似， 正极电源结构Pvdd在垂直于其延伸方向上的宽度约为2～5μm，也可以说正极 电源结构Pvdd的线宽约为2～5μm；同样的，负极电源结构Pvee的结构与正 极电源结构Pvdd的结构类似，负极电源结构Pvee的线宽约为2～5μm。而通 常情况下，正极电源结构Pvdd和负极电源结构Pvee均传输恒定电压信号， 也就是在驱动板整面内不同像素区对应位置处的正极电源结构Pvdd是电性 连接的，同样的，不同像素区对应位置处的负极电源结构Pvee也是电性连接 的。
本发明实施例中为了提升面内电源电压的均一性，将正极电源结构Pvdd 和负极电源结构Pvee中至少一者设置为大块面积结构。其中，大块面积结构 与线状金属是两个不同的概念，两者可以对比进行理解。一般情况下，驱动 板中的金属线比如数据线、扫描线等均为线状金属，驱动板中排布有大量的 像素电路，在满足工艺能力、以及金属线自身功能情况下，线状金属的线宽 一般为2～5μm左右。换句话说，常规的线状金属在垂直于其延伸方向上的宽 度一般为2～5μm。而本发明实施例中定义的大块面积结构在垂直于其延伸方向上的宽度远大于线状金属的线宽。在下面相关附图中还会对大块面积结构 进行解释说明。
图3为本发明实施例提供的一种驱动板的局部俯视示意图。
如图3所示，像素区Q包括像素电路10、第一电源结构21和第二电源 结构22；第一电源结构21用于提供第一电源电压，第二电源结构22用于提 供第二电源电压。第一电源结构21和第二电源结构22中一者为正极电源结 构Pvdd、另一者为负极电源结构Pvee。图3中示意第一电源结构21和第二 电源结构22均包括块状结构30。本发明实施例中块状结构30即在俯视图中 为大块面积结构(即块状)，而不是常规的线状金属。第一电源结构21和第二电源结构22分别提供相应的恒定电压信号，将其形状设置成块状，能够降 低电阻，从而降低功耗。
需要明确的是，本发明实施例中所定义的第一电源结构21和第二电源结 构22为像素区Q内的结构，是从单个像素区Q角度对其所在的位置处的电 源结构的定义。在像素区Q内第一电源结构21和第二电源结构22均包括块 状结构30，在像素区Q内块状结构30与常规的线状金属结构具有明显的区 别。常规的线状金属结构为金属细线，其线宽一般为2～5μm左右，而本发明 实施例中块状结构30在其所在平面内任意方向上的宽度均大于5μm。并且 在像素区Q内，块状结构30的面积远大于单个线状金属结构的面积。
另外，从驱动板整体来看，各个像素区Q内的第一电源结构21具有相 同电位，且各个像素区Q内的第二电源结构22也具有相同电位。如图3中 示意出了在第二方向y上排列的两个像素区Q，可以看出这两个像素区Q内 的两个第一电源结构21相互连接，而相互连接的第一电源结构21之间并没 有明显的界限，则沿第二方向y上对应多个像素区Q内的多个第一电源结构 21可以为一体结构，可以认为沿第二方向y上对应多个像素区Q内的多个第 一电源结构21相互连接形成第一共电源，而从驱动板整体来看第一共电源的 形状为条状。与驱动板中像素电路中的金属线相比，第一共电源的面积远大 于单根金属线的的面积，第一共电源也可以认为为大面积的块状结构。同样 的，如图3中两个像素区Q内的两个第二电源结构22相互连接，沿第二方 向y上对应多个像素区Q内的多个第一电源结构21相互连接形成第二共电 源，从驱动板整体来看第二共电源的形状为条状，则第二共电源也可以认为为大面积的块状结构。在一些实施例中，可设置第一电源结构21和第二电源 结构22中的一者包括块状结构、另一者为常规线状金属结构，在此不再附图 示意。图3中块状结构30的轮廓形状仅做示意性表示，在图3示意的形状基 础上仅对局部的轮廓进行变形，比如形成具有非直线轮廓的块状结构30，也 属于本发明保护的范围。
图3实施例中，以块状结构30仅包括第一块状结构进行示意。在下述一 些实施例中，块状结构30包括第一块状结构和第二块状结构。
如图3所示的，块状结构30包括第一块状结构31，在此实施例中，第 一块状结构31就是块状结构30。第一块状结构31包括至少一个第一开孔 K1。第一开孔K1沿垂直于衬底方向贯穿第一块状结构31所在膜层。图3中 示意第一块状结构31包括多个第一开孔K1，本发明实施例对于第一开孔K1 的形状、个数、排布方式不做限定，第一开孔K1可以为圆形、矩形、三角 形、不规则图形等任意形状，第一开孔K1的排布方式可以如图3所示排布， 也可以是其他任意规则或不规则的排布方式。
以第一电源结构21为正极电源结构Pvdd，第二电源结构22为负极电源 结构Pvee为例，结合图1或图2示意的像素电路图，可以了解，第一电源结 构21与像素电路中的晶体管连接，第二电源结构22与发光器件的一个电极 连接。图3中还示出了第一连接端021和第二连接端022，第一连接端021 用于与发光器件的阳极电连接，第二连接端022用于与发光器件的阴极电连 接。图3实施例中，一个像素区Q内可以固定一个发光器件。
图4为本发明实施例提供的一种驱动板的截面示意图。如图4所示，驱 动板包括衬底010，像素电路10、第一电源结构21、第二电源结构22位于 衬底010的同一侧。图4中示出了像素电路10中的驱动晶体管Tm、第一发 光控制晶体管T5和存储电容Cst。第一发光控制晶体管T5的一极与第一电 源结构21耦接。其中，在块状结构30远离衬底010的一侧设置有至少一个 无机层40。
如图4所示，驱动板包括位于衬底010同一侧的第一金属层011、第二 金属层012、电容金属层013和半导体层014。第二金属层012位于第一金属 层011远离衬底010的一侧，电容金属层013位于第一金属层011和第二金 属层012之间，半导体层014位于第一金属层011与衬底010之间。在半导 体层014与第一金属层011之间、以及各相邻金属层之间都设置有绝缘层， 图4中未标示出。
本发明实施例提供的驱动板，像素区Q内第一电源结构21和第二电源 结构22中至少一者包括块状结构30，也即将像素区内的至少一种电源结构 设置为大块面积结构，而非常规的线状金属，如此能够降低电源结构的电阻， 降低驱动板中整体电源结构上的压降，提升驱动板各个像素区Q内电源电压 信号的均一性，同时还能降低功耗。设置块状结构30包括第一块状结构31， 第一块状结构31包括至少一个第一开孔K1，第一开孔K1能够将大块面积的 第一块状结构31进行局部间断，需要说明的是，本发明实施例中“局部隔断” 是指利用开孔将大块面积结构在开孔位置进行间断，大块面积结构在开孔位 置存在结构的缺失，使得位于开孔上下两侧(或者左右两侧)的结构在开孔 位置处被间断，但大块面积结构整体来看仍然具有连续性。
在大块面积结构进入CVD机台时，大块面积结构与CVD机台中的电极 交叠形成大电容。而大块面积结构中存在的电荷在大块面积结构中流通不受 限，所以电荷容易在某个局部位置大量聚集。当大块面积结构中局部聚集的 电荷量过多时，会增加大块面积结构与CVD机台中的电极之间进行异常放电 的概率。
本发明实施例利用第一开孔K1将大块面积的第一块状结构31间断成仍 然相互电连接的多个小面积结构，由于第一开孔K1的存在使得第一块状结 构31内部电荷流通横截面积变小，限制了电荷在被第一开孔K1隔开的小面 积结构之间进行相互流通，相当于将第一块状结构31上存在的电荷进行分散， 能够减小小面积结构内聚集的电荷量，也就是减少了第一块状结构31上局部 位置电荷积累量。驱动板制作时，在块状结构30工艺之后将模组置于CVD 机台以制作无机绝缘层，第一开孔K1将大块面积的第一块状结构31间断成 仍然相互电连接的多个小面积结构，小面积结构内聚集的电荷量减少，而电 荷量越少发生静电释放的风险越小，则各小面积结构与CVD机台之间进行异 常放电的风险降低，也就降低了第一块状结构31与CVD机台之间进行异常 放电的风险。另外，被第一开孔K1间断形成的小面积结构分别与CVD机台 中的电极交叠形成小电容，其中，小电容和大电容均以两个极板交叠面积来 看，交叠面积大则为大电容，交叠面积小则为小电容。由于小面积结构分别 与CVD机台中的电极交叠形成的电容较小，则该电容能够存储的电荷量较少， 即使发生异常放电，较少的电荷数量放电产生的能量也较小，造成的危害较 轻，不会导致破片或者电极损坏，能够提升工艺良率，降低成本。本发明实 施例中在第一块状结构31远离衬底010的一侧设置无机层40，利用无机材 料优良的阻隔水氧的能力对第一块状结构31进行有效的防护，防止第一块状 结构31被腐蚀，能够满足高温高湿工作环境的要求，提升了驱动板的性能可 靠性，降低显示异常发生的几率。
本发明实施例利用第一开孔K1将大块面积的电源结构进行局部隔断形 成仍然电连接的多个小面积的电源单元，能够减小大块面积电源结构局部聚 集的电荷量。其中，大块面积的电源结构为第一电源结构21和第二电源结构 22中至少一种。驱动板制作时，在大块面积的电源结构工艺之后将模组置于 CVD机台以制作无机绝缘层，由于大块面积电源结构局部聚集的电荷量减小， 则能够降低大块面积电源结构与CVD机台之间进行异常放电的风险，能够提 升工艺良率，降低成本。在大块面积的电源结构工艺之后制作无机层，利用无机材料优良的阻隔水氧的能力对大块面积的电源结构进行有效的防护，防 止大块面积的电源结构被腐蚀，提升了驱动板的性能可靠性，降低显示异常 发生的几率。
本发明实施例中，第一块状结构31上的第一开孔K1的设置目的是利用 第一开孔K1将大块面积的第一块状结构31进行局部隔断，第一开孔K1在 垂直于衬底所在平面方向上贯穿第一块状结构31所在膜层，对单个第一开孔 K1的孔面积、以及整体设置的第一开孔K1的孔密度均不做限定。第一开孔 K1为第一块状结构31上的开孔，在第一开孔K1内不设置其他导电结构。
在像素区Q内，第一块状结构31上制作的第一开孔K1会对第一块状结 构31的电阻产生一定影响，使得第一块状结构31的电阻增大，第一开孔K1 的孔面积越大对第一块状结构31的电阻影响越大。第一开孔K1的孔面积、 及整体设置的第一开孔K1的孔密度、以总开孔面积在第一块状结构31面积 中的占比这些因素对第一块状结构31的电阻影响具有复杂的相关性。在实际 中可以根据具体的设计需求对第一开孔K1的孔面积、及整体设置的第一开 孔K1的孔密度、以总开孔面积进行设置。
如图3所示的，第一块状结构31包括至少两个第一开孔K1，相邻两个 第一开孔K1之间的间距为D1，其中，D1≤1mm。需要说明的是，两个第一 开孔K1之间的间距以两个孔的边缘之间的最短距离进行计算。该实施方式 中限定相邻两个第一开孔K1之间的间距不大于1mm，能够利用第一开孔K1 将至少一种大块面积电源结构进行局部隔断形成多个面积较小、且仍然相互 电连接的电源单元，第一开孔K1的存在使得第一块状结构31内部电荷流通横截面积变小，限制了电荷在被第一开孔K1隔开的电源单元之间进行相互 流通，使得各电源单元聚集的电荷量也较少，电荷量越少发生静电释放的风 险越小，各小面积电源单元与CVD机台之间进行异常放电的风险降低，也就 降低了大块面积电源结构与CVD机台之间进行异常放电的风险，能够提升工 艺良率，降低成本。并且在第一块状结构31工艺之后利用无机层对第一块状 结构31进行防护，能够满足高温高湿工作环境的要求，提升了驱动板的性能 可靠性，降低显示异常发生的几率。
在一些实施例中，D1≤0.6mm，能够进一步对减小局部隔断形成的小面 积电源单元的尺寸，进一步限制电荷在被第一开孔K1隔开的小面积电源单 元之间进行相互流通，能够进一步减小大局部聚集的电荷量，而电荷量越少 发生静电释放的风险越小，各小面积电源单元与CVD机台之间进行异常放电 的风险降低，也就降低大块面积电源结构与CVD机台之间进行异常放电的风 险。而且小面积电源单元与CVD机台中电极交叠面积进一步变小，使得两者 之间形成的电容进一步变小，而小电容能够存储的电荷量也变小，即使发生 异常放电，较少的电荷数量放电产生的能量也较小，造成的危害较轻，不会 导致破片或者电极损坏，能够提升工艺良率，降低成本。
在一些实施例中，图5为本发明实施例提供的另一种驱动板的局部示意 图，图5中示意出了在第一方向x上相邻的两个像素区Q。驱动板包括沿第 一方向x延伸的第一信号线03，第一信号线03和像素电路10位于衬底010 的同一侧。图5为驱动板的俯视示意图，俯视方向与垂直于衬底010所在平 面方向相平行，由图5可以看出，沿垂直于衬底010所在平面方向，第一信 号线03与至少一个第一开孔K1交叠。第一信号线03与第一块状结构31位 于不同层，也即第一信号线03与大块面积的电源结构位于不同层，当电源结 构设置为大块面积的形状时，电源结构会与第一信号线03交叠产生寄生电容。 设置沿垂直于衬底010所在平面方向，第一信号线03与至少一个第一开孔 K1交叠，能够减小第一信号线03与第一块状结构31之间的交叠面积，从而 能够减小第一信号线03和电源结构之间的寄生电容，能够减小第一信号线 03上的以及电源结构上的负载，相应地减小第一信号线03上的压降和电源结构上的压降，有利于提升驱动板上各个像素区Q内发光器件亮度均一性， 而且还有利于降低功耗。
本发明实施例中，对沿垂直于衬底010所在平面方向上与同一条第一信 号线03交叠的第一开孔K1的个数不做限定。如图5所示的，在第一方向x 上排列的至少两个第一开孔K1与同一条第一信号线03交叠。
在一种实施例中，结合上述图2示意的像素电路对图5进行理解，如图 5所示，驱动板还包括驱动信号线，驱动信号线与像素电路10耦接，图5中 仅以图形框简化示意像素电路10，也并未示出驱动信号线与像素电路10相 耦接的位置。驱动信号线包括沿第一方向x延伸的第一驱动信号线51和沿第 二方向y延伸的第二驱动信号线52，第二方向y与第一方向x交叉。第一驱 动信号线51包括第一扫描线Sc1、第二扫描线Sc2、发光控制线E、数据信号线段Xd、复位信号线段Xr，第二驱动信号线52包括数据线Vdata和复位 线Ref，其中，数据信号线段Xd与数据线Vdata通过贯穿绝缘层上的过孔相 连接，复位信号线段Xr与复位线Ref通过贯穿绝缘层上的过孔相连接。图5 中区域Q1圈出的位置即数据信号线段Xd与数据线Vdata过孔连接位置、复 位信号线段Xr与复位线Ref过孔连接位置。
根据像素电路的结构不同，在驱动板中所设置的驱动信号线的种类和数 量会有所不同，图5仅作为本发明提供的一种可选实施例，不作为对本发明 的限定。
如图5所示，沿第一方向x，像素区Q内第一电源结构21和第二电源结 构22相邻。图5示意出了两个像素区Q，可以看出第一电源结构21和第二 电源结构22在第一方向x交替排列。为了进一步降低电源结构上的电阻，本 发明实施例设置电源连接线60。电源连接线60包括第一电源连接线61和第 二电源连接线62，第一电源连接线61用于电连接沿第一方向x相邻的两个 第一电源结构21，第二电源连接线62用于电连接沿第一方向x相邻的两个 第二电源结构22。其中，第一电源连接线61通过贯穿绝缘层的第一过孔V1 与第一电源结构21，第二电源连接线62通过贯穿绝缘层的第二过孔V2与第 二电源结构22相连接。
在一些实施例中，第一信号线03包括电源连接线60。由图5俯视图可 以看出，沿垂直于衬底010所在平面的方向，第一电源结构21包括的第一块 状结构31与第二电源连接线62相交叠，第二电源连接线62与至少一个第一 开孔K1交叠；沿垂直于衬底010所在平面方向，第二电源结构22包括的第 一块状结构31与第一电源连接线61相交叠，第一电源连接线61与至少一个 第一开孔K1交叠。该实施方式中第一电源结构21和第二电源结构22均包 括第一块状结构31，也即将正极电源结构和负极电源结构均设置成大块面积 结构，能够降低电源结构的电阻，提升驱动板整面多个像素区Q内电源电压 信号的均一性，也能够降低功耗。并且设置第一开孔K1将第一块状结构31 进行局部隔断，能够减小第一块状结构31局部聚集的电荷量。驱动板制作时， 在电源结构工艺之后将模组置于CVD机台以制作无机绝缘层，由于第一开孔 K1的存在使得电源结构局部聚集的电荷量减小，从而降低电源结构与CVD 机台之间进行异常放电的风险，能够提升工艺良率，降低成本。并且能够实 现在电源结构远离衬底010的一侧设置无机层40，利用无机材料优良的阻隔 水氧的能力对电源结构进行有效的防护，防止电源结构被腐蚀，提升了驱动 板的性能可靠性，能够满足高温高湿工作环境的要求，减小异常显示的发生 几率。另外，设置第一电源连接线61将驱动板中第一方向x上交替排列的多 个第一电源结构21相互电连接，能够进一步降低第一共电源上的压降；设置 第二电源连接线62将驱动板中第一方向x上交替排列的多个第二电源结构 22相互电连接，能够进一步降低第二共电源上的压降；并且沿垂直于衬底010 所在平面方向，设置第二电源连接线62与至少一个第一开孔K1交叠，第一 电源连接线61与至少一个第一开孔K1交叠，能够减小第二电源连接线62 和第一电源结构21交叠产生的寄生电容，也能够减小第一电源连接线61与 第二电源结构22交叠产生的寄生电容，有利于降低功耗。
如图5所示的，第一开孔K1包括第一子孔K11和第二子孔K12，第一 子孔K11的孔面积大于第二子孔K12的孔面积；沿垂直于衬底010所在平面 的方向，电源连接线60与至少一个第一子孔K11交叠。以第一电源连接线 61为例进行说明，为了减小第一电源连接线61自身的电阻，可以制作第一 电源连接线61的线宽较宽，同时设置孔面积较大的第一子孔K11与第一电源 连接线61交叠，能够降低第一电源连接线61与第二电源结构22交叠产生的 寄生电容，提升驱动板整面多个像素区Q内电源电压信号的均一性，也能够 降低功耗。
在一些实施例中，如图5所示，电源连接线60与至少一个第一子孔K11 交叠，同时，电源连接线60与至少一个第二子孔K12交叠。仍然以第一电 源连接线61为例进行说明，第一电源连接线61与第二电源结构22包括的第 一块状结构31交叠，在第一块状结构31上制作第一开孔K1将第一块状结 构31进行局部隔断，而第一开孔K1同时会对第一块状结构31整体的电阻 产生一定影响。设置第一电源连接线61同时与第一子孔K11和第二子孔K12 交叠，有利于在第一块状结构31整体的电阻、以及减小第一电源连接线和第 一块状结构31交叠产生的寄生电容两者之间进行平衡。
在一些实施例中，如图5中区域Q2和区域Q3位置处示意的，第一电源 连接线61具有贯穿其所在膜层的开孔。在区域Q2位置处第一电源连接线61 与第一块状结构31交叠，在第一电源连接线61上制作开孔，以减小第一电 源连接线61与第一块状结构31交叠产生的寄生电容。在区域Q3位置处第 一电源连接线61与第二驱动信号线52交叠，在第一电源连接线61上制作开 孔，能够减小第一电源连接线61与第二驱动信号线52交叠产生的寄生电容，如此能够减小第二驱动信号线52上的负载。
在一些实施例中，如图5所示的，第一信号线03包括第一驱动信号线51，即第一信号线03包括第一扫描线Sc1、第二扫描线Sc2、发光控制线E、 数据信号线段Xd、复位信号线段Xr中的至少一者。设置第一驱动信号线51 与至少一个第一开孔K1交叠，能够减小第一驱动信号线51与第一块状结构 31在垂直于衬底010所在平面方向上交叠产生的寄生电容，从而降低第一驱 动信号线51上的负载，能够提升驱动板上各个像素区Q内发光器件亮度均一性。另外，也能够降低第一块状结构31上的负载，降低功耗。
如图5所示的，沿垂直于衬底010所在平面的方向，第一驱动信号线51 与至少一个第二子孔K12交叠。为了适应像素电路10中晶体管的尺寸，以 尽量减小像素电路10占据的空间，一般将第一驱动信号线51的线宽设置的 较窄，根据第一驱动信号线51的线宽设置孔面积较小的第二子孔K12与其 交叠，能够减小第一驱动信号线51和第一块状结构31沿垂直于衬底010所 在平面的方向交叠产生的电容，降低第一驱动信号线51上的负载，有利于提升驱动板上各个像素区Q内发光器件亮度均一性。而且，设置孔面积较小的 第二子孔K12对第一块状结构31整体的电阻影响也较小。
在一种实施例中，如图5所示，第二驱动信号线52位于沿第一方向x相 邻的两个像素区Q之间；第二驱动信号线52和第一驱动信号线51位于不同 层，部分第一驱动信号线51与第二驱动信号线52耦接。其中，第二驱动信 号线52包括数据线Vdata和复位线Ref，数据信号线段Xd与数据线Vdata 耦接，复位信号线段Xr与复位线Ref耦接。将沿第二方向y延伸的第二驱动 信号线52设置在第一电源结构21和第二电源结构22的外围，则第二驱动信 号线52不需要与第一电源结构21或者第二电源结构22相交叠。第二驱动信 号线52通过相应的第一驱动信号线51耦接到像素电路10，能够减小与第一 块状结构31和信号线的交叠面积，减小寄生电容对信号线的负载的影响。
在一种实施例中，图6为本发明实施例提供的另一种驱动板的膜层结构 示意图，如图6所示，驱动板包括位于衬底010同一侧的第一金属层011和 第二金属层012，第二金属层012位于第一金属层011远离衬底010的一侧； 其中，第一驱动信号线51位于第一金属层011，第一块状结构31位于第二 金属层012。驱动板还包括电容金属层013和半导体层014，电容金属层013 位于第一金属层011和第二金属层012之间，半导体层014位于第一金属层011与衬底010之间。存储电容Cst的一个极板位于电容金属层013、另一个 极板位于第一金属层011。其中，在半导体层014与第一金属层011之间、以 及各相邻金属层之间都设置有绝缘层，图6中未标示出。将第一驱动信号线 51设置在第一金属层011，第一块状结构31设置在第二金属层012，使得两 者之间至少间隔两个绝缘层。则在垂直于衬底010所在平面方向e上，第一 驱动信号线51和第一块状结构31之间间隔距离较大，有利于减小两者之间 的寄生电容。
在一种实施例中，第一金属层011和电容金属层013的制作材料包括鉬， 第二金属层012的制作材料包括钛和铝。可选的，第二金属层012为钛/铝/ 钛三层结构。
在一些实施例中，第二驱动信号线52与第一块状结构31位于同一层， 如此能够将第二驱动信号线52设置在第一电源结构21和第二电源结构22的 外围，能够减小与第一块状结构31和信号线的交叠面积，也能够减小寄生电 容对第二驱动信号线52的负载的影响，有利于提升驱动板上各个像素区Q 内发光器件亮度均一性。
另外，如图6所示的，驱动板还包括遮光金属层015，遮光金属层015 位于半导体层014的靠近衬底010的一侧。在垂直于衬底010所在平面方向 e上，遮光金属层015与晶体管的沟道相交叠。晶体管的有源层位于半导体层 014，晶体管的沟道为在垂直于衬底010所在平面方向e上与晶体管的栅极相 交叠的部分有源层。利用遮光金属层015对晶体管的沟道进行遮挡，防止光 线由衬底010一侧射入沟道，能够保证晶体管特性稳定。如图6所示的遮光 金属层015通过绝缘层的过孔连接到位于第一金属层011的电极040，如此 能够形成双栅晶体管的结构，提升能够提升晶体管的特性性能。另外，图6 中示意出了存储电容Cst的一个极板位于电容金属层013、另一个极板位于第 一金属层011。在本发明实施例中，进一步设置遮光金属层015与位于电容 金属层013的极板在垂直于衬底010所在平面方向上存在交叠，能够增大存 储电容Cst的电容量。
在一些实施例中，图7为本发明实施例提供的另一种驱动板的示意图， 图8为图7中切线A-A＇位置处一种截面示意图。图7中示意出了一个像素 区Q，并未示出驱动信号线和电源连接线等结构。结合图7和图8来看，驱 动板还包括辅助电源结构70；辅助电源结构70位于第一块状结构31的远离 衬底010的一侧，辅助电源结构70与第一块状结构31之间具有第一绝缘层 71，辅助电源结构70与第一块状结构31通过至少两个贯穿第一绝缘层71的 过孔V3相连接。也就是说，辅助电源结构70与第一块状结构31并联连接。 图7中以第一电源结构21包括第一块状结构31，且第二电源结构22包括第 一块状结构31进行示意。
图7中仅示意出了一个像素区Q所在位置处的结构，在像素区Q设置有 两个辅助电源结构70，其中一个辅助电源结构70与第一电源结构21的第一 块状结构31并联连接，另一个辅助电源结构70与第二电源结构22的第一块 状结构31并联连接。从驱动板整面来看，在第二方向y上，相邻像素区Q 内的与第一电源结构21连接的辅助电源结构70相互连接，相邻像素区Q内 与第二电源结构22连接的辅助电源结构70相互连接。也就是说，驱动板整 面来看包括两种辅助电源结构，其中一种辅助电源结构与第一共电源并联， 另一种辅助电源结构与第二共电源并联。
本发明实施例中在第一块状结构31上制作第一开孔K1，利用第一开孔 K1将第一块状结构31进行局部隔断，第一开孔K1使得第一块状结构31内 部电荷流通横截面积变小，限制了电荷在被第一开孔K1隔开的小面积结构 之间进行相互流通，相当于将第一块状结构31上存在的电荷进行分散，能够 减小第一块状结构31局部聚集的电荷量。驱动板制作时，在块状结构工艺之 后将模组置于CVD机台以制作无机绝缘层，由于第一开孔K1的存在使得各 小面积结构内聚集的电荷量减少，则各小面积结构与CVD机台之间进行异常 放电的风险降低，也就降低了第一块状结构31与CVD机台之间进行异常放 电的风险。而第一开孔K1的设置会对第一块状结构31整体的电阻产生一定 影响，通过设置辅助电源结构70与第一块状结构31并联连接，能够降低电 源结构上的电阻，降低电源结构上的压降，提升驱动板整面多个像素区Q内 电源电压信号的均一性，也能够降低功耗。
在另一些实施例中，在像素区Q内仅设置一个辅助电源结构70，辅助电 源结构70与第一电源结构21和第二电源结构22中一者的第一块状结构31 并联连接。在此不再附图示意。
在一些实施例中，第一绝缘层71包括无机绝缘层。
在另一项实施例中，第一绝缘层71包括有机绝缘层。
如图7和图8所示的，块状结构30还包括第二块状结构32，第二块状 结构32位于第一块状结构31远离衬底010的一侧，第二块状结构32包括至 少一个第二开孔K2；辅助电源结构70包括第二块状结构32。也就是说将辅 助电源结构70设置大块面积的结构，如此能够降低辅助电源结构70的电阻， 从而利用辅助电源结构70与第一块状结构31并联连接，进一步降低电源结 构上的电阻，以进一步提升驱动板整面多个像素区Q内电源电压信号的均一性。同时在第二块状结构32上设置第二开孔K2，以利用第二开孔K2将大块 面积的第二块状结构32进行局部隔断，限制了电荷在被第二开孔K2隔开的 小面积结构之间进行相互流通，相当于将第二块状结构32上存在的电荷进行 分散，能够减小小面积结构内聚集的电荷量，也就减小了第二块状结构32局 部聚集的电荷量。驱动板制作时，在第二块状结构32工艺之后将模组置于 CVD机台以制作无机绝缘层，由于第二开孔K2将大块面积的第二块状结构32间断成仍然相互电连接的多个小面积结构，小面积结构内聚集的电荷量减 少，而电荷量越少发生静电释放的风险越小，则各小面积结构与CVD机台之 间进行异常放电的风险降低，也就降低了第二块状结构32与CVD机台之间 进行异常放电的风险。能够在第二块状结构32远离衬底010的一侧设置无机 层，利用无机材料优良的阻隔水氧的能力对第二块状结构32进行有效的防护， 防止第二块状结构32被腐蚀，提升了驱动板的性能可靠性，能够满足高温高 湿工作环境的要求，降低显示异常发生的几率。
如图7所示的，第二块状结构32包括至少两个第二开孔K2，相邻两个 第二开孔K2之间的间距为D2，其中，D2≤1mm。其中，两个第二开孔K2 之间的间距以两个孔的边缘之间的最短距离进行计算。该实施方式中限定相 邻两个第二开孔K2之间的间距不大于1mm，能够利用第二开孔K2将大块 面积的第二块状结构32进行局部隔断，能够减小第二块状结构32局部聚集 的电荷量，在第二块状结构32的工艺之后制作无机层时，能够降低大块面积第二块状结构32与CVD机台之间进行异常放电的风险，能够提升工艺良率， 降低成本。
在一个像素区Q内，第二开孔K2的总面积为S1，第二块状结构32的 面积为S0，其中，S1/S0>0.1。在第二块状结构32上制作第二开孔K2，能 够将大块面积的第二块状结构32进行局部隔断，以减小第二块状结构32局 部聚集的电荷量。在一些实施例中在第二块状结构32和第一块状结构31之 间的绝缘层包括有机绝缘层，在工艺制程中有机绝缘层受热会释放气体，对 第二开孔K2的总面积在第二块状结构32面积中的占比进行限定，使得第二块状结构32所在位置处能够有足够大的开孔区域，以有利于气体的排出，避 免有机绝缘层释放的气体无法排出导致膜层剥离。
在一些实施例中，S1/S0>0.2。
如图8所示的，第二开孔K2包括第三子孔K23；第三子孔K23在衬底 010的正投影位于第一开孔K1在衬底010的正投影内。也就是，在垂直于衬 底010所在平面方向e上，第三子孔K23与第一开孔K1相交叠，且第三子 孔K23的孔面积小于第一开孔K1的孔面积，如此有利于后续制作的膜层在 开孔位置处的缓慢爬坡，保证膜层连续性。
在一些实施例中，辅助电源结构70的制作材料和第一块状结构31的制 作材料相同。结合图6实施例示意的驱动板膜层示意图来看，第一块状结构 31位于第二金属层012。在一些实施例中，在第二金属层012远离衬底010 一侧还设置有第三金属层，辅助电源结构70位于第三金属层，且第三金属层 和第二金属层012的制作材料相同。第三金属层和第二金属层012的制作材 料包括钛和铝。则采用第三金属层和第二金属层012制作的金属结构的电阻 相对较小。设置辅助电源结构70的制作材料和第一块状结构31的制作材料 相同，辅助电源结构70位于第三金属层，第一块状结构31位于第二金属层 012，并且第一块状结构31和辅助电源结构70并联连接，能够降低电源结构 的阻抗，从而降低压降，提升驱动板面内电源电压信号的均一性。
在一些实施例中，图9为图7中切线B-B＇位置处一种截面示意图。如 图9所示的，第二开孔K2包括第四子孔K24；沿垂直于衬底010所在平面的 方向e，第四子孔K24与第一开孔K1不交叠，也就是说第四子孔K24与第 一块状结构31的非开孔区域交叠。其中，第二块状结构32和第一块状结构 31之间的第一绝缘层71包括有机绝缘层，在工艺制程中有机绝缘层受热会 释放气体，气体能够通过第四子孔K24排出，避免有机绝缘层释放的气体无 法排出导致膜层剥离。
图9中还示意出了沿垂直于衬底010所在平面方向与第一开孔K1相交 叠的一个第二开孔K2。在第一绝缘层71包括有机绝缘层时，第一绝缘层71 能够起到一定的平坦化的作用，此方案中可以不对第二开孔K2的孔面积与 第一开孔K1的孔面积的大小关系进行限定。
在另一种实施例中，第二块状结构32和第一块状结构31之间的包括有 机绝缘层。图10为本发明实施例提供的另一种驱动板的膜层示意图，如图 10所示，第二块状结构32和第一块状结构31之间的第一绝缘层71包括第 一子无机层41和第一子有机层42，第一子有机层42即为有机绝缘层，第一 子无机层41即为无机绝缘层。第一子有机层42位于第一子无机层41的远离 第一块状结构31的一侧。可选的，第一块状结构31的制作材料包括金属钛和金属铝。在一种实施例中，第一块状结构31为钛/铝/钛三层金属的结构， 则第一块状结构31的厚度相对较厚，在第一块状结构31之上制作的第一子 无机层41的厚度相对较薄，可能无法将第一块状结构31完全覆盖住而存在 缺陷，比如在第一块状结构31的边缘位置会形成斜坡，而厚度较薄的第一子 无机层41可能无法对斜坡位置进行完全覆盖，导致第一块状结构31的边缘 被暴露在外而容易被腐蚀，但是第一子无机层41致密性好、具有优良的阻隔 水氧的能力，能够对水氧对第一块状结构31的侵蚀起到很好的阻隔作用。本 发明实施例中，在第一子无机层41的工艺之后再制作一层厚度较厚的第一子 有机层42，有机层与无机层的制作工艺不同，并且第一子有机层42在制作 初期具有一定的流动性能够对斜坡位置进行很好的覆盖，利用第一子有机层 42将第一块状结构31中可能未被第一子无机层41覆盖的部分覆盖住，以提 升对第一块状结构31的保护。在该实施例中第二块状结构32包括第四子孔 K24，在工艺制程中第一子有机层42受热会释放气体，气体能够通过第四子 孔K24排出，避免第一子有机层42释放的气体无法排出导致膜层剥离，能 够提升膜层结构稳定性。
如图10所示的，在第二块状结构32的远离衬底010的一侧设置有第二 绝缘层72，第二绝缘层72用于在第二块状结构32的远离衬底010的一侧对 第二块状结构32进行保护。可选的，第二绝缘层72包括至少一层无机层。 利用无机材料优良的阻隔水氧的能力对第二块状结构32进行有效防护，能够 提升驱动板的性能可靠性。同时利用第二开孔K2对第二块状结构32进行局 部隔断，在第二块状结构32的工艺之后制作第二绝缘层72时，能够降低第二块状结构32与CVD机台之间进行异常放电的风险，能够提升工艺良率， 降低成本。
在一些实施方式中，如图7所示的，像素区Q还包括连接电极80，连接 电极80的一端与像素电路10的输出端相对应，连接电极80的另一端与第二 电源结构22相对应。结合图1或图2示意的像素电路10的示意图进行理解， 像素电路10的输出端即像素电路10工作时向发光器件输出驱动电流的输出 端口。在像素区Q内需要绑定发光器件。该实施方式中定义的“相对应”理 解为两者之间具有一定关联且一一对应设置。在本发明实施例中，连接电极 80为“Z”字形，连接电极80位于第一电源结构21和第二电源结构22之间， 连接电极80包括第一凸出部80-1和第二凸出部80-2，连接电极80能够起到 连接导线的作用，如图7中示意的区域Q5和区域Q6。其中，区域Q6位置 处连接电极80的第一凸出部80-1与像素电路10的输出端相对应，在区域 Q5位置处连接电极80的第二凸出部80-2与第二电源结构22相对应。在区 域Q6位置处固定一个发光器件，该发光器件的阳极与像素电路10的输出端 耦接，该发光器件的阴极与连接电极80的第一凸出部80-1耦接；在Q5位置 处固定另一个发光器件，该发光器件的阳极与连接电极80的第二凸出部80-2 耦接，该发光器件的阴极与第二电源结构22耦接，本发明将连接电极80设 置在第一电源结构21和第二电源结构22之间也不需要对像素区Q内像素电 路以及信号线的位置进行调整。如此能够实现在一个像素区Q内设置串联两 个发光器件。在常规设置中像素区Q需求的亮度越大，需要向发光器件提供 的驱动电流就越大，导致功耗也越大。本发明实施例在一个像素区Q内设置 串联两个发光器件，在较小的驱动电流下也能够使像素区达到较大的亮度， 从而能够降低功耗。另外，驱动电流减小后对像素电路的要求也降低，进而 对显示驱动芯片的性能要求也降低。
另外，图10中示意出了像素电路10的输出端10-c，可以看出第二绝缘 层72上的开口暴露输出端10-c，如此能够通过绑定工艺将发光器件的电极与 输出端10-c耦接。
在一些实施例中，图11为本发明实施例提供的另一种驱动板的膜层示意 图，如图11所示的，像素区Q还包括金属氧化物层91，金属氧化物层91位 于块状结构30远离衬底010的一侧，金属氧化物层91与块状结构30耦接。 块状结构30包括第一块状结构31，第一块状结构31具有第一开孔K1。对 于第一块状结构31的特征可以参照上述相关实施例进行理解。图11中第一 块状结构31属于第一电源结构21，第一电源结构21为正极电源结构Pvdd。 也即，在第一电源结构21的远离衬底010的一侧设置有金属氧化物层91， 金属氧化物层91与第一电源结构21相耦接。该实施例中，块状结构30为正 极电源结构，在应用中电化学腐蚀优先发生在金属氧化物层91上，如此能够 利用金属氧化物层91能够提升块状结构30的抗电化学腐蚀能力，提升驱动 板性能稳定性。
在一些实施例中，金属氧化物层91包括氧化铟锡、氧化铟锌、氧化锌或 氧化铟中至少一种。
在另一些实施例中，图11中块状结构30属于第二电源结构22，也即在 第二电源结构22的远离衬底010的一侧设置有金属氧化物层91，金属氧化 物层91与第二电源结构22相耦接。在此不再附图示意。
图11中仅以块状结构30包括第一块状结构31进行示意，在一些实施例 中，块状结构30还包括第二块状结构32，第二块状结构32位于第一块状结 构31的远离衬底010的一侧。对于第二块状结构32可参照上述相关实施例 进行理解。金属氧化物层91位于第二块状结构32的远离衬底010的一侧， 金属氧化物层91与第二块状结构32耦接，在此不再附图示意。
如图11所示的，在金属氧化物层91的远离衬底010的一侧还设置有第 三绝缘层73，可选的，第三绝缘层73包括有机材料，第三绝缘层73能够在 金属氧化物层91之后起到平坦化的作用。图11中还示意出了像素电路10的 输出端10-c，可以看出第三绝缘层73上的开口和无机层40上的开口相交叠、 且共同暴露输出端10-c，如此能够通过绑定工艺将发光器件的电极与输出端 10-c耦接。
如图11所示的，金属氧化物层91和块状结构30之间具有无机层40， 也即金属氧化物层91和块状结构30之间的绝缘层为无机材料，其中，金属 氧化物层91和块状结构30通过贯穿无机层40的过孔相耦接。驱动板在制作 时，在块状结构30的工艺之后首先制作无机层40，然后再无机层40的工艺 之后制作金属氧化物层91，金属氧化物层91在制作时包括刻蚀工艺。在金 属氧化物层91的制作工艺之前制作的无机层40能够对下方的金属结构进行 保护，防止金属氧化物层91刻蚀工艺中的刻蚀液对下方的金属结构造成过刻。
在另一种实施例中，图12为本发明实施例提供的另一种驱动板的膜层示 意图，如图12所示的，金属氧化物层91与块状结构30的远离衬底010一侧 的表面直接接触。金属氧化物层91覆盖在块状结构30的表面与块状结构30 耦接，该实施方式能够利用金属氧化物层91提升块状结构30的抗电化学腐 蚀能力，提升驱动板性能稳定性。金属氧化物层91的图形化工艺与块状结构 30图形化工艺可以采用同一张掩膜板来做，如此能够降低工艺成本。
另外，如图12所示的，在金属氧化物层91的远离衬底010的一侧设置 有第四绝缘层74。可选的，第四绝缘层74包括至少一个无机层，利用无机 材料优良的阻隔水氧的能力，提升了驱动板在高温高湿工作环境中的性能可 靠性。
在一些实施例中，图13为本发明实施例提供的另一种驱动板的示意图， 图14为本发明实施例提供的另一种驱动板的膜层示意图。如图13所示，驱 动板包括多个焊盘92，焊盘92位于多个像素区Q的外围；焊盘92用于与驱 动结构绑定连接，驱动结构比如可以是显示驱动芯片或者柔性电路板。
如图14所示，焊盘92与像素电路10位于衬底010的同一侧。焊盘92 包括金属部921和金属氧化物部922，金属氧化物部922位于金属部921的 远离衬底010的一侧，金属氧化物部922和金属氧化物层91位于同一层。金 属氧化物部922能够对金属部921进行保护，防止金属部921腐蚀。金属氧 化物部922和金属氧化物层91能够在同一个工艺制程中制作，能够简化工艺 制程。
结合图6实施例中示意的驱动板的膜层结构进行理解，在一种实施例中， 金属部921位于第二金属层012，金属部921包括钛/铝/钛三层金属结构，则 金属部921的硬度相对较小。而在绑定工艺中，比如驱动板和柔性电路板进 行绑定时，焊盘和柔性电路板之间的异方性导电胶中的导电粒子需要施加较 大的压力才能够被压破。本发明实施例在金属部921之上设置金属氧化物部 922，由于金属氧化物部922硬度相对较大，则在绑定工艺中采用较小的压力 就能够将异方性导电胶中的导电粒子压破，降低工艺难度。
另外，如图14所示的，金属氧化物层91和第一块状结构31之间的绝缘 层为无机层40。在金属氧化物层91远离衬底010的一侧还设置有第五绝缘 层75。图14中示意第五绝缘层75包括两层无机层。
在一些实施例中，位于块状结构30远离衬底010一侧的无机层包括第一 无机层，第一无机层与块状结构30相接触。也就是说，驱动板制作时，在 块状结构30工艺之后直接制作一层无机层，以利用无机层对块状结构30进 行保护。
以图4实施例为例，块状结构30包括第一块状结构31，无机层40为第 一无机层，无机层40在第一块状结构31的远离衬底010的一侧与第一块状 结构31直接接触。以图10实施例为例，块状结构30包括第一块状结构31 和第二块状结构32，其中，第二绝缘层72包括第一无机层，第一无机层在 第二块状结构32的远离衬底010的一侧与第二块状结构32相接触。
在一些实施例中，驱动板包括第一有机层，第一有机层位于块状结构30 远离衬底010的一侧，且第一有机层位于至少一个无机层远离块状结构30的 一侧。当块状结构30所在膜层厚度较厚时，在块状结构30之上制作厚度相 对较薄的无机层可能无法将块状结构30的边缘斜坡位置进行完全覆盖而存 在缺陷，本发明实施例在无机层工艺之后再制作一层厚度较厚的第一有机层， 第一有机层厚度较厚且其在制作初期具有一定的流动性能够对斜坡位置进行 很好的覆盖，如此设置能够保证块状结构30被完全的覆盖，避免块状结构30存在外露的部分。利用无机层良好的阻隔水氧能力对块状结构30进行保 护、防止块状结构30腐蚀，无机层之上的有机层能够进一步提升抗腐蚀能力， 同时还能够起到平坦化的作用。
在块状结构30包括第一块状结构31的实施例中，第一块状结构31的远 离衬底010的一侧设置有至少一层无机层。在一些实施例中，无机层在第一 块状结构31的远离衬底010的一侧与第一块状结构31直接接触。在另一些 实施例中，第一块状结构31的远离衬底010的一侧的绝缘层均为无机绝缘层。 在另一些实施例中，第一块状结构31的远离衬底010的一侧还设置有有机绝 缘层，在有机绝缘层和第一块状结构31之间设置有至少一个无机层。
在块状结构30包括第一块状结构31和第二块状结构32的实施例中，第 一块状结构31位于第二块状结构32的靠近衬底010的一侧，在第二块状结 构32的远离衬底010的一侧设置有至少一层无机层。在一些实施例中，至少 一个无机层在第二块状结构32的远离衬底010的一侧与第二块状结构32直 接接触。在另一些实施例中，第二块状结构32的远离衬底010的一侧的绝缘 层均为无机绝缘层。在另一些实施例中，第二块状结构32的远离衬底010的 一侧还设置有有机绝缘层，在有机绝缘层和第二块状结构32之间设置有至少 一个无机层。在另一些实施例中，第一块状结构31和第二块状结构32之间 的绝缘层包括至少一个无机层。在另一些实施例中，第一块状结构31和第二 块状结构32之间包括有机绝缘层和无机绝缘层，其中，无机绝缘层位于有机 绝缘层的靠近衬底010的一侧。
在一些实施例中，如图3和图4所示的，第一电源结构21和第二电源结 构22均包括第一块状结构31，且第一电源结构21的第一块状结构31和第 二电源结构22的第一块状结构31位于同一层。该实施方式将正极电源结构 和负极电源结构均设置成大块面积结构，能够降低电源结构的电阻，降低电 源结构上的压降，提升驱动板各个像素区Q内电源电压信号的均一性，同时 还能降低功耗。并且利用第一开孔K1将大块面积的电源结构进行局部隔断 形成小面积的电源单元，第一开孔K1的存在使得大块面积的电源结构内部 电荷流通横截面积变小，限制了电荷在被第一开孔K1隔开的小面积电源单 元之间进行相互流通，相当于将大块面积的电源结构上存在的电荷进行分散， 能够减小小面积电源单元内聚集的电荷量，也就是减小大块面积电源结构局 部聚集的电荷量。在大块面积的电源结构工艺之后将模组置于CVD机台以制 作无机绝缘层，能够降低大块面积电源结构与CVD机台之间进行异常放电的 风险，能够提升工艺良率，降低成本。并且设置两种电源结构的第一块状结 构31位于同一层，能够简化工艺制程。
在一种实施例中，图15为本发明实施例提供的另一种驱动板的示意图， 图16为图15中存储电容拆解示意图，图17为图15中切线C-C＇位置处一 种截面示意图。图15中示意出了存储电容Cst，如图16所示，存储电容包括 第一极板C1和第二极板C2，在垂直于衬底010所在平面方向上，第一极板 C1和第二极板C2交叠形成电容。其中，第一极板C1具有第三开孔K3，第 二极板C2具有第四开孔K4，在垂直于衬底010所在平面方向e上，第三开 孔K3和第四开孔K4交叠。图15中示意出了第一极板C1连接到第一电源结 构21的过孔V4。结合图1或图2示意的像素电路图进行理解，第一极板C1 与正极电源结构Pvdd耦接，第二极板C2耦接到驱动晶体管Tm的栅极，图 15中对于像素电路10仅做简化示意，并未示出驱动晶体管Tm的具体位置， 但是图15中示意出了连接导线050，由第二极板C2引出的连接导线050会 连接到驱动晶体管Tm的栅极。如图17所示的，第二极板C2位于第一金属 层011，第一极板C1位于电容金属层013，第一电源结构21位于第二金属层 012。本发明实施例中设置第一金属层011、电容金属层013、第二金属层012 依次远离衬底010。第一金属层011和电容金属层013为相邻的两个金属层， 设置存储电容Cst的两个极板分别位于第一金属层011和电容金属层013中， 则第一极板C1和第二极板C2之间的绝缘层厚度较薄，在满足存储电容Cst 的电容值需求的情况下，不需要将第一极板C1和第二极板C2尺寸设置的过 大。另外，驱动板中的一些信号线设置在第一金属层011，第一电源结构21 和第二电源结构22设置在第二金属层012，则信号线和电源结构之间至少间 隔有两层绝缘层，两层绝缘层分别为第一金属层011和电容金属层013之间 的绝缘层、以及电容金属层013和第二金属层012之间的绝缘层。这样设置 使得沿垂直于衬底010所在平面方向上，信号线和电源结构之间的间隔距离 较大，则两者之间交叠时形成的电容相对较小，能够减小信号线上和电源结 构上的负载。
本发明实施例中在存储电容Cst的第一极板C1和第二极板C2上分别制 作开孔，以利用第三开孔K3将大块面积的第一极板C1进行局部隔断，利用 第四开孔K4将大块面积的第二电极C2进行局部隔断，并设置在垂直于衬底 010所在平面方向e上，第三开孔K3和第四开孔K4交叠。在保证第一极板 C1和第二极板C2交叠形成的存储电容Cst的电容值满足需求的情况下，还 能够防止第一极板C1或者第二极板C2上局部聚集电荷量过多导致模组进CVD机台时产生异常放电。图16实施例中，仅以第一极板C1具有两个第三 开孔K3，第二极板C2具有两个第四开孔K4进行示意。本发明实施例中， 对于存储电容Cst的两个极板上设置的开孔个数、孔面积均不做限定。在一 些实施例中，相邻的两个第三开孔K3之间的间距不大于1mm，相邻的两个 第四开孔K4之间的间距不大于1mm。对于相邻两个开孔之间的间距的计算 方式可参照上述图3实施例中的相关说明进行理解。
在一些实施例中，图18为本发明实施例提供的另一种驱动板的局部示意 图，图19为图18中区域Q9位置处放大示意图。如图18所示，驱动板包括 显示区AA和非显示区NA，非显示区NA设置有多条扇出线S。其中，扇出 线S的一端连接到显示区AA内的驱动信号线、另一端连接到非显示区BA 的焊盘，焊盘用于绑定驱动芯片或者柔性电路板。扇出线S包括第一扇出引 线S-1和第二扇出引线S-2，第一扇出引线S-1与显示区AA内在第一方向x 延伸的第一驱动信号线51耦接，第二扇出引线S-2与显示区AA内在第二方 向y延伸的第二驱动信号线52耦接。在一种实施例中，第一扇出引线S-1至 少包括扫描扇出线和发光控制扇出线，扫描扇出线与显示区AA内的扫描线 耦接，发光控制扇出线与显示区AA内的发光控制线耦接。第二扇出引线S-2 至少包括数据扇出线，数据扇出线与显示区AA内的数据线耦接，可选的， 第二扇出引线S-2还包括复位扇出线，复位扇出线与显示区AA内的复位线 耦接。
图18中示意出了显示区AA内的第一电源结构21和第二电源结构22， 但是并没有标示出显示区AA内的各像素区Q。根据上面实施例中相关说明 可以知道，在显示区AA内沿第二方向y排列的各个像素区Q内的第一电源 结构21相互连接形成第一共电源21-G，沿第二方向y排列的各个像素区Q 内的第二电源结构22相互连接形成第二共电源22-G。从驱动板整面来看， 在显示区AA内的第一共电源21-G的形状为条状，在显示区AA内的第二共 电源22-G的形状为条状。并且，在显示区AA内，沿第一方向x上，第一共 电源21-G和第二共电源22-G交替排列。需要说明的是，图18中仅为了示意 显示区AA内第一共电源21-G和第二共电源22-G的形状，并未示意出第一 电源结构21和第二电源结构22上设置的开孔。
非显示区NA包括第一供电结构051和第二供电结构052，在显示区NA 内还设置有电源电压端子(图18中未示出)，电源电压端子包括第一电源电 压端子和第二电源电压端子，第一供电结构051与第一电源电压端子连接， 第二供电结构052与第二电源电压端子连接。在非显示区NA内的第一供电 结构051和第二供电结构052均为大块面积结构。
由图18可以看出，第一供电结构051与显示区AA内的第一共电源21-G 相连接，也就是说，第一共电源21-G通过非显示区NA内的第一供电结构 051连接到第一电源电压端子。其中，第一供电结构051与第一共电源21-G 为一体结构，也就是第一供电结构051和第一共电源21-G同层同材料制作。 并且在非显示区NA内的第一供电结构051与多条扇出线S绝缘交叠。在一 种实施例中，扇出线S位于第一金属层011，第一供电结构051位于第二金属层012。
如图19所示的，本发明实施例中，设置第一供电结构051具有第五开孔 K5，利用第五开孔K5将大块面积的第一供电结构051进行局部隔断形成成 仍然相互电连接的多个小面积结构，由于第五开孔K5的存在使得第一供电 结构051内部电荷流通横截面积变小，限制了电荷在被第五开孔K5隔开的 小面积结构之间进行相互流通，相当于将第一供电结构051上存在的电荷进 行分散，能够减小小面积结构内聚集的电荷量，也就减小了第一供电结构051 上局部位置聚集的电荷量。驱动板制作时，第一供电结构051上各小面积结 构内聚集的电荷量减少，而电荷量越少发生静电释放的风险越小，则各小面 积结构与CVD机台之间进行异常放电的风险降低，也就降低了第一供电结构 051与CVD机台产生异常放电的风险。本发明实施例能够在第一供电结构051 的工艺之后制作无机层，以对第一供电结构051进行有效防护。在垂直于衬 底010所在平面方向上，第一供电结构051与多条扇出线S存在交叠，设置 第五开孔K5与扇出线交叠，能够减小第一供电结构051和扇出线S交叠形 成的电容，从而降低扇出线S上的负载。
同样的道理，第二供电结构052与显示区AA内的第二共电源22-G相连 接，第二共电源22-G通过非显示区NA内的第二供电结构052连接到第二电 源电压端子。其中，第二供电结构052与第一共电源21-G为一体结构，第二 供电结构052与第二共电源22-G位于同一层，第二供电结构052位于第二金 属层012。如图19所示的，本发明实施例中，设置第二供电结构052具有第 六开孔K6，利用第六开孔K6将大块面积的第二供电结构052进行局部隔断形成成仍然相互电连接的多个小面积结构，由于第六开孔K6的存在使得第 二供电结构052内部电荷流通横截面积变小，限制了电荷在被第六开孔K6 隔开的小面积结构之间进行相互流通，相当于将第二供电结构052上存在的 电荷进行分散，能够减小小面积结构内聚集的电荷量，也就减小了第二供电 结构052上局部聚集的电荷量。驱动板制作时，第二供电结构052上各小面 积结构内聚集的电荷量减少，而电荷量越少发生静电释放的风险越小，则各 小面积结构与CVD机台之间进行异常放电的风险降低，降低了第二供电结构 052与CVD机台之间产生异常放电的风险。本发明实施例能够在第二供电结 构052的工艺之后制作无机层，以对第二供电结构052进行有效防护。在垂 直于衬底010所在平面方向上，第二供电结构052与扇出区SQ内多条扇出 线S存在交叠，设置第六开孔K6与扇出线交叠，能够减小第二供电结构052 和扇出线S交叠形成的电容，从而进一步降低扇出线S上的负载。
本发明实施例中，对于第五开孔K5、第六开孔K6的个数、孔面积均不 限定。在一些实施例中，相邻的两个第五开孔K5之间的间距不大于1mm， 相邻的两个第六开孔K6之间的间距不大于1mm。对于相邻两个开孔之间的 间距的计算方式可参照上述图3实施例中的相关说明进行理解。
在一些实施例中，结合上述图6实施例进行理解，显示面板包括位于衬 底010一侧的第一金属层011、第二金属层012和电容金属层013，电容金属 层013位于第一金属层011和第二金属层012之间。其中，第一供电结构051 和第二供电结构052位于第二金属层012，扇出线S位于第一金属层011。
需要说明的是，上述图18中扇出线S的线形以及延伸方向仅做示意性表 示，不作为对本发明的限定。扇出线S中的部分线段可以为直线或者折线。 在一些实施例中，第一方向x和第二方向y相互垂直，扇出线S中至少部分 线段的延伸方向与第一方向x之间形成非零夹角、且与第二方向y之间也形 成非零夹角。
基于同一发明构思，本发明实施例还提供一种显示面板，图20为本发明 实施例提供的一种显示面板示意图，如图20所示，显示面板包括本发明任意 实施例提供的驱动板001；驱动板001包括多个像素区Q，显示面板还包括 多个发光器件P；在垂直于衬底所在平面方向上，一个像素区Q与至少一个 发光器件p交叠。图20中示意，一个像素区Q内设置有一个发光器件P。在 一些实施例中，一个像素区Q内设置有串联连接的两个或两个以上数量发光 器件P，在此不再附图示意。
基于同一发明构思，本发明实施例提供一种显示装置，图21为本发明实 施例提供的一种显示装置示意图，如图21所示，显示装置包括本发明任意实 施例提供的显示面板100。对于显示面板100的结构在上述实施例中已经说 明，在此不再赘述。本发明实施例提供的显示装置例如手机、平板计算机、 笔记本电脑、电视机等任何具有显示功能的设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本 发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在 本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对 其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人 员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者 对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使 相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (27)

1.一种驱动板，其特征在于，所述驱动板包括多个像素区；所述像素区包括像素电路、第一电源结构和第二电源结构；所述第一电源结构用于提供第一电源电压，所述第二电源结构用于提供第二电源电压；
所述驱动板包括衬底，所述像素电路、所述第一电源结构、所述第二电源结构位于所述衬底的同一侧；其中，
所述第一电源结构和所述第二电源结构中至少一者包括块状结构，所述块状结构远离所述衬底的一侧设置有至少一个无机层；
所述块状结构包括第一块状结构，所述第一块状结构包括至少一个第一开孔。
2.根据权利要求1所述的驱动板，其特征在于，
所述第一块状结构包括至少两个所述第一开孔，相邻两个所述第一开孔之间的间距为D1，其中，D1≤1mm。
3.根据权利要求1所述的驱动板，其特征在于，
所述驱动板还包括沿第一方向延伸的第一信号线，所述第一信号线和所述像素电路位于所述衬底的同一侧；沿垂直于所述衬底所在平面方向，所述第一信号线与至少一个所述第一开孔交叠。
4.根据权利要求3所述的驱动板，其特征在于，
沿所述第一方向，所述像素区内所述第一电源结构和所述第二电源结构相邻；
所述第一信号线包括电源连接线，所述电源连接线包括第一电源连接线和第二电源连接线，所述第一电源连接线用于电连接沿所述第一方向相邻的两个所述第一电源结构，所述第二电源连接线用于电连接沿所述第一方向相邻的两个所述第二电源结构；沿垂直于所述衬底所在平面的方向，所述第一块状结构与所述第一电源连接线、所述第二电源连接线中的一者相交叠。
5.根据权利要求4所述的驱动板，其特征在于，
所述第一开孔包括第一子孔和第二子孔，所述第一子孔的孔面积大于所述第二子孔的孔面积；沿垂直于所述衬底所在平面的方向，所述电源连接线与至少一个所述第一子孔交叠。
6.根据权利要求3所述的驱动板，其特征在于，所述第一信号线包括第一驱动信号线，所述第一驱动信号线与所述像素电路耦接。
7.根据权利要求6所述的驱动板，其特征在于，
所述第一开孔包括第一子孔和第二子孔，所述第一子孔的孔面积大于所述第二子孔的孔面积；
沿垂直于所述衬底所在平面的方向，所述驱动信号线与至少一个所述第二子孔交叠。
8.根据权利要求6所述的驱动板，其特征在于，
所述驱动板还包括沿第二方向延伸的第二驱动信号线，所述第二方向与所述第一方向交叉，所述第二驱动信号线位于沿所述第一方向相邻的两个所述像素区之间；
所述第二驱动信号线和所述第一驱动信号线位于不同层，部分所述第一驱动信号线与所述第二驱动信号线耦接。
9.根据权利要求3所述的驱动板，其特征在于，
所述驱动板包括位于所述衬底同一侧的第一金属层和第二金属层，所述第二金属层位于所述第一金属层远离所述衬底的一侧；其中，
所述第一驱动信号线位于所述第一金属层，所述第一块状结构位于所述第二金属层。
10.根据权利要求1所述的驱动板，其特征在于，
所述驱动板还包括辅助电源结构；
所述辅助电源结构与所述第一块状结构通过至少两个过孔相连接，所述辅助电源结构位于所述第一块状结构的远离所述衬底的一侧。
11.根据权利要求10所述的驱动板，其特征在于，
所述块状结构还包括第二块状结构，所述第二块状结构位于所述第一块状结构远离所述衬底的一侧，所述第二块状结构包括至少一个第二开孔；
所述辅助电源结构包括所述第二块状结构。
12.根据权利要求11所述的驱动板，其特征在于，
所述第二块状结构包括至少两个所述第二开孔，相邻两个所述第二开孔之间的间距为D2，其中，D2≤1mm。
13.根据权利要求11所述的驱动板，其特征在于，
在一个所述像素区内，所述第二开孔的总面积为S1，所述第二块状结构的面积为S0，其中，S1/S0>0.1。
14.根据权利要求11所述的驱动板，其特征在于，
所述第二开孔包括第三子孔；所述第三子孔在所述衬底的正投影位于所述第一开孔在所述衬底的正投影内。
15.根据权利要求11所述的驱动板，其特征在于，
所述第二开孔包括第四子孔；沿垂直于所述衬底所在平面的方向，所述第四子孔与所述第一开孔不交叠。
16.根据权利要求11所述的驱动板，其特征在于，
所述第二块状结构和所述第一块状结构之间包括有机绝缘层。
17.根据权利要求10所述的驱动板，其特征在于，
所述辅助电源结构的制作材料和所述第一块状结构的制作材料相同。
18.根据权利要求1所述的驱动板，其特征在于，
所述像素区还包括金属氧化物层，所述金属氧化物层位于所述块状结构远离所述衬底的一侧，所述金属氧化物层与所述块状结构耦接。
19.根据权利要求18所述的驱动板，其特征在于，
所述金属氧化物层与所述块状结构的远离所述衬底一侧的表面直接接触。
20.根据权利要求18所述的驱动板，其特征在于，
所述金属氧化物层和所述块状结构之间具有绝缘层，所述金属氧化物层和所述块状结构通过贯穿所述绝缘层的过孔相耦接。
21.根据权利要求18所述的驱动板，其特征在于，
所述驱动板包括与所述像素电路位于所述衬底同一侧的多个焊盘，所述焊盘位于多个所述像素区的外围；
所述焊盘包括金属部和金属氧化物部，所述金属氧化物部位于所述金属部的远离所述衬底的一侧，所述金属氧化物部和所述金属氧化物层位于同一层。
22.根据权利要求1所述的驱动板，其特征在于，
所述像素区还包括连接电极，所述连接电极的一端与所述像素电路的输出端相对应，所述连接电极的另一端与所述第二电源结构相对应。
23.根据权利要求1所述的驱动板，其特征在于，
所述无机层包括第一无机层，所述第一无机层与块状结构相接触。
24.根据权利要求1所述的驱动板，其特征在于，
所述驱动板包括第一有机层，所述第一有机层位于所述块状结构远离所述衬底的一侧，且所述第一有机层位于至少一个所述无机层远离所述块状结构的一侧。
25.根据权利要求1所述的驱动板，其特征在于，
所述第一电源结构和所述第二电源结构均包括所述第一块状结构，且所述第一电源结构的所述第一块状结构和所述第二电源结构的所述第一块状结构位于同一层。
26.一种显示面板，其特征在于，包括权利要求1至25任一项所述的驱动板；所述显示面板还包括多个发光器件；在垂直于所述衬底所在平面方向上，一个所述像素区与至少一个所述发光器件交叠。
27.一种显示装置，其特征在于，包括权利要求26所述的显示面板。
CN202210767023.XA 2022-06-30 2022-06-30 驱动板、显示面板和显示装置 Pending CN115346474A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210767023.XA CN115346474A (zh) 2022-06-30 2022-06-30 驱动板、显示面板和显示装置
US17/942,926 US20230020489A1 (en) 2022-06-30 2022-09-12 Driving board, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210767023.XA CN115346474A (zh) 2022-06-30 2022-06-30 驱动板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115346474A true CN115346474A (zh) 2022-11-15

Family

ID=83948119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210767023.XA Pending CN115346474A (zh) 2022-06-30 2022-06-30 驱动板、显示面板和显示装置

Country Status (2)

Country Link
US (1) US20230020489A1 (zh)
CN (1) CN115346474A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020259473A1 (zh) * 2019-06-25 2020-12-30 华为技术有限公司 显示屏、终端
CN113066839A (zh) * 2021-03-22 2021-07-02 厦门天马微电子有限公司 显示面板和显示装置
CN113196160A (zh) * 2019-11-29 2021-07-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置以及显示基板
CN113853684A (zh) * 2020-04-26 2021-12-28 京东方科技集团股份有限公司 显示基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020259473A1 (zh) * 2019-06-25 2020-12-30 华为技术有限公司 显示屏、终端
CN113196160A (zh) * 2019-11-29 2021-07-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置以及显示基板
CN113853684A (zh) * 2020-04-26 2021-12-28 京东方科技集团股份有限公司 显示基板及显示装置
CN113066839A (zh) * 2021-03-22 2021-07-02 厦门天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20230020489A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
CN109285460B (zh) 阵列基板、显示面板和显示装置
CN106773424B (zh) 一种显示面板及显示装置
CN111210732B (zh) 显示面板和显示装置
US10700152B2 (en) Display panel and display device
CN113937236B (zh) 显示基板及其制备方法、显示装置
US20220114931A1 (en) Display panel and display device
US20230409153A1 (en) Touch substrate and display device
US20230112982A1 (en) Display panel and display device
CN111554722B (zh) 显示基板及显示装置
EP4141943A1 (en) Anti-corrosion circuit, array substrate, and electronic device
US9240438B2 (en) Passive-matrix display and tiling display
TWI405498B (zh) 有機發光顯示面板
US11937445B2 (en) Display panel and display device
CN114335114A (zh) 阵列基板及显示装置
CN113517262A (zh) 显示面板及其制作方法、显示装置
US20230269976A1 (en) Drive substrate, light-emitting panel and display device
KR20160032405A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN115346474A (zh) 驱动板、显示面板和显示装置
US20240016029A1 (en) Display panel
CN116347942A (zh) 显示装置
US11963406B2 (en) Display and display device
CN110426906B (zh) 像素阵列基板
WO2022262047A1 (zh) 触控显示面板
CN114078834A (zh) 静电防护结构、薄膜晶体管基板及显示面板
CN114664911A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination