CN115332404A - 一种混合集成量子光源led器件的制备方法 - Google Patents

一种混合集成量子光源led器件的制备方法 Download PDF

Info

Publication number
CN115332404A
CN115332404A CN202210933500.5A CN202210933500A CN115332404A CN 115332404 A CN115332404 A CN 115332404A CN 202210933500 A CN202210933500 A CN 202210933500A CN 115332404 A CN115332404 A CN 115332404A
Authority
CN
China
Prior art keywords
film
light source
metal pattern
photoresist
quantum light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210933500.5A
Other languages
English (en)
Inventor
张加祥
欧炜文
欧欣
朱一帆
王旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202210933500.5A priority Critical patent/CN115332404A/zh
Publication of CN115332404A publication Critical patent/CN115332404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种混合集成量子光源LED器件的制备方法，包括步骤：S1在第一衬底上生长缓冲层、牺牲层和P‑I‑N结构，得到第一薄膜；S2在第一薄膜上沉积第一金属图案，并进行腐蚀或刻蚀，获得第二薄膜；S3在第一金属图案上加工出第二光刻胶图案，腐蚀或刻蚀掉牺牲层，获得第三薄膜；S4：拾起第三薄膜并翻转180°；S5在第二衬底上沉积第二金属图案；S6使第二光刻胶图案与第二衬底充分粘接，得到第四薄膜；S7：在第四薄膜上沉积第三金属图案，得到混合集成量子光源LED器件。本发明的混合集成量子光源LED器件的制备方法，将光刻胶作为粘结剂将薄膜紧密地转移到其他材料衬底上，避免其脱落，工艺更简单。

Description

一种混合集成量子光源LED器件的制备方法
技术领域
本发明涉及LED器件制备技术领域，更具体地涉及一种混合集成量子光源LED器件的制备方法。
背景技术
量子光源是量子信息技术具有重要的核心组成部分，主要包括单光子源与纠缠光子源。目前，能产生量子光源的半导体材料主要包括非线性光学晶体、半导体量子点、金刚石色心等。不同半导体材料平台存在光学性能、器件工艺要求等差异，把半导体材料进行混合集成能够把各种材料的优势有效地整合起来。研究表明，实现电致发光的量子光源是实现全电学控制的量子光源的必要要求之一，而实现全电学控制的量子光源对于提高光量子器件的集成度与可扩展应用性具有重要价值。因此，制备一种混合集成量子光源LED器件具有重要的应用价值。
目前，实现混合集成量子光源LED方案主要有三种技术路线，分别是晶圆键合方法、转移印刷技术与拾取法。晶圆键合方法是利用等离子体激活异质衬底的表面以增强其的亲水性，其表面与水分子反应后会在表面形成断键，进而让两种材料键合，通过高温退火后形成稳定的共价键。两种材料键合后，可通过物理或化学腐蚀的方法把其中一种衬底去掉，留下平整的材料薄膜于另一种衬底上；最后，通过常规半导体工艺来完成混合集成量子光源LED器件的制造。该方案无法做到把量子光源LED的薄膜材料定位并转移到有光子学或电子学结构的衬底上，因此暂时不利于适用两种以上的材料集成。转移印刷技术通过在高精度位移台上利用柔性材料如PDMS(聚二甲基矽氧烷)把量子光源LED的材料薄膜拾起，然后转移到异质衬底上面。取放法在光学显微镜(或电子显微镜等)下利用纳米操控器(如探针等)把量子光源LED的材料薄膜从衬底上拾起，然后转移到异质衬底上。转移印刷技术与取放法均可以实现进行准确的定位与转移，但目前基于该转移方法的混合集成量子光源LED器件的方案亦未有报道。这两种方法的难点之一在于薄膜材料与衬底之间的粘附性主要是依靠范德华力，可能导致在后续的电极工艺中薄膜材料的脱落，一定程度上增加了工艺难度。
发明内容
本发明的目的在于提供一种混合集成量子光源LED器件的制备方法，通过光刻胶作为粘结剂将薄膜紧密地转移到其他材料衬底上，使得后续电极工艺流程中薄膜稳定地保持在衬底上，避免其脱落，工艺更简单。
本发明提供一种混合集成量子光源LED器件的制备方法，包括以下步骤：
S1：依次在第一衬底上生长缓冲层、牺牲层和P-I-N结构，得到第一薄膜；
S2：在所述第一薄膜上沉积预设的第一金属图案，并进行腐蚀或刻蚀，获得具有台阶型P-I-N结构的第二薄膜；
S3：在所述第一金属图案上加工出面积小于所述第一金属图案的第二光刻胶图案，对所述牺牲层进行彻底地侧向选择性湿法腐蚀或干法刻蚀，获得第三薄膜；
S4：利用具有粘性的柔性材料拾起所述第三薄膜并翻转180°；
S5：在第二衬底上沉积预设的第二金属图案；
S6：将所述第三薄膜的外露出的第一金属图案与所述第二金属图案对准与接触，所述第二光刻胶图案与所述第二衬底接触，然后加热并施加压力，以使所述第二光刻胶图案与所述第二衬底充分粘接，得到第四薄膜；
S7：在所述第四薄膜上沉积预设的第三金属图案，得到混合集成量子光源LED器件。
进一步地，所述第一衬底的材料为Ⅲ-Ⅴ族材料、Ⅱ-Ⅵ族材料、Ⅳ族材料、玻璃或柔性材料。
进一步地，所述P-I-N结构的I型区域为量子光源材料。
进一步地，所述量子光源材料为非线性光学晶体、半导体量子点或金刚石色心。
进一步地，步骤S2进一步包括：
S21：对第一薄膜进行清洗、旋涂光刻胶、光刻、显影、金属镀膜、光刻胶剥离，在第一薄膜的表面沉积预设的第一金属图案；
S22：利用所述第一金属图案作为掩膜，对所述第一薄膜进行第一次腐蚀或刻蚀，腐蚀或刻蚀掉所述P-I-N结构的I型区域与P型掺杂区域，留下N型掺杂区域；
S23：再次进行清洗、旋涂光刻胶、光刻、显影，获得覆盖所述第一金属图案且面积大于所述第一金属图案的第一光刻胶图案；
S24：利用所述第一光刻胶图案作为掩膜，对所述第一薄膜进行第二次腐蚀或刻蚀，腐蚀或刻蚀掉N型掺杂区，到牺牲层处停止，然后洗去所述第一光刻胶图案，获得具有台阶型P-I-N结构的第二薄膜。
进一步地，所述具有粘性的柔性材料为PDMS。
进一步地，步骤S4包括：
用第一片PDMS与所述第三薄膜的第二光刻胶图案接触，将所述第三薄膜拾起后翻转180°，然后用第二片PDMS与台阶型P-I-N结构接触，并再次将第三薄膜拾起，使得第三薄膜的第二光刻胶图案与第一片PDMS分离。
进一步地，所述第二衬底的材料为Ⅲ-Ⅴ族材料、Ⅱ-Ⅵ族材料、Ⅳ族材料、玻璃或柔性材料。
进一步地，所述第一金属图案、所述第二金属图案和所述第三金属图案中的金属为铬、铝、铜、钛或金的一种或多种。
进一步地，所述P-I-N结构的材料为GaAs，所述牺牲层的材料为AlAs。
本发明的混合集成量子光源LED器件的制备方法，通过腐蚀出能有效防止P型掺杂区域和N型掺杂区域短路的台阶型P-I-N结构，并进行牺牲层的腐蚀，获得可供转移印刷的第三薄膜，使得在后续的电极制作工艺流程中无需生长绝缘层，有效地简化了工艺流程；通过第二光刻胶图案作为粘结剂把第三薄膜紧密地转移到第二衬底上，使其在后续工艺流程中稳定地保持在第二衬底上，有效地提高了该混合集成量子光源LED器件的工艺流程的成功率。
附图说明
图1为根据本发明实施例的混合集成量子光源LED器件的制备方法的流程图；
图2为根据本发明实施例的硅基InAs量子点混合集成量子光源LED器件的制备方法的流程示意图；
图3为根据本发明实施例的硅基InAs量子点混合集成量子光源LED器件的电流-电压曲线图；
图4为根据本发明实施例的硅基InAs量子点混合集成量子光源LED器件的量子点发光光谱图。
具体实施方式
下面结合附图，给出本发明的较佳实施例，并予以详细描述。
如图1所示，本发明提供一种混合集成量子点光源LED器件的制备方法，包括以下步骤：
S1：依次在第一衬底上生长缓冲层、牺牲层和P-I-N结构，得到第一薄膜；
在该步骤中，可以采用分子束外延技术或有机金属化学气相沉积等方法在第一衬底上生长缓冲层、牺牲层和P-I-N结构。
第一衬底可以是任何能加工电极的材料，包括但不限于各种Ⅲ-Ⅴ族材料、Ⅱ-Ⅵ族材料、Ⅳ族材料、玻璃、柔性材料等。缓冲层材料与第一衬底相同。牺牲层材料根据P-I-N结构的材料进行选择，其需要与P-I-N结构的材料进行选择性腐蚀。
P-I-N结构包括自下而上依次堆叠的N型掺杂区域、I型区域和P型掺杂区域。I型(I-type)区域为量子光源材料，包括非线性光学晶体、半导体量子点、金刚石色心等，P型(P-type)掺杂区域与N型(N-type)掺杂区域为电极接触区域，采用其他半导体材料制成，例如GaAs，利用P型掺杂区域和N型掺杂区域施加电注入，使得I型区域的量子光源材料实现电致发光。P-I-N结构为本领域常规结构，其原理和形成方法此处不再赘述。
S2：在第一薄膜上沉积预设的第一金属图案，并进行腐蚀或刻蚀，获得具有台阶型P-I-N结构的第二薄膜；
步骤S2具体包括：
S21：对第一薄膜进行清洗、旋涂光刻胶、光刻(或电子束曝光)、显影、金属镀膜、光刻胶剥离等工艺流程，在第一薄膜的表面沉积预设的第一金属图案；
S22：利用该第一金属图案作为湿法腐蚀(或干法刻蚀)的掩膜，使用腐蚀性化学物对第一薄膜进行第一次腐蚀(或刻蚀)，腐蚀或刻蚀掉P-I-N结构的I型区域与P型掺杂区域，留下N型掺杂区域；
S23：再次进行清洗、旋涂光刻胶、光刻(或电子束曝光)、显影等工艺流程，获得覆盖上述第一金属图案且面积大于第一金属图案的第一光刻胶图案；
S24：利用该光刻胶图案作为掩膜，使用腐蚀性化学物对第一薄膜进行第二次腐蚀(或刻蚀)，腐蚀或刻蚀掉N型掺杂区，到牺牲层处停止，然后洗去第一光刻胶图案，获得具有台阶型P-I-N结构的第二薄膜。
其中，台阶型P-I-N结构，是指I型区域与P型掺杂区域尺寸相同、且N型掺杂区域的尺寸大于I型区域与P型掺杂区域的尺寸的P-I-N结构。
S3：在第一金属图案上加工出面积小于第一金属图案的第二光刻胶图案，利用腐蚀性化学物对牺牲层进行彻底地侧向选择性湿法腐蚀或干法刻蚀，获得可用于转移印刷的第三薄膜，其包括台阶型P-I-N结构、第一金属图案和第二光刻胶图案；
依次对第二薄膜进行旋涂光刻胶、前烘、光刻、显影等工艺流程，可在第一金属图案上加工出面积小于第一金属图案的第二光刻胶图案。
牺牲层被腐蚀掉后，第三薄膜与第一衬底和缓冲层之间就没有粘连了，其可以通过具有粘性的柔性材料如PDMS等粘起来，从而用于转移印刷。
S4：利用具有粘性的柔性材料拾起第三薄膜并翻转180°；
具体地，具有粘性的柔性材料可以为PDMS，在高精度转移平台上利用第一片PDMS从上方与第二光刻胶图案接触，从而将第三薄膜拾起并翻转180°，然后用粘性更大的第二片PDMS从上方与经过翻转的第三薄膜的台阶型P-I-N结构接触，并再次将第三薄膜拾起，由于第二片PDMS粘性更大，因此第二光刻胶图案将与第一片PDMS分离。
S5：在第二衬底上沉积预设的第二金属图案；
第二衬底可以是任何能加工电极的材料，包括但不限于各种Ⅲ-Ⅴ族材料、Ⅱ-Ⅵ族材料、Ⅳ族材料、玻璃、柔性材料等。对其进行清洗、旋涂光刻胶、光刻(或电子束曝光)、显影、金属镀膜、光刻胶剥离等工艺流程，在其表面留下预设的第二金属图案，以此作为第三薄膜的台阶型P-I-N结构的P型电极的接触电极。
S6：将第三薄膜的第一金属图案与第二金属图案对准与接触，第二光刻胶图案与第二衬底接触，加热并施加压力，以使第二光刻胶图案与第二衬底充分粘接，得到第四薄膜；
具体地，在高精度转移平台上，通过移动第二片PDMS，使得其上的第三薄膜的相对于第二光刻胶图案外露出的第一金属图案与第二金属图案对准并接触，第二光刻胶图案与第二衬底接触，然后加热并施加压力，以使第二光刻胶图案与第二衬底充分粘接；粘接结束后停止加热，待恢复至室温时，缓慢提起第二片PDMS，即可使第三薄膜与其分离，转移到第二衬底上，获得第四薄膜。
S7：在第四薄膜上沉积预设的第三金属图案，得到混合集成量子光源LED器件。
具体地，对第四薄膜进行清洗、旋涂光刻胶、光刻(或电子束曝光)、显影、金属镀膜、光刻胶剥离等工艺流程，在第四薄膜表面留下预设的第三金属图案，以此作为P-I-N结构的N型电极，得到混合集成量子光源LED器件。
本发明所使用的镀膜金属可以为铬、铝、铜、钛、金等具有良好导电性的金属材料。所使用的量子光源材料可以是任何能够通过电注入产生单光子或纠缠光子源的材料，包括但不限于半导体量子点、金刚石色心等。P-I-N结构也可以替换成任意能够实现电注入产生单光子或纠缠光子源的结构。所使用的光刻胶的曝光方法包括但不限于光刻或电子束曝光等方法。所使用的光刻胶包括但不限于AZ5214、AZ4620、ZEP等。所使用的薄膜的刻蚀方法可以为湿法腐蚀或干法刻蚀等方法，刻蚀所用的腐蚀性化学物不限于本实施例所述的化学溶液，可以是其他能够对薄膜材料进行腐蚀的化学溶液或刻蚀气体等。
本发明的方法不限于本实施例的量子光源材料薄膜，也可以拓展到任意能实现光刻胶加工的薄膜。
下面以制备硅基InAs量子点混合集成量子光源LED器件为例，具体说明本发明制备方法的详细步骤。
如图2所示，制备InAs量子点混合集成量子光源LED器件的方法包括以下步骤：
S100a：利用分子束外延技术依次在GaAs衬底10(即第一衬底)上生长GaAs缓冲层20、AlAs牺牲层30与GaAs半导体材料的P-I-N结构40((GaAs-InAs-GaAs))，得到第一薄膜1；其中，P-I-N结构40包括自下而上依次堆叠的N型掺杂GaAs区域41、I型区域42和P型掺杂GaAs区域43，I型区域42为InAs量子点材料，P型掺杂GaAs区域43和N型掺杂GaAs区域41为电极接触区域。S100a即上述的步骤S1。
S100b：对第一薄膜1进行表面清洗、旋涂AZ5214光刻胶、前烘、光刻、显影，加工出相应的AZ5214光刻胶图案，随即利用磁控溅射方法对其进行沉积10nm Ti与300nm Au，完成金属沉积后，使用丙酮(或去胶液)进行光刻胶的剥离处理，即可在该第一薄膜1的表面上留下预设的第一金属图案50，作为P型掺杂GaAs区域43的电极。S100b即上述的步骤S21。
S100c：利用该第一金属图案50作为湿法腐蚀的掩膜，使用稀释的硫酸溶液(配比为H2SO4:H2O2:H2O＝1:9:200)对第一薄膜1进行第一次腐蚀，腐蚀掉I型区域42与P型掺杂GaAs区域43，通过控制腐蚀速率与时间，在腐蚀到N型掺杂GaAs区域41之前停止腐蚀，从而留下N型掺杂GaAs区域41，得到第二薄膜2。S100c即上述的步骤S22。
S100d：依次对第二薄膜2进行旋涂AZ5214光刻胶、烘干光刻胶、光刻与显影处理，即可在其表面上获得覆盖上述第一金属图案50且面积更大的AZ5214光刻胶图案60(即第一光刻胶图案)；利用该AZ5214光刻胶图案60作为湿法腐蚀的掩膜，使用稀释的硫酸溶液(配比为H2SO4:H2O2:H2O＝1:9:200)对其进行腐蚀，腐蚀掉N型掺杂GaAs区域43，到AlAs牺牲层30处停止腐蚀。
S100e：使用丙酮(或去胶液)洗去光刻胶，得到用于防止P型掺杂GaAs区域与N型掺杂GaAs区域短路的台阶型P-I-N结构。S100d和S100e即上述的步骤S23和步骤S24。
S100f：依次进行旋涂AZ5214光刻胶、前烘、光刻、显影，在第一金属图案50上加工出面积小于第一金属图案的AZ5214光刻胶图案70(即第二光刻胶图案)。
S100g：用稀释的氢氟酸溶液(HF:H20＝1:15)对AlAs牺牲层30进行彻底的侧向腐蚀，从而获得了可供转移印刷的包含InAs量子点材料的P-I-N型薄膜材料，即第三薄膜3。S100f和S100g即上述的步骤S3。
S100h：在高精度转移平台上利用第一片PDMS 81将第三薄膜3拾起并翻转180°，第三薄膜3即留在PDMS上，此时，第三薄膜3与第一片PDMS71的接触面为光刻胶图案70。
S100i：利用粘性更强的第二片PDMS 82将第三薄膜3从第一片PDMS81上拾起，此时，第三薄膜3将与第一片PDMS 71脱离，光刻胶图案70不再与其接触，而N型掺杂GaAs区域41为与第二片PDMS 82的接触面。S100h和S100i即上述的步骤S4。
S100j：在对硅衬底200(即第二衬底)进行适当的表面清洗处理后，于其表面旋涂AZ5214光刻胶，在烘干光刻胶后进行光刻并显影，即可在其表面上获得相应的AZ5214光刻胶图案；随即利用电子束蒸发方法在硅衬底200进行10nm Ti与200nm Au的金属镀膜，完成金属镀膜后，使用丙酮(或去胶液)进行光刻胶的剥离处理，即可在硅衬底200上留下预设的第二金属图案300，以此作为与第三薄膜3的P型掺杂GaAs电极(即第一金属图案50)的接触电极。具体地，在高精度转移平台上，把第二片PDMS 82上的第三薄膜3的相对于第二光刻胶图案外露出的第一金属图案50与硅衬底200上的第二金属图案300进行对准与接触，同时光刻胶图案70与第二衬底200接触，然后加热第二衬底200至110℃，使得光刻胶图案70的粘性增大，然后施加压力使得光刻胶图案70与第二衬底200充分粘接。
S100k：停止加热，缓慢提起第二片PDMS 82，即可使第三薄膜3与第二片PDMS 82分离，第三薄膜3即转移到硅衬底200上，从而获得第四薄膜4。S100j和S100k即上述的步骤S5和步骤S6。
S100l：对第四薄膜4进行适当的表面清洗处理后，于表面旋涂AZ5214光刻胶，在烘干光刻胶后进行光刻并显影，即可在其表面上获得预设的AZ5214光刻胶图案；随即利用电子束蒸发方法对此样品进行10nm Ti与200nm Au的金属镀膜，完成金属镀膜后，使用丙酮(或去胶液)进行光刻胶的剥离处理，即可在第四薄膜4表面留下预设的第三金属图案400，以此作为P-I-N结构的N型电极，从而得到了硅基InAs量子点混合集成量子光源LED器件5。S100l即上述的步骤S7。
为了验证本实施例的硅基InAs量子点混合集成量子光源LED器件能否实现电注入，对该硅基InAs量子点混合集成量子光源LED器件进行了直流电压下的电流-电压特性的电学测试，其中P型掺杂GaAs电极加正电压，N型掺杂GaAs电极加负电压，参阅图3，可以看到典型的P-I-N结构的电流-电压曲线，说明该InAs量子点混合集成量子光源LED器件可以实现对P-I-N结构电注入。
为了验证对本实施例的硅基InAs量子点混合集成量子光源LED器件的P-I-N结构施加的电注入是否能对InAs量子点材料实现电致发光，对该硅基InAs量子点混合集成量子光源LED器件进行了温度在6K下的光学测试。在施加了2.7V电压下获得了InAs量子点中激子(X)与双激子(XX)的电致发光光谱，参阅图4。激子与双激子对于单光子源与纠缠光子源的制作具有重要意义，由此可以看出，利用本发明的方法可以制备绝缘体上硅基InAs量子点混合集成量子光源LED器件。
本发明实施例提供的混合集成量子光源LED器件的制备方法，通过腐蚀出能有效防止P型掺杂区域和N型掺杂区域短路的台阶型P-I-N结构，并进行牺牲层的腐蚀，获得可供转移印刷的第三薄膜，使得在后续的电极制作工艺流程中无需生长绝缘层，有效地简化了工艺流程；通过第二光刻胶图案作为粘结剂把第三薄膜紧密地转移到第二衬底上，使其在后续工艺流程中稳定地保持在第二衬底上，有效地提高了该混合集成量子光源LED器件的工艺流程的成功率。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (10)

1.一种混合集成量子光源LED器件的制备方法，其特征在于，包括以下步骤：
S1：依次在第一衬底上生长缓冲层、牺牲层和P-I-N结构，得到第一薄膜；
S2：在所述第一薄膜上沉积预设的第一金属图案，并进行腐蚀或刻蚀，获得具有台阶型P-I-N结构的第二薄膜；
S3：在所述第一金属图案上加工出面积小于所述第一金属图案的第二光刻胶图案，对所述牺牲层进行彻底地侧向选择性湿法腐蚀或干法刻蚀，获得第三薄膜；
S4：利用具有粘性的柔性材料拾起所述第三薄膜并翻转180°；
S5：在第二衬底上沉积预设的第二金属图案；
S6：将所述第三薄膜的外露出的第一金属图案与所述第二金属图案对准与接触，所述第二光刻胶图案与所述第二衬底接触，然后加热并施加压力，以使所述第二光刻胶图案与所述第二衬底充分粘接，得到第四薄膜；
S7：在所述第四薄膜上沉积预设的第三金属图案，得到混合集成量子光源LED器件。
2.根据权利要求1所述的混合集成量子光源LED器件的制备方法，其特征在于，所述第一衬底的材料为Ⅲ-Ⅴ族材料、Ⅱ-Ⅵ族材料、Ⅳ族材料、玻璃或柔性材料。
3.根据权利要求1所述的混合集成量子光源LED器件的制备方法，其特征在于，所述P-I-N结构的I型区域为量子光源材料。
4.根据权利要求3所述的混合集成量子光源LED器件的制备方法，其特征在于，所述量子光源材料为非线性光学晶体、半导体量子点或金刚石色心。
5.根据权利要求1所述的混合集成量子光源LED器件的制备方法，其特征在于，步骤S2进一步包括：
S21：对第一薄膜进行清洗、旋涂光刻胶、光刻、显影、金属镀膜、光刻胶剥离，在第一薄膜的表面沉积预设的第一金属图案；
S22：利用所述第一金属图案作为掩膜，对所述第一薄膜进行第一次腐蚀或刻蚀，腐蚀或刻蚀掉所述P-I-N结构的I型区域与P型掺杂区域，留下N型掺杂区域；
S23：再次进行清洗、旋涂光刻胶、光刻、显影，获得覆盖所述第一金属图案且面积大于所述第一金属图案的第一光刻胶图案；
S24：利用所述第一光刻胶图案作为掩膜，对所述第一薄膜进行第二次腐蚀或刻蚀，腐蚀或刻蚀掉N型掺杂区，到牺牲层处停止，然后洗去所述第一光刻胶图案，获得具有台阶型P-I-N结构的第二薄膜。
6.根据权利要求1所述的混合集成量子光源LED器件的制备方法，其特征在于，所述具有粘性的柔性材料为PDMS。
7.根据权利要求6所述的混合集成量子光源LED器件的制备方法，其特征在于，步骤S4包括：
用第一片PDMS与所述第三薄膜的第二光刻胶图案接触，将所述第三薄膜拾起后翻转180°，然后用第二片PDMS与台阶型P-I-N结构接触，并再次将第三薄膜拾起，使得第三薄膜的第二光刻胶图案与第一片PDMS分离。
8.根据权利要求1所述的混合集成量子光源LED器件的制备方法，其特征在于，所述第二衬底的材料为Ⅲ-Ⅴ族材料、Ⅱ-Ⅵ族材料、Ⅳ族材料、玻璃或柔性材料。
9.根据权利要求1所述的混合集成量子光源LED器件的制备方法，其特征在于，所述第一金属图案、所述第二金属图案和所述第三金属图案中的金属为铬、铝、铜、钛或金的一种或多种。
10.根据权利要求1所述的混合集成量子光源LED器件的制备方法，其特征在于，所述P-I-N结构的材料为GaAs，所述牺牲层的材料为AlAs。
CN202210933500.5A 2022-08-04 2022-08-04 一种混合集成量子光源led器件的制备方法 Pending CN115332404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210933500.5A CN115332404A (zh) 2022-08-04 2022-08-04 一种混合集成量子光源led器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210933500.5A CN115332404A (zh) 2022-08-04 2022-08-04 一种混合集成量子光源led器件的制备方法

Publications (1)

Publication Number Publication Date
CN115332404A true CN115332404A (zh) 2022-11-11

Family

ID=83920944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210933500.5A Pending CN115332404A (zh) 2022-08-04 2022-08-04 一种混合集成量子光源led器件的制备方法

Country Status (1)

Country Link
CN (1) CN115332404A (zh)

Similar Documents

Publication Publication Date Title
CN110112172B (zh) 基于氮化镓纳米孔阵列/量子点混合结构的全色微米led显示芯片及其制备方法
KR101308548B1 (ko) 프린터블 반도체 구조들 및 관련 제조 및 조립 방법
TWI427802B (zh) 可印刷半導體結構及製造和組合之相關方法
CN104617195B (zh) 一种近红外发光二极管及其生产方法
Rho et al. $\hbox {PbZr} _ {x}\hbox {Ti} _ {1-x}\hbox {O} _ {3} $ Ferroelectric Thin-Film Capacitors for Flexible Nonvolatile Memory Applications
US4920078A (en) Arsenic sulfide surface passivation of III-V semiconductors
JP2018514083A (ja) プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ
CN112582541A (zh) 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
CN111403329B (zh) 一种微发光二极管的转移方法、显示面板及其制备方法
CN110676384A (zh) 一种氮化硼封装的二维有机-无机异质结及其制备方法
CN112993096B (zh) 一种单光子源集成器件加工方法
CN115332404A (zh) 一种混合集成量子光源led器件的制备方法
CN115274943A (zh) 一种混合集成单光子led器件的制备方法
CN108538926A (zh) 柔性衬底上的InGaAs基MOS电容器及制作方法
CN115320271B (zh) 一种半导体薄膜的转移印刷方法
CN113871378B (zh) 一种片上光电集成接收前端芯片的制备方法
CN113555311A (zh) 一种含绝缘衬底的氮化镓晶片材料及其制备与应用
CN113488373B (zh) 一种干法制备单层二维半导体阵列的方法
KR101317106B1 (ko) 오믹 컨택 제조방법 및 이에 의하여 제조된 오믹 컨택
US11652187B2 (en) Photoresist contact patterning of quantum dot films
KR101001254B1 (ko) 희생 산화막을 이용한 비정질 실리콘 박막의 제조 방법
CN117672833A (zh) 一种基于高k介电层的半导体器件加工方法
CN112038440A (zh) 一种以离子液为顶栅的薄层Bi2O2Se晶体管及其制备方法
Binion Inkjet Printed Interconnects for Multilayer Flexible Electronics
CN117440694A (zh) 一种顶接触锗基二维钙钛矿晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination