CN115274682A - Sonos存储器及其制造方法 - Google Patents
Sonos存储器及其制造方法 Download PDFInfo
- Publication number
- CN115274682A CN115274682A CN202210876152.2A CN202210876152A CN115274682A CN 115274682 A CN115274682 A CN 115274682A CN 202210876152 A CN202210876152 A CN 202210876152A CN 115274682 A CN115274682 A CN 115274682A
- Authority
- CN
- China
- Prior art keywords
- layer
- sonos memory
- dielectric layer
- tin layer
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000003860 storage Methods 0.000 claims abstract description 40
- 230000005641 tunneling Effects 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000002096 quantum dot Substances 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000231 atomic layer deposition Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 8
- 238000007669 thermal treatment Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 3
- 229910003074 TiCl4 Inorganic materials 0.000 claims description 3
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000005516 deep trap Effects 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005543 nano-size silicon particle Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种SONOS存储器，栅极结构包括依次叠加的隧穿介质层、氮化存储层、控制介质层和栅极导电材料层。氮化存储层由沉积的TiN层经过快速热处理后形成的二维纳米点阵组成；利用TiN层形成的纳米点的势阱实现对电荷存储；TiN层沉积的厚度均匀，同时利用快速热处理对TiN层进行均匀处理的特性使得二维纳米点阵中的所述纳米点分布均匀，从而改善SONOS存储器的阈值电压的均一性。本发明还公开了一种SONOS存储器的制造方法。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)存储器。本发明还涉及一种SONOS存储器的制造方法。
背景技术
SONOS闪存器件，ONO膜介质层中Nitride即氮化硅层存在各种各样的缺陷，是捕捉电荷的主要位点，是发挥存储能力的主要介质层。不同于浮栅型存储的一层导体，氮化层的储存特点是氮化层中存在孤立的缺陷陷阱(trap)，这些孤立的trap使存储在里面的电子不容易受到下层隧穿层的影响，这是SONOS存储的一大优势。
现有SONOS存储器结构中，ONO中的氮化层是一层炉管制备的氮化硅层，制备方法非常简单。氮化硅存储层中存在深势阱(deep trap)和浅势阱(shallow trap)，而氮化硅层中大量存在着浅势阱，这使得存储在里面的电子非常容易在高温下逃逸，造成存储性能低下。如何提升氮化硅层中的deep trap数量以及同时压制shallow trap数量是一大难题。现结合图1进行更为详细的说明：如图1所示，是现有第一种SONOS存储器的结构示意图；现有第一种SONOS存储器的栅极结构包括依次叠加的隧穿氧化层(tunnel oxide)102、氮化硅存储层103、控制氧化层(control oxide)104和栅极导电材料层105。
所述隧穿氧化层102形成在半导体衬底101上。所述半导体衬底101包括硅衬底。所述隧穿氧化层102的厚度设置能保证在写和擦除过程中实现存储电荷如电子的隧穿。
所述栅极导电材料层105为多晶硅栅或金属栅。
在栅极结构的侧面还形成由侧墙106。
在所述栅极结构的两侧还形成有源区107a和漏区107b，源区107a和漏区107b都是重掺杂结构。被所述栅极结构所覆盖的所述半导体衬底则形成有沟道区。对于N型器件，源区107a和漏区107b都由N+区组成，沟道区则有P型掺杂区如P阱组成。
现有第一种SONOS存储器是利用所述氮化硅存储层103中的缺陷存储电荷108。图1中的电荷108为电子。由于所述氮化硅存储层103的缺陷形成的势阱包括很多浅势阱，故电荷108容易在高温下逃逸，逃逸过程如箭头线109所示，故电荷存储能力会下降。
近来，出现一种纳米点阵存储，其存储借鉴氮化硅层孤立的trap陷阱，制备一层二维(2D)纳米点阵。由于这些纳米点阵存在量子限域效应，纳米点阵大量存在孤立的deeptrap，数据存储能力能得到有效提升。但是，目前制备出的这些纳米点阵(Si dots，量子点等)颗粒大小不一，间距也不均一，这会使得整个SONOS存储器的阈值电压(Vt)分布过宽从而影响器件性能。如图2所示，是现有第二种SONOS存储器的结构示意图；现有第二种SONOS存储器的栅极结构包括依次叠加的隧穿氧化层202、由纳米点203二维排列形成的二维纳米点阵203a、控制氧化层204和栅极导电材料层205。
所述隧穿氧化层202形成在半导体衬底201上。所述半导体衬底201包括硅衬底。所述隧穿氧化层202的厚度设置能保证在写和擦除过程中实现存储电荷如电子的隧穿。
所述栅极导电材料层205为多晶硅栅或金属栅。
在栅极结构的侧面还形成由侧墙206。
在所述栅极结构的两侧还形成有源区207a和漏区207b，源区207a和漏区207b都是重掺杂结构。被所述栅极结构所覆盖的所述半导体衬底则形成有沟道区。对于N型器件，源区207a和漏区207b都由N+区组成，沟道区则有P型掺杂区如P阱组成。
现有方法中，纳米点203包括纳米硅即Si dots或量子点等，纳米点203能形成较深的势阱，从而能很好的存储电荷。但是现有方法制作的纳米点203的形成颗粒大小不一，间距也不均一，这会使得整个SONOS器件Vt分布过宽从而影响器件性能。
发明内容
本发明所要解决的技术问题是提供一种SONOS存储器，能实现均匀分布的二维纳米点阵作为氮化存储层，从而既能提升氮化存储层存储电荷的能力，又能改善存储电荷的均匀性从而提升阈值电压的均一性。为此，本发明还提供一种SONOS存储器的制造方法。
为解决上述技术问题，本发明提供的SONOS存储器的栅极结构包括依次叠加的隧穿介质层、氮化存储层、控制介质层和栅极导电材料层。
所述隧穿介质层形成在半导体衬底上。
所述氮化存储层由沉积的TiN层经过快速热处理后形成的二维纳米点阵组成；利用所述TiN层形成的纳米点的势阱实现对电荷存储；所述TiN层沉积的厚度均匀，同时利用快速热处理对所述TiN层进行均匀处理的特性使得所述二维纳米点阵中的所述纳米点分布均匀，从而改善SONOS存储器的阈值电压的均一性。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述隧穿介质层采用现场水汽生成(ISSG)工艺形成的氧化物组成。
进一步的改进是，所述控制介质层采用高温氧化(HTO)工艺形成的氧化物组成。
进一步的改进是，所述隧穿介质层的厚度为2nm～5nm。
进一步的改进是，所述氮化存储层的所述TiN层的沉积厚度为2nm～6nm、沉积工艺为原子层沉积(ALD)工艺。
进一步的改进是，所述氮化存储层的所述TiN层所受到的所述快速热处理的温度为900℃～1100℃，氮气流量为1sccm～500sccm。
为解决上述技术问题，本发明提供的SONOS存储器的制造方法中，栅极结构的制造步骤包括：
步骤一、在半导体衬底上形成隧穿介质层。
步骤二、在所述隧穿介质层表面沉积一层厚度均匀的TiN层。
步骤三、在所述TiN层表面形成控制介质层。
步骤四、进行快速热处理将所述TiN层转化成二维纳米点阵且由所述二维纳米点阵组成氮化存储层；利用所述TiN层形成的纳米点的势阱实现对电荷存储；利用所述TiN层沉积的厚度均匀以及所述快速热处理对所述TiN层进行均匀处理的特性使得所述二维纳米点阵中的所述纳米点分布均匀，从而改善SONOS存储器的阈值电压的均一性。
步骤五、在所述控制介质层的表面形成栅极导电材料层；所述栅极结构包括依次叠加的所述隧穿介质层、所述氮化存储层、所述控制介质层和所述栅极导电材料层。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，步骤一中，所述隧穿介质层为氧化物且采用ISSG工艺形成。
进一步的改进是，步骤三中，所述控制介质层为氧化物且采用HTO工艺形成。
进一步的改进是，所述隧穿介质层的厚度为2nm～5nm。
进一步的改进是，步骤二中，所述TiN层采用原子层沉积工艺形成，厚度为2nm～6nm，沉积工艺为原子层沉积工艺；
所述TiN层的原子层沉积的工艺参数包括：温度为250℃～350℃，TiCl4流量范围为20sccm～200sccm，NH3流量范围为60sccm～60000sccm。
进一步的改进是，步骤四中，所述氮化存储层的所述TiN层所受到的所述快速热处理的温度为900℃～1100℃，氮气流量为1sccm～500sccm。
进一步的改进是，所述隧穿介质层的ISSG工艺的参数包括：温度为900℃～1050℃，H2流量范围为2sccm～500sccm，O2流量范围为2sccm～250sccm
进一步的改进是，所述控制介质层的HTO工艺的参数包括：温度为700℃～850℃，SiH2Cl2流量范围为50sccm～200sccm，N2O流量范围为150sccm～600sccm。
本发明的氮化存储层采用经过快速热退火的TiN层组成，较薄的TiN层在经过快速热退火后能形成纳米点结构，由于TiN层的沉积工艺容易控制，故TiN层的厚度容易精确控制，快速热退火工艺也能实现对TiN层的均匀处理，故经过快速热退火的TiN层能形成均匀分布的二维纳米点阵，纳米点的小尺寸形成的深势阱能提升对存储电荷的存储能力，使得存储电荷不容易泄漏；而纳米点的均匀的二维分布则能使整个栅极结构的各区域中存储的电荷数量均一，从而又能改善存储电荷的均匀性从而提升阈值电压的均一性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种SONOS存储器的结构示意图；
图2是现有第二种SONOS存储器的结构示意图；
图3是本发明实施例SONOS存储器的栅极结构的结构示意图；
图4A-图4D是本发明实施例SONOS存储器的制造方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例SONOS存储器的栅极结构的结构示意图；本发明实施例SONOS存储器的栅极结构包括依次叠加的隧穿介质层302、氮化存储层303b、控制介质层304和栅极导电材料层305。
所述隧穿介质层302形成在半导体衬底301上。本发明实施例中，所述半导体衬底301包括硅衬底。
所述氮化存储层303b由沉积的TiN层303经过快速热处理后形成的二维纳米点阵组成；所述TiN层303请参考图4B所示，图3中，纳米点采用标记303a表示。利用所述TiN层303形成的纳米点303a的势阱实现对电荷存储；所述TiN层303沉积的厚度均匀，同时利用快速热处理对所述TiN层303进行均匀处理的特性使得所述二维纳米点阵中的所述纳米点303a分布均匀，从而改善SONOS存储器的阈值电压的均一性。
本发明实施例中，所述隧穿介质层302采用ISSG工艺形成的氧化物组成。所述隧穿介质层302的厚度为2nm～5nm，所述隧穿介质层302的厚度设置能保证在写和擦除过程中实现存储电荷如电子的隧穿。
所述控制介质层304采用HTO工艺形成的氧化物组成。
所述氮化存储层303b的所述TiN层303的沉积厚度为2nm～6nm、沉积工艺为原子层沉积工艺。原子层沉积工艺能实现对所述TiN层303的厚度的精确控制。
所述氮化存储层303b的所述TiN层303所受到的所述快速热处理的温度为900℃～1100℃，氮气流量为1sccm～500sccm。
本发明实施例中，在所述栅极结构的两侧还形成有源区和漏区，源区和漏区都是重掺杂结构。被所述栅极结构所覆盖的所述半导体衬底则形成有沟道区。对于N型器件，源区和漏区都由N+区组成，沟道区则有P型掺杂区如P阱组成。
所述栅极导电材料层305为多晶硅栅。在另一些实施例中也能为：所述栅极导电材料层305为金属栅。
本发明实施例的氮化存储层303b采用经过快速热退火的TiN层303组成，较薄的TiN层303在经过快速热退火后能形成纳米点303a结构，由于TiN层303的沉积工艺容易控制，故TiN层303的厚度容易精确控制，快速热退火工艺也能实现对TiN层303的均匀处理，故经过快速热退火的TiN层303能形成均匀分布的二维纳米点阵，纳米点303a的小尺寸形成的深势阱能提升对存储电荷的存储能力，使得存储电荷不容易泄漏；而纳米点303a的均匀的二维分布则能使整个栅极结构的各区域中存储的电荷数量均一，从而又能改善存储电荷的均匀性从而提升阈值电压的均一性。
如图4A至图4D所示，是本发明实施例SONOS存储器的制造方法各步骤中的器件结构示意图；本发明实施例SONOS存储器的制造方法中，栅极结构的制造步骤包括：
步骤一、如图4A所示，在半导体衬底301上形成隧穿介质层302。
本发明实施例方法中，所述半导体衬底301包括硅衬底。
所述隧穿介质层302为氧化物且采用ISSG工艺形成。
所述隧穿介质层302的厚度为2nm～5nm。
在一些较佳实施例方法中，所述隧穿介质层302的ISSG工艺的参数包括：温度为900℃～1050℃，H2流量范围为2sccm～500sccm，O2流量范围为2sccm～250sccm。
步骤二、在所述隧穿介质层302表面沉积一层厚度均匀的TiN层303。
本发明实施例方法中，所述TiN层303采用原子层沉积工艺形成，厚度为2nm～6nm，沉积工艺为原子层沉积工艺。
所述TiN层303的原子层沉积的工艺参数包括：温度为250℃～350℃，TiCl4流量范围为20sccm～200sccm，NH3流量范围为60sccm～60000sccm。
步骤三、在所述TiN层303表面形成控制介质层304。
本发明实施例方法中，所述控制介质层304为氧化物且采用HTO工艺形成。
在一些较佳实施例方法中，所述控制介质层304的HTO工艺的参数包括：温度为700℃～850℃，SiH2Cl2流量范围为50sccm～200sccm，N2O流量范围为150sccm～600sccm。
步骤四、进行快速热处理将所述TiN层303转化成二维纳米点阵且由所述二维纳米点阵组成氮化存储层303b；利用所述TiN层303形成的纳米点303a的势阱实现对电荷存储；利用所述TiN层303沉积的厚度均匀以及所述快速热处理对所述TiN层303进行均匀处理的特性使得所述二维纳米点阵中的所述纳米点303a分布均匀，从而改善SONOS存储器的阈值电压的均一性。
本发明实施例方法中，所述氮化存储层303b的所述TiN层303所受到的所述快速热处理的温度为900℃～1100℃，氮气流量为1sccm～500sccm。
步骤五、在所述控制介质层304的表面形成栅极导电材料层305；所述栅极结构包括依次叠加的所述隧穿介质层302、所述氮化存储层303b、所述控制介质层304和所述栅极导电材料层305。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (16)
1.一种SONOS存储器，其特征在于，栅极结构包括依次叠加的隧穿介质层、氮化存储层、控制介质层和栅极导电材料层；
所述隧穿介质层形成在半导体衬底上；
所述氮化存储层由沉积的TiN层经过快速热处理后形成的二维纳米点阵组成；利用所述TiN层形成的纳米点的势阱实现对电荷存储；所述TiN层沉积的厚度均匀，同时利用快速热处理对所述TiN层进行均匀处理的特性使得所述二维纳米点阵中的所述纳米点分布均匀，从而改善SONOS存储器的阈值电压的均一性。
2.如权利要求1所述的SONOS存储器，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求2所述的SONOS存储器，其特征在于：所述隧穿介质层采用ISSG工艺形成的氧化物组成。
4.如权利要求3所述的SONOS存储器，其特征在于：所述控制介质层采用HTO工艺形成的氧化物组成。
5.如权利要求1或4所述的SONOS存储器，其特征在于：所述隧穿介质层的厚度为2nm～5nm。
6.如权利要求1所述的SONOS存储器，其特征在于：所述氮化存储层的所述TiN层的沉积厚度为2nm～6nm、沉积工艺为原子层沉积工艺。
7.如权利要求6所述的SONOS存储器，其特征在于：所述氮化存储层的所述TiN层所受到的所述快速热处理的温度为900℃～1100℃，氮气流量为1sccm～500sccm。
8.一种SONOS存储器的制造方法，其特征在于，栅极结构的制造步骤包括：
步骤一、在半导体衬底上形成隧穿介质层；
步骤二、在所述隧穿介质层表面沉积一层厚度均匀的TiN层；
步骤三、在所述TiN层表面形成控制介质层；
步骤四、进行快速热处理将所述TiN层转化成二维纳米点阵且由所述二维纳米点阵组成氮化存储层；利用所述TiN层形成的纳米点的势阱实现对电荷存储；利用所述TiN层沉积的厚度均匀以及所述快速热处理对所述TiN层进行均匀处理的特性使得所述二维纳米点阵中的所述纳米点分布均匀，从而改善SONOS存储器的阈值电压的均一性；
步骤五、在所述控制介质层的表面形成栅极导电材料层；所述栅极结构包括依次叠加的所述隧穿介质层、所述氮化存储层、所述控制介质层和所述栅极导电材料层。
9.如权利要求8所述的SONOS存储器的制造方法，其特征在于：所述半导体衬底包括硅衬底。
10.如权利要求9所述的SONOS存储器的制造方法，其特征在于：步骤一中，所述隧穿介质层为氧化物且采用ISSG工艺形成。
11.如权利要求10所述的SONOS存储器的制造方法，其特征在于：步骤三中，所述控制介质层为氧化物且采用HTO工艺形成。
12.如权利要求8或10所述的SONOS存储器的制造方法，其特征在于：所述隧穿介质层的厚度为2nm～5nm。
13.如权利要求8所述的SONOS存储器的制造方法，其特征在于：步骤二中，所述TiN层采用原子层沉积工艺形成，厚度为2nm～6nm，沉积工艺为原子层沉积工艺；
所述TiN层的原子层沉积的工艺参数包括：温度为250℃～350℃，TiCl4流量范围为20sccm～200sccm，NH3流量范围为60sccm～60000sccm。
14.如权利要求13所述的SONOS存储器的制造方法，其特征在于：步骤四中，所述氮化存储层的所述TiN层所受到的所述快速热处理的温度为900℃～1100℃，氮气流量为1sccm～500sccm。
15.如权利要求10所述的SONOS存储器的制造方法，其特征在于：所述隧穿介质层的ISSG工艺的参数包括：温度为900℃～1050℃，H2流量范围为2sccm～500sccm，O2流量范围为2sccm～250sccm。
16.如权利要求11所述的SONOS存储器的制造方法，其特征在于：所述控制介质层的HTO工艺的参数包括：温度为700℃～850℃，SiH2Cl2流量范围为50sccm～200sccm，N2O流量范围为150sccm～600sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210876152.2A CN115274682A (zh) | 2022-07-25 | 2022-07-25 | Sonos存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210876152.2A CN115274682A (zh) | 2022-07-25 | 2022-07-25 | Sonos存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115274682A true CN115274682A (zh) | 2022-11-01 |
Family
ID=83769304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210876152.2A Pending CN115274682A (zh) | 2022-07-25 | 2022-07-25 | Sonos存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115274682A (zh) |
-
2022
- 2022-07-25 CN CN202210876152.2A patent/CN115274682A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863135B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device, and a nonvolatile semiconductor memory device | |
| US9553175B2 (en) | SONOS type stacks for nonvolatile charge trap memory devices and methods to form the same | |
| KR100615093B1 (ko) | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 | |
| US6809371B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US7579646B2 (en) | Flash memory with deep quantum well and high-K dielectric | |
| KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
| JP2008532260A (ja) | 不揮発性ナノ結晶メモリ及びその方法 | |
| JP2006173633A (ja) | イレーズ効率を改善した不揮発性メモリ素子及び製造方法 | |
| US7115949B2 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| US8592892B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| Sun et al. | Vertical-Si-nanowire-based nonvolatile memory devices with improved performance and reduced process complexity | |
| KR20080062739A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| JP2008078376A (ja) | 半導体記憶装置 | |
| JP2003282748A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2004040064A (ja) | 不揮発性メモリとその製造方法 | |
| CN115274682A (zh) | Sonos存储器及其制造方法 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100811272B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR20030064490A (ko) | 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법 | |
| JP4590744B2 (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| Oh et al. | 3D gate-all-around bandgap-engineered SONOS flash memory in vertical silicon pillar with metal gate | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| Choe et al. | Hybrid nanocrystal FinFET with large P/E window for MLC NAND Flash memory application | |
| KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |