CN115268556A - 抗电磁干扰的带隙基准电路和电池管理芯片 - Google Patents

抗电磁干扰的带隙基准电路和电池管理芯片 Download PDF

Info

Publication number
CN115268556A
CN115268556A CN202210908950.9A CN202210908950A CN115268556A CN 115268556 A CN115268556 A CN 115268556A CN 202210908950 A CN202210908950 A CN 202210908950A CN 115268556 A CN115268556 A CN 115268556A
Authority
CN
China
Prior art keywords
resistor
terminal
electrically connected
transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210908950.9A
Other languages
English (en)
Other versions
CN115268556B (zh
Inventor
程坤
钱焯文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang NXP Semiconductors Co Ltd
Original Assignee
Datang Nxp Semiconductors Xuzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Nxp Semiconductors Xuzhou Co ltd filed Critical Datang Nxp Semiconductors Xuzhou Co ltd
Priority to CN202210908950.9A priority Critical patent/CN115268556B/zh
Publication of CN115268556A publication Critical patent/CN115268556A/zh
Priority to PCT/CN2023/109244 priority patent/WO2024022369A1/zh
Application granted granted Critical
Publication of CN115268556B publication Critical patent/CN115268556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Abstract

本发明提供了一种抗电磁干扰的带隙基准电路和用于电池管理系统的电池管理芯片。该带隙基准电路包括电压产生电路和阻抗补偿模块，电压产生电路包括运算放大器、第一晶体管、第二晶体管、第一电阻、第二电阻和第三电阻；运算放大器包括模拟地连接端、第一输入端和第二输入端，模拟地连接端与模拟地端电连接，运算放大器的第一输入端通过阻抗补偿模块与第二电阻的第二端电连接，运算放大器的第二输入端通过阻抗补偿模块与第一晶体管的发射级电连接，阻抗补偿模块用于补偿第一晶体管的第一交流阻抗和第二晶体管的第二交流阻抗之间的差异，其中，电磁干扰通过模拟地端耦合至运算放大器的第一输入端和第二输入端，并进入电压产生电路。

Description

抗电磁干扰的带隙基准电路和电池管理芯片
技术领域
本发明主要涉及微电子领域，尤其涉及一种抗电磁干扰的带隙基准电路和用于电池管理系统的电池管理芯片。
背景技术
带隙基准电路被广泛应用于电源管理、信号检测、通讯等电路中。特别是在信号检测电路中，带隙基准电路的优劣直接决定了整个功能电路的检测精度。传统的带隙基准电路利用双极型晶体管的基极-发射极电压Vbe温度系数和不同电流密度下两个双极型晶体管基极-发射极电压的差值的正温度系数相互补偿，使输出电压达到很低的温度漂移。图1A是一种带隙基准电路的结构示意图。如图1A，Q1和Q2是两个尺寸不同的双极型晶体管，Q2的面积大于Q1，并且二者的面积成一定的比例关系。例如，Q2的面积是Q1的n倍。在同样的电流下，Q1的基极-发射级电压VBE1大于Q2的基极-发射级电压VBE2。A1为误差放大器，具有正输入端110、负输入端120和输出端130，利用放大器的虚短原理，使得两个输入端的电流相等，即inn＝inp。由此可推导出输出的基准电压VBG为：
Figure BDA0003773446410000011
其中：
Figure BDA0003773446410000012
这样，根据VBE的温度系数，调节Q2和Q1的面积比例以及R1和R2的大小，就可以得到温度系数为0的基准电压值。
车规级电池管理系统(BMS，Battery Management System)可以实现对新能源汽车的动力电池的电压、阻抗、温度等参数的实时监控。带隙基准电路常被应用于电池管理系统中。在电池管理芯片的实际测试与应用中，由于印刷电路板(PCB)上的寄生电阻、电容和电感，模拟地和参考地之间存在着交流的电压纹波，同时，由于带隙基准电路的双极型晶体管的非线性特性，使其所产生的基准电压发生漂移。图1B是一种基准电压发生漂移的波形示意图。如图1B，在时刻T，在参考地端refgnd检测到电压纹波，同时基准电压BG突然向下漂移，随之而来的是输出基准电压的漂移问题，不利于电池管理系统的准确性。
发明内容
本发明要解决的技术问题是提供一种有效消除电磁干扰的带隙基准电路及电池管理芯片。
为解决上述技术问题，本发明提供了一种抗电磁干扰的带隙基准电路，包括：电压产生电路和阻抗补偿模块，其中，所述电压产生电路包括运算放大器、第一晶体管、第二晶体管、第一电阻、第二电阻和第三电阻，所述第一晶体管的基极和集电极与参考地端电连接，所述第一晶体管的发射级与第一电阻的第一端电连接，所述第二晶体管的基极和集电极与所述参考地端电连接，所述第二晶体管的发射级与第二电阻的第一端电连接，所述第二电阻的第二端与所述第三电阻的第一端电连接，所述第一电阻的第二端和所述第三电阻的第二端同时与基准电压输出端电连接；所述运算放大器包括模拟地连接端、第一输入端和第二输入端，所述模拟地连接端与模拟地端电连接，所述运算放大器的第一输入端通过所述阻抗补偿模块与所述第二电阻的第二端电连接，所述运算放大器的第二输入端通过所述阻抗补偿模块与所述第一晶体管的发射级电连接，所述阻抗补偿模块用于补偿所述第一晶体管的第一交流阻抗和所述第二晶体管的第二交流阻抗之间的差异，其中，电磁干扰通过所述模拟地端耦合至所述运算放大器的第一输入端和第二输入端，并进入所述电压产生电路。
在本申请的一实施例中，所述阻抗补偿模块包括第一阻抗补偿模块和第二阻抗补偿模块，所述运算放大器的第一输入端通过所述第一阻抗补偿模块与所述第一晶体管的发射级电连接，所述运算放大器的第二输入端通过所述第二阻抗补偿模块与所述第二电阻的第二端电连接。
在本申请的一实施例中，所述第一阻抗补偿模块包括第一RC网络，所述第一RC网络包括多个第一RC元件，所述第一RC元件包括电阻和/或电容；所述第二阻抗补偿模块包括第二RC网络，所述第二RC网络包括多个第二RC元件，所述第二RC元件包括电阻和/或电容。
在本申请的一实施例中，所述第一阻抗补偿模块被配置为根据第一仿真电路仿真所述运算放大器的第一输入端的第一交流特性曲线，所述第二阻抗补偿模块被配置为根据第二仿真电路仿真所述运算放大器的第二输入端的第二交流特性曲线，在仿真过程中通过分别调节所述第一RC网络的网络参数和所述第二RC网络的网络参数使所述第一交流特性曲线和所述第二交流特性曲线一致。
在本申请的一实施例中，所述网络参数包括所述电阻的阻值、所述电阻的数量、所述电容的容抗值、所述电容的数量、所述电阻和所述电容的连接方式中的任意项。
在本申请的一实施例中，所述第一RC网络包括第一电容、第二电容和第四电阻，所述第一电容的第一端接地，所述第一电容的第二端和所述第四电阻的第一端电连接，所述第二电容的第一端接地，所述第二电容的第二端和所述第四电阻的第二端电连接，所述第二电容的第二端和所述第四电阻的第二端同时和所述运算放大器的第一输入端电连接，所述第一电容的第二端和所述第四电阻的第一端同时和所述第二电阻的第二端电连接。
在本申请的一实施例中，所述第二RC网络包括第三电容、第四电容和第五电阻，所述第三电容的第一端接地，所述第三电容的第二端和所述第五电阻的第一端电连接，所述第四电容的第一端接地，所述第四电容的第二端和所述第五电阻的第二端电连接，所述第四电容的第二端和所述第五电阻的第二端同时和所述运算放大器的第二输入端电连接，所述第三电容的第二端和所述第五电阻的第一端同时和所述第一晶体管的发射级电连接。
在本申请的一实施例中，还包括：纹波旁路模块，所述纹波旁路模块设置在所述第一晶体管的发射级和所述第二晶体管的发射级之间，所述纹波旁路模块用于对进入所述第一晶体管和所述第二晶体管的高频电流纹波进行分流。
在本申请的一实施例中，所述纹波旁路模块包括第一纹波旁路模块和第二纹波旁路模块，所述第一纹波旁路模块设置在所述参考地端和所述第一晶体管的发射级之间，所述第二纹波旁路模块设置在所述参考地端和所述第二晶体管的发射级之间。
在本申请的一实施例中，所述第一纹波旁路模块包括线性器件，所述线性器件设置在所述第一晶体管的发射级和所述参考地之间。
在本申请的一实施例中，所述第二纹波旁路模块包括线性器件，所述线性器件设置在所述第二晶体管的发射级和所述参考地之间。
在本申请的一实施例中，所述第一纹波旁路模块包括第一有源高通滤波器，所述第一有源高通滤波器包括第一附加运算放大器、第一旁路电阻、第一反馈电阻和第一附加电容，所述第一附加电容的第一端与所述第一晶体管的发射级电连接，所述第一附加电容的第二端与所述第一附加运算放大器的第一输入端电连接，所述第一反馈电阻的第一端与所述第一附加运算放大器的第一输入端电连接，所述第一反馈电阻的第二端与所述第一附加运算放大器的输出端电连接，所述第一旁路电阻的第一端与所述参考地端电连接，所述第一旁路电阻的第二端与所述第一附加运算放大器的输出端电连接，所述第一附加运算放大器的第二输入端与所述参考地端电连接。
在本申请的一实施例中，所述第二纹波旁路模块包括第二有源高通滤波器，所述第二有源高通滤波器包括第二附加运算放大器、第二旁路电阻、第二反馈电阻和第二附加电容，所述第二附加电容的第一端与所述第二晶体管的发射级电连接，所述第二附加电容的第二端与所述第二附加运算放大器的第一输入端电连接，所述第二反馈电阻的第一端与所述第二附加运算放大器的第一输入端电连接，所述第二反馈电阻的第二端与所述第二附加运算放大器的输出端电连接，所述第二旁路电阻的第一端与所述参考地端电连接，所述第二旁路电阻的第二端与所述第二附加运算放大器的输出端电连接，所述第二附加运算放大器的第二输入端与所述参考地端电连接。
在本申请的一实施例中，所述第一RC网络包括第一电容和第四电阻，所述第一电容的第一端接地，所述第一电容的第二端和所述第四电阻的第二端电连接，所述第四电阻的第二端与所述运算放大器的第一输入端电连接，所述第四电阻的第一端与所述第二电阻的第二端电连接；所述第二RC网络包括第三电容和第五电阻，所述第三电容的第一端接地，所述第三电容的第二端和所述第五电阻的第一端电连接，所述第五电阻的第一端与所述第一晶体管的发射级电连接，所述第五电阻的第二端与所述运算放大器的第二输入端电连接。
在本申请的一实施例中，还包括第六电阻，所述第六电阻设置在所述第一电阻的第二端和所述基准电压输出端之间，所述第六电阻的第一端与所述第一电阻的第二端电连接，所述第六电阻的第二端与所述基准电压输出端电连接。
在本申请的一实施例中，还包括PMOS管，所述PMOS管的漏极与内部电源模拟源端电连接，所述PMOS管的源极与基准电压输出端电连接，所述PMOS管的栅极与所述运算放大器的输出端电连接，其中，所述电磁干扰还通过所述内部电源模拟源端和所述PMOS管进入所述电压产生电路。
在本申请的一实施例中，所述第一晶体管和所述第二晶体管都是双极型晶体管。
本申请为解决上述技术问题还提出一种用于电池管理系统的电池管理芯片，包括参考地端、模拟地端和如上所述的带隙基准电路，所述参考地端和所述模拟地端用于与电池负极相连接，所述带隙基准电路适于消除通过所述模拟地端进入所述电压产生电路的电磁干扰。
在本申请的一实施例中，还包括内部电源模拟源端，所述内部电源模拟源端与所述模拟地端在所述电池管理芯片内部间接地电连接，所述带隙基准电路还适于消除通过所述内部电源模拟源端进入所述电压产生电路的电磁干扰。
本申请的抗电磁干扰的带隙基准电路通过设置阻抗补偿模块，补偿电压产生电路中的第一晶体管Q1的第一交流阻抗和第二晶体管Q2的第二交流阻抗之间的差异，使第一交流阻抗等于第二交流阻抗，使得耦合进入Q1的发射级和Q2的发射级的电磁干扰得以匹配，从而减小甚至消除基准电压的漂移，消除了电磁干扰的影响；另一方面，本申请还在带隙基准电路中设置纹波旁路模块，用于对高频段的电流纹波进行分流，减小落在双极型非线性器件Q1和Q2上的交流电流。采用包括本申请的带隙基准电路的电池管理芯片，可以满足车规级电源管理系统对于电压和阻抗监测的精度要求。
附图说明
包括附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
图1A是一种带隙基准电路的结构示意图；
图1B是一种基准电压发生漂移的波形示意图；
图2是一种包括带隙基准电路的电路系统的结构示意图；
图3是图2所示的带隙基准电路的电压电流关系曲线；
图4是本申请实施例一的抗电磁干扰的带隙基准电路的结构示意图；
图5是本申请实施例二的抗电磁干扰的带隙基准电路的结构示意图；
图6是本申请实施例三的抗电磁干扰的带隙基准电路的结构示意图；
图7A是本申请一实施例中的第一仿真电路的示意图；
图7B是本申请一实施例中的第二仿真电路的示意图；
图8是本申请一实施例的带隙基准电路中确定阻抗补偿模块中的网络参数的示例性仿真方法流程图；
图9是本申请一实施例的带隙基准电路在仿真过程中所获得的第一交流特性曲线和第二交流特性曲线；
图10是本申请实施例四的抗电磁干扰的带隙基准电路的结构示意图；
图11是根据本申请一实施例的带隙基准电压所产生的基准电压的波形图；
图12是本申请一实施例的用于电池管理系统的电池管理芯片的示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
本申请的抗电磁干扰的带隙基准电路可以应用于任何适于使用带隙基准电路的电路系统中，以提高该带隙基准电路和整个电路系统的抗电磁干扰性能，尤其适于用于新能源汽车的电池管理系统中。
图2是一种包括带隙基准电路的电路系统的结构示意图。该电路系统可以是电池管理芯片中的部分电路。其中，带隙基准电路包括运算放大器A1、第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2和第三电阻R3，图中还示出了参考地端refgnd、模拟地端vssa和内部电源模拟源端vdda，这些端子可以是包括该带隙基准电路的芯片上的端子，该些端子用于与芯片以外的其他电路或电子元件相连接。本申请的发明人发现，在该芯片的测试和应用中，电磁干扰通过不同的干扰路径进入芯片中，主要包括图2所示的两条干扰路径，第一路径是电磁干扰通过vssa耦合至A1的两个输入端，该两个输入端分别与Q1和Q2相连接，从而使电磁干扰到达Q1和Q2，如图2中的箭头EMI1所示；第二路径是电磁干扰在vssa引入的纹波造成内部电源vdda的纹波，通过vdda到达Q1和Q2，如图2中的箭头EMI2所示。来自这两条干扰路径的电磁干扰使得Q1和Q2在直流偏置电流的基础上产生了交流电流分量。对于电阻、电容、电感这样的线性器件来说，交流电流分量不会对电压造成影响，但是对于Q1和Q2这样的非线性器件来说，则会对其电压产生不可忽视的影响。例如，对于PNP管，其具有如公式(1)所示的电压电流关系：
Figure BDA0003773446410000081
根据公式(1)可知，BE结的电压和流过的电流并不是线性关系。当纹波电流足够大，以置于影响到偏置点时，电流的波动造成的基极-发射级电压VBE的增大部分和减小部分并不是相同的。如图3所示，根据VBE和电流I之间的关系曲线，当电流I具有波动时，虽然ΔI1＝ΔI2，但是ΔV1>ΔV2，即电压向下波动的程度要大于向上波动的程度，最终表现为电压的平均值变小，使得Vbe电压低于正常电压。为消除该影响，本申请提出一种改进方案如下。
图4是本申请实施例一的抗电磁干扰的带隙基准电路的结构示意图。参考图4，该带隙基准电路包括电压产生电路和阻抗补偿模块410，其中，电压产生电路包括运算放大器A1、第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2和第三电阻R3，第一晶体管Q1的基极Q1b和集电极Q1c与参考地端refgnd电连接，第一晶体管Q1的发射级Q1e与第一电阻R1的第一端R11电连接，第二晶体管Q2的基极Q2b和集电极Q2c与参考地端refgnd电连接，第二晶体管Q2的发射级Q2e与第二电阻R2的第一端R21电连接，第二电阻R2的第二端R22与第三电阻R3的第一端R31电连接，第一电阻R1的第二端R12和第三电阻R3的第二端R32同时与基准电压输出端BG电连接；运算放大器A1包括模拟地连接端Av、第一输入端A11和第二输入端A12，模拟地连接端Av与模拟地端vssa电连接，第一输入端A11通过阻抗补偿模块410与第二电阻R2的第二端R22电连接，第二输入端A12通过阻抗补偿模块410与第一晶体管Q1的发射级Q1e电连接，阻抗补偿模块410用于补偿第一晶体管Q1的第一交流阻抗和第二晶体管Q2的第二交流阻抗之间的差异，其中，电磁干扰通过模拟地端vssa耦合至运算放大器A1的第一输入端A11和第二输入端A12，并进入电压产生电路。
如图4，该实施例对阻抗补偿模块410的具体结构不做限制，只要是能够补偿第一晶体管Q1的第一交流阻抗和第二晶体管Q2的第二交流阻抗之间的差异的电路都属于本申请所要求保护的范围。
本申请对第一晶体管Q1和第二晶体管Q2的类型不做限制。在一些实施例中，第一晶体管Q1和第二晶体管Q2都是双极型晶体管。并且，在带隙基准电路中，第一晶体管Q1和第二晶体管Q2的面积成一定的比例关系，例如Q2的面积是Q1的n倍，n等于8或16。
本申请对第一电阻R1、第二电阻R2、第三电阻R3的阻值大小不做限制。
在一些实施例中，第一电阻R1的阻值等于第三电阻R3的阻值。通过调节R1和R2的阻值，调节Q1和Q2的面积比例，可以在基准电压输出端BG得到温度系数为0的基准电压值VBG。
本申请对运算放大器A1的第一输入端A11和第二输入端A12分别是正端或负端不做限制。在图4所示的实施例中，第一输入端A11是正端，第二输入端A12是负端。在其他的实施例中，第一输入端A11可以是负端，第二输入端A12可以是正端。
根据带隙基准电路的原理，由于Q1和Q2的尺寸不同，在运算放大器A1的正输入端和负输入端所检测到的交流阻抗并不相同，从而引起运算放大器A1输入级的失配。在受到电磁干扰时，Q1和Q2的VBE的漂移的大小也不同。本申请通过在电路中加入阻抗补偿模块410，可以补偿Q1和Q2的交流阻抗的差异，使得耦合进入Q1的发射级和Q2的发射级的电流得以匹配。
参考图4，在一些实施例中，本申请的带隙基准电路还包括纹波旁路模块420，纹波旁路模块420设置在第一晶体管Q1的发射级Q1e和第二晶体管Q2的发射级Q2e之间，纹波旁路模块420用于对进入第一晶体管Q1和第二晶体管Q2的高频电流纹波进行分流。该实施例对纹波旁路模块420的具体结构不做限制，只要是能够对进入第一晶体管Q1和第二晶体管Q2的高频电流纹波进行分流的电路都属于本申请所要求保护的范围。
图5是本申请实施例二的抗电磁干扰的带隙基准电路的结构示意图。参考图5，在实施例二中，阻抗补偿模块410包括第一阻抗补偿模块411和第二阻抗补偿模块412，运算放大器A1的第一输入端A11通过第一阻抗补偿模块411与第二电阻R2的第二端R22电连接，运算放大器A1的第二输入端A12通过第二阻抗补偿模块412与第一晶体管Q1的发射级Q1e电连接。
在一些实施例中，第一阻抗补偿模块411和第二阻抗补偿模块412的电路结构相同，电路参数相同或不同。这里的电路结构指模块中电子元件的数量、类型和连接方式，电路参数指电路中电子元件的参数值，例如电阻的阻值、电容的容抗值等。在后面的说明内容中，电路结构和电路参数的含义与此处相同。
参考图5，在实施例二中，纹波旁路模块420包括第一纹波旁路模块421和第二纹波旁路模块422，第一纹波旁路模块421设置在参考地端refgnd和第一晶体管Q1的发射级Q1e之间，第二纹波旁路模块422设置在参考地端refgnd和第二晶体管Q2的发射级Q2e之间。
在一些实施例中，第一纹波旁路模块421和第二纹波旁路模块422的电路结构相同，电路参数相同或不同。
在一些实施例中，第一阻抗补偿模块411包括第一RC网络，第一RC网络包括多个第一RC元件，第一RC元件包括电阻和/或电容；第二阻抗补偿模块412包括第二RC网络，第二RC网络包括多个第二RC元件，第二RC元件包括电阻和/或电容。
在一些实施例中，第一RC网络和第二RC网络的电路结构相同，电路参数相同或不同。
图6是本申请实施例三的抗电磁干扰的带隙基准电路的结构示意图。参考图6，在实施例三中，第一阻抗补偿模块411包括第一RC网络，第一RC网络包括两个电容和一个电阻，并且该两个电容和一个电阻组成π结构。第二阻抗补偿模块412包括第二RC网络，第二RC网络也包括两个电容和一个电阻，并且该两个电容和一个电阻组成π结构。该实施例中的第一RC网络和第二RC网络的电路结构相同。
可以通过仿真方法来确定第一RC网络和第二RC网络中的网络参数，根据该网络参数使第一交流特性曲线和第二交流特性曲线一致。
在一些实施例中，第一阻抗补偿模块411被配置为根据第一仿真电路仿真运算放大器A1的第一输入端A11的第一交流特性曲线，第二阻抗补偿模块412被配置为根据第二仿真电路仿真运算放大器A1的第二输入端A12的第二交流特性曲线，在仿真过程中通过分别调节第一RC网络的网络参数和第二RC网络的网络参数使第一交流特性曲线和第二交流特性曲线一致。
在一些实施例中，网络参数包括电阻的阻值、电阻的数量、电容的容抗值、电容的数量、电阻和电容的连接方式中的任意项。其中，电阻和电容的连接方式包括多个电阻、多个电容之间的串联或并联等。
图7A是本申请一实施例中的第一仿真电路的示意图。图7B是本申请一实施例中的第二仿真电路的示意图。参考图7A，第一仿真电路用于仿真运算放大器A1的第一输入端A11的第一交流特性曲线，在该第一仿真电路中，通过虚拟电源710提供和模拟电磁干扰，该电磁干扰进入第一输入端A11；电流源711用于提供和模拟从第二路径而来的电流；第二输入端A12为开路。参考图7B，第二仿真电路用于仿真运算放大器A1的第二输入端A12的第二交流特性曲线，在该第二仿真电路中，通过虚拟电源720提供和模拟电磁干扰，该电磁干扰进入第二输入端A12；电流源721用于提供和模拟从第二路径而来的电流；第一输入端A11为开路。
图7A和7B所示为独立的仿真电路。在一些实施例中，第一仿真电路和第二仿真电路可以复用其中重复的单元，例如复用其中的电压产生电路中的各个元件，使第一输入端A11与虚拟电源710连接的同时，使第二输入端A12与虚拟电源720相连接，在对第一输入端A11进行仿真时，使第二输入端A12开路，在对第二输入端A12进行仿真时，使第一输入端A11开路。
图8是本申请一实施例的带隙基准电路中确定阻抗补偿模块中的网络参数的示例性仿真方法流程图。参考图8所示，该仿真方法包括以下步骤：
步骤S810：识别干扰信号路径。在该步骤中，识别电磁干扰可能的路径，例如是前文所述的第一路径或第二路径。例如，在图6所示的电路中，可以获得第一晶体管Q1的发射级Q1e的电信号、第二晶体管Q2的发射级Q2e的电信号、基准电压BG等，根据这些电信号和具体地电路结构来分析干扰信号的可能路径。
步骤S812：信号分析。通过对所获得的电信号进行理论分析，来设计网络参数。例如，设计网络参数中的电阻的阻值范围、电容的容抗值范围，网络结构等。例如，确定网络结构为π结构。
步骤S814：阻抗测量。在本步骤获得并分析第一晶体管Q1的第一交流阻抗和第二晶体管Q2的第二交流阻抗。
步骤S816：判断第一交流阻抗是否等于第二交流阻抗，若是则执行步骤S820，若否则执行步骤S818。
步骤S818：调节网络参数。在本步骤中，调节方法包括：添加或删减第一RC网络或第二RC网络中的元件，或者调节第一RC网络中RC元件的参数值。调节网络参数的目的是调节第一交流阻抗和第二交流阻抗，使二者尽量相等。在步骤S818进行调节之后，在回到步骤S814测量阻抗，并在步骤S816继续判断第一交流阻抗是否等于第二交流阻抗，如此形成多次迭代，直到第一交流阻抗等于第二交流阻抗。
步骤S820：判断仿真电路抗干扰表现是否满足设计标准，若是则该方法结束，若否则执行步骤S812。
结合图7A、图7B和图8，在仿真过程中，通过调节第一阻抗补偿模块411和第二阻抗补偿模块412，第一仿真电路和第二仿真电路分别对运算放大器A1的两个输入端的交流特性进行频域扫描，分别获得第一交流特性曲线和第二交流特性曲线，通过调节参数和反复迭代使第一交流特性曲线和第二交流特性曲线一致。
图9是本申请一实施例的带隙基准电路在仿真过程中所获得的第一交流特性曲线和第二交流特性曲线。参考图9，经过调节参数和反复迭代之后，第一交流特性曲线910和第二交流特性曲线920在107Hz以下的频段几乎是重合的，也就是说第一晶体管Q1的第一交流阻抗和第二晶体管Q2的第二交流阻抗基本相等。
回到图6，该实施例是经过仿真之后所获得的一带隙基准电路的具体实施例。在该实施例中，第一RC网络包括第一电容C1、第二电容C2和第四电阻R4，第一电容C1的第一端C11接地，第一电容C1的第二端C12和第四电阻R4的第一端R41电连接，第二电容C2的第一端C21接地，第二电容C2的第二端C22和第四电阻R4的第二端R42电连接，第二电容C2的第二端C22和第四电阻R4的第二端R42同时和运算放大器A1的第一输入端A11电连接，第一电容C1的第二端C12和第四电阻R4的第一端R41同时和第二电阻R2的第二端R22电连接。在此基础上，在一些实施例中，第二RC网络包括第三电容C3、第四电容C4和第五电阻R5，第三电容C3的第一端C31接地，第三电容C3的第二端C32和第五电阻R5的第一端R51电连接，第四电容C4的第一端C41接地，第四电容C4的第二端C42和第五电阻R5的第二端R52电连接，第四电容C4的第二端C42和第五电阻R5的第二端R52同时和运算放大器A1的第二输入端A12电连接，第三电容C3的第二端C32和第五电阻R5的第一端R51同时和第一晶体管Q1的发射级Q1e电连接。
其中，第一电容C1、第二电容C2、第三电容C3、第四电容C4、第四电阻R4、第四电阻R5的阻抗值都是经过仿真过程所确定的，从而获得图9所示的第一交流特性曲线和第二交流特性曲线。
在一些实施例中，第一纹波旁路模块421包括线性器件，线性器件设置在第一晶体管Q1的发射级Q1e和参考地refgnd之间。第二纹波旁路模块422包括线性器件，线性器件设置在第二晶体管Q2的发射级Q2e和参考地refgnd之间。线性器件包括电阻、电容、电感等。在其他的实施例中，纹波旁路模块420中也可以采用非线性器件。
继续参考图6，第一纹波旁路模块421和第二纹波旁路模块422中的线性器件分别为电容CC1、CC2。CC1和CC2的容抗值可以相同或不同。在仿真过程中，还可以通过调整该两个电容的大小来分别确定最优的电容。
在仿真过程中，综合调整纹波旁路模块420和阻抗补偿模块410中的参数、结构，使得第一交流阻抗等于第二交流阻抗。
根据图6所示的实施例三，通过C1、C2、R4和C3、C4、R5参数的差异化，补偿了Q1和Q2由于尺寸不同而造成的阻抗失配；CC1和CC2在高频段的阻抗远小于Q1和Q2的阻抗，从而将大部分的电流纹波分流至该线性器件。
图10是本申请实施例四的抗电磁干扰的带隙基准电路的结构示意图。参考图10，第一纹波旁路模块包括第一有源高通滤波器1021，第一有源高通滤波器1021包括第一附加运算放大器AF1、第一旁路电阻RS1、第一反馈电阻RF1和第一附加电容CF1，第一附加电容CF1的第一端CF11与第一晶体管Q1的发射级Q1e电连接，第一附加电容CF1的第二端CF12与第一附加运算放大器AF1的第一输入端AF11电连接，第一反馈电阻RF1的第一端RF11与第一附加运算放大器AF1的第一输入端AF11电连接，第一反馈电阻RF1的第二端RF12与第一附加运算放大器AF1的输出端AF13电连接，第一旁路电阻RS1的第一端RS11与参考地端refgnd电连接，第一旁路电阻RS1的第二端RS12与第一附加运算放大器AF1的输出端AF13电连接，第一附加运算放大器AF1的第二输入端AF12与参考地端refgnd电连接。在此基础上，在一些实施例中，第二纹波旁路模块包括第二有源高通滤波器1022，第二有源高通滤波器1022包括第二附加运算放大器AF2、第二旁路电阻RS2、第二反馈电阻RF2和第二附加电容CF2，第二附加电容CF2的第一端CF21与第二晶体管Q2的发射级Q2e电连接，第二附加电容CF2的第二端CF22与第二附加运算放大器AF2的第一输入端AF21电连接，第二反馈电阻RF2的第一端RF21与第二附加运算放大器AF2的第一输入端AF21电连接，第二反馈电阻RF2的第二端RF22与第二附加运算放大器AF2的输出端AF23电连接，第二旁路电阻RS2的第一端RS21与参考地端refgnd电连接，第二旁路电阻RS2的第二端RS22与第二附加运算放大器AF2的输出端AF23电连接，第二附加运算放大器AF2的第二输入端AF22与参考地端refgnd电连接。
在实施例四中，同样可以采用图7A、图7B所示的第一仿真电路和第二仿真电路执行图8所示的仿真过程，调节第一有源高通滤波器1021和第二有源高通滤波器1022中的元件参数，使第一交流阻抗等于第二交流阻抗。
参考图10，由于第一纹波旁路模块和第二纹波旁路模块采用了比较复杂的电路设计，为节省芯片面积，相应地缩小阻抗补偿模块的大小。例如，在实施例三的基础上减少第一阻抗补偿模块和第二阻抗补偿模块中的元件数量。如图10，在这些实施例中，第一RC网络1011包括第一电容C1和第四电阻R4，第一电容C1的第一端C11接地，第一电容C1的第二端C12和第四电阻R4的第二端R42电连接，第四电阻R4的第二端R42与运算放大器A1的第一输入端A11电连接，第四电阻R4的第一端R41与第二电阻R2的第二端R22电连接；第二RC网络1012包括第三电容C3和第五电阻R5，第三电容C3的第一端C31接地，第三电容C3的第二端C32和第五电阻R5的第一端R51电连接，第五电阻R5的第一端R51与第一晶体管Q1的发射级Q1e电连接，第五电阻R5的第二端R52与运算放大器A1的第二输入端A12电连接。
在实施例四中，综合调整第一RC网络1011、第二RC网络1012中的器件参数，以及第一有源高通滤波器1021和第二有源高通滤波器1022中的元件参数，使得第一交流阻抗等于第二交流阻抗。
根据实施例四，采用有源高通滤波器实现对Q1和Q2的纹波旁路。根据高通特性，在直流和基准电路环路带宽的频率范围内，有源高通滤波器不起作用，而在高频干扰的频率范围内，有源高通滤波器发挥其高通作用，将纹波干扰信号通过旁路电阻RS1、RS2导入参考地端refgnd，从而减少纹波对Q1和Q2的影响。同时由于增加了第一附加运算放大器AF1和第二附加运算放大器AF2，通过从第一阻抗补偿模块中去除C2，从第二阻抗补偿模块中去除C4，不用改变原芯片的面积。
结合图4-6和图10，在这些实施例中，本申请的带隙基准电路还包括第六电阻R6。以图4为例，第六电阻R6设置在第一电阻R1的第二端R12和基准电压输出端BG'之间，第六电阻R6的第一端R61与第一电阻R1的第二端R12电连接，第六电阻R6的第二端R62与基准电压输出端BG'电连接。在实施例一的基础上，由于增加了第六电阻R6，使基准电压输出端BG变化至基准电压输出端BG'。
结合图4-6和图10，在这些实施例中，本申请的带隙基准电路还包括PMOS管P1，所述PMOS管P1的漏极P1d与内部电源模拟源端vdda电连接，PMOS管P1的源极P1s与基准电压输出端BG'电连接，PMOS管P1的栅极P1g与运算放大器A1的输出端A13电连接，其中，电磁干扰还通过内部电源模拟源端vdda和PMOS管P1进入电压产生电路。
图11是根据本申请一实施例的带隙基准电压所产生的基准电压的波形图。其中横轴为时间(微秒)，上半部分为从基准电压输出端BG或BG'检测到的基准电压的波形，下半部分为参考地端refgnd的测量电压。结合图1B和图11，二者在时刻T都产生了电压纹波，该纹波可以是由电磁干扰所带来的，图11中的基准电压BG的漂移从30mv缩小到1-2mV，甚至没有漂移，而是保持平稳，并且基准电压BG中的纹波波动幅度也小于图1B中的波动幅度。图11表明本申请的带隙基准电压有效地消除了电磁干扰的影响。
图12是本申请一实施例的用于电池管理系统的电池管理芯片的示意图。参考图12所示，电池管理芯片1200包括参考地端1211、模拟地端1210和带隙基准电路1220，参考地端1211和模拟地端1210用于与电池负极1202相连接，带隙基准电路1220适于消除通过模拟地端1210进入电压产生电路的电磁干扰。该实施例中的带隙基准电路1220是本申请前文所述的带隙基准电路，前文和相关附图都可以用于说明该带隙基准电路1220，在此不再展开。
在一些实施例中，电池管理芯片1200还包括内部电源模拟源端(图未示)，该内部电源模拟源端与模拟地端1210在电池管理芯片1200内部间接地电连接，带隙基准电路1200还适于消除通过内部电源模拟源端进入电压产生电路的电磁干扰。该实施例中的内部电源模拟源端即前文所述的内部电源模拟源端vdda。
参考图12，电池管理芯片1200与电池1201相连接，用于检测、控制该电池1201。在一些实施例中，电池1201是车载的电池单元。
该电池管理芯片1200采用本申请的抗电磁干扰的带隙基准电路，可以满足电池管理系统对于电压和阻抗监测的精度要求。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。

Claims (19)

1.一种抗电磁干扰的带隙基准电路，其特征在于，包括：电压产生电路和阻抗补偿模块，其中，
所述电压产生电路包括运算放大器、第一晶体管、第二晶体管、第一电阻、第二电阻和第三电阻，所述第一晶体管的基极和集电极与参考地端电连接，所述第一晶体管的发射级与第一电阻的第一端电连接，所述第二晶体管的基极和集电极与所述参考地端电连接，所述第二晶体管的发射级与第二电阻的第一端电连接，所述第二电阻的第二端与所述第三电阻的第一端电连接，所述第一电阻的第二端和所述第三电阻的第二端同时与基准电压输出端电连接；
所述运算放大器包括模拟地连接端、第一输入端和第二输入端，所述模拟地连接端与模拟地端电连接，所述运算放大器的第一输入端通过所述阻抗补偿模块与所述第二电阻的第二端电连接，所述运算放大器的第二输入端通过所述阻抗补偿模块与所述第一晶体管的发射级电连接，所述阻抗补偿模块用于补偿所述第一晶体管的第一交流阻抗和所述第二晶体管的第二交流阻抗之间的差异，其中，电磁干扰通过所述模拟地端耦合至所述运算放大器的第一输入端和第二输入端，并进入所述电压产生电路。
2.如权利要求1所述的带隙基准电路，其特征在于，所述阻抗补偿模块包括第一阻抗补偿模块和第二阻抗补偿模块，所述运算放大器的第一输入端通过所述第一阻抗补偿模块与所述第一晶体管的发射级电连接，所述运算放大器的第二输入端通过所述第二阻抗补偿模块与所述第二电阻的第二端电连接。
3.如权利要求2所述的带隙基准电路，其特征在于，所述第一阻抗补偿模块包括第一RC网络，所述第一RC网络包括多个第一RC元件，所述第一RC元件包括电阻和/或电容；所述第二阻抗补偿模块包括第二RC网络，所述第二RC网络包括多个第二RC元件，所述第二RC元件包括电阻和/或电容。
4.如权利要求3所述的带隙基准电路，其特征在于，所述第一阻抗补偿模块被配置为根据第一仿真电路仿真所述运算放大器的第一输入端的第一交流特性曲线，所述第二阻抗补偿模块被配置为根据第二仿真电路仿真所述运算放大器的第二输入端的第二交流特性曲线，在仿真过程中通过分别调节所述第一RC网络的网络参数和所述第二RC网络的网络参数使所述第一交流特性曲线和所述第二交流特性曲线一致。
5.如权利要求3所述的带隙基准电路，其特征在于，所述网络参数包括所述电阻的阻值、所述电阻的数量、所述电容的容抗值、所述电容的数量、所述电阻和所述电容的连接方式中的任意项。
6.如权利要求3所述的带隙基准电路，其特征在于，所述第一RC网络包括第一电容、第二电容和第四电阻，所述第一电容的第一端接地，所述第一电容的第二端和所述第四电阻的第一端电连接，所述第二电容的第一端接地，所述第二电容的第二端和所述第四电阻的第二端电连接，所述第二电容的第二端和所述第四电阻的第二端同时和所述运算放大器的第一输入端电连接，所述第一电容的第二端和所述第四电阻的第一端同时和所述第二电阻的第二端电连接。
7.如权利要求3所述的带隙基准电路，其特征在于，所述第二RC网络包括第三电容、第四电容和第五电阻，所述第三电容的第一端接地，所述第三电容的第二端和所述第五电阻的第一端电连接，所述第四电容的第一端接地，所述第四电容的第二端和所述第五电阻的第二端电连接，所述第四电容的第二端和所述第五电阻的第二端同时和所述运算放大器的第二输入端电连接，所述第三电容的第二端和所述第五电阻的第一端同时和所述第一晶体管的发射级电连接。
8.如权利要求1所述的带隙基准电路，其特征在于，还包括：纹波旁路模块，所述纹波旁路模块设置在所述第一晶体管的发射级和所述第二晶体管的发射级之间，所述纹波旁路模块用于对进入所述第一晶体管和所述第二晶体管的高频电流纹波进行分流。
9.如权利要求8所述的带隙基准电路，其特征在于，所述纹波旁路模块包括第一纹波旁路模块和第二纹波旁路模块，所述第一纹波旁路模块设置在所述参考地端和所述第一晶体管的发射级之间，所述第二纹波旁路模块设置在所述参考地端和所述第二晶体管的发射级之间。
10.如权利要求9所述的带隙基准电路，其特征在于，所述第一纹波旁路模块包括线性器件，所述线性器件设置在所述第一晶体管的发射级和所述参考地之间。
11.如权利要求9所述的带隙基准电路，其特征在于，所述第二纹波旁路模块包括线性器件，所述线性器件设置在所述第二晶体管的发射级和所述参考地之间。
12.如权利要求9所述的带隙基准电路，其特征在于，所述第一纹波旁路模块包括第一有源高通滤波器，所述第一有源高通滤波器包括第一附加运算放大器、第一旁路电阻、第一反馈电阻和第一附加电容，所述第一附加电容的第一端与所述第一晶体管的发射级电连接，所述第一附加电容的第二端与所述第一附加运算放大器的第一输入端电连接，所述第一反馈电阻的第一端与所述第一附加运算放大器的第一输入端电连接，所述第一反馈电阻的第二端与所述第一附加运算放大器的输出端电连接，所述第一旁路电阻的第一端与所述参考地端电连接，所述第一旁路电阻的第二端与所述第一附加运算放大器的输出端电连接，所述第一附加运算放大器的第二输入端与所述参考地端电连接。
13.如权利要求9所述的带隙基准电路，其特征在于，所述第二纹波旁路模块包括第二有源高通滤波器，所述第二有源高通滤波器包括第二附加运算放大器、第二旁路电阻、第二反馈电阻和第二附加电容，所述第二附加电容的第一端与所述第二晶体管的发射级电连接，所述第二附加电容的第二端与所述第二附加运算放大器的第一输入端电连接，所述第二反馈电阻的第一端与所述第二附加运算放大器的第一输入端电连接，所述第二反馈电阻的第二端与所述第二附加运算放大器的输出端电连接，所述第二旁路电阻的第一端与所述参考地端电连接，所述第二旁路电阻的第二端与所述第二附加运算放大器的输出端电连接，所述第二附加运算放大器的第二输入端与所述参考地端电连接。
14.如权利要求3所述的带隙基准电路，其特征在于，所述第一RC网络包括第一电容和第四电阻，所述第一电容的第一端接地，所述第一电容的第二端和所述第四电阻的第二端电连接，所述第四电阻的第二端与所述运算放大器的第一输入端电连接，所述第四电阻的第一端与所述第二电阻的第二端电连接；所述第二RC网络包括第三电容和第五电阻，所述第三电容的第一端接地，所述第三电容的第二端和所述第五电阻的第一端电连接，所述第五电阻的第一端与所述第一晶体管的发射级电连接，所述第五电阻的第二端与所述运算放大器的第二输入端电连接。
15.如权利要求1所述的带隙基准电路，其特征在于，还包括第六电阻，所述第六电阻设置在所述第一电阻的第二端和所述基准电压输出端之间，所述第六电阻的第一端与所述第一电阻的第二端电连接，所述第六电阻的第二端与所述基准电压输出端电连接。
16.如权利要求1所述的带隙基准电路，其特征在于，还包括PMOS管，所述PMOS管的漏极与内部电源模拟源端电连接，所述PMOS管的源极与基准电压输出端电连接，所述PMOS管的栅极与所述运算放大器的输出端电连接，其中，所述电磁干扰还通过所述内部电源模拟源端和所述PMOS管进入所述电压产生电路。
17.如权利要求1所述的带隙基准电路，其特征在于，所述第一晶体管和所述第二晶体管都是双极型晶体管。
18.一种用于电池管理系统的电池管理芯片，其特征在于，包括参考地端、模拟地端和如权利要求1-17任一项所述的带隙基准电路，所述参考地端和所述模拟地端用于与电池负极相连接，所述带隙基准电路适于消除通过所述模拟地端进入所述电压产生电路的电磁干扰。
19.如权利要求18所述的电池管理芯片，其特征在于，还包括内部电源模拟源端，所述内部电源模拟源端与所述模拟地端在所述电池管理芯片内部间接地电连接，所述带隙基准电路还适于消除通过所述内部电源模拟源端进入所述电压产生电路的电磁干扰。
CN202210908950.9A 2022-07-29 2022-07-29 抗电磁干扰的带隙基准电路和电池管理芯片 Active CN115268556B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210908950.9A CN115268556B (zh) 2022-07-29 2022-07-29 抗电磁干扰的带隙基准电路和电池管理芯片
PCT/CN2023/109244 WO2024022369A1 (zh) 2022-07-29 2023-07-26 抗电磁干扰的带隙基准电路和电池管理芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210908950.9A CN115268556B (zh) 2022-07-29 2022-07-29 抗电磁干扰的带隙基准电路和电池管理芯片

Publications (2)

Publication Number Publication Date
CN115268556A true CN115268556A (zh) 2022-11-01
CN115268556B CN115268556B (zh) 2024-01-12

Family

ID=83747226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210908950.9A Active CN115268556B (zh) 2022-07-29 2022-07-29 抗电磁干扰的带隙基准电路和电池管理芯片

Country Status (2)

Country Link
CN (1) CN115268556B (zh)
WO (1) WO2024022369A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024022369A1 (zh) * 2022-07-29 2024-02-01 大唐恩智浦半导体有限公司 抗电磁干扰的带隙基准电路和电池管理芯片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970055516A (ko) * 1995-12-29 1997-07-31 김광호 밴드갭(Bandgap) 기준전압(Reference)회로
JP2000101371A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 可変利得増幅器
CN1340007A (zh) * 1999-02-11 2002-03-13 艾姆托普有限公司 在轮胎压力检测系统中的信号传输
CN101779396A (zh) * 2007-08-17 2010-07-14 莱卡地球系统公开股份有限公司 用于光检测器的互阻抗放大器电路
US20110025415A1 (en) * 2009-08-03 2011-02-03 Fenghao Mu Digital Modulated RF Power Amplifier with Impedance Compensation Circuit
CN102981546A (zh) * 2012-11-23 2013-03-20 国民技术股份有限公司 指数补偿带隙基准电压源
CN103487394A (zh) * 2013-09-30 2014-01-01 湘潭大学 一种单芯片集成紫外-红外互补型紫外探测系统
EP2884662A1 (de) * 2013-12-13 2015-06-17 CT-Concept Technologie GmbH Vorrichtung und Verfahren zur Detektion eines Kurzschluss- oder Überstromzustands in einem Leistungshalbleiterschalter
CN104811181A (zh) * 2015-04-29 2015-07-29 南京磐能电力科技股份有限公司 一种带有输入偏置和有源滤波的电流电压转换电路及方法
CN108900167A (zh) * 2018-07-11 2018-11-27 广州慧智微电子有限公司 阻抗补偿电路及功率放大补偿电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436243B1 (en) * 2005-02-24 2008-10-14 National Semiconductor Corporation Integrated circuits with on-chip AC noise suppression
JP2011170443A (ja) * 2010-02-16 2011-09-01 Renesas Electronics Corp 基準電圧生成回路及び半導体装置
US9935597B2 (en) * 2016-05-27 2018-04-03 Xilinx, Inc. Circuit for and method of receiving an input signal
US10270416B2 (en) * 2017-01-20 2019-04-23 Arm Limited Electronic filter circuit
CN112181038A (zh) * 2020-10-20 2021-01-05 大唐恩智浦半导体有限公司 一种抑制纹波的带隙基准电路
CN115268556B (zh) * 2022-07-29 2024-01-12 大唐恩智浦半导体有限公司 抗电磁干扰的带隙基准电路和电池管理芯片

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970055516A (ko) * 1995-12-29 1997-07-31 김광호 밴드갭(Bandgap) 기준전압(Reference)회로
JP2000101371A (ja) * 1998-09-28 2000-04-07 Matsushita Electric Ind Co Ltd 可変利得増幅器
CN1340007A (zh) * 1999-02-11 2002-03-13 艾姆托普有限公司 在轮胎压力检测系统中的信号传输
CN101779396A (zh) * 2007-08-17 2010-07-14 莱卡地球系统公开股份有限公司 用于光检测器的互阻抗放大器电路
US20110025415A1 (en) * 2009-08-03 2011-02-03 Fenghao Mu Digital Modulated RF Power Amplifier with Impedance Compensation Circuit
WO2011015533A1 (en) * 2009-08-03 2011-02-10 Telefonaktiebolaget L M Ericsson (Publ) Digital modulated rf power amplifier with impedance compensation circuit
CN102981546A (zh) * 2012-11-23 2013-03-20 国民技术股份有限公司 指数补偿带隙基准电压源
CN103487394A (zh) * 2013-09-30 2014-01-01 湘潭大学 一种单芯片集成紫外-红外互补型紫外探测系统
EP2884662A1 (de) * 2013-12-13 2015-06-17 CT-Concept Technologie GmbH Vorrichtung und Verfahren zur Detektion eines Kurzschluss- oder Überstromzustands in einem Leistungshalbleiterschalter
CN104811181A (zh) * 2015-04-29 2015-07-29 南京磐能电力科技股份有限公司 一种带有输入偏置和有源滤波的电流电压转换电路及方法
CN108900167A (zh) * 2018-07-11 2018-11-27 广州慧智微电子有限公司 阻抗补偿电路及功率放大补偿电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024022369A1 (zh) * 2022-07-29 2024-02-01 大唐恩智浦半导体有限公司 抗电磁干扰的带隙基准电路和电池管理芯片

Also Published As

Publication number Publication date
WO2024022369A1 (zh) 2024-02-01
CN115268556B (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
US6642741B2 (en) Electronically adjustable integrated circuit input/output termination method and apparatus
WO2024022369A1 (zh) 抗电磁干扰的带隙基准电路和电池管理芯片
US7301365B2 (en) On-chip source termination in communication systems
Koton et al. Voltage-mode full-wave rectifier based on DXCCII
US7123080B2 (en) Differential amplification input circuit
US5760571A (en) Power supply damping circuit and method
CA1320605C (en) Terminating circuit in a battery feed circuit of an electronic exchange system
CA1310368C (en) Circuit element measuring apparatus
US9417649B2 (en) Method and apparatus for a floating current source
CN111431377B (zh) 电压差分采样电路及开关变换器的控制电路
US20080007343A1 (en) Tuning A Trans-Impedance Amplifier
CN111007424A (zh) 模拟功率因数的交流负载系统及其方法
Bona et al. A new filtering technique that makes power transistors immune to EMI
US20120043968A1 (en) Variable equalizer circuit
US11323103B2 (en) Peak detector
CN108693912A (zh) 具有倒置带隙对的带隙基准电路
Nyshadham et al. A 6V to 42V high voltage CMOS bandgap reference robust to RF interference for automotive applications
Pandey et al. Realization of Generalized Mixed Mode Universal Filter Using CCCIIs.
US10886588B2 (en) High dynamic range probe using pole-zero cancellation
JP2002091577A (ja) 電子負荷装置
Bhardwaj et al. Electronically tunable compact inductance simulator with experimental verification
Pavan et al. Accurate characterization of integrated continuous-time filters
JP4359434B2 (ja) 可変減衰回路
Koton et al. Precision Full-wave Rectifier Using Current Conveyors and Two Diodes
JP4839572B2 (ja) 入力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230621

Address after: 226400 No.99 Jinggangshan Road, Rudong Economic Development Zone, Nantong City, Jiangsu Province

Applicant after: DATANG NXP SEMICONDUCTORS Co.,Ltd.

Address before: Room 201, Building A12, South Safety Technology Industrial Park, Lijiang Road, Xuzhou High-tech Industrial Development Zone, Xuzhou City, Jiangsu Province, 221000

Applicant before: Datang NXP Semiconductors (Xuzhou) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant