CN115249701A - 静电放电保护结构及其形成方法 - Google Patents
静电放电保护结构及其形成方法 Download PDFInfo
- Publication number
- CN115249701A CN115249701A CN202110449934.3A CN202110449934A CN115249701A CN 115249701 A CN115249701 A CN 115249701A CN 202110449934 A CN202110449934 A CN 202110449934A CN 115249701 A CN115249701 A CN 115249701A
- Authority
- CN
- China
- Prior art keywords
- region
- fin
- well region
- electric connection
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 58
- 238000002955 isolation Methods 0.000 claims abstract description 201
- 150000002500 ions Chemical class 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000002019 doping agent Substances 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 230000008569 process Effects 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 21
- 238000005530 etching Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种静电放电保护结构及其形成方法，其结构包括衬底，衬底上具有第一隔离结构组，第一隔离结构组包括若干第一隔离结构；位于衬底上的第一阱区、第二阱区，第一阱区和第二阱区相连接，第一阱区内具有第一掺杂离子，第二阱区内具有第二掺杂离子，第一掺杂离子与第二掺杂离子的导电类型不同，第一隔离结构位于第一阱区和第二阱区的连接处，第一隔离结构同时位于第一阱区和第二阱区内；鳍部电连接区，位于第一阱区和第二阱区的连接处，第一隔离结构位于鳍部电连接区之间，鳍部电连接区内具有第三掺杂离子，第三掺杂离子与第二离掺杂离子的导电类型相同；重掺杂区，位于鳍部电连接区底部，触发SCR结构的触发电压得到减少，从而起到保护电路的作用。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种静电放电保护结构及其形成方法。
背景技术
随着多媒体应用在每个人的日常生活中扮演的角色日益增长，计算机与消费电子之间的关系也日益密切，对便携性和功能性方面的增长会有持续性的需求。这就要求元件有更高的集成度——总的趋势却是导致敏感而昂贵的芯片，由于存在外部接口的ESD浪涌而遭到损坏的风险也在增长。当手机、数码相机，MP3播放器和PDA等产品提供更多的功能时，它们的I/O端口也随之增多，导致静电放电(ESD)进入系统并干扰或损坏集成电路(IC)。此外，由于特性的增加和多功能的集成，IC设计对ESD更加敏感，设计人员须应对此挑战，使IC尽可能提供最有效的ESD保护，同时还要为额外的保护元件减小占板空间和成本。
当用传统的半导体可控硅(Semiconductorcontrolledrectifier，SCR)作为ESD保护的时候，产生的Vesd非常低，等于其Vhold。所以可以预见，传统的SCR可以导通大量的电流，使得多余的电荷得以快速泄放，防止被保护器件被烧坏，所以非常适合作为ESD保护器件。
但是在高压集成电路应用领域，电流密度大，器件的PN结发热非常严重，使得高压集成电路的ESD保护非常难做。而且用SCR作为高压集成电路中的ESD保护器件存在着不均匀触发和触发电流较低等问题。尤其是触发电流低，容易使得SCR器件在外界噪声干扰的作用下误触发，发生闩锁(latch-up)现象，压焊块被钳位在一个较低的电压，干扰了正常的信号传输，这就使得ESD保护失去了意义。
所以，现有技术形成的静电放电保护结构的性能有待提高。
发明内容
本发明解决的技术问题是提供一种静电放电保护结构及其形成方法，能有有效的提升静电放电保护结构的性能。
为解决上述问题，本发明提供一种静电放电保护结构，包括：衬底，所述衬底上具有第一隔离结构组，所述第一隔离结构组包括若干第一隔离结构；位于所述衬底上的第一阱区、第二阱区，所述第一阱区和所述第二阱区相连接，所述第一阱区内具有第一掺杂离子，所述第二阱区内具有第二掺杂离子，所述第一掺杂离子与所述第二掺杂离子的导电类型不同，所述第一隔离结构位于所述第一阱区和所述第二阱区的连接处，所述第一隔离结构同时位于所述第一阱区和所述第二阱区内；鳍部电连接区，位于所述第一阱区和所述第二阱区的连接处，所述第一隔离结构位于所述鳍部电连接区之间，所述鳍部电连接区内具有第三掺杂离子，所述第三掺杂离子与所述第二离掺杂离子的导电类型相同；重掺杂区，位于所述鳍部电连接区底部，所述重掺杂区内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。
可选的，所述鳍部电连接区包括位于鳍部上的源漏掺杂区或者位于鳍部上的栅极结构中的一种或者两种。
可选的，还包括：位于所述衬底上的若干第二隔离结构，所述第二隔离结构的宽度大于所述第一隔离结构的宽度。
可选的，所述重掺杂区的掺杂深度小于所述第一隔离结构的深度。
可选的，还包括：位于所述衬底上的第三隔离结构，所述第三隔离结构位于相邻的所述第二隔离结构之间，所述第三隔离结构的宽度小于所述第二隔离结构的宽度。
可选的，所述第一掺杂离子包括N型离子；所述第一掺杂离子包括：磷或砷。
可选的，所述第二掺杂离子包括P型离子；所述第二掺杂离子包括：硼或铟。
可选的，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部内具有所述第一阱区和所述第二阱区，所述第一隔离结构、所述重掺杂区以及位于所述鳍部上的所述鳍部电连接区。
可选的，当所述鳍部电连接区为位于鳍部上的源漏掺杂区时，所述鳍部电连接区还包括：第一鳍部电连接区组，位于所述第一阱区内，包括第一N型鳍部电连接区和第一P型鳍部电连接区，所述第一N型鳍部电连接区和所述第一P型鳍部电连接区之间通过所述第二隔离结构隔离，位于所述第一阱区的所述第三隔离结构分别位于第一N型鳍部电连接区之间和所述第一P型鳍部电连接区之间。
可选的，所述鳍部电连接区还包括：第二鳍部电连接区组，位于所述第二阱区内，包括第二N型鳍部电连接区和第二P型鳍部电连接区，所述第二N型鳍部电连接区和第二P型鳍部电连接区之间通过所述第二隔离结构隔离，位于所述第二阱区的所述第三隔离结构分别位于第二N型鳍部电连接区之间和所述第二P型鳍部电连接区之间。
可选的，所述第一鳍部电连接区组与电源电压连接或者与接地电压连接。
可选的，所述第二鳍部电连接区组与接地电压连接或者与电源电压。
相应的，本发明还提供形成上述静电放电保护结构的方法，包括：提供衬底，在所述衬底上形成第一隔离结构组，所述第一隔离结构组包若干第一隔离结构；在所述衬底上形成第一阱区和第二阱区，所述第一阱区和所述第二阱区相连接，所述第一阱区内具有第一掺杂离子，所述第二阱区内具有第二掺杂离子，所述第一掺杂离子与所述第二掺杂离子的导电类型不同，所述第一隔离结构位于所述第一阱区和所述第二阱区的连接处，所述第一隔离结构同时位于所述第一阱区和所述第二阱区；在所述第一阱区和所述第二阱区的连接处形成鳍部电连接区，所述鳍部电连接区之间具有所述第一隔离结构，所述鳍部电连接区内具有第三掺杂离子，所述第三掺杂离子与所述第二离掺杂离子的导电类型相同；在所述鳍部电连接区底部形成重掺杂区，所述重掺杂区内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。
可选的，还包括：在所述衬底上形成若干第二隔离结构，所述第二隔离结构的宽度大于所述第一隔离结构的宽度。
可选的，所述重掺杂区的掺杂深度小于所述第一隔离结构的深度。
可选的，还包括：在所述衬底上形成所述第三隔离结构，且所述第三隔离结构位于相邻的所述第二隔离结构之间，所述第三隔离结构的宽度小于所述第二隔离结构的宽度。
可选的，所述第一掺杂离子包括N型离子；所述第一掺杂离子包括：磷或砷。
可选的，所述第二掺杂离子包括P型离子；所述第二掺杂离子包括：硼或铟。
可选的，所述衬底包括基底以及在所述基底上形成鳍部，在所述鳍部内形成所述第一阱区、所述第二阱区，所述第一隔离结构组、所述重掺杂区以及位于所述鳍部上的所述鳍部电连接区。
可选的，所述鳍部电连接区包括位于鳍部上的源漏掺杂区或者位于鳍部上的栅极结构中的一种或者两种。
可选的，当所述鳍部电连接区为位于鳍部上的源漏掺杂区时，所述鳍部电连接区还包括：在所述第一阱区内形成第一鳍部电连接区组，所述第一鳍部电连接区组包括第一N型鳍部电连接区和第一P型鳍部电连接区，所述第一N型鳍部电连接区和所述第一P型鳍部电连接区之间通过所述第二隔离结构隔离，所述第一阱区的所述第三隔离结构分别形成在所述第一N型鳍部电连接区之间和所述第一P型鳍部电连接区之间。
可选的，所述鳍部电连接区还包括：在所述第二阱区内形成第二鳍部电连接区组，所述第二鳍部电连接区组包括第二N型鳍部电连接区和第二P型鳍部电连接区，所述第二N型鳍部电连接区和第二P型鳍部电连接区之间通过所述第二隔离结构隔离，在所述第二阱区形成的所述第三隔离结构分别形成在所述第二N型鳍部电连接区之间和所述第二P型鳍部电连接区之间。
可选的，将所述第一鳍部电连接区组与电源电压连接或者与接地电压连接。
可选的，将所述第二鳍部电连接区组与接地电压连接或者与电源电压连接。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的结构中，第一阱区内具有第一掺杂离子，第二阱区内具有第二掺杂离子，第一掺杂离子与第二掺杂离子的导电类型不同；在第一阱区和第二阱区的连接处有第一隔离结构组，第一隔离结构组同时位于第一阱区和第二阱区；位于第一阱区和第二阱区的连接处的鳍部电连接区，第一隔离结构位于鳍部电连接区之间，鳍部电连接区内具有第三掺杂离子，第三掺杂离子与第二离掺杂离子的导电类型相同；位于鳍部电连接区内的重掺杂区，重掺杂区内具有第四掺杂离子，第四掺杂离子与第三掺杂离子的导电类型不同。由于重掺杂区将鳍部电连接区与第二阱区之间形成隔离，重掺杂区通过第一隔离结构与第一阱区之间进行隔离，重掺杂区与鳍部电连接区之间可以通过第一隔离结构形成电容，后续由VDD端耦合出不同电位来，当ESD时间发生时，VDD电位逐渐提高，此时鳍部电连接区与VDD之间的电容较小，而重掺杂区与VDD之间的电容较大，使得鳍部电连接区处的电容可以更快的提高，此时PN二极管开启，开启后与第二阱区形成PNP三级管，导致三极管开通，此时触发SCR结构的触发电压得到减少，由于触发电压得到降低，从而起到保护电路的作用。
本发明的技术方案的形成方法中，通过形成第一阱区和第二阱区，第一阱区和所述第二阱区相连接，第一阱区内具有第一掺杂离子，第二阱区内具有第二掺杂离子，第一掺杂离子与第二掺杂离子的导电类型不同；在第一阱区和第二阱区内同时形成第一隔离结构；在第一阱区和第二阱区的连接处形成鳍部电连接区，鳍部电连接区之间形成有第一隔离结构，鳍部电连接区内具有第三掺杂离子，第三掺杂离子与所述第二离掺杂离子的导电类型相同；在鳍部电连接区内形成重掺杂区，重掺杂区内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。由于重掺杂区将鳍部电连接区与第二阱区之间形成隔离，重掺杂区通过第一隔离结构与第一阱区之间形成隔离，重掺杂区与鳍部电连接区之间可以通过第一隔离结构形成电容，后续由VDD端耦合出不同电位来，当ESD时间发生时，VDD电位逐渐提高，此时鳍部电连接区与VDD之间的电容较小，而重掺杂区与VDD之间的电容较大，使得鳍部电连接区处的电容可以更快的提高，此时PN二极管开启，开启后与第二阱区形成PNP三级管，导致三极管开通，此时触发SCR结构的触发电压得到减少，由于触发电压得到降低，从而起到保护电路的作用。
另外，在所述第一阱区内和所述第二阱区内形成若干第二隔离结构，所述第一隔离结构组位于相邻的所述第二隔离结构之间，所述第二隔离结构的宽度大于所述第一隔离结构组中的第一隔离结构的宽度。此时由于第一隔离结构与第二隔离结构的宽度不同，使得在形成静电放电保护结构的过程中，在所用的注入条件是固定的前提下，可以通过调节隔离结构(第一隔离结构或者第二隔离结构)的宽度来调整电容的大小，从而对触发SCR结构的触发电压进行调节，使得工艺更加灵活。
附图说明
图1是一种静电放电保护结构的结构示意图；
图2是另一种静电放电保护结构的结构示意图；
图3至图8是本发明实施例的一种静电放电保护结构的形成过程的结构示意图。
具体实施方式
目前，现有技术形成的静电放电保护结构的性能有待提高。以下将结合附图进行具体说明。
请参考图1，基底100、位于基底100内的鳍部101、第一阱区102位于鳍部101内、第二阱区103位于鳍部101内、第一阱区102与第二阱区103相连、隔离结构104位于鳍部101内、第一鳍部电连接区组105位于所述第一阱区102内，包括多个第一N型鳍部电连接区106和多个第一P型鳍部电连接区107，与电源电压VDD连接、第二鳍部电连接区组108，位于所述第二阱区103内，包括多个第二N型鳍部电连接区109和多个第二P型鳍部电连接区110，与接地电压连接VSS连接、第一鳍部电连接区组105与第二鳍部电连接区组108之间通过隔离结构104间隔。
上述实施例中，触发SCR结构的触发电压是由第一阱区和第二阱区连接处的阱击穿电压决定，这种触发电压太大，不能保护工作电路。
请参考图2，另外一种结构，相对于图1的结构多了第一隔离结构组，位于第一阱区102与第二阱区103的连接处，第一隔离结构组包括多个第一隔离结构111、鳍部电连接区112位于相邻的第一隔离结构111之间，被第一隔离结构111隔离开，鳍部电连接区112内掺杂N型离子或者掺杂P型离子。
上述实施例中，触发SCR结构的触发电压由鳍部电连接区与阱区之间的结击穿电压决定的而不是由图1中较大的阱击穿决定。
但是随着先进技术中Vop的降低，触发电压需要更低，这需要其他改进的SCR结构。
在此基础上，本发明提供一种静电放电保护结构及其形成方法，在鳍部电连接区底部形成重掺杂区，重掺杂区内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。由于重掺杂区将鳍部电连接区与第二阱区之间形成隔离，重掺杂区通过第一隔离结构组中第一隔离结构与第一阱区之间形成隔离，重掺杂区与鳍部电连接区之间可以通过第一隔离结构形成电容，后续由VDD端耦合出不同电位来，当ESD时间发生时，VDD电位逐渐提高，此时鳍部电连接区与VDD之间的电容较小，而重掺杂区与VDD之间的电容较大，使得鳍部电连接区处的电容可以更快的提高，此时PN二极管开启，开启后与第二阱区形成PNP三级管，导致三极管开通，触发SCR结构的触发，这种情形触发电压得到减少，从而起到保护电路的作用。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图8是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3，提供衬底200，所述衬底包括沿第一方向X排布的第一区I和第二区II，所述第一区I与所述第二区II相邻。
在本实施例中，所述衬底200的材料为单晶硅；在其他实施例中，所述衬底的材料还可以为单晶锗、硅锗、碳化硅，也可以是绝缘体上硅(SOI)、绝缘体上锗(GOI)；或者衬底还可以为其它的材料，如砷化镓等三-五族化合物。
在本实施例中，所述衬底包括：基底201以及位于所述基底201上的鳍部202；在其他实施例中，所述衬底还可以包括：基底。
在本实施例中，所述鳍部202的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成第三图形化层(未图示)，所述第三图形化层暴露出部分所述初始衬底的顶部表面；以所述第三图形化层为掩膜刻蚀所述初始衬底，形成基底201以及位于所述基底201上的鳍部202。
在其他实施例中，提供初始衬底；在所述初始衬底上形成第三图形化层，所述第三图形化层暴露出部分所述初始衬底的顶部表面；以所述第三图形化层为掩膜刻蚀所述初始衬底，形成基底。
请参考图4，在形成所述鳍部202之后，在所述基底201内形成第一隔离结构组，所述第一隔离结构组包括若干第一隔离结构203。
在本实施例中，所述第一隔离结构203的材料采用氧化硅；在其他实施例中，所述隔离结构的材料还可以采用氮氧化硅。
在本实施例中，所述第一隔离结构203形成在所述第一区I和所述第二区II的连接处。
在本实施例中，所述第一隔离结构的形成方法包括：刻蚀部分所述鳍部，在所述鳍部内形成隔离开口；在所述隔离开口内形成所述第一隔离结构。
在本实施例中，所述第一隔离结构组中包含有三个所述第一隔离结构203。
请继续参考图4，在所述衬底上形成若干第二隔离结构204。
在本实施例中，所述第二隔离结构204的宽度大于所述第一隔离结构203的宽度，这样设置的原因在于更宽的介电隔离层引入更小的电容，从而使鳍部电连接区比重掺杂区更快的耦合电压。
在本实施例中，所述第二隔离结构204分别位于所述第一区I和所述第二区II内，不在所述第一区I和所述第二区II的连接处。
在本实施例中，在所述第一区I和所述第二区II的连接处，所述第一隔离结构组位于相邻所述第二隔离结构204之间。
请继续参考图4，在所述衬底上形成所述第三隔离结构205，且所述第三隔离结构205位于相邻的所述第二隔离结构204之间。
在本实施例中，在相邻的所述第二隔离结构204之间具有多个所述第三隔离结构205。
在其他实施例中，在相邻的所述第二隔离结构204之间还可以只具有单个所述第三隔离结构205。
在本实施例中，所述第三隔离结构205的宽度小于所述第二隔离结构204的宽度。
在本实施例中，所述第三隔离结构205的宽度与所述第一隔离结构203的宽度相同。
在其他实施例中，所述第三隔离结构205的宽度还可与所述第一隔离结构203的宽度不同。
在本实施例中，所述第三隔离结构205分别位于所述第一区I上相邻的所述第二隔离结构204之间，以及位于所述第二区II上的相邻的所述第二隔离结构204之间。
在本实施例中，所述第一隔离结构203、所述第二隔离结构204以及所述第三隔离结构205在同一道刻蚀工艺中形成。在其他实施例中，所述第一隔离结构203、所述第二隔离结构204以及所述第三隔离结构205在不同一道刻蚀工艺中形成。
在本实施例中，形成所述第一隔离结构203、所述第二隔离结构204以及所述第三隔离结构205的工艺为干法刻蚀工艺；在其他实施例中，形成所述第一隔离结构203、所述第二隔离结构204以及所述第三隔离结构205的工艺为干法刻蚀工艺、湿法刻蚀工艺或者湿法刻蚀工艺与干法刻蚀工艺的混合。
请参考图5，在形成所述第一隔离结构203之后，在所述第一区I内形成第一阱区206，所述第一阱区206内具有第一掺杂离子。
在本实施例中，所述第一阱区206的形成方法包括：在所述衬底上形成第一图形化层(未图示)，所述第一图形化层暴露出所述第一区I的顶部表面；以所述第一图形化层为掩膜，对所述第一区I进行第一掺杂离子的注入处理，在所述第一区I内形成所述第一阱区。
所述第一掺杂离子包括N型离子；所述第一掺杂离子包括：磷或砷。在本实施例中，所述第一掺杂离子为磷。
在本实施例中，在形成所述第一阱区206之后，去除所述第一图形化层。
请参考图6，在所述第二区II内形成第二阱区207，所述第二阱区207内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的电学类型不同。
在本实施例中，所述第二阱区207的形成方法包括：在所述衬底上形成第二图形化层(未图示)，所述第二图形化层暴露出所述第二区II的顶部表面；以所述第二图形化层为掩膜，对所述第二区II进行第二掺杂离子的注入处理，在所述第二区II内形成所述第二阱区207。
在本实施例中，在形成所述第二阱区207之后，去除所述第二图形化层。
所述第二掺杂离子包括P型离子；所述第二掺杂离子包括：硼或铟。在本实施例中，所述第二掺杂离子为硼。
在其他实施例中，还可以先形成所述第二阱区，在形成所述第二阱区之后，形成所述第一阱区。
在本实施例中，所述第一隔离结构组位于所述第一阱区206和所述第二阱区207的连接处，所述第一隔离结构203同时位于所述第一阱区206和所述第二阱区207内。
请参考图7，在所述第一阱区206和所述第二阱区207的连接处形成鳍部电连接区208，所述鳍部电连接区208之间具有所述第一隔离结构203，所述鳍部电连接区208内具有第三掺杂离子，所述第三掺杂离子与所述第二离掺杂离子的导电类型相同。
在本实施例中，所述第三掺杂离子包括P型离子；所述第三掺杂离子包括：硼或铟。在本实施例中，所述第三掺杂离子为硼。在本实施例中，所述第三掺杂离子的浓度大于所述第二掺杂离子的浓度。
在本实施例中，所述鳍部电连接区为位于所述鳍部202上的源漏掺杂区；在其他实施例中，所述鳍部电连接区还可为位于鳍部上的栅极结构。
在本实施例中，所述鳍部电连接区208的形成方法包括：在衬底200上形成图形化层，以图形化层为掩膜刻蚀所述鳍部201，在所述鳍部201内形成所述重掺杂开口(未标示)，在重掺杂开口内形成鳍部电连接区208。
在本实施例中，所述鳍部电连接区208的形成方法包括：采用外延生长工艺在所述重掺杂开口(未标示)内形成重掺杂外延层(未图示)；在所述外延生长过程中对重掺杂外延层进行原位掺杂，在所述重掺杂外延层中掺入第三掺杂离子，形成所述鳍部电连接区208。
在其他实施例中，所述鳍部电连接区208的形成方法还可以采用离子注入工艺形成。
请继续参考图7，在所述第一阱区206内形成第一鳍部电连接区组209，所述第一鳍部电连接区组209包括第一N型鳍部电连接区210和第一P型鳍部电连接区211，所述第一N型鳍部电连接区210和所述第一P型鳍部电连接区211之间通过所述第二隔离结构204隔离，所述第一阱区206的所述第三隔离结构205分别形成在所述第一N型鳍部电连接区之间和所述第一P型鳍部电连接区之间。
在本实施例中，将所述第一鳍部电连接区组209与电源电压(VDD)连接。
在其他实施例中，将所述第一鳍部电连接区组209与接地电压(VSS)连接。
在本实施例中，形成所述第一N型鳍部电连接区210和所述第一P型鳍部电连接区211的方法包括：在衬底200上形成图形化层，以图形化层为掩膜刻蚀所述第一区I的所述鳍部201，在所述鳍部201内形成第一N型重掺杂开口(未标示)、在第一P型重掺杂开口(未标示)，在所述第一N型重掺杂开口内形成第一N型鳍部电连接区210，在所述在第一P型重掺杂开口内形成所述第一P型鳍部电连接区211。
在本实施例中，所述第一N型鳍部电连接区210和所述第一P型鳍部电连接区211的形成方法包括：采用外延生长工艺在所述第一N型重掺杂开口(未标示)、在第一P型重掺杂开口内形成第一N型重掺杂外延层(未图示)、第一P型重掺杂外延层(未图示)；在所述外延生长过程中对第一N型重掺杂外延层、第一P型重掺杂外延层进行原位掺杂，在所述第一N型重掺杂外延层中掺入第一N型掺杂离子，形成所述第一N型鳍部电连接区210，在所述第一P型重掺杂外延层中掺入第一P型掺杂离子，形成所述第一P型鳍部电连接区211。
在其他实施例中，所述第一N型鳍部电连接区210和所述第一P型鳍部电连接区的211形成方法还可以采用离子注入工艺形成。
请继续参考图7，还包括：在所述第二阱区207内形成第二鳍部电连接区组212，所述第二鳍部电连接区组212包括第二N型鳍部电连接区213和第二P型鳍部电连接区214，所述第二N型鳍部电连接区213和第二P型鳍部电连接区214之间通过所述第二隔离结构204隔离，在所述第二阱区207形成的所述第三隔离结构205分别形成在所述第二N型鳍部电连接区213之间和所述第二P型鳍部电连接区214之间。
在本实施例中，将所述第二鳍部电连接区组212与接地电压(VSS)连接。
在其他实施例中，将所述第二鳍部电连接区组212与电源电压(VDD)连接。
在本实施例中，形成所述第二N型鳍部电连接区213和所述第二P型鳍部电连接区214的方法包括：在衬底200上形成图形化层，以图形化层为掩膜刻蚀所述第二区II的所述鳍部201，在所述鳍部201内形成第二N型重掺杂开口(未标示)、在第二P型重掺杂开口(未标示)，在所述第二N型重掺杂开口内形成第二N型鳍部电连接区213，在所述在第二P型重掺杂开口内形成所述第二P型鳍部电连接区214。
在本实施例中，所述第二N型鳍部电连接区213和所述第二P型鳍部电连接区214的形成方法包括：采用外延生长工艺在所述第二N型重掺杂开口(未标示)、在第二P型重掺杂开口内形成第二N型重掺杂外延层(未图示)、第二P型重掺杂外延层(未图示)；在所述外延生长过程中对第二N型重掺杂外延层、第二P型重掺杂外延层进行原位掺杂，在所述第二N型重掺杂外延层中掺入第二N型掺杂离子，形成所述第二N型鳍部电连接区213，在所述第二P型重掺杂外延层中掺入第二P型掺杂离子，形成所述第二P型鳍部电连接区214。
在其他实施例中，所述第二N型鳍部电连接区213和所述第二P型鳍部电连接区的212形成方法还可以采用离子注入工艺形成。
请参考图8，在所述鳍部电连接区208底部形成重掺杂区215，所述重掺杂区215内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。
所述第四掺杂离子包括N型离子；所述第四掺杂离子包括：磷或砷。在本实施例中，所述第四掺杂离子为磷。
在本实施例中，所述重掺杂区215的形成工艺采用离子注入工艺形成。
在本实施例中，所述重掺杂区215的掺杂深度小于所述第一隔离结构203的深度，这样设置的目的在于重掺杂区位于第二阱区的部分与第一阱区形成电性隔离，从而可以通过所述第一隔离结构203被VDD耦合。
在本实施例中，由于所述重掺杂区215的存在，使得第一阱区和第二阱区的结区域扩大，所述鳍部电连接区208不会受到VSS升高的影响，所述鳍部电连接区208与所述第二阱区207之间被所述重掺杂区215隔离开，所述重掺杂区215通过所述第一隔离结构203与第一阱区206之间形成隔离，所述重掺杂区215与所述鳍部电连接区208之间可以通过所述第一隔离结构203形成电容，后续由VDD端耦合出不同电位来，当ESD时间发生时，VDD电位逐渐提高，此时所述鳍部电连接区208与VDD之间的电容较小，而所述重掺杂区215与VDD之间的电容较大，使得所述鳍部电连接区208处的电容可以更快的提高，此时PN二极管开启，开启后与第二阱区形成PNP三级管，导致三极管开通，此时触发SCR结构的触发电压得到减少，由于触发电压得到降低，从而起到保护电路的作用。
相应的，本发明还提供一种静电放电保护结构，包括：衬底200，所述衬底200上具有第一隔离结构组，所述第一隔离结构组包括若干第一隔离结构203；位于所述衬底200上的第一阱区206、第二阱区207，所述第一阱区206和所述第二阱区207相连接，所述第一阱区206内具有第一掺杂离子，所述第二阱区207内具有第二掺杂离子，所述第一掺杂离子与所述第二掺杂离子的导电类型不同，所述第一隔离结构组位于所述第一阱区和所述第二阱区的连接处，所述第一隔离结构203同时位于所述第一阱区206和所述第二阱区207内；鳍部电连接区208，位于所述第一阱区206和所述第二阱区207的连接处，所述第一隔离结构203位于所述鳍部电连接区208之间，所述鳍部电连接区208内具有第三掺杂离子，所述第三掺杂离子与所述第二离掺杂离子的导电类型相同；重掺杂区215，位于所述鳍部电连接区208底部，所述重掺杂区215内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。
在本实施例中，所述第一掺杂离子包括N型离子；所述第一掺杂离子包括：磷或砷。
在本实施例中，所述第二掺杂离子包括P型离子；所述第二掺杂离子包括：硼或铟。
在本实施例中，由于所述重掺杂区215的存在，使得所述鳍部电连接区208与所述第二阱区207之间形成隔离，所述重掺杂区215通过所述第一隔离结构203与第一阱区206之间形成隔离，所述重掺杂区215与所述鳍部电连接区208之间可以通过所述第一隔离结构203形成电容，后续由VDD端耦合出不同电位来，当ESD时间发生时，VDD电位逐渐提高，此时所述鳍部电连接区208与VDD之间的电容较小，而所述重掺杂区215与VDD之间的电容较大，使得所述鳍部电连接区208处的电容可以更快的提高，此时PN二极管开启，开启后与第二阱区形成PNP三级管，导致三极管开通，此时触发SCR结构的触发电压得到减少，由于触发电压得到降低，从而起到保护电路的作用。
在本实施例中，还包括：位于所述衬底200上的若干第二隔离结构204，所述第二隔离结构204的宽度大于所述第一隔离结构203的宽度。
在本实施例中，所述第二隔离结构204的宽度大于所述第一隔离结构203的宽度，这样使得所述第一隔离结构203具有较小宽度的目的在于：重掺杂区与第一阱区通过更大的电容隔离，从而被VDD耦合电压相对于鳍部电连接区更慢一些。
在本实施例中，所述重掺杂区215的掺杂深度小于所述第一隔离结构203的深度，这样设置的目的在于重掺杂区位于第二阱区的部分与第一阱区形成电性隔离，从而可以通过所述第一隔离结构203被VDD耦合。
在本实施例中，还包括：位于所述衬底200上的第三隔离结构205，所述第三隔离结构205位于相邻的所述第二隔离结构204之间，所述第三隔离结构205的宽度小于所述第二隔离结构204的宽度。
在本实施例中，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部内具有所述第一阱区和所述第二阱区，所述第一隔离结构组、所述重掺杂区、所述鳍部电连接区。
在本实施例中，还包括：第一鳍部电连接区组209，位于所述第一阱区206内，所述第一鳍部电连接区组209包括第一N型鳍部电连接区210和第一P型鳍部电连接区211，所述第一N型鳍部电连接区210和所述第一P型鳍部电连接区211之间通过所述第二隔离结构204隔离，所述第一阱区206的所述第三隔离结构205分别形成在所述第一N型鳍部电连接区之间和所述第一P型鳍部电连接区之间。
在本实施例中，还包括：第二鳍部电连接区组212位于所述第二阱区207内，所述第二鳍部电连接区组212包括第二N型鳍部电连接区213和第二P型鳍部电连接区214，所述第二N型鳍部电连接区213和第二P型鳍部电连接区214之间通过所述第二隔离结构204隔离，在所述第二阱区207形成的所述第三隔离结构205分别形成在所述第二N型鳍部电连接区213之间和所述第二P型鳍部电连接区214之间。
在本实施例中，所述第一鳍部电连接区组209与电源电压(VDD)连接。
在其他实施例中，所述第一鳍部电连接区组209还可与接地电压(VSS)连接。
在本实施例中，所述第二鳍部电连接区组212与接地电压(VSS)连接。
在其他实施例中，所述第二鳍部电连接区组212还可与电源电压(VDD)连接。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (24)
1.一种静电放电保护结构，其特征在于，包括：
衬底，所述衬底上具有第一隔离结构组，所述第一隔离结构组包括若干第一隔离结构；
位于所述衬底上的第一阱区、第二阱区，所述第一阱区和所述第二阱区相连接，所述第一阱区内具有第一掺杂离子，所述第二阱区内具有第二掺杂离子，所述第一掺杂离子与所述第二掺杂离子的导电类型不同，所述第一隔离结构位于所述第一阱区和所述第二阱区的连接处，所述第一隔离结构同时位于所述第一阱区和所述第二阱区内；
鳍部电连接区，位于所述第一阱区和所述第二阱区的连接处，所述第一隔离结构位于所述鳍部电连接区之间，所述鳍部电连接区内具有第三掺杂离子，所述第三掺杂离子与所述第二离掺杂离子的导电类型相同；
重掺杂区，位于所述鳍部电连接区底部，所述重掺杂区内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。
2.如权利要求1所述静电放电保护结构，其特征在于，所述鳍部电连接区包括位于鳍部上的源漏掺杂区或者位于鳍部上的栅极结构中的一种或者两种。
3.如权利要求2所述静电放电保护结构，其特征在于，还包括：位于所述衬底上的若干第二隔离结构，所述第二隔离结构的宽度大于所述第一隔离结构的宽度。
4.如权利要求1所述静电放电保护结构，其特征在于，所述重掺杂区的掺杂深度小于所述第一隔离结构的深度。
5.如权利要求3所述静电放电保护结构，其特征在于，还包括：位于所述衬底上的第三隔离结构，所述第三隔离结构位于相邻的所述第二隔离结构之间，所述第三隔离结构的宽度小于所述第二隔离结构的宽度。
6.如权利要求1所述静电放电保护结构，其特征在于，所述第一掺杂离子包括N型离子；所述第一掺杂离子包括：磷或砷。
7.如权利要求1所述静电放电保护结构，其特征在于，所述第二掺杂离子包括P型离子；所述第二掺杂离子包括：硼或铟。
8.如权利要求1所述静电放电保护结构，其特征在于，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部内具有所述第一阱区和所述第二阱区，所述第一隔离结构、所述重掺杂区以及位于所述鳍部上的所述鳍部电连接区。
9.如权利要求5所述静电放电保护结构，其特征在于，当所述鳍部电连接区为位于鳍部上的源漏掺杂区时，所述鳍部电连接区还包括：第一鳍部电连接区组，位于所述第一阱区内，包括第一N型鳍部电连接区和第一P型鳍部电连接区，所述第一N型鳍部电连接区和所述第一P型鳍部电连接区之间通过所述第二隔离结构隔离，位于所述第一阱区的所述第三隔离结构分别位于第一N型鳍部电连接区之间和所述第一P型鳍部电连接区之间。
10.如权利要求9所述静电放电保护结构，其特征在于，所述鳍部电连接区还包括：第二鳍部电连接区组，位于所述第二阱区内，包括第二N型鳍部电连接区和第二P型鳍部电连接区，所述第二N型鳍部电连接区和第二P型鳍部电连接区之间通过所述第二隔离结构隔离，位于所述第二阱区的所述第三隔离结构分别位于第二N型鳍部电连接区之间和所述第二P型鳍部电连接区之间。
11.如权利要求9所述静电放电保护结构，其特征在于，所述第一鳍部电连接区组与电源电压连接或者与接地电压连接。
12.如权利要求10所述静电放电保护结构，其特征在于，所述第二鳍部电连接区组与接地电压连接或者与电源电压。
13.一种静电放电保护结构的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成第一隔离结构组，所述第一隔离结构组包括若干第一隔离结构；
在所述衬底上形成第一阱区和第二阱区，所述第一阱区和所述第二阱区相连接，所述第一阱区内具有第一掺杂离子，所述第二阱区内具有第二掺杂离子，所述第一掺杂离子与所述第二掺杂离子的导电类型不同，所述第一隔离结构位于所述第一阱区和所述第二阱区的连接处，所述第一隔离结构同时位于所述第一阱区和所述第二阱区；
在所述第一阱区和所述第二阱区的连接处形成鳍部电连接区，所述鳍部电连接区之间具有所述第一隔离结构，所述鳍部电连接区内具有第三掺杂离子，所述第三掺杂离子与所述第二离掺杂离子的导电类型相同；
在所述鳍部电连接区底部形成重掺杂区，所述重掺杂区内具有第四掺杂离子，所述第四掺杂离子与所述第三掺杂离子的导电类型不同。
14.如权利要求13所述静电放电保护结构的形成方法，其特征在于，还包括：
在所述衬底上形成若干第二隔离结构，所述第二隔离结构的宽度大于所述第一隔离结构的宽度。
15.如权利要求13所述静电放电保护结构的形成方法，其特征在于，所述重掺杂区的掺杂深度小于所述第一隔离结构的深度。
16.如权利要求14所述静电放电保护结构的形成方法，其特征在于，还包括：
在所述衬底上形成所述第三隔离结构，且所述第三隔离结构位于相邻的所述第二隔离结构之间，所述第三隔离结构的宽度小于所述第二隔离结构的宽度。
17.如权利要求13所述静电放电保护结构的形成方法，其特征在于，所述第一掺杂离子包括N型离子；所述第一掺杂离子包括：磷或砷。
18.如权利要求13所述静电放电保护结构的形成方法，其特征在于，所述第二掺杂离子包括P型离子；所述第二掺杂离子包括：硼或铟。
19.如权利要求13所述静电放电保护结构的形成方法，其特征在于，所述衬底包括基底以及在所述基底上形成鳍部，在所述鳍部内形成所述第一阱区、所述第二阱区，所述第一隔离结构组、所述重掺杂区以及位于所述鳍部上的所述鳍部电连接区。
20.如权利要求19所述静电放电保护结构，其特征在于，所述鳍部电连接区包括位于鳍部上的源漏掺杂区或者位于鳍部上的栅极结构中的一种或者两种。
21.如权利要求20所述静电放电保护结构的形成方法，其特征在于，当所述鳍部电连接区为位于鳍部上的源漏掺杂区时，所述鳍部电连接区还包括：在所述第一阱区内形成第一鳍部电连接区组，所述第一鳍部电连接区组包括第一N型鳍部电连接区和第一P型鳍部电连接区，所述第一N型鳍部电连接区和所述第一P型鳍部电连接区之间通过所述第二隔离结构隔离，所述第一阱区的所述第三隔离结构分别形成在所述第一N型鳍部电连接区之间和所述第一P型鳍部电连接区之间。
22.如权利要求21所述静电放电保护结构的形成方法，其特征在于，所述鳍部电连接区还包括：在所述第二阱区内形成第二鳍部电连接区组，所述第二鳍部电连接区组包括第二N型鳍部电连接区和第二P型鳍部电连接区，所述第二N型鳍部电连接区和第二P型鳍部电连接区之间通过所述第二隔离结构隔离，在所述第二阱区形成的所述第三隔离结构分别形成在所述第二N型鳍部电连接区之间和所述第二P型鳍部电连接区之间。
23.如权利要求21所述静电放电保护结构的形成方法，其特征在于，将所述第一鳍部电连接区组与电源电压连接或者与接地电压连接。
24.如权利要求22所述静电放电保护结构的形成方法，其特征在于，将所述第二鳍部电连接区组与接地电压连接或者与电源电压连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110449934.3A CN115249701A (zh) | 2021-04-25 | 2021-04-25 | 静电放电保护结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110449934.3A CN115249701A (zh) | 2021-04-25 | 2021-04-25 | 静电放电保护结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115249701A true CN115249701A (zh) | 2022-10-28 |
Family
ID=83695819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110449934.3A Pending CN115249701A (zh) | 2021-04-25 | 2021-04-25 | 静电放电保护结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115249701A (zh) |
-
2021
- 2021-04-25 CN CN202110449934.3A patent/CN115249701A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8455315B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
| US6498357B2 (en) | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process | |
| JP2699654B2 (ja) | トリガ電圧を低減したｓｃｒ保護構造および回路 | |
| US8760831B2 (en) | Bi-directional back-to-back stacked SCR for high-voltage pin ESD protection, methods of manufacture and design structures | |
| US20100327342A1 (en) | Transient over-voltage clamp | |
| KR100204986B1 (ko) | 집적 회로 및 집적 회로 제조 방법 | |
| JP2010532566A (ja) | 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法 | |
| EP0703621A2 (en) | Electrostatic discharge protection device for MOS integrated circuits | |
| KR101051684B1 (ko) | 정전기 방전 보호소자 및 그 제조방법 | |
| KR100364588B1 (ko) | 정전류를 방전하기 위하여 바이폴러 트랜지스터에 의해 구현된 보호회로를 구비한 반도체장치 및 그 제조공정 | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| CN107346786B (zh) | Ggnmos晶体管、多指ggnmos器件及电路 | |
| US9153570B2 (en) | ESD tolerant I/O pad circuit including a surrounding well | |
| KR101524408B1 (ko) | 정전기 방전 보호소자 | |
| CN115249701A (zh) | 静电放电保护结构及其形成方法 | |
| US6534834B1 (en) | Polysilicon bounded snapback device | |
| CN114171513A (zh) | 静电放电保护结构及其形成方法 | |
| CN114171514A (zh) | 静电放电保护结构及其形成方法 | |
| US11837600B2 (en) | Electrostatic discharge protection apparatus and its operating method | |
| TWI763029B (zh) | 垂直式雙極性電晶體裝置 | |
| KR100591125B1 (ko) | 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터 | |
| US7279753B1 (en) | Floating base bipolar ESD devices | |
| CN117133770A (zh) | 静电放电保护结构、形成方法及其工作方法 | |
| JP2006522489A (ja) | Ｅｓｄ保護デバイスおよびその製造方法 | |
| CN115050735A (zh) | 静电放电保护结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |