CN115244605A - 可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置 - Google Patents

可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置 Download PDF

Info

Publication number
CN115244605A
CN115244605A CN202080098314.3A CN202080098314A CN115244605A CN 115244605 A CN115244605 A CN 115244605A CN 202080098314 A CN202080098314 A CN 202080098314A CN 115244605 A CN115244605 A CN 115244605A
Authority
CN
China
Prior art keywords
transistor
pixel
light emitting
emitting element
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080098314.3A
Other languages
English (en)
Inventor
李在勋
张振雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sapien Semiconductors Inc
Original Assignee
Sapien Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sapien Semiconductors Inc filed Critical Sapien Semiconductors Inc
Publication of CN115244605A publication Critical patent/CN115244605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/163—Wearable computers, e.g. on a belt
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本说明书公开一种可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置。本说明书的子像素驱动电路可以包括：发光元件驱动线，所述发光元件驱动线连接发光元件与正电源之间或者发光元件与负电源之间；第一晶体管，所述第一晶体管在所述发光元件驱动线上串联连接，根据PWM信号开启(on)；第一电流驱动部和第二电流驱动部，所述第一电流驱动部和第二电流驱动部在所述发光元件驱动线上串联连接，相互并联电连接；及第二晶体管，所述第二晶体管连接于基准电压源与所述第二电流驱动部之间，根据显示器模式选择信号开启(on)或者关闭(off)，其中，所述基准电压源连接成向所述第一电流驱动部和所述第二电流驱动部接入基准电压。

Description

可利用同一像素存储器以低画质模式和高画质模式工作的子 像素驱动电路及包括其的显示装置
技术领域
本发明涉及显示器，更详细地，涉及一种可利用同一像素存储器以低画质模式和高画质模式工作的显示装置。
背景技术
本申请主张基于2020年4月2日于韩国申请的专利申请第10-2020-0040501号的优先权，相应申请的说明书和附图公开的所有内容引用到本申请中。
有源矩阵液晶显示器(active matrix liquid crystal display)在所有不同像素的信息更新期间保持发光状态。对于在像素内部包括存储器的数字方式，存储与像素在1帧期间输出的光相关的数据，根据PWM(Pulse Width Modulation，脉宽调制)方式控制亮度。一般而言，如果一个像素内包括3个或4个发光元件(例：LED)，则将各个发光元件称为子像素。
图9是以往技术的子像素的驱动电路图。
参照图9，可以确认子像素的驱动电路图和信号时序。对于数字PWM驱动方式的像素，图像数据在像素存储器中存储既定时间(pixel programing)。而且，根据所述像素存储器中存储的图像数据，使子像素在1帧内发光时间(On duty)期间发光。此时，子像素的亮度根据PWM方式控制。用于PWM控制的灰度时钟(gray clock)信号如图9的示例所示，输入于子像素的驱动电路。灰度时钟信号的个数(MSB、MSB-1、MSB-2、......、LSB)根据图像数据的位数确定。PWM控制部根据像素内置存储器中存储的图像数据，将灰度时钟信号输出到发光元件(LED)。结果，发光元件(LED)在1帧内发光时间(On duty)期间发光。
显示器的色深(color depth)与发光元件(LED)能够在1帧期间精密调节发光时间(On duty)的程度相关。因此，显示器的色深会因像素内置存储器的位数而异。
另一方面，普通的像素内置存储器由对应于位数的SRAM(Static Random-AccessMemory，静态随机存取存储)单元构成。因此，为了实现高画质的显示器，SRAM单元的个数越多，耗电量越增加，像素电路的尺寸也越增加，用于控制其的数据传输过程也要求更多电力和电路。
发明内容
技术问题
本说明书的目的在于提供一种可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置。
在本说明书中，不限于以上提及的课题，未提及的其他课题是普通技术人员可以从以下记载明确理解的。
技术方案
为了解决上述技术课题，本说明书的子像素驱动电路可以包括：发光元件驱动线，所述发光元件驱动线连接发光元件与正电源之间或者发光元件与负电源之间；第一晶体管，所述第一晶体管在所述发光元件驱动线上串联连接，根据PWM信号开启(on)；第一电流驱动部和第二电流驱动部，所述第一电流驱动部和第二电流驱动部在所述发光元件驱动线上串联连接，相互并联电连接；及第二晶体管，所述第二晶体管连接于基准电压源与所述第二电流驱动部之间，根据显示器模式选择信号开启(on)或者关闭(off)，其中，所述基准电压源连接成向所述第一电流驱动部和所述第二电流驱动部接入基准电压。
根据本说明书一实施例，所述第一电流驱动部可以包括：第三晶体管，所述第三晶体管在所述发光元件驱动线上串联连接，根据所述正电源开启(on)；及第四晶体管，所述第四晶体管在所述发光元件驱动线上串联连接，根据基准电压开启(on)。而且，根据本说明书一实施例，所述第二电流驱动部可以包括：第五晶体管，所述第五晶体管在所述发光元件驱动线上串联连接，根据所述正电源开启(on)；及第六晶体管，所述第六晶体管在所述发光元件驱动线上串联连接，所述第二晶体管开启(on)时，根据所述基准电压开启(on)。
此时，所述第二晶体管可以连接于基准电压源与所述第六晶体管之间。
本说明书的子像素驱动电路可以还包括第七晶体管，所述第七晶体管连接于所述正电源与所述第六晶体管之间，根据所述显示器模式选择信号开启(on)或者关闭(off)。
根据本说明书一实施例，所述第一晶体管、第四晶体管、第六晶体管和第七晶体管可以为P型MOSFET，所述第二晶体管、第三晶体管和第五晶体管可以为N型MOSFET。
根据本说明书的子像素驱动电路可以为子像素电路的一个构成要素，其中，所述子像素电路包括：子像素驱动电路；发光元件；像素存储器，所述像素存储器存储与所述发光元件驱动相关的数据；及
PWM控制部，所述PWM控制部处理用于所述发光元件亮度控制的信号。
此时，所述像素存储器可以为用于存储与所述发光元件驱动相关的5位数据的5个静态随机存取存储(Static Random-Access Memory，SRAM)单元。
为了解决上述课题，本说明书的显示装置可以包括：显示面板，所述显示面板包括多个子像素电路；扫描驱动电路，所述扫描驱动电路依次驱动与各子像素电路的像素存储器连接的多条扫描线中沿行方向排列的子像素电路；数据驱动电路，所述数据驱动电路通过与各子像素电路的像素存储器连接的多条数据线，向各像素存储器输出与各发光元件的驱动相关的信号；灰度时钟信号输出电路，所述灰度时钟信号输出电路将经宽度调节的脉冲信号(以下简称“灰度时钟信号”)输出到各子像素电路包括的PWM控制部以调节子像素的亮度；及时序控制电路，所述时序控制电路输出用于控制所述扫描驱动电路、所述数据驱动电路和所述灰度时钟信号输出电路的信号，向所述多个子像素电路包括的第二晶体管输出显示器模式选择信号。
根据本说明书一实施例，所述时序控制电路可以在作为默认画质模式的第一模式时，输出所述显示器模式选择信号以使所述第二晶体管在1帧区间内开启(on)，在作为高画质模式的第二模式时，输出所述显示器模式选择信号以使所述第二晶体管在1帧包括的2个子帧中任一个子帧区间内开启(on)，在剩余子帧区间内使所述第二晶体管关闭(off)。
根据本说明书一实施例，所述时序控制电路可以在所述第一模式时，向所述灰度时钟信号输出电路输出控制信号以便在预设时间(T)期间输出所述灰度时钟信号，在所述第二模式时，向所述灰度时钟信号输出电路输出控制信号以便在各子帧区间内的
Figure BDA0003839023280000041
期间输出所述灰度时钟信号。
根据本说明书一实施例，所述时序控制电路可以在所述第一模式时，输出控制信号以使所述灰度时钟信号输出电路输出为
Figure BDA0003839023280000042
的灰度时钟信号，其中，k为像素存储器存储位数，在所述第二模式时，输出控制信号以使所述灰度时钟信号输出电路输出为
Figure BDA0003839023280000043
的灰度时钟信号，其中，k为像素存储器存储位数。
根据本说明书一实施例，所述时序控制电路可以在所述第一模式时，输出控制信号以使所述数据驱动电路向各像素存储器输出一次与各发光元件驱动相关的信号，在所述第二模式时，输出控制信号以使所述数据驱动电路对应于各子帧区间，向各像素存储器输出两次与各发光元件驱动相关的信号。
本说明书的显示装置可以为可穿戴设备的一个构成要素，其中，所述可穿戴设备包括：显示装置；第一供电电源，所述第一供电电源向所述显示装置供电；及通信模块，所述通信模块从主装置接收图像数据并提供给所述时序控制电路，其中，所述主装置传输与所述显示装置中显示的图像相关的数据(以下简称“图像数据”)。
此时，所述通信模块可以通过与所述主装置无线通信而接收图像数据。另外，所述主装置可以从第二供电电源接受供电。
本发明的其他具体事项包含于详细说明和附图中。
发明效果
根据本说明书一个方面，可以提供一种可利用同一像素存储器以低画质模式和高画质模式工作的显示装置。
根据本说明书另一方面，相比提供相同画质的以往显示面板，可以提供一种像素存储器所占空间更小的显示面板。
根据本说明书又一方面，只有在需要高画质图像的情况下才可选地工作，可以比以往显示面板减少耗电。因此，在既需要显示装置但同时电池容量有限的可穿戴设备中，可以实现更高效的电力管理。
本发明的效果不限于以上提及的效果，未提及的其他效果是普通技术人员可以从以下记载明确理解的。
附图说明
图1是本说明书一实施例的子像素驱动电路的电路图。
图2是显示器模式选择信号为逻辑高电平时的电路工作参考图。
图3是显示器模式选择信号为逻辑低电平时的电路工作参考图。
图4是简要示出本说明书的子像素电路的构成的框图。
图5是简要示出本说明书一实施例的显示装置的构成的框图。
图6是第一模式和第二模式下发光元件发光时间的参考图。
图7是包括本说明书的显示装置100的可穿戴设备的示意图。
图8是以第一模式和第二模式工作的智能眼镜的示意情况图。
图9是以往技术的子像素的驱动电路图。
具体实施方式
如果参照后面与附图一同详细记述的实施例，本说明书公开的发明的优点、特征以及达成其的方法将会明确。但是，本说明书不限于以下公开的实施例，可以以互不相同的多种形态体现，本实施例只提供用于使本说明书的公开更完整，向本说明书所属技术领域的技术人员(以下称为“从业人员”)完整地告知本说明书的范畴，本说明书的权利范围仅由权利要求书的范围来定义。
本说明书中使用的术语用于描述实施例，并非要限制本说明书的权利范围。在本说明书中，只要在语句中未特别提及，单数型也包括复数型。说明书中使用的“包括(comprises)”及/或“包括的(comprising)”，不排除在提及的构成要素之外存在或添加一个以上的其他构成要素。
在通篇说明书中，相同的附图标记指称相同的构成要素，“及/或”包括提及的各个构成要素及一个以上的所有组合。虽然为了叙述多种构成要素而使用了“第一”“第二”等，但这些构成要素当然不由这些术语所限定。这些术语只用于将一个构成要素区别于其他构成要素。因此，下面提及的第一构成要素在本发明的技术思想内，当然也可以是第二构成要素。
如果没有不同的定义，本说明书中使用的所有术语(包括技术及科学术语)可以用作本说明书所属技术领域的技术人员可以共同理解的意义。另外，一般使用的字典定义的术语，只要未明确地特别定义，不得过于或过度地解释。
以下实施例中，就元件状态所使用的“开启(on)”可指代元件的激活状态，“关闭(off)”可指代元件的失活状态。就由元件接收的信号所使用的“开启”可指代使元件激活的信号，“关闭”可指代使元件失活的信号。元件可以被高电压或者低电压激活。例如，P型晶体管被低电压激活，N型晶体管被高电压激活。因此，针对P型晶体管和N型晶体管的“开启”电压应理解为相反(低对高)电压水平。
当提及一个元件(elements)与另一元件“连接(connected to)”或者“耦接(coupled to)”时，全部包括与另一元件直接连接或耦接的情形或者在中间插入有其他元件的情形。相反，当提及一个元件与另一元件“直接连接(directly connected to)”或者“直接耦接(directly coupled to)”时，表示在中间不存在其他元件。下面参照附图，描述本发明的实施例。
图1是本说明书一实施例的子像素驱动电路的电路图。
参照图1，可以确认发光元件(LED)。通常，一个像素内包括3个或者4个发光元件(例：LED)，将各个发光元件称为子像素。本说明书中的子像素驱动电路10是用于使所述发光元件(LED)工作的电路。本说明书中的子像素驱动电路10可以包括连接发光元件(LED)与正电源(VDD)之间或者发光元件(LED)与负电源之间(VEE)的发光元件驱动线。在图1所示示例中，示出了子像素驱动电路10为连接发光元件(LED)与正电源(VDD)之间的发光元件驱动线。
本说明书中的子像素驱动电路10可以包括第一晶体管T1、第一电流驱动部11、第二电流驱动部12和第二晶体管T2。所述第一晶体管T1可以在所述发光元件驱动线上串联连接，根据PWM信号开启(on)。所述第一电流驱动部11和第二电流驱动部12可以在所述发光元件驱动线上串联连接，彼此并联电连接。所述第二晶体管T2可以连接于基准电压源(未示出)与所述第二电流驱动部12之间，根据显示器模式选择信号VMODE开启(on)或者关闭(off)。所述基准电压源可以连接成向所述第一电流驱动部11和所述第二电流驱动部12施加基准电压VREF。
根据本说明书一实施例，所述第一电流驱动部11可以包括第三晶体管T3和第四晶体管T4。所述第三晶体管T3可以在所述发光元件驱动线上串联连接，根据所述正电源(VDD)开启(on)。所述第四晶体管T4可以在所述发光元件驱动线上串联连接，根据基准电压开启(on)。另一方面，所述基准电压VREF可以施加于所述第四晶体管T4的栅极端子，具有使所述第四晶体管T4开启(on)的电压值。
根据本说明书一实施例，所述第二电流驱动部12可以包括第五晶体管T5和第六晶体管T6。所述第五晶体管T5可以在所述发光元件驱动线上串联连接，根据所述正电源(VDD)开启(on)。所述第六晶体管T6可以在所述发光元件驱动线上串联连接，当所述第二晶体管T2开启(on)时，根据所述基准电压VREF开启(on)。此时，所述第二晶体管T2可以连接于基准电压源与所述第六晶体管T6之间。另一方面，所述基准电压VREF可以施加于所述第六晶体管T6的栅极端子，具有使所述第六晶体管T6开启(on)的电压值。
本说明书一实施例的子像素驱动电路10可以还包括第七晶体管T7。所述第七晶体管T7可以连接于所述正电源(VDD)与所述第六晶体管T6之间，根据所述显示器模式选择信号VMODE开启(on)或者关闭(off)。
以第一晶体管T1、第四晶体管T4、第六晶体管T6和第七晶体管T7为P型MOSFET(P-type MOSFET)，第二晶体管T2、第三晶体管T3和第五晶体管T5为N型MOSFET(N-type MOSFET)的实施例为基准进行了描述，以便可以更具体地理解本说明书一实施例的子像素驱动电路10的工作。
以下将进一步详细描述，说明书中的子像素驱动电路10可以在两种模式(mode)下工作。第一模式为“默认画质模式”，第二模式为“高画质模式”。所述默认画质模式是相比所述高画质模式，在显示相对低画质画面时工作的模式。在所述第一模式下，所述显示器模式选择信号VMODE可以输入逻辑高电平(Logic High)信号，在所述第二模式下，所述显示器模式选择信号VMODE可以输入逻辑高电平(Logic High)和逻辑低电平(Logic Low)信号。
首先，从逻辑高电平(Logic High)输入所述显示器模式选择信号VMODE时开始描述。图2是显示器模式选择信号为逻辑高电平时的电路工作参考图。所述第一晶体管T1可以在PWM信号VPWM的逻辑高电平或者逻辑低电平时开启(on)或者关闭(off)。所述显示器模式选择信号VMODE为逻辑高电平(Logic High)，因而所述第二晶体管T2成为开启(on)状态。所述第三晶体管T3的栅极端子连接于所述正电源(VDD)，因而所述第三晶体管T3根据所述正电源(VDD)而成为开启(on)状态。所述基准电压VREF施加于所述第四晶体管T4的栅极端子，因而所述第四晶体管T4根据基准电压而成为开启(on)状态。所述第五晶体管T5的栅极端子连接于所述正电源(VDD)，因而所述第五晶体管T5根据所述正电源(VDD)而成为开启(on)状态。所述第六晶体管T6的栅极端子连接于所述第二晶体管T2，所述第二晶体管T2为开启(on)状态，因而所述基准电压VREF施加于所述第六晶体管T6的栅极端子，所述第六晶体管T6成为开启(on)状态。由于所述显示器模式选择信号VMODE为逻辑高电平(Logic High)，因而所述第七晶体管T7成为关闭(off)状态。综上所述，第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6均为开启(on)状态。因此，所述第一电流驱动部11和所述第二电流驱动部12均流入驱动电流。将流入所述第一电流驱动部11的电流称为“I1”、将流入所述第二电流驱动部12的电流称为“I2”时，施加于所述发光元件(LED)的电流则为“ITotal＝I1+I2”。
然后，从逻辑高电平(Logic Low)输入所述显示器模式选择信号VMODE时开始描述。图3是显示器模式选择信号为逻辑低电平时的电路工作参考图。所述第一晶体管T1可以在PWM信号VPWM的逻辑高电平或者逻辑低电平时开启(on)或者关闭(off)。所述显示器模式选择信号VMODE为逻辑高电平(Logic Low)，因而所述第二晶体管T2成为关闭(off)状态。所述第三晶体管T3的栅极端子连接于所述正电源(VDD)，因而所述第三晶体管T3根据所述正电源(VDD)而成为开启(on)状态。由于所述基准电压VREF施加于所述第四晶体管T4的栅极端子，因而所述第四晶体管T4根据基准电压而成为开启(on)状态。所述第五晶体管T5的栅极端子连接于所述正电源(VDD)，因而所述第五晶体管T5根据所述正电源(VDD)而成为开启(on)状态。所述第六晶体管T6的栅极端子连接于所述第二晶体管T2，所述第二晶体管T2为关闭(off)状态，因而所述第六晶体管T6的栅极端子不施加所述基准电压VREF，所述第六晶体管T6成为关闭(off)状态。由于所述显示器模式选择信号VMODE为逻辑低电平(Logic Low)，因而所述第七晶体管T7成为开启(on)状态。由于所述第七晶体管T7的开启(on)状态，所述正电源(VDD)可以施加于所述第六晶体管T6的栅极端子，由此，第六晶体管T6的栅极端子电压不浮动(Floating)，可切实使所述第六晶体管T6关闭(off)。综上所述，第三晶体管T3、第四晶体管T4和第五晶体管T5为开启(on)状态，但所述第六晶体管T6为关闭(off)状态。因此，只有所述第一电流驱动部11中流入驱动电流I1，所述第二电流驱动部12中不流入驱动电流I2。施加于所述发光元件(LED)的电流成为“ITotal＝I1”。
正如前面简单所述，在所述第一模式下，所述显示器模式选择信号VMODE输入逻辑高电平(Logic High)信号。因此，在以所述第一模式工作期间，“ITotal＝I1+I2”的电流可以施加于所述发光元件(LED)。而且，在所述第二模式下，所述显示器模式选择信号VMODE可以输入逻辑高电平(Logic High)和逻辑低电平(Logic Low)信号。因此，在以所述第二模式工作期间，“ITotal＝I1+I2”和“ITotal＝I1”的电流可以施加于所述发光元件(LED)。如果构成所述第一电流驱动部11和所述第二电流驱动部12的晶体管的物理特性相同，则所述第一电流驱动部11和所述第二电流驱动部12可以施加相同的基准电压VREF，因而“I1＝I2”。因此，所述第一模式是电流量在既定时间期间不变而流入相同的“ITotal＝2I1”电流的模式。而且，所述第二模式在既定时间期间流入相同的“ITotal＝2I1”后，再次在既定时间期间流入“ITotal＝I1”电流，即，是电流量变化的模式。可以利用所述第一模式的特征和第二模式的特征，提供以两种画质模式(低画质/高画质)工作的显示器的基本原理。
另一方面，本说明书中的子像素驱动电路10可以成为子像素电路的一个构成要素。
图4是简要示出本说明书的子像素电路的构成的框图。
参照图4，本说明书中的子像素电路40可以包括子像素驱动电路10、发光元件(LED)、像素存储器20和PWM控制部30。
所述子像素驱动电路10在前面已参照图1至图3进行了描述，因此不再赘述。
所述发光元件(LED)可以为发光二极管(LED)。所述发光二极管可以为红色(R)、绿色(G)、蓝色(B)或者白色(W)，可以具有此外的多种颜色。另外，所述发光二极管(LED)可以为微型LED(通常宽度为1～100μm的LED)或者OLED。所述发光元件的种类不构成对本说明书中的子像素电路40的限制。
所述像素存储器20可以存储与所述发光元件(LED)驱动相关的数据。所述PWM控制部30可以处理用于所述发光元件(LED)亮度控制的信号。本说明书中的子像素电路40作为在像素内部具有存储器的MIP(Memory-In-Pixel)像素，是用于在1帧期间按照由像素存储器中存储的数据确定的亮度使发光元件发光的有源驱动方式(Active Matrix)的显示面板的子像素。此时，子像素的亮度受根据PWM信号控制，PWM控制算法是本行业技术人员公知技术，因此不再赘述。
根据本说明书一实施例，所述像素存储器20可以包括用于存储与所述发光元件(LED)驱动相关的5位数据的5个静态随机存取存储(Static Random-Access Memory，SRAM)单元。显示器的色深(color depth)会因像素存储器的位数而异。通常广泛使用的256色显示器的像素存储器为8位。为了高分辨率也使用16位存储器，为了8位中发生的伽马校正也可以使用10位存储器。在本说明书中，相比使用10位存储器的显示面板，以存储器使用一半位数，即5位存储器的显示面板为例进行描述。尽管存储器的大小为一半，但如何才能实现与使用10位存储器的显示面板相同的画质，以及如何才能实现最小化耗电，将对此进行描述。
图5是简要示出本说明书一实施例的显示装置的构成的框图。
参照图5，本说明书中的显示装置100可以包括显示面板110、扫描驱动电路120、数据驱动电路130、灰度时钟信号输出电路140和时序控制电路150。
所述显示面板110可以包括本说明书中的多个子像素电路40。3个或者4个子像素电路40可以聚集而构成一个像素(pixel，PX)。所述多个像素(PX)可由m×n(m、n为自然数)个排列成矩阵(matrix)形态。不过，所述多个像素排列的图案可以根据实施例而排列成多种图案，如Z字形等。
显示面板110可以以LCD(liquid crystal display)、LED(light emittingdiode)显示器、OLED(organic LED)显示器、AMOLED(active-matrix OLED)显示器、ECD(Electrochromic Display)、DMD(Digital Mirror Device)、AMD(Actuated MirrorDevice)、GLV(Grating Light Valve)、PDP(Plasma Display Panel)、ELD(ElectroLuminescent Display)、VFD(Vacuum Fluorescent Display)中的一种实现，可以以此外其他种类的平板显示器或者柔性显示器实现。在本说明书中，作为一例，将描述LED显示面板。
各个像素(PX)可以包括驱动多个子像素的像素电路。所述像素电路可以根据所述扫描驱动电路120和/或数据驱动电路130输出的控制信号，驱动子像素电路40的启动或者关闭动作。所述子像素电路40可以包括至少一个薄膜晶体管，在半导体晶片上由层叠结构实现。
所述显示面板110可以包括按行(raw)方向排列的扫描线SL1～SLm和按列(column)方向排列的数据线DL1～DLn。像素(PX)可以位于所述扫描线SL1～SLm与数据线DL1～DLn的交叉点。各像素(PX)可以与任一条扫描线SLk和任一条数据线DLk连接。所述扫描线SL1～SLm可以连接于所述扫描驱动电路120，所述数据线DL1～DLn可以连接于所述数据驱动电路130。
所述扫描驱动电路120可以通过所述扫描线SL1～SLm，使与各子像素电路的像素存储器连接的多条扫描线中沿行方向排列的子像素电路依次驱动。例如，在第一扫描驱动时间期间，连接于第一扫描线SL1的像素可以驱动，在第二扫描驱动时间期间，连接于第二扫描线SL2的像素可以驱动。本说明书中的扫描驱动电路120的工作将在后面更详细描述。
所述数据驱动电路130可以通过所述数据线DL1～DLn，通过与各子像素电路的像素存储器连接的多条数据线，向各像素存储器输出与各发光元件驱动相关的信号(灰阶(gradation)相关信号)。一条数据线沿纵向与多个像素连接，但可以只向与被所述扫描驱动电路120选择的扫描线连接的像素输入灰阶相关信号。
所述灰度时钟信号输出电路140可以将经宽度调节的脉冲信号(以下简称“灰度时钟信号”)输出到各子像素电路包括的PWM控制部30以调节子像素的亮度。
所述时序控制电路150可以输出控制所述扫描驱动电路120、所述数据驱动电路130和所述灰度时钟信号输出电路140的信号。所述时序控制电路150、所述扫描驱动电路120、所述数据驱动电路130和所述灰度时钟信号输出电路140的工作算法是本行业技术人员公知的技术，因此不再赘述。不同于以往显示装置，所述时序控制电路150可以向所述多个子像素电路40包括的第二晶体管T2输出显示器模式选择信号(VMODE)。
根据本说明书一实施例，所述显示器模式选择信号(VMODE)可以是作为默认画质模式的第一模式信号和作为高画质模式的第二模式信号。在本说明书中，所谓“高画质模式”，是指色深(color depth)相比所述默认画质模式更深的画质。
图6是第一模式和第二模式下发光元件发光时间的参考图。
图6的(a)是第一模式(默认画质模式)下发光元件工作时间(On time)的时序图，图6的(b)是第二模式(高画质模式)下发光元件工作时间(On time)的时序图。
第一模式和第二模式可以具有相同的帧区间。此时，所述第二模式可以由1帧包括的2个子帧SF构成。所述2个子帧SF分别称为“第一子帧SF1”和“第二子帧SF2”。
本说明书中的所述时序控制电路150可以在作为默认画质模式的第一模式时，输出所述显示器模式选择信号(VMODE)以便在1帧区间内使所述第二晶体管T2开启(on)。而且，本说明书中的所述时序控制电路150可以在作为高画质模式的第二模式时，输出所述显示器模式选择信号(VMODE)以便在1帧包括的2个子帧中任一个子帧(例：SF1)区间内使所述第二晶体管T2开启(on)，在剩余子帧(例：SF2)区间内使所述第二晶体管T2关闭(off)。
另外，所述时序控制电路150可以在所述第一模式时，向所述灰度时钟信号输出电路140输出控制信号，以便在预设时间T期间输出所述灰度时钟信号GC1～GC5。而且，所述时序控制电路150可以在所述第二模式时，向所述灰度时钟信号输出电路140输出控制信号，以便在各子帧区间内的
Figure BDA0003839023280000141
期间输出所述灰度时钟信号GC1～GC5。作为参考，如果所述灰度时钟信号GC1～GC5全部集中，则成为所述发光元件的工作时间(On time)。
根据所述时序控制电路150的控制算法，将获知第一模式(默认画质模式)和第二模式(高画质模式)下在1帧期间流入发光元件(LED)的电荷量Q。首先，在第一模式下，所述第二晶体管T2开启(on)，因而流入发光元件(LED)的电流为“2I1”。而且，在第一模式下，所述发光元件(LED)的工作时间(On time)为“T”。因此，在第一模式下，在1帧期间流入发光元件(LED)的电荷量Q为“2I1×T”。相反，在第二模式下，在第一子帧区间内，所述发光元件(LED)的工作时间(On time)为
Figure BDA0003839023280000142
Figure BDA0003839023280000143
此时，流入发光元件(LED)的电流为“2I1”。在第二模式下，在第二子帧区间内，所述发光元件(LED)的工作时间(On time)为
Figure BDA0003839023280000144
此时，流入发光元件(LED)的电流为“I1”。因此，在第二模式下，在1帧期间流入发光元件(LED)的电荷量Q为
Figure BDA0003839023280000145
Figure BDA0003839023280000146
即，在第一模式和第二模式下，在1帧期间流入发光元件(LED)的电荷量Q相同。不过，在第二模式，即，在高画质模式下，可以通过2个子帧SF表现更多样的亮度，可以输出色深更深的图像。换句话说，利用相同的像素存储器20也可以全部表现低画质和高画质图像。
为此，所述时序控制电路150可以在所述第一模式时，输出控制信号以使所述灰度时钟信号输出电路140输出为
Figure BDA0003839023280000151
(k为像素存储器存储位数)的灰度时钟信号GC1～GC5。而且，所述时序控制电路150可以在所述第二模式时，输出控制信号以使所述灰度时钟信号输出电路140输出为
Figure BDA0003839023280000152
(k为像素存储器存储位数)的灰度时钟信号GC1～GC5。
另外，所述时序控制电路150可以在所述第一模式时，输出控制信号以使所述数据驱动电路130向各像素存储器20输出一次与各发光元件驱动相关的信号。而且，所述时序控制电路150可以在所述第二模式时，输出控制信号以使所述数据驱动电路130对应用于各子帧区间，向各像素存储器20输出两次与各发光元件驱动相关的信号。
本说明书中的显示装置100不仅可以利用相同大小的像素存储器20全部表现低画质和高画质图像，而且还具有可以降低显示面板制造费用的效果。例如，与以往制造具有10位存储器单元的像素电路相比，以具有其一半，即5位存储器单元的像素电路制造显示面板时，可以节省制造费用，这是不言而喻的。不仅是费用，显示面板的制造工艺也可以进一步简化。
另外，根据显示装置使用的环境，可以实现低功率驱动。例如，假定是大部分输出低画质图像，偶而需要输出高画质图像的环境。不需要为了输出使用量相对较少的高画质图像而过度设计存储器单元的大小，当然也可以防止不必要的耗电。因此，在显示装置供电受限的环境下，可以更高效使用。
显示装置供电受限的环境为例如便携装置等通过电池接受供电的情形。特别是如可穿戴设备，在电池的大小或者重量格外受限的环境下，本说明书中的显示装置100可以更高效。
图7是包括本说明书的显示装置100的可穿戴设备的示意图。
参照图7，可以确认示出了“智能眼镜”，一种可以像眼镜一样佩戴在人脸上的可穿戴设备。智能眼镜作为可穿戴设备，存在需被电池驱动的制约。特别是相比佩戴于手腕、腰部等的可穿戴设备，智能眼镜由于需佩戴于脸上的特征，对电池大小和重量的制约格外多。与此同时，由于需要通过显示装置以画面形式向使用者提供信息，因而需要比其他可穿戴设备更多的电力。
因此，考虑在画面上显示的信息的特征，当即使以低画质输出图像也能够为使用者提供充分信息时，以本说明书中的第一模式工作，当需要高画质时，以本说明书中的第二模式工作，从而能够高效控制耗电。
图8是以第一模式和第二模式工作的智能眼镜的示意情况图。
图8的(a)是智能眼镜提供导航信息的情况。当为导航信息时，帧与帧之间的变化量不大，即使像素显示的信息的色深相对不深，也可以充分提供信息。因此，在这种情况下，显示装置可以以第一模式工作。相反，图8的(b)是智能眼镜输出照片或者视频的情况。不同于导航，照片是需要高画质图像的情形。因此，在这种情况下，显示装置可以以第二模式工作。
再次参照图7，本说明书中的可穿戴设备200可以包括：显示装置100；第一供电电源210，所述第一供电电源210向所述显示装置100供电；及通信模块220，所述通信模块220从主装置300接收图像数据并提供给所述时序控制电路150，其中，所述主装置300传输与所述显示装置100上显示的图像相关的数据(以下简称“图像数据”)。
所述可穿戴设备200包括的显示装置100已在前面通过图6进行了描述，因而不再赘述。所述通信模块220用于与所述主装置300收发数据，可以通过无线通信来接收图像数据。虽然附图中以无线通信为例进行了示出，但并非必须限定于无线通信，也可以为有线通信。另外，在本说明书中，所谓第一供电电源210，只是用于与主装置300包括的第二供电电源330相区别的名称，可以为二次电池等多样的供电电源。因此，所述主装置300可以从第二供电电源330接受供电。
另一方面，在图7中，将主装置300示出为智能手机(smart phone)，但所述主装置300除智能手机之外，也可以是笔记本电脑(laptop computer)、数字广播终端、PDA(personal digital assistants，个人数字助理)、PMP(portable multimedia player，便携式多媒体播放器)、导航仪、触屏平板电脑(slate PC)、平板电脑(tablet PC)、超极笔记本(ultrabook)等。
另外，所述主装置300可以包括图像处理模块320。为了从显示装置输出画面，需要多种预处理操作。例如，需要De-mura、Dead pixel compensation、Gamma补正等操作，并需要将所述操作后图像存储于帧缓冲区的存储空间。另外，本说明书中的显示装置存在第一模式和第二模式，因而会需要将所输入的图像根据第一模式或者第二模式转换成图像数据的操作。为了这种操作，会需要更高性能的图像数据处理处理器，会消耗大量电力。因此，可以设计成，按照所述时序控制电路150能够直接提供给所述数据驱动电路130的程度生成图像数据之前的操作，在所述主装置300包括的图像处理模块320中处理，显示装置100只使用最小限度的电力。
另一方面，所述时序控制电路150除本说明书中描述的控制动作之外，还可以控制显示装置100的全面工作。例如，除所述图像数据RGB之外，可以从所述主装置300接收水平同步信号Hsync、竖直同步信号Vsync、时钟信号CLK和数据使能信号DE，并基于所述接收的信号控制扫描驱动电路120、数据驱动电路130和灰度时钟信号输出电路140。
所述时序控制电路150为了运行上述控制动作和多种控制逻辑，可以包括本发明所属技术领域已知的处理器、ASIC(application-specific integrated circuit，专用集成电路)、其他芯片集、逻辑电路、寄存器、通信调制解调器、数据处理装置等。另外，上述控制逻辑以软件实现时，所述时序控制电路150可以以程序模块集合实现。此时，程序模块可以存储于存储装置并由处理器运行。
为了使所述计算机读取程序并运行以程序实现的所述方法，所述计算机程序可以包括所述计算机的处理器(CPU)能够通过所述计算机装置接口读取的以C/C++、C#、JAVA、Python、机械语言等计算机语言编码的代码(Code)。这种代码可以包括用于定义运行所述方法所需功能的函数等相关功能性代码(Functional Code)，可以包括使所述计算机处理器按既定步骤运行所述功能所需的运行步骤相关控制代码。另外，这种代码还可以包括，使所述计算机处理器运行所述功能所需的额外信息或介质需从所述计算机内部或者外部存储器哪个位置(地址)引用的存储器引用相关代码。另外，所述计算机的处理器为了运行所述功能而需要与远程(Remote)的某台其他计算机或服务器等通信时，代码还可以包括需如何利用所述计算机的通信模块与远程的某台其他计算机或服务器等通信、通信时需收发何种信息或介质等通信相关代码。
所述存储的介质，不是象寄存器、高速缓存、存储器等那样可短暂瞬间存储数据的介质，而是指半永久性存储数据并可由设备读取(reading)的介质。具体地，所述存储介质例如但不限于为ROM、RAM、CD-ROM、磁带、软盘、光学数据存储装置等。即，所述程序可以存储于所述计算机可访问的多种服务器上的多种记录介质或者使用者的所述计算机上的多种记录介质。另外，所述介质可以分散于以网络连接的计算机系统，以分散方式存储计算机可读代码。
以上参照附图，描述了本说明书的实施例，本说明书所属技术领域的技术人员可以理解，本发明在不变更其技术思想或必需特征的情况下，可以以其他具体形态实施。因此，以上记述的实施例在所有方面应理解为只是示例性的，而非限制性的。
附图标记
10：子像素驱动电路
11：第一电流驱动部 12：第二电流驱动部
20：像素存储器 30：PWM控制部
40：子像素电路 100：显示装置
110：显示面板 120：扫描驱动电路
130：数据驱动电路 140：灰度时钟信号输出电路
150：时序控制电路

Claims (15)

1.一种子像素驱动电路，包括：
发光元件驱动线，所述发光元件驱动线连接发光元件与正电源之间或者发光元件与负电源之间；
第一晶体管，所述第一晶体管在所述发光元件驱动线上串联连接，根据PWM信号开启；
第一电流驱动部和第二电流驱动部，所述第一电流驱动部和第二电流驱动部在所述发光元件驱动线上串联连接，相互并联电连接；及
第二晶体管，所述第二晶体管连接于基准电压源与所述第二电流驱动部之间，根据显示器模式选择信号而开启或者关闭，其中，所述基准电压源连接成向所述第一电流驱动部和所述第二电流驱动部接入基准电压。
2.根据权利要求1所述的子像素驱动电路，其中，
所述第一电流驱动部包括：
第三晶体管，所述第三晶体管在所述发光元件驱动线上串联连接，根据所述正电源开启；及
第四晶体管，所述第四晶体管在所述发光元件驱动线上串联连接，根据基准电压开启；
所述第二电流驱动部包括：
第五晶体管，所述第五晶体管在所述发光元件驱动线上串联连接，根据所述正电源开启；及
第六晶体管，所述第六晶体管在所述发光元件驱动线上串联连接，所述第二晶体管开启时，根据所述基准电压开启。
3.根据权利要求2所述的子像素驱动电路，其特征在于，
所述第二晶体管连接于基准电压源与所述第六晶体管之间。
4.根据权利要求2所述的子像素驱动电路，其中，
还包括第七晶体管，所述第七晶体管连接于所述正电源与所述第六晶体管之间，根据所述显示器模式选择信号开启或者关闭。
5.根据权利要求4所述的子像素驱动电路，其中，
所述第一晶体管、第四晶体管、第六晶体管和第七晶体管为P型MOSFET，
所述第二晶体管、第三晶体管和第五晶体管为N型MOSFET。
6.一种子像素电路，包括：
根据权利要求1至权利要求5中任一项所述的子像素驱动电路；
发光元件；
像素存储器，所述像素存储器存储与所述发光元件驱动相关的数据；及
PWM控制部，所述PWM控制部处理用于所述发光元件亮度控制的信号。
7.根据权利要求6所述的子像素电路，其特征在于，
所述像素存储器为用于存储与所述发光元件驱动相关的5位数据的5个静态随机存取存储单元。
8.一种显示装置，包括：
显示面板，所述显示面板包括根据权利要求6所述的多个子像素电路；
扫描驱动电路，所述扫描驱动电路依次驱动与各子像素电路的像素存储器连接的多条扫描线中沿行方向排列的子像素电路；
数据驱动电路，所述数据驱动电路通过与各子像素电路的像素存储器连接的多条数据线，向各像素存储器输出与各发光元件的驱动相关的信号；
灰度时钟信号输出电路，所述灰度时钟信号输出电路将经宽度调节的脉冲信号输出到各子像素电路包括的PWM控制部以调节子像素的亮度，其中，经宽度调节的脉冲信号以下简称“灰度时钟信号”；及
时序控制电路，所述时序控制电路输出用于控制所述扫描驱动电路、所述数据驱动电路和所述灰度时钟信号输出电路的信号，向所述多个子像素电路包括的第二晶体管输出显示器模式选择信号。
9.根据权利要求8所述的显示装置，其特征在于，
所述时序控制电路在作为默认画质模式的第一模式时，输出所述显示器模式选择信号以使所述第二晶体管在1帧区间内开启，
在作为高画质模式的第二模式时，输出所述显示器模式选择信号以使所述第二晶体管在1帧包括的2个子帧中任一个子帧区间内开启，在剩余子帧区间内使所述第二晶体管关闭。
10.根据权利要求9所述的显示装置，其特征在于，
所述时序控制电路在所述第一模式时，向所述灰度时钟信号输出电路输出控制信号以便在预设时间T期间输出所述灰度时钟信号，
在所述第二模式时，向所述灰度时钟信号输出电路输出控制信号以便在各子帧区间内的
Figure FDA0003839023270000031
期间输出所述灰度时钟信号。
11.根据权利要求10所述的显示装置，其特征在于，
所述时序控制电路在所述第一模式时，输出控制信号以使所述灰度时钟信号输出电路输出为
Figure FDA0003839023270000032
的灰度时钟信号，其中，k为像素存储器存储位数，
在所述第二模式时，输出控制信号使所述灰度时钟信号输出电路输出为
Figure FDA0003839023270000033
的灰度时钟信号，其中，k为像素存储器存储位数。
12.根据权利要求10所述的显示装置，其特征在于，
所述时序控制电路在所述第一模式时，输出控制信号以使所述数据驱动电路向各像素存储器输出一次与各发光元件驱动相关的信号，
在所述第二模式时，输出控制信号以使所述数据驱动电路对应于各子帧区间，向各像素存储器输出两次与各发光元件驱动相关的信号。
13.一种可穿戴设备，包括：
根据权利要求8所述的显示装置；
第一供电电源，所述第一供电电源向所述显示装置供电；及
通信模块，所述通信模块从主装置接收图像数据并提供给所述时序控制电路，其中，所述主装置传输与所述显示装置中显示的图像相关的数据。
14.根据权利要求13所述的可穿戴设备，其特征在于，
所述通信模块通过与所述主装置无线通信而接收图像数据。
15.根据权利要求13所述的可穿戴设备，其特征在于，
所述主装置从第二供电电源接受供电。
CN202080098314.3A 2020-04-02 2020-10-22 可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置 Pending CN115244605A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200040501A KR102156270B1 (ko) 2020-04-02 2020-04-02 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
KR10-2020-0040501 2020-04-02
PCT/KR2020/014482 WO2021201361A1 (ko) 2020-04-02 2020-10-22 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN115244605A true CN115244605A (zh) 2022-10-25

Family

ID=72450489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080098314.3A Pending CN115244605A (zh) 2020-04-02 2020-10-22 可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置

Country Status (4)

Country Link
US (1) US20230154387A1 (zh)
KR (2) KR102156270B1 (zh)
CN (1) CN115244605A (zh)
WO (1) WO2021201361A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102156270B1 (ko) * 2020-04-02 2020-09-15 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
KR20230094693A (ko) * 2021-12-21 2023-06-28 주식회사 엘엑스세미콘 화소회로 및 화소구동장치
CN114446225B (zh) * 2022-02-15 2023-09-01 上海天马微电子有限公司 像素电路、显示面板以及显示装置
KR102623930B1 (ko) * 2022-07-20 2024-01-11 한양대학교 산학협력단 전류원 기반의 펄스 폭 변조 화소 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832612B1 (ko) * 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
JP5121136B2 (ja) * 2005-11-28 2013-01-16 株式会社ジャパンディスプレイウェスト 画像表示装置、電子機器、携帯機器及び画像表示方法
JP5019859B2 (ja) * 2006-12-05 2012-09-05 ソニーモバイルディスプレイ株式会社 液晶装置および電子機器
JP5316590B2 (ja) * 2011-06-07 2013-10-16 パナソニック株式会社 Ｅｌ表示装置
KR20150101505A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
WO2016009909A1 (ja) * 2014-07-15 2016-01-21 シャープ株式会社 表示装置およびその駆動方法
KR102582286B1 (ko) * 2015-12-30 2023-09-22 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 화질 보상 방법
KR102512990B1 (ko) 2016-03-29 2023-03-22 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR102523178B1 (ko) * 2018-05-17 2023-04-19 삼성전자주식회사 전자 장치 및 전자 장치의 제어 방법
KR102156270B1 (ko) * 2020-04-02 2020-09-15 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US20230154387A1 (en) 2023-05-18
WO2021201361A1 (ko) 2021-10-07
KR20210123178A (ko) 2021-10-13
KR102156270B1 (ko) 2020-09-15

Similar Documents

Publication Publication Date Title
CN115244605A (zh) 可利用同一像素存储器以低画质模式和高画质模式工作的子像素驱动电路及包括其的显示装置
TWI300204B (zh)
TWI261217B (en) Driving circuit of signal line and light emitting apparatus
US11594181B2 (en) Display driving circuit and display device including the same
CN111009218A (zh) 显示装置以及使用该显示装置驱动显示面板的方法
JP4244617B2 (ja) 電気光学装置、電気光学装置の駆動方法
US20060044233A1 (en) Frame memory driving method and display using the same
JP2003288049A (ja) 半導体装置およびその駆動方法
KR20070077068A (ko) 표시장치의 구동방법
US10235944B2 (en) Display apparatus and method of driving the same
US8810488B2 (en) Display device and method for driving the same
US20070120783A1 (en) Method of driving light-emitting device
KR20190069666A (ko) 표시 장치 및 표시 장치 구동 방법
EP3767616A1 (en) Display apparatus and method of driving display panel using the same
CN113284463A (zh) 显示设备
CN112349246A (zh) 显示装置和驱动显示装置的显示面板的方法
JP5116202B2 (ja) 表示装置の駆動方法
JP2023099294A (ja) 発光表示装置及びその駆動方法
KR102220960B1 (ko) 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
KR102665519B1 (ko) 표시 장치 및 보상 방법
US8576146B2 (en) Display device and driving method thereof
JP4128601B2 (ja) 表示装置および表示装置の駆動方法
KR20150137241A (ko) 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR20070065063A (ko) 데이터 선 구동 방법 및 이를 이용한 평판 표시 장치
CN220474319U (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination