CN115241336A - 外延片、外延片生长工艺及发光二极管 - Google Patents

外延片、外延片生长工艺及发光二极管 Download PDF

Info

Publication number
CN115241336A
CN115241336A CN202211134142.8A CN202211134142A CN115241336A CN 115241336 A CN115241336 A CN 115241336A CN 202211134142 A CN202211134142 A CN 202211134142A CN 115241336 A CN115241336 A CN 115241336A
Authority
CN
China
Prior art keywords
layer
growth
quantum well
source
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211134142.8A
Other languages
English (en)
Other versions
CN115241336B (zh
Inventor
郑文杰
程龙
高虹
曾家明
刘春杨
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202211134142.8A priority Critical patent/CN115241336B/zh
Publication of CN115241336A publication Critical patent/CN115241336A/zh
Application granted granted Critical
Publication of CN115241336B publication Critical patent/CN115241336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明具体公开一种外延片、外延片生长工艺及发光二极管,该生长工艺包括:提供衬底;在衬底上依次外延生长缓冲层、n型GaN层、位错阻挡层、发光层、电子阻挡层、p型GaN层及p型接触层;n型GaN层上形成有V形坑;位错阻挡层为多个周期的InaGa1‑aN/AbGa1‑bN超晶格结构,组分A为Mg或Zn中的任意一种或两种组合。位错阻挡层一方面可减少V形坑产生密度,以避免V形坑密度过大所带来的漏电、非辐射复合增加的,以使V形坑具有适当的密度;另一方面可减少由底层带来对发光层的极化效应,调节缓冲层及n型GaN层生长产生的应力,提高GaN外延层质量,增强发光辐射效率,提高发光效率。

Description

外延片、外延片生长工艺及发光二极管
技术领域
本发明涉及外延片技术领域,尤其涉及一种外延片、外延片生长工艺及发光二极管。
背景技术
现有的GaN基LED外延片通常包括衬底以及依次层叠在衬底上的缓冲层、n型层、多量子阱层、电子阻挡层、p型层及p型接触层,其中,主要发光来源为多量子阱层。
对于GaN基LED外延片来说,位错是影响器件性能的重要因素。为提高GaN基发光器件的光电转化效率,一种方法是采用V形坑来屏蔽位错,以此减少位错带来的性能恶化,并且V形坑是贯穿整个多量子阱层,空穴可以通过不同的应用端电流注入,注入效率能更有效的提高,有利于提高内量子效率,不同的应用端电流下,空穴注入方式不一致,大电流下绝大部分空穴是通过V形坑侧壁注入,但小电流下绝大部分是垂直注入,同时,V形坑可保证空穴注入到距离p-GaN更远的量子阱中,从而增加载流子在量子阱中的复合效率,由此可见,在多量子阱层中保留适量的V形坑有利于提高发光效率。
然而,另一方面,由于V形坑是沿着底层的线位错产生的,而位错通常是非辐射复合中心,影响内量子效率,对发光效率造成影响,且V形坑本身是一种天然的漏电通道,电子容易通过V形坑的漏电通道泄漏,当V形坑密度过大或V形坑开口过大时,这一弊端尤为严重。这使得简单在多量子阱层中保留V形坑的方法难以获得较高的发光效率。
发明内容
本发明的目的在于针对已有的技术现状,提供一种发光效率高的外延片、外延片生长工艺及发光二极管。
为达到上述目的,本发明采用如下技术方案:
作为本发明的目的之一,本发明提供一种外延片的生长工艺,包括:
提供衬底;
在所述衬底上依次外延生长缓冲层、n型GaN层、位错阻挡层、发光层、电子阻挡层、p型GaN层及p型接触层;
所述n型GaN层上形成有V形坑;
所述位错阻挡层为多个周期的InaGa1-aN/AbGa1-bN超晶格结构,组分A为Mg或Zn中的任意一种或两种组合。
在一些优选的实施例中,所述的InaGa1-aN/AbGa1-bN超晶格结构中,0.01≤a≤0.1,0.01≤b≤0.1,所述InaGa1-aN/AbGa1-bN超晶格结构的周期为5~10,且所述InaGa1-aN/AbGa1-bN超晶格结构包括周期性依次交替生长的InaGa1-aN层及AbGa1-bN层,各周期中所述InaGa1-aN层的生长厚度为1~3nm,所述AbGa1-bN层的生长厚度为1~3nm。
在一些优选的实施例中,所述的InaGa1-aN/AbGa1-bN超晶格结构为InaGa1-aN/MgbGa1-bN超晶格结构,所述InaGa1-aN/MgbGa1-bN超晶格结构的生长温度为750~800℃,生长压力为100~200torr,Mg的掺杂浓度为1.0*1020~1.0*1021/cm3
在一些优选的实施例中,所述的InaGa1-aN/AbGa1-bN超晶格结构为InaGa1-aN/ZnbGa1-bN超晶格结构,所述InaGa1-aN/ZnbGa1-bN超晶格结构的生长温度为750℃~900℃,生长压力为600~700torr,Zn掺杂浓度为1.0*1017~5.0*1017/cm3
在一些优选的实施例中,所述发光层包括沿外延方向依次生长的第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层,所述第一阶梯多量子阱层由5~10个周期的IncGa1-cN/GaN层组成,生长厚度为3nm~5nm;所述第二阶梯多量子阱层由3~12个周期的IncGa1-cN/GaN层组成,生长厚度为2nm~5nm;所述第三阶梯多量子阱层由2~3个周期的IncGa1-cN/GaN层组成,生长厚度为2nm~3nm,0.1<c<0.5,所述第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的生长气氛为氢气或氮气。
在一些优选的实施例中,所述第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的阱垒温差为140℃~150℃,且各阶梯多量子阱层的In组分在各阶梯多量子阱层的外延生长方向上保持不变。
在一些优选的实施例中,所述第一阶梯多量子阱层及第二阶梯多量子阱层的Ga源采用TEGa,所述第三阶梯多量子阱层的Ga源采用TMGa,第三阶梯多量子阱层的TMGa通入量大于第一阶梯多量子阱层及第二阶梯多量子阱层的TEGa通入量。
在一些优选的实施例中,所述缓冲层包括沿外延生长方向依次沉积的低温GaN缓冲层及未掺杂的高温 GaN 缓冲层。
作为本发明的另一目的之一,本发明还提供一种外延片,根据上述的外延片的生长工艺制备而成。
作为本发明的另一目的之一,本发明还提供一种发光二极管,包括上述的外延片。
本发明的有益效果在于:
本发明在n型GaN层上形成有V形坑,并通过在n型GaN层与发光层之间设置由多个周期的InaGa1-aN/AbGa1-bN超晶格结构组成的位错阻挡层,组分A为Mg或Zn中的任意一种或两种组合,位错阻挡层一方面可减少V形坑产生密度,以避免V形坑密度过大所带来的漏电、非辐射复合增加的,以使V形坑具有适当的密度;另一方面可减少由底层带来对发光层的极化效应,调节缓冲层及n型GaN层生长产生的应力,提高GaN外延层质量,增强发光辐射效率,提高发光效率。
附图说明
图1 为本发明的外延片的实施例1的结构示意图。
图2为本发明的外延片的实施例2的结构示意图。
图3为实施例4及实施例5的SEM图,其中,A图为实施例4的SEM图,B图为实施例5的SEM图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
本发明提供一种外延片的生长工艺,包括:
提供衬底,其中,衬底可为Si衬底、蓝宝石、SiC衬底或SiO2衬底中的任意一种;
在衬底上依次外延生长缓冲层、n型GaN层、位错阻挡层、发光层、电子阻挡层、p型GaN层及p型接触层;
n型GaN层上形成有V形坑;
位错阻挡层为多个周期的InaGa1-aN/AbGa1-bN超晶格结构,组分A为Mg或Zn中的任意一种或两种组合。
本发明中,在发光层与带有V形坑的n型GaN层之间插入位错阻挡层,位错阻挡层由多个周期的InaGa1-aN/AbGa1-bN超晶格结构组成,其中,组分A为Mg或Zn中的任意一种或两种组合,一方面,由于A的相对原子体积较小,可以插入或填充位错造成的空白位置,从而不断的抑制线位错的延伸,进而减少后续V形坑产生密度;另一方面,由于超晶格中InaGa1-aN层的禁带宽度小于AbGa1-bN层,可以不断减少由底层带来对发光层的极化效应,从而提高发光效率,并通过InaGa1-aN/AbGa1-bN超晶格结构的多周期堆叠生长,从而有效调节缓冲层及n型GaN层生长产生的应力,进一步有效降低n型GaN层中产生的V形坑密度,缓解衬底与外延材料之间的应力,提高GaN外延层质量,进一步提高发光效率。
当组分A采用Mg时,MgbGa1-bN层可以提供更多的空穴,载流子数量增加,空穴注入效率增大,电子和空穴的辐射复合效率得到提高,进一步提高发光效率。
当组分A采用Zn时,ZnbGa1-bN层具有较大的禁带宽度,从而使得位错阻挡层的有效势垒高度得到提高,能有效束缚并阻挡了电子从量子阱内溢出,抑制电子漏电流的产生,提升电子和空穴在量子阱内的注入效率,进而增强发光辐射效率,使LED的发光效率得到提升。此外,由于Zn-C的键能更弱,可以减少C的杂质的并入,从而提高垒的质量。
本发明在n型GaN层上形成有V形坑,并通过在n型GaN层与发光层之间设置由多个周期的InaGa1-aN/AbGa1-bN超晶格结构组成的位错阻挡层,组分A为Mg或Zn中的任意一种或两种组合,位错阻挡层一方面可减少V形坑产生密度,以避免V形坑密度过大所带来的漏电、非辐射复合增加的,以使V形坑具有适当的密度;另一方面可减少由底层带来对发光层的极化效应,调节缓冲层及n型GaN层生长产生的应力,提高GaN外延层质量,增强发光辐射效率,提高发光效率。
其中,对于衬底,可先进行高温处理,示例性的,以蓝宝石衬底为例,可在1000~1150℃温度条件下,采用H2、NH3高温处理蓝宝石衬底4~15分钟,以免蓝宝石衬底表面发生氧化或表面沾污。
具体的,InaGa1-aN/AbGa1-bN超晶格结构中,0.01≤a≤0.1,示例性的,a可为0.01、0.03、0.05、0.07、0.09或0.1,但不限于此,0.01≤b≤0.1,示例性的,b可为0.01、0.02、0.03、0.05、0.08、0.09或0.1,但不限于此,InaGa1-aN/AbGa1-bN超晶格结构的周期为5~10,示例性的,周期可为5、6、7、8或9,但不限于此,周期<5时,难以有效调节缓冲层及n型GaN层生长产生的应力,周期>10时,V形坑密度过于稀疏,发光效率反而下降,且InaGa1-aN/AbGa1-bN超晶格结构包括周期性依次交替生长的InaGa1-aN层及AbGa1-bN层,各周期中InaGa1-aN层的生长厚度为1~3nm,示例性的,各周期中InaGa1-aN层的生长厚度为1nm、1.5nm、2nm、2.5nm或3nm,但不限于此,本发明的InaGa1-aN层采用相对较薄的厚度,从而使得界面上的应力可以把两侧的晶格扭在一起,有效地提高发光层的辐射复合效率;AbGa1-bN层的生长厚度为1~3nm,示例性的,各周期中AbGa1-bN层的生长厚度为1nm、1.5nm、2nm、2.5nm或3nm,但不限于此,AbGa1-bN层的生长厚度<1nm时,难以有效抑制线位错的延伸,AbGa1-bN层的生长厚度>3nm时,晶格失配增加,非辐射复合增加。
进一步的,各周期中InaGa1-aN层与AbGa1-bN层之间的生长厚度之比为1:3或3:1,更优选的,为1:1。
优选地,InaGa1-aN/AbGa1-bN超晶格结构为InaGa1-aN/MgbGa1-bN超晶格结构,InaGa1- aN/MgbGa1-bN超晶格结构的生长温度为750~800℃,示例性的,生长温度为750℃、770℃、790℃或800℃,但不限于此,生长压力为100~200torr,示例性的,生长压力为100torr、120torr、140torr、160torr、180torr或200torr,但不限于此,Mg的掺杂浓度为1.0*1020~1.0*1021/cm3,示例性的,Mg的掺杂浓度为1.0*1020/cm3、3.0*1020/cm3、5.0*1020/cm3、7.0*1020/cm3、9.0*1020/cm3或1.0*1021/cm3,但不限于此,空穴浓度随Mg掺杂浓度呈现先上升,后下降的趋势,在此掺杂浓度下,可获得较高的空穴浓度,进一步提高发光效率。
InaGa1-aN/AbGa1-bN超晶格结构为InaGa1-aN/ZnbGa1-bN超晶格结构,InaGa1-aN/ZnbGa1-bN超晶格结构的生长温度为750℃~900℃,示例性的,生长温度为750℃、765℃、785℃、795℃或900℃,但不限于此,生长压力为600~700torr,示例性的,生长压力为620torr、640torr、655torr、660torr、680torr或700torr,但不限于此,Zn掺杂浓度为1.0*1017~5.0*1017/cm3,示例性的,Zn掺杂浓度为1.0*1017/cm3、1.5*1017/cm3、2.5*1017/cm3、3.5*1017/cm3、4.5*1017/cm3或5.0*1017/cm3,但不限于此。
InaGa1-aN/ZnbGa1-bN超晶格结构的生长过程中,以NH3为N源,TEGa为Ga源,TMIn为In源,DMZn为Zn源,气氛为氢气,其中,NH3的通入量为50000sccm~55000sccm,TMGa的通入量为50sccm~70sccm,氢气的通入量为90L/min-110L/min,DMZn的通入量为1000sccm~1500sccm。
具体的,发光层包括沿外延方向依次生长的第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层,第一阶梯多量子阱层由5~10个周期的IncGa1-cN/GaN层组成,生长厚度为3nm~5nm,示例性的,第一阶梯多量子阱层由6、7、8或9个周期的IncGa1-cN/GaN层组成,但不限于此,其生长厚度为3nm、3.5nm、4nm、4.5nm或5nm,但不限于此;第二阶梯多量子阱层由3~12个周期的IncGa1-cN/GaN层组成,生长厚度为2nm~5nm,示例性的,第二阶梯多量子阱层由3、6、7、8、10或11个周期的IncGa1-cN/GaN层组成,但不限于此,其生长厚度为2.5nm、3nm、4nm、4.5nm或5nm,但不限于此;第三阶梯多量子阱层由2~3个周期的IncGa1- cN/GaN层组成,生长厚度为2nm~3nm,示例性的,第三阶梯多量子阱层由2或3个周期的IncGa1-cN/GaN层组成,但不限于此,其生长厚度为2.5nm、3nm、4nm、4.5nm或5nm,但不限于此;0.1<c<0.5,第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的生长气氛为氢气或氮气。
本发明的InaGa1-aN/AbGa1-bN超晶格结构中,InaGa1-aN层的禁带宽度小于AbGa1-bN层,可以更容易的提高量子阱中In的摄入,提高In的利用效率,发光层中的第一阶梯多量子阱层由5~10个周期的IncGa1-cN/GaN层组成,可以进一步缓解底层所带来的应力,从而减少后续第二阶梯多量子阱层的极化效应,由3~12个周期的IncGa1-cN/GaN层组成的第二阶梯多量子阱层在发光层中起主要复合发光作用,由2~3个周期的IncGa1-cN/GaN层组成的第三阶梯多量子阱层主要作用在于阻挡一部分电子溢流,从而减少droop效应。
经位错阻挡层调节后的V形坑贯穿整个量子阱,空穴注入主要集中靠近n型GaN的量子阱中,逐级递减,第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的生长气氛为氢气或氮气,其中,氢气的导热性大于氮气,有利于V形坑侧壁表面吸附分子质量运输,使V形坑侧壁生长速率大于发光层平面的生长速率,从而有利于V形坑开口的减小,氮气对侧壁表面吸附性远大于氢气,从而有利于V形坑开口的扩大,通过控制调节各阶梯多量子阱层的生长气氛,从而将V形坑的开口大小调节至适当大小,继而达到提高发光效率的目的。
第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的阱垒温差为140℃~150℃,且各阶梯多量子阱层的In组分在各阶梯多量子阱层的外延生长方向上保持不变。
本发明采用变温生长方式,在低温生长阱层,减少阱层中组分In的损失,利用高温生长垒层,在较高温度下,Ga原子迁移速率较快,可填充阱层生长时流向的缺陷,由此保证材料的晶体质量,阱垒温差为140℃~150℃时,阱垒的生长界面陡峭,量子阱对电子空穴的限制增强,分布更均匀,缺陷密度下降,有效辐射复合效率增强;相较于In组分在各阶梯多量子阱层的外延生长方向上采用递增或递减的方案,本发明各阶梯多量子阱层的In组分在各阶梯多量子阱层的外延生长方向上保持不变,In组分的平均含量更高,载流子局域效应更强。
进一步的,第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的阱层采用梯形形状结构。
第一阶梯多量子阱层、第二阶梯多量子阱层的Ga源采用TEGa,第三阶梯多量子阱层的Ga源采用TMGa,第三阶梯多量子阱层的TMGa通入量大于第一阶梯多量子阱层及第二阶梯多量子阱层的TEGa通入量。
利用反应效率较高的TMGa替代TEGa,并增加通入量,提高第三阶梯多量子阱层的生长速率,降低极化效应,以使电子和空穴能够尽可能多的有效辐射复合发光。
缓冲层包括沿外延生长方向依次沉积的低温GaN缓冲层及未掺杂的高温 GaN 缓冲层。
其中,低温GaN缓冲层的生长温度为450℃~650℃,生长压力为 400~760Torr ,V /III摩尔比为 500~3200 ,生长厚度为 15~35nm ,示例性的,生长温度为460℃、500℃、540℃、580℃或620℃,但不限于此,生长压力为430Torr、510Torr、620Torr、680Torr或730Torr,但不限于此,生长厚度为16nm、20nm、24nm、28nm或32nm,但不限于此。
未掺杂的高温 GaN 缓冲层的生长温度为950~1200℃,生长压力为100~600Torr,生长厚度为0.8~4nm,V / III摩尔比为 300~3300,示例性的,生长温度为970℃、980℃、1010℃、1100℃或1160℃,但不限于此,生长压力为130Torr、160Torr、210Torr、320Torr、420Torr、510Torr或580Torr,但不限于此,生长厚度为0.85nm、1.60nm、2.50nm、3.2nm或3.8nm但不限于此。
其中,n型GaN层的生长温度为1000~1100℃,生长压力为100~200torr,V/III摩尔比为1000~1300,生长厚度为2~4μm,Si掺杂浓度1.0*1018~1.0*1019cm-3,示例性的,生长温度为1020℃、1040℃或1080℃,但不限于此,生长压力为120Torr、140Torr、160Torr或180Torr,但不限于此,生长厚度为2.2nm、2.6nm、3.2nm、3.6nm或3.8nm,但不限于此,Si掺杂浓度为1.0*1018cm-3、3.0*1018cm-3、5.0*1018cm-3或8.0*1018cm-3,但不限于此。
其中,电子阻挡层可为AlInGaN,生长温度为900~1000℃,生长压力为100~200torr,生长厚度为30~50 nm;示例性的,生长温度为920℃、950℃或980℃,但不限于此,生长压力为120Torr、160Torr或180Torr,但不限于此,生长厚度为32 nm、38nm、42nm、45nm或48nm,但不限于此。
其中,p型GaN层为高温P型层,其生长厚度为15~30 nm,生长温度为900~1000℃,生长压力为200~300torr,示例性的,生长厚度为18nm、22nm、25nm或28nm,但不限于此,生长温度为920℃、950℃或980℃,但不限于此,生长压力为220Torr、260Torr或280Torr。
其中,p型接触层为重掺Mg GaN层,其生长厚度为1~6nm,生长温度800~950℃,示例性的,生长厚度为1.5nm、2.2nm、4.5nm或5.8nm,生长温度为820℃、850℃或920℃,但不限于此。
本发明还提供一种外延片,根据上述的外延片的生长工艺制备而成,具体的,包括衬底以及依次层叠在衬底上的缓冲层、n型GaN层、发光层、电子阻挡层、p型GaN层及p型接触层,n型GaN层上形成有V形坑,n型GaN层与发光层之间设有位错阻挡层,位错阻挡层为InaGa1-aN/AbGa1-bN超晶格结构,组分A为Mg或Zn中的任意一种或两种组合。
本发明还提供一种发光二极管,包括上述的外延片。
下面结合附图及实施例对本发明作进一步说明:
实施例1
参见图1所示,上述外延片的生长工艺如下,包括:
S1.提供蓝宝石衬底1;
S2.在衬底1上依次外延生长低温GaN缓冲层2、未掺杂的高温 GaN 缓冲层3、n型GaN层4、位错阻挡层5、发光层6、电子阻挡层7、p型GaN层8及p型接触层9,其中,n型GaN层4上形成有V形坑;位错阻挡层5为多个周期的InaGa1-aN/MgbGa1-bN超晶格结构。
其中,S2的具体步骤如下:
S21.生长低温GaN缓冲层2:在H2气氛下,通入TMGa和NH3,将温度下降到460℃之间,压力控制在 450Torr 之间,V / III摩尔比为1000,生长20nm厚的 GaN 低温缓冲层;
S22.热退火处理:在低温 GaN 缓冲层生长结束后,对其原位进行热退火处理,具体的,将温度升高至1000℃,原位退火7min;
S23.生长未掺杂的高温 GaN 缓冲层3:退火之后,将温度调节至1100℃,生长厚度为1um的高温不掺杂 GaN 缓冲层,生长压力为200Torr,V / III摩尔比为1000;
S24.生长n型GaN层4:以NH3为N源,TEGa为Ga源,SiH4为n型掺杂剂,在生长温度为1000℃、生长压力为150torr、H2气氛下,以V/III摩尔比为1000,生长3微米厚的n型GaN层4,Si掺杂浓度1.0*1018cm-3
S25.生长位错阻挡层5:以NH3为N源,TEGa为Ga源,TMIn为In源,Cp2Mg为Mg源,在生长温度为760℃、生长压力为150torr、V/III摩尔比为1200、H2气氛下,生成In0.04Ga0.96N/Mg0.05Ga0.95N,生长厚度为2nm,掺杂浓度为1.0*1020/cm3
S26.生长发光层6:
以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气,生长由18个周期的In0.1Ga0.9N/GaN组成的量子阱层,生长厚度为12nm,生长温度为 750°C,垒层的生长温度为900°C。
S27.在发光层6上沉积电子阻挡层7:本实施例中,电子阻挡层7为AlInGaN,以NH3为N源,TEGa为Ga源,TMAl为Al源,TMIn为In源,在生长温度为950℃,生长压力为150torr的条件下,生长AlInGaN,其中,生长厚度为50 nm;
S28.在电子阻挡层7上沉积p型GaN层8:以NH3为N源,TEGa为Ga源,生长厚度为20nm,生长温度980℃;
S29.在p型GaN层8上沉积p型接触层9:以NH3为N源,TEGa为Ga源,p型掺入剂为Cp2Mg,生长厚度为2nm,生长温度820℃。
实施例2
参见图2所示,本发明提供一种外延片的生长工艺,包括:
S1.提供蓝宝石衬底1;
S2.在衬底1上依次外延生长低温GaN缓冲层2、未掺杂的高温 GaN 缓冲层3、n型GaN层4、位错阻挡层5、发光层6、电子阻挡层7、p型GaN层8及p型接触层9,其中,n型GaN层4上形成有V形坑;位错阻挡层5为多个周期的InaGa1-aN/MgbGa1-bN超晶格结构。
其中,S2的具体步骤如下:
S21.生长低温GaN缓冲层2:在H2气氛下,通入TMGa和NH3,将温度下降到460℃之间,压力控制在 450Torr 之间,V / III摩尔比为1000,生长20nm厚的GaN 低温缓冲层;
S22.热退火处理:在低温 GaN 缓冲层生长结束后,对其原位进行热退火处理,具体的,将温度升高至1000℃,原位退火7min;
S23.生长未掺杂的高温 GaN 缓冲层3:退火之后,将温度调节至1100℃,生长厚度为1um的高温不掺杂 GaN 缓冲层,生长压力为200Torr,V / III摩尔比为1000;
S24.生长n型GaN层4:以NH3为N源,TEGa为Ga源,SiH4为n型掺杂剂,在生长温度为1000℃、生长压力为150torr、H2气氛下,以V/III摩尔比为1000,生长3微米厚的n型GaN层4,Si掺杂浓度1.0*1018cm-3
S25.生长位错阻挡层5:以NH3为N源,TEGa为Ga源,TMIn为In源,Cp2Mg为Mg源,在生长温度为760℃、生长压力为150torr、V/III摩尔比为1200、H2气氛下,生成In0.02Ga0.98N/Mg0.02Ga0.98N,生长厚度为2nm,掺杂浓度为1.0*1020/cm3
S26.生长发光层6:
以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气,生长由6个周期的In0.1Ga0.9N/GaN组成的第一阶梯量子阱层61,生长厚度为4nm;随后以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气,生长由10个周期的In0.1Ga0.9N/GaN组成的第二阶梯量子阱层62,生长厚度为5nm;再以NH3为N源,TMGa为Ga源,TMIn为In源,气氛为氢气,生长由2个周期的In0.1Ga0.9N/GaN组成的第三阶梯量子阱层63,生长厚度为3nm,生长过程中,所有阱层的生长温度为750°C,所有垒层的生长温度为 900°C;
S27.在发光层6上沉积电子阻挡层7:本实施例中,电子阻挡层7为AlInGaN,以NH3为N源,TEGa为Ga源,TMAl为Al源,TMIn为In源,在生长温度为950℃,生长压力为150torr的条件下,生长AlInGaN,其中,生长厚度为50 nm;
S28.在电子阻挡层7上沉积p型GaN层8:以NH3为N源,TEGa为Ga源,生长厚度为20nm,生长温度980℃;
S29.在p型GaN层8上沉积p型接触层9:以NH3为N源,TEGa为Ga源,p型掺入剂为Cp2Mg,生长厚度为2nm,生长温度820℃。
实施例3
参见图2所示,本发明提供一种外延片的生长工艺,包括:
S1.提供蓝宝石衬底1;
S2.在衬底1上依次外延生长低温GaN缓冲层2、未掺杂的高温 GaN 缓冲层3、n型GaN层4、位错阻挡层5、发光层6、电子阻挡层7、p型GaN层8及p型接触层9,其中,n型GaN层4上形成有V形坑;位错阻挡层5为多个周期的InaGa1-aN/MgbGa1-bN超晶格结构。
其中,S2的具体步骤如下:
S21.生长低温GaN缓冲层2:在H2气氛下,通入TMGa和NH3,将温度下降到460℃之间,压力控制在 450Torr 之间,V / III摩尔比为1000,生长20nm厚的 GaN 低温缓冲层;
S22.热退火处理:在低温 GaN 缓冲层生长结束后,对其原位进行热退火处理,具体的,将温度升高至1000℃,原位退火7min;
S23.生长未掺杂的高温 GaN 缓冲层3:退火之后,将温度调节至1100℃,生长厚度为1um的高温不掺杂 GaN 缓冲层,生长压力为200Torr,V / III摩尔比为1000;
S24.生长n型GaN层4:以NH3为N源,TEGa为Ga源,SiH4为n型掺杂剂,在生长温度为1000℃、生长压力为150torr、H2气氛下,以V/III摩尔比为1000,生长3微米厚的n型GaN层4,Si掺杂浓度1.0*1018cm-3
S25.生长位错阻挡层5:以NH3为N源,TEGa为Ga源,TMIn为In源,Cp2Mg为Mg源,在生长温度为790℃、生长压力为180torr、V/III摩尔比为1200、H2气氛下,生成In0.02Ga0.98N/Mg0.02Ga0.98N,生长厚度为3nm,掺杂浓度为1.0*1020/cm3
S26.生长发光层6:
以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气,生长由6个周期的In0.1Ga0.9N/GaN组成的第一阶梯量子阱层61,生长厚度为4nm;随后以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气,生长由10个周期的In0.1Ga0.9N/GaN组成的第二阶梯量子阱层62,生长厚度为5nm;再以NH3为N源,TMGa为Ga源,TMIn为In源,气氛为氢气,生长由2个周期的In0.1Ga0.9N/GaN组成的第三阶梯量子阱层63,生长厚度为3nm,生长过程中,所有阱层的生长温度为750°C,所有垒层的生长温度为 900°C;
S27.在发光层6上沉积电子阻挡层7:本实施例中,电子阻挡层7为AlInGaN,以NH3为N源,TEGa为Ga源,TMAl为Al源,TMIn为In源,在生长温度为950℃,生长压力为150torr的条件下,生长AlInGaN,其中,生长厚度为50 nm;
S28.在电子阻挡层7上沉积p型GaN层8:以NH3为N源,TEGa为Ga源,生长厚度为20nm,生长温度980℃;
S29.在p型GaN层8上沉积p型接触层9:以NH3为N源,TEGa为Ga源,p型掺入剂为Cp2Mg,生长厚度为2nm,生长温度820℃。
实施例4
本发明提供一种外延片的生长工艺,包括:
S1.提供蓝宝石衬底1;
S2.在衬底1上依次外延生长低温GaN缓冲层2、未掺杂的高温 GaN 缓冲层3、n型GaN层4、位错阻挡层5、发光层6、电子阻挡层7、p型GaN层8及p型接触层9,其中,n型GaN层4上形成有V形坑;位错阻挡层5为多个周期的InaGa1-aN/ZnbGa1-bN超晶格结构。
其中,S2的具体步骤如下:
S21.生长低温GaN缓冲层2:在H2气氛下,通入TMGa和NH3,将温度下降到460℃之间,压力控制在 450Torr 之间,V / III摩尔比为1000,生长20nm厚的 GaN 低温缓冲层;
S22.热退火处理:在低温 GaN 缓冲层生长结束后,对其原位进行热退火处理,具体的,将温度升高至1000℃,原位退火7min;
S23.生长未掺杂的高温 GaN 缓冲层3:退火之后,将温度调节至1100℃,生长厚度为1um的高温不掺杂 GaN 缓冲层,生长压力为200Torr,V / III摩尔比为1000;
S24.生长n型GaN层4:以NH3为N源,TEGa为Ga源,SiH4为n型掺杂剂,在生长温度为1000℃、生长压力为150torr、H2气氛下,以V/III摩尔比为1000,生长3微米厚的n型GaN层4,Si掺杂浓度1.0*1018cm-3
S25.生长位错阻挡层5:以NH3为N源,TEGa为Ga源,TMIn为In源,DMZn为Zn源,在生长温度为800℃、生长压力为650torr、V/III摩尔比为1300、H2气氛下,生成In0.02Ga0.98N/Zn0.02Ga0.98N,生长厚度为2nm,Zn掺杂浓度为1.0*1017/cm3
S26.生长发光层6:
以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气,生长由6个周期的In0.1Ga0.9N/GaN组成的第一阶梯量子阱层61,生长厚度为4nm;随后以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气,生长由10个周期的In0.1Ga0.9N/GaN组成的第二阶梯量子阱层62,生长厚度为5nm;再以NH3为N源,TMGa为Ga源,TMIn为In源,气氛为氢气,生长由2个周期的In0.1Ga0.9N/GaN组成的第三阶梯量子阱层63,生长厚度为3nm,生长过程中,所有阱层的生长温度为750°C,所有垒层的生长温度为 900°C;
S27.在发光层6上沉积电子阻挡层7:本实施例中,电子阻挡层7为AlInGaN,以NH3为N源,TEGa为Ga源,TMAl为Al源,TMIn为In源,在生长温度为950℃,生长压力为150torr的条件下,生长AlInGaN,其中,生长厚度为50 nm;
S28.在电子阻挡层7上沉积p型GaN层8:以NH3为N源,TEGa为Ga源,生长厚度为20nm,生长温度980℃;
S29.在p型GaN层8上沉积p型接触层9:以NH3为N源,TEGa为Ga源,p型掺入剂为Cp2Mg,生长厚度为2nm,生长温度820℃。
实施例5
本发明提供一种外延片的生长工艺,包括:
S1.提供蓝宝石衬底1;
S2.在衬底1上依次外延生长低温GaN缓冲层2、未掺杂的高温 GaN 缓冲层3、n型GaN层4、位错阻挡层5、发光层6、电子阻挡层7、p型GaN层8及p型接触层9,其中,n型GaN层4上形成有V形坑;位错阻挡层5为多个周期的InaGa1-aN/ZnbGa1-bN超晶格结构。
其中,S2的具体步骤如下:
S21.生长低温GaN缓冲层2:在H2气氛下,通入TMGa和NH3,将温度下降到460℃之间,压力控制在 450Torr 之间,V / III摩尔比为1000,生长20nm厚的 GaN 低温缓冲层;
S22.热退火处理:在低温 GaN 缓冲层生长结束后,对其原位进行热退火处理,具体的,将温度升高至1000℃,原位退火7min;
S23.生长未掺杂的高温 GaN 缓冲层3:退火之后,将温度调节至1100℃,生长厚度为1um的高温不掺杂 GaN 缓冲层,生长压力为200Torr,V / III摩尔比为1000;
S24.生长n型GaN层4:以NH3为N源,TEGa为Ga源,SiH4为n型掺杂剂,在生长温度为1000℃、生长压力为150torr、H2气氛下,以V/III摩尔比为1000,生长3微米厚的n型GaN层4,Si掺杂浓度1.0*1018cm-3
S25.生长位错阻挡层5:以NH3为N源,TEGa为Ga源,TMIn为In源,DMZn为Zn源,在生长温度为800℃、生长压力为650torr、V/III摩尔比为1300、H2气氛下,生成In0.02Ga0.98N/Zn0.02Ga0.98N,生长厚度为2nm,Zn掺杂浓度为1.0*1017/cm3
S26.生长发光层6:
以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氮气,生长由6个周期的In0.1Ga0.9N/GaN组成的第一阶梯量子阱层61,生长厚度为4nm;随后以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氮气,生长由10个周期的In0.1Ga0.9N/GaN组成的第二阶梯量子阱层62,生长厚度为5nm;再以NH3为N源,TMGa为Ga源,TMIn为In源,气氛为氮气,生长由2个周期的In0.1Ga0.9N/GaN组成的第三阶梯量子阱层63,生长厚度为3nm,生长过程中,所有阱层的生长温度为750°C,所有垒层的生长温度为 900°C;
S27.在发光层6上沉积电子阻挡层7:本实施例中,电子阻挡层7为AlInGaN,以NH3为N源,TEGa为Ga源,TMAl为Al源,TMIn为In源,在生长温度为950℃,生长压力为150torr的条件下,生长AlInGaN,其中,生长厚度为50 nm;
S28.在电子阻挡层7上沉积p型GaN层8:以NH3为N源,TEGa为Ga源,生长厚度为20nm,生长温度980℃;
S29.在p型GaN层8上沉积p型接触层9:以NH3为N源,TEGa为Ga源,p型掺入剂为Cp2Mg,生长厚度为2nm,生长温度820℃。
实施例6
本发明提供一种外延片的生长工艺,包括:
S1.提供蓝宝石衬底1;
S2.在衬底1上依次外延生长低温GaN缓冲层2、未掺杂的高温 GaN 缓冲层3、n型GaN层4、位错阻挡层5、发光层6、电子阻挡层7、p型GaN层8及p型接触层9,其中,n型GaN层4上形成有V形坑;位错阻挡层5为多个周期的InaGa1-aN/ZnbGa1-bN超晶格结构。
其中,S2的具体步骤如下:
S21.生长低温GaN缓冲层2:在H2气氛下,通入TMGa和NH3,将温度下降到460℃之间,压力控制在 450Torr 之间,V / III摩尔比为1000,生长20nm厚的 GaN 低温缓冲层;
S22.热退火处理:在低温 GaN 缓冲层生长结束后,对其原位进行热退火处理,具体的,将温度升高至1000℃,原位退火7min;
S23.生长未掺杂的高温 GaN 缓冲层3:退火之后,将温度调节至1100℃,生长厚度为1um的高温不掺杂 GaN 缓冲层,生长压力为200Torr,V / III摩尔比为1000;
S24.生长n型GaN层4:以NH3为N源,TEGa为Ga源,SiH4为n型掺杂剂,在生长温度为1000℃、生长压力为150torr、H2气氛下,以V/III摩尔比为1000,生长3微米厚的n型GaN层4,Si掺杂浓度1.0*1018cm-3
S25.生长位错阻挡层5:以NH3为N源,TEGa为Ga源,TMIn为In源,DMZn为Zn源,在生长温度为880℃、生长压力为690torr、V/III摩尔比为1300、H2气氛下,生成In0.02Ga0.98N/Zn0.02Ga0.98N,生长厚度为2nm,Zn掺杂浓度为1.0*1017/cm3
S26.生长发光层6:
以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氮气,生长由6个周期的In0.1Ga0.9N/GaN组成的第一阶梯量子阱层61,生长厚度为4nm;随后以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氮气,生长由10个周期的In0.1Ga0.9N/GaN组成的第二阶梯量子阱层62,生长厚度为5nm;再以NH3为N源,TMGa为Ga源,TMIn为In源,气氛为氮气,生长由2个周期的In0.1Ga0.9N/GaN组成的第三阶梯量子阱层63,生长厚度为3nm,生长过程中,所有阱层的生长温度为750°C,所有垒层的生长温度为 900°C;
S27.在发光层6上沉积电子阻挡层7:本实施例中,电子阻挡层7为AlInGaN,以NH3为N源,TEGa为Ga源,TMAl为Al源,TMIn为In源,在生长温度为950℃,生长压力为150torr的条件下,生长AlInGaN,其中,生长厚度为50 nm;
S28.在电子阻挡层7上沉积p型GaN层8:以NH3为N源,TEGa为Ga源,生长厚度为20nm,生长温度980℃;
S29.在p型GaN层8上沉积p型接触层9:以NH3为N源,TEGa为Ga源,p型掺入剂为Cp2Mg,生长厚度为2nm,生长温度820℃。
对比例1
本对比例与实施例4的不同之处在于,外延片不设置位错阻挡层,即不进行步骤S25的操作。
对比例2
本对比例与实施例4的不同之处在于,外延片设置位错阻挡层,即进行步骤S25的操作,但步骤S26生长发光层的生长过程为:
以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气与氮气的混合气体,生长由6个周期的In0.1Ga0.9N/GaN组成的第一阶梯量子阱层,生长厚度为4nm;随后以NH3为N源,TEGa为Ga源,TMIn为In源,气氛为氢气与氮气的混合气体,生长由10个周期的In0.1Ga0.9N/GaN组成的第二阶梯量子阱层,生长厚度为5nm;再以NH3为N源,TMGa为Ga源,TMIn为In源,气氛为氢气与氮气的混合气体,生长由2个周期的In0.1Ga0.9N/GaN组成的第三阶梯量子阱层,生长厚度为3nm,生长过程中,所有阱层的生长温度为 750°C,所有垒层的生长温度为 900°C。
对比例3
本对比例与实施例1的不同之处在于,外延片不设置位错阻挡层,即不进行步骤S25的操作。
测试实施例1~实施例6及对比例1~3的V形坑密度、V形坑的开口大小及亮度测试。
Figure 214047DEST_PATH_IMAGE001
注:亮度提升值为该实验组所测得的亮度减去对比例3所测得的亮度所得的值,该值为正数时,表示该实验组相对于对比例3亮度提升,该值为负数时,表示该实验组相对于对比例3亮度降低。
由实验结果可见,相比于对比例3,对比例1的发光亮度高于对比例3,但低于本发明的实施例1,相比于对比例3,本发明的实施例1的V形坑密度有所减少,实施例1表现出更高的发光亮度,发光效率有所提高;实施例2和实施例3与实施例1相比,发光亮度有进一步提高的趋势;对比例2虽然相比于对比例3,在发光亮度有所提高,但仍低于实施例4,其原因在于气氛采用了氢气与氮气的混合气体,V形坑的开口控制不理想。
参见图3所示,明显看出,A图中所显示的实施例4的V形坑小于B图中所显示的实施例5的V形坑的开口,由此可见,气氛中氢气与氮气之间的切换可改变V形坑开口的大小,影响发光效率。
以上所述仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专利的技术人员在不脱离本发明技术方案范围内,当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明方案的范围内。

Claims (10)

1.一种外延片的生长工艺,其特征在于,包括:
提供衬底;
在所述衬底上依次外延生长缓冲层、n型GaN层、位错阻挡层、发光层、电子阻挡层、p型GaN层及p型接触层;
所述n型GaN层上形成有V形坑;
所述位错阻挡层为多个周期的InaGa1-aN/AbGa1-bN超晶格结构,组分A为Mg或Zn中的任意一种或两种组合。
2.根据权利要求1所述的外延片的生长工艺,其特征在于,所述的InaGa1-aN/AbGa1-bN超晶格结构中,0.01≤a≤0.1,0.01≤b≤0.1,所述InaGa1-aN/AbGa1-bN超晶格结构的周期为5~10,且所述InaGa1-aN/AbGa1-bN超晶格结构包括周期性依次交替生长的InaGa1-aN层及AbGa1-bN层,各周期中所述InaGa1-aN层的生长厚度为1~3nm,所述AbGa1-bN层的生长厚度为1~3nm。
3.根据权利要求2所述的外延片的生长工艺,其特征在于,所述的InaGa1-aN/AbGa1-bN超晶格结构为InaGa1-aN/MgbGa1-bN超晶格结构,所述InaGa1-aN/MgbGa1-bN超晶格结构的生长温度为750~800℃,生长压力为100~200torr,Mg的掺杂浓度为1.0*1020~1.0*1021/cm3
4.根据权利要求2所述的外延片的生长工艺,其特征在于,所述的InaGa1-aN/AbGa1-bN超晶格结构为InaGa1-aN/ZnbGa1-bN超晶格结构,所述InaGa1-aN/ZnbGa1-bN超晶格结构的生长温度为750℃~900℃,生长压力为600~700torr,Zn掺杂浓度为1.0*1017~5.0*1017/cm3
5.根据权利要求1所述的外延片的生长工艺,其特征在于,所述发光层包括沿外延方向依次生长的第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层,所述第一阶梯多量子阱层由5~10个周期的IncGa1-cN/GaN层组成,生长厚度为3nm~5nm;所述第二阶梯多量子阱层由3~12个周期的IncGa1-cN/GaN层组成,生长厚度为2nm~5nm;所述第三阶梯多量子阱层由2~3个周期的IncGa1-cN/GaN层组成,生长厚度为2nm~3nm,0.1<c<0.5,所述第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的生长气氛为氢气或氮气。
6.根据权利要求5所述的外延片的生长工艺,其特征在于,所述第一阶梯多量子阱层、第二阶梯多量子阱层及第三阶梯多量子阱层的阱垒温差为140℃~150℃,且各阶梯多量子阱层的In组分在各阶梯多量子阱层的外延生长方向上保持不变。
7.根据权利要求5所述的外延片的生长工艺,其特征在于,所述第一阶梯多量子阱层及第二阶梯多量子阱层的Ga源采用TEGa,所述第三阶梯多量子阱层的Ga源采用TMGa,第三阶梯多量子阱层的TMGa通入量大于第一阶梯多量子阱层及第二阶梯多量子阱层的TEGa通入量。
8.根据权利要求1所述的外延片的生长工艺,其特征在于,所述缓冲层包括沿外延生长方向依次沉积的低温GaN缓冲层及未掺杂的高温 GaN 缓冲层。
9.一种外延片,其特征在于,根据权利要求1至8任意一项所述的外延片的生长工艺制备而成。
10.一种发光二极管,其特征在于,包括根据权利要求9所述的外延片。
CN202211134142.8A 2022-09-19 2022-09-19 外延片、外延片生长工艺及发光二极管 Active CN115241336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211134142.8A CN115241336B (zh) 2022-09-19 2022-09-19 外延片、外延片生长工艺及发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211134142.8A CN115241336B (zh) 2022-09-19 2022-09-19 外延片、外延片生长工艺及发光二极管

Publications (2)

Publication Number Publication Date
CN115241336A true CN115241336A (zh) 2022-10-25
CN115241336B CN115241336B (zh) 2022-12-30

Family

ID=83680579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211134142.8A Active CN115241336B (zh) 2022-09-19 2022-09-19 外延片、外延片生长工艺及发光二极管

Country Status (1)

Country Link
CN (1) CN115241336B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881865A (zh) * 2023-03-03 2023-03-31 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116053378A (zh) * 2023-04-03 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116565098A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 氮化镓发光二极管外延片及其生长工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200515623A (en) * 2003-10-31 2005-05-01 Epitech Corp Ltd Light-emitting device and method for manufacturing the same
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
CN105720154A (zh) * 2014-12-05 2016-06-29 广东量晶光电科技有限公司 一种led外延片及其制造方法
CN107359225A (zh) * 2017-08-10 2017-11-17 湘能华磊光电股份有限公司 一种增强发光辐射效率的led外延生长方法
CN107507891A (zh) * 2017-08-10 2017-12-22 湘能华磊光电股份有限公司 提高内量子效率的led外延生长方法
CN109980056A (zh) * 2019-02-28 2019-07-05 华灿光电(苏州)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110459652A (zh) * 2018-05-08 2019-11-15 中国科学院宁波材料技术与工程研究所 AlGaN基紫外LED器件及其制备方法与应用
CN113013303A (zh) * 2021-02-02 2021-06-22 东莞理工学院 一种紫外发光二极管及其制备方法和应用
CN114613889A (zh) * 2022-03-24 2022-06-10 淮安澳洋顺昌光电技术有限公司 一种提升抗静电能力的GaN基LED外延结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200515623A (en) * 2003-10-31 2005-05-01 Epitech Corp Ltd Light-emitting device and method for manufacturing the same
CN105720154A (zh) * 2014-12-05 2016-06-29 广东量晶光电科技有限公司 一种led外延片及其制造方法
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
CN107359225A (zh) * 2017-08-10 2017-11-17 湘能华磊光电股份有限公司 一种增强发光辐射效率的led外延生长方法
CN107507891A (zh) * 2017-08-10 2017-12-22 湘能华磊光电股份有限公司 提高内量子效率的led外延生长方法
CN110459652A (zh) * 2018-05-08 2019-11-15 中国科学院宁波材料技术与工程研究所 AlGaN基紫外LED器件及其制备方法与应用
CN109980056A (zh) * 2019-02-28 2019-07-05 华灿光电(苏州)有限公司 氮化镓基发光二极管外延片及其制造方法
CN113013303A (zh) * 2021-02-02 2021-06-22 东莞理工学院 一种紫外发光二极管及其制备方法和应用
CN114613889A (zh) * 2022-03-24 2022-06-10 淮安澳洋顺昌光电技术有限公司 一种提升抗静电能力的GaN基LED外延结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881865A (zh) * 2023-03-03 2023-03-31 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116053378A (zh) * 2023-04-03 2023-05-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116053378B (zh) * 2023-04-03 2023-06-02 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116565098A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 氮化镓发光二极管外延片及其生长工艺
CN116565098B (zh) * 2023-07-07 2023-10-20 江西兆驰半导体有限公司 氮化镓发光二极管外延片及其生长工艺

Also Published As

Publication number Publication date
CN115241336B (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
CN109980056B (zh) 氮化镓基发光二极管外延片及其制造方法
CN115241336B (zh) 外延片、外延片生长工艺及发光二极管
CN110718612B (zh) 发光二极管外延片及其制造方法
CN108110098B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109950372B (zh) 发光二极管外延片及其制造方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116646431A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109994580B (zh) 发光二极管的外延片及其制作方法
WO2020095826A1 (ja) Iii族窒化物半導体発光素子およびその製造方法
CN112259647B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116705946A (zh) 发光二极管外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN113451462B (zh) 一种led外延结构及其制备方法与led芯片
CN114464709A (zh) 一种led外延片、外延生长方法及led芯片
CN114203871A (zh) 紫外发光二极管外延片及其制备方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
CN112331750A (zh) 紫外发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant