CN115233166B - 使用半导体处理腔室的方法及半导体基板处理装置 - Google Patents

使用半导体处理腔室的方法及半导体基板处理装置 Download PDF

Info

Publication number
CN115233166B
CN115233166B CN202210391995.3A CN202210391995A CN115233166B CN 115233166 B CN115233166 B CN 115233166B CN 202210391995 A CN202210391995 A CN 202210391995A CN 115233166 B CN115233166 B CN 115233166B
Authority
CN
China
Prior art keywords
processing chamber
resonator housing
chamber
semiconductor processing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210391995.3A
Other languages
English (en)
Other versions
CN115233166A (zh
Inventor
陈民哲
廖维贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115233166A publication Critical patent/CN115233166A/zh
Application granted granted Critical
Publication of CN115233166B publication Critical patent/CN115233166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0064—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by temperature changes
    • B08B7/0071—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by temperature changes by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge

Abstract

一种使用半导体处理腔室的方法及半导体基板处理装置，电浆处理腔室的装置包含底座；上部分附底座，且横向于底座延伸；以及一或多个第一通孔定义于底座中。此一或多个第一通孔对应于定义于电浆处理腔室中的一或多个开口，以附接装置。此装置还包含第二通孔定义于上部分中；以及计量器位于第二通孔中，计量器配置以记录电浆处理腔室的位置及电浆处理腔室的位置的移动。

Description

使用半导体处理腔室的方法及半导体基板处理装置
技术领域
本揭露的实施方式是关于使用半导体处理腔室的方法及半导体基板处理装置。
背景技术
物理气相沉积(physical vapor deposition，PVD)或溅镀为一种用于制造电子元件的制程。PVD为在真空腔室中进行的电浆制程，在真空腔室中负偏压的靶材暴露于具有相对重原子的惰性气体(例如氩(Ar))或包含此惰性气体的气体混合物的电浆。惰性气体的离子对靶材的轰击导致靶材材料的原子的喷射。喷射的原子作为沉积薄膜累积在置于基板支承基座上的基板上，基板支承基座设置于腔室内。
发明内容
在一种使用半导体处理腔室的方法中，半导体处理腔室包含共振器外壳安置于半导体处理腔室上，共振器外壳具有射频(radio frequency，RF)线圈设于共振器外壳内；RF电源连接半导体处理腔室，以对RF线圈施加RF功率；以及数个制具设于共振器外壳周围，并透过半导体处理腔室中的预先存在的孔而附接至半导体处理腔室。此方法包含使用数个制具来记录共振器外壳的第一位置；使用半导体处理腔室或对半导体处理腔室进行一个或多个操作；于操作半导体处理腔室后，记录共振器外壳的第二位置；以及基于第一位置与第二位置的差异，来决定共振器外壳的位置的移动。
在一种使用半导体处理腔室的方法中，半导体处理腔室包含共振器外壳安置于半导体处理腔室上，共振器外壳具有射频(radio frequency，RF)线圈设于共振器外壳内；RF电源连接半导体处理腔室，以对RF线圈施加RF功率；以及数个制具设于共振器外壳周围，并透过半导体处理腔室中的预先存在的孔而附接至半导体处理腔室。此方法包含：使用半导体处理腔室或对半导体处理腔室进行一或多个操作，此一或多个操作使RF电源发生移动；调整数个制具的一或多者，使得RF电源以预设裕度安置于半导体处理腔室上；以及对半导体晶圆进行半导体制造制程。
一种半导体基板处理装置，包含腔室；共振器外壳安置于腔室上，共振器外壳具有射频(radio frequency，RF)线圈设于共振器外壳内；RF电源连接腔室，以对RF线圈施加RF功率；以及数个制具，设于共振器外壳周围，并透过腔室中的预先存在的孔而附接至腔室。数个制具配置以记录共振器外壳的位置。
附图说明
下列详细的描述配合附图阅读可使本揭露获得最佳的理解。需强调的是，依照业界的标准实务，许多特征并未按比例绘示且仅用于说明。事实上，可任意增加或减少各特征的尺寸，以使讨论清楚。
图1是绘示半导体处理腔室；
图2A是绘示RF线圈的位置移动之前的半导体基板的表面的晶圆图；
图2B是绘示位置移动之后的半导体基板的表面的晶圆图；
图3A是绘示依照本揭露的实施方式的图1的腔室及用以安装于其外表面上的制具的前视图；
图3B是绘示依照本揭露的实施方式的图1的腔室及附接其上的制具的示意平面图；
图3C是绘示依照本揭露的实施方式的图1的腔室及附接其上的制具的侧视图；
图4A是绘示图3A至图3C的制具的透视图；图4B是绘示图4A的制具的前视图；图4C是绘示图4A的制具的侧视图；图4D是绘示图4A的制具的平面图；
图5A是绘示图3A至图3C的制具的透视图；图5B是绘示图5A的制具的前视图；图5C是绘示图5A的制具的侧视图；图5D是绘示图5A的制具的平面图；
图6是绘示依照本揭露的实施方式的图3A至图3C的螺钉耦合至使螺钉旋转的马达或致动器；
图7A及图7B是绘示依照本揭露的实施方式的控制器；
图8是绘示依照本揭露的实施方式的决定共振器外壳的位置变化的方法的流程图。
【符号说明】
100:腔室、预清洁腔室
102:底座
104:外壁
106:基板升降机
107:处理腔
108:基座
110:绝缘体
112:波纹管组件
114:气体入口
116:腔室盖
118:绝缘体底座
120:轴
124:射频(RF)功率供应
128:射频(RF)线圈、线圈
130:共振器外壳
131:外表面
132:射频(RF)线圈电源
135:轴环
136:电浆
138:压力控制装置
190:系统控制器、控制器
201:区域
202:晶圆图
203:区域
204:晶圆图
302:制具
302-1:制具
302-2:制具
302-3:制具
302-4:制具
305:孔
315:螺钉
401:主体
403:下部分、底座
405:上部分
411:通孔
413:通孔
417:正面
602:马达
700:计算机系统
701:计算机
702:键盘
703:鼠标
704:显示器
705:光盘只读记忆体光盘机、光盘机
706:磁盘机
711:处理器、微处理单元
712:只读记忆体
713:随机存取记忆体
714:硬盘
715:总线
721:光盘
722:磁盘
800:方法
H:高度
P:箭头
S:箭头
S810:操作
S820:操作
S830:操作
S840:操作
S850:操作
W:半导体基板、宽度
具体实施方式
应理解的是，以下揭露提供许多不同实施方式或例子，以实施所提供的标的的不同特征。以下描述组件及排列的特定例子以简化本揭露。这些当然仅为例子，而非作为限制。举例而言，元件的尺寸不限于揭露的范围或数值，而可取决于制程条件及/或装置的所需特性。另外，在描述中，形成第一特征于第二特征之上的制程可包含第一特征与第二特征以直接接触形成的实施方式，亦可包含额外特征形成于第一特征与第二特征之间，而使得第一特征和第二特征可非直接接触的实施方式。为了简单及清楚起见，可以不同的比例任意绘示各种特征。。
此外，可在此使用空间关系的用语，例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“在…之上(above)”、“高于(upper)”、以及相似用语，以简明描述如附图所绘示的一元件或特征与另一(另一些)元件或特征的关系的叙述。这些空间关系的用语，除了在图中所描绘的方向外，意欲包含元件在使用上或操作时的不同方向。设备可以其他方式定向(旋转90度或其他方向)，而在此使用的空间关系描述词也可依此解读。此外，术语“由…所制成”可意指“包含”或“由…所组成”。
本揭露的实施方式大致关于电浆处理装置，例如物理气相沉积(physical vapordeposition，PVD)装置的预清洁腔室，及用以校正预清洁腔室的RF(射频)共振器的位置的方法。更特定而言，本揭露的实施方式是针对一个或多个制具(或固定装置)，此一个或多个制具配置以记录RF共振器(线圈)的初始位置，及在共振器外壳的位置移动后将预清洗的RF线圈调整至初始位置。
在半导体集成电路的制造中，金属导线用于互连半导体基板上的元件电路中的多个组件。用于沉积金属导线图案于半导体基板上的通用制程包含沉积导电层于半导体基板之上；使用微影技术形成所期望的金属导线图案的形式的光阻罩幕或由例如氧化钛或氧化硅所制成的其他硬罩幕；对半导体基板进行干式蚀刻制程，以自罩幕未覆盖的区域去除导电层，从而以屏蔽的导线图案的形式留下金属层；以及通常使用反应性电浆去除罩幕层，从而暴露出金属导线的上表面。通常，依序沉积导电及绝缘材料的多个交替层于半导体基板上，且可通过在绝缘层中蚀刻介层窗或开口，并使用铝、钨、或其他金属填充介层窗，来建立导电层之间的电性连接，以使半导体基板之上的不同位准处的导电层彼此电性连接。可使用物理气相沉积(PVD)来沉积导电层于半导体基板上。物理气相沉积(PVD)可包含蒸发、电子束蒸发、电浆喷涂沉积、及溅镀。在溅镀中，通过沉积金属层于半导体基板的表面上，来产生半导体基板。
物理气相沉积(PVD)系统通常包含第一气闸装载腔室，其中置放含有待处理的多个半导体基板的卡闸，使用输送带或晶圆处理机器人将半导体基板自第一气闸装载腔室输送至第二真空腔室(或输送腔室)。随后，将半导体基板置放于电浆沉积腔室中的旋转台或平台上。于沉积制程后，经过运输腔室将处理过的半导体基板再次送回装载腔室，并接着返回卡闸中，以进行进一步处置或处理。
于物理气相沉积前，半导体基板在预清洁腔室中经历预清洁制程，以去除半导体基板暴露于大气时可能形成的任何化学残留物或氧化物。留在半导体基板上的任何化学残留物或氧化物都可作为介电屏蔽而阻碍PVD薄膜均匀地粘附于表面。预清洁腔室对半导体基板施加轻度非选择性的非反应性电浆蚀刻，以去除化学残留物，化学残留物包含金属氧化物或金属化合物，例如残留在形成于半导体基板表面之上的导电图案上的Cu2O、CuO、Cu(OH)2、CuCO3、及CuFx。当半导体基板暴露于大气时，此电浆蚀刻亦去除形成于导电图案的表面上的氧化物薄层，此导电图案形成于半导体基板之上的，并在金属化步骤之前暴露出新的金属表面。
在预清洁洗腔室与半导体基板处理系统的其他组件，例如物理气相沉积(PVD)腔室，之间传送半导体基板可能引起振动，振动进而引起预清洁腔室的RF线圈的位置的移动。在一些实施方式中，使用预清洁腔室的预清洁制程引起移动。预清洁腔室的维护操作亦可能引起RF线圈的位置移动。RF线圈的移动可能引起半导体基板的不均匀蚀刻，这可能引起其他半导体处理操作中的误差或缺陷。
本揭露的实施方式是针对制具(或固定装置)，制具配置以记录RF线圈的初始位置，并在移动前将RF线圈调整至其初始位置。
虽然本揭露的实施方式是参照预清洁腔室来讨论，但实施方式不限于此。在不脱离本揭露的范畴的情况下，本揭露的实施方式同样适用于其他处理腔室，例如电浆沉积腔室，其中需要校正处理腔室的任何部分的位置移动。
图1是绘示包含底座102及外壁104的半导体处理腔室，外壁104包含接收半导体基板于腔室100中的端口。为了在此讨论的目的，假设此半导体处理腔室为预清洁腔室100。引入腔室100后，将半导体基板W传送至基板升降机106，基板升降机106包含基座108、绝缘体110、绝缘体底座118、轴120、及波纹管组件112。半导体基板W位于基座108上，基座108包含由铝、钛、或其他非反应性金属所制成的RF偏压的碟状平台。基座108由绝缘体110支承及绝缘。
绝缘体110为一体式绝缘体，包含非反应性绝缘材料，例如陶瓷或石英。绝缘体110使基座108的侧面与底部绝缘，且将RF功率准直至基座108的上表面，且因此通过半导体基板W。绝缘体110由绝缘体底座118支承。轴120支承基座108、绝缘体110、及绝缘体底座118，并在释放位置与处理位置之间垂直移动半导体基板W，在释放位置处将半导体基板W自腔室100引入及移出，蚀刻制程期间半导体基板W维持在处理位置处。当腔室100处于真空时，波纹管组件112围绕轴120，并隔离轴120。在半导体基板处理期间，腔室盖116覆盖腔室100，并密封腔室100。
包含基座108、绝缘体110、绝缘体底座118、轴120、及波纹管组件112的基板支承件用作连接RF功率供应124的RF阴极。腔室100亦包含一个或多个沉积屏蔽、覆盖环、或其类似者，其外接各种腔室组件，以防止这些组件与离子化制程材料之间的不需要的反应。
为了产生处理半导体基板W所需的电浆，RF线圈128提供于腔室100中。线圈128设于共振器外壳130中，共振器外壳130设于腔室盖116(或盖子)上方。线圈128与腔室100的外壁104垂直对齐，并由RF线圈电源132供电。
在预清理处理期间，向腔室100供应RF功率。气体入口114将氩气或其他适当的气体引入腔室，以进行预清洁蚀刻。当RF线圈128将来自RF线圈电源132的功率感应耦合至腔室100中的处理气体中时，在处理腔107中产生电浆136。接着向腔室100供应RF功率，并使高电压及高电流撞击腔室中的氩电浆。向腔室100供应RF功率时，腔室盖116的下表面作为阳极，基板支承件作为阴极。带正电的氩离子被吸引至带负电的基板支承件。这些离子轰击基座108上的半导体基板W，并蚀刻其表面。为了在腔室100中建立及维持必要的环境条件，压力控制装置138连通腔室100。压力控制装置138例如为涡轮泵或能够建立接近真空条件(即mTorr范围中的腔室压力)的其他类似的泵。
在蚀刻制程期间，氧化物及其他颗粒自半导体基板释放，且可沉积于腔室100中的绝缘体110及其他组件上。这造成一个问题，因为这些颗粒可在后续制程期间移动，且可粘附至其他半导体基板的表面，而降低元件效能。因此，有必要在使用之间清洁绝缘体110并进行表面重修。然而，这些干净的清洁操作可引起共振器外壳130的位移(通常由箭头S指示)，共振器外壳130包含RF线圈128。
腔室100由系统控制器190控制，系统控制器190促进处理腔室100的控制及自动化，且通常包含中央处理单元(central processing unit，CPU)、记忆体、及支持电路(或I/O)。CPU可为用以在工业设置中控制各种系统功能、基板移动、腔室制程、及支持硬件(例如，感测器、机器人、马达等)，及监测制程(例如，基板支承温度、电源供应变化、腔室制程时间、I/O信号等)的任何形式的计算机处理器的一者。记忆体连接CPU，且可为容易可用的记忆体，例如随机存取记忆体(random access memory，RAM)、只读记忆体(read only memory，ROM)、软盘、硬盘、或本地或远端的任何其他形式的数字储存器的一或多者。软件指令及数据可以经编码且储存在记忆体内，以指示CPU。支持电路亦连接CPU，以使用常规方式来支持处理器。支持电路包含快取、电源、时钟电路、输入/输出电路系统、子系统、及其类似者。可由系统控制器190读取的程序(或计算机指令)决定将对基板进行哪些任务。程序为可由系统控制器190读取的软件，其包含执行与将在处理腔室100中进行的移动及各种制程配方任务及配方步骤的监测、执行及控制相关的任务的码。举例而言，系统控制器190包含程序码，程序码包含基板定位指令集，用以操作基板支承件；气流控制指令集，用以操作流量控制阀，来设定至处理腔室100的溅镀气体的流量；压力控制指令集，用以操作节流阀或闸阀，来维持处理腔室100中的压力的气体；温度控制指令集，用以控制基板支承件中的温度控制系统；以及制程监测指令集，用以监测处理腔室100中的制程。
为了调整RF线圈128的位置，操作员必须手动将RF线圈128调整至其初始位置。为了决定初始位置，操作者参照晶圆图，晶圆图描绘了在半导体基板的表面上的不同位置上由预清洁腔室所处理的薄膜的厚度。图2A是绘示在RF线圈的位移前的半导体基板W的表面的晶圆图202，图2B是绘示位移的后半导体基板W的表面的晶圆图204。晶圆图202及晶圆图204是以颜色梯度说明半导体基板W的表面上的薄膜厚度经预清洁操作后的差异。在一些实施方式中，通过热氧化或化学气相沉积(CVD)来形成氧化硅层于硅晶圆上，并在预清洁操作之前及之后量测氧化硅层的各个位置的厚度。举例而言，在图2A及图2B中，相较于具有相对较厚的薄膜的区域203，区域201指示较薄的剩余薄膜。接着，为了调整RF线圈至其初始位置，及进而再次获得晶圆图202，操作员手动移动包含RF线圈的共振器外壳130。然而，此手动操作为叠代制程(试错)且容易出错，因为不容易知道共振器外壳130的初始位置。除了限制共振器外壳130的移动外，亦期望记录共振器外壳130(且进而线圈128)的初始位置。
图3A是绘示依照本揭露的实施方式的腔室100与用于安装在其外表面上的四个制具302-1、制具302-2、制具302-3、及制具302-4的前视图。四个制具(亦称为固定装置)302-1、制具302-2、制具302-3、及制具302-4(统称为制具302)经设计以透过由腔室100的外壁104中的孔305而耦合至腔室100。在一些实施方式中，孔305为腔室100的外壁104中的预先存在的孔。为了在此讨论的目的，“预先存在”是指在腔室的制造期间形成，而非为了专门使用制具而形成于腔室中的腔室中的孔。箭头P说明了使用紧固件(例如，螺栓、螺钉、销)将每个制具302耦合至腔室100的方向。在图3A中，隐藏了用于制具302-3及制具302-4的孔305。在其他实施方式中，除了预先存在的孔之外，亦形成与制具一起使用的特殊孔。
每个制具302包含计量器，以记录共振器外壳130的初始、标准、或理想位置，这可在预清洁操作后提供均匀的薄膜厚度；以及记录调整(重新对准)共振器外壳130后的共振器外壳130的位置。计量器可为可记录外壳的位置的任何类型的装置。在一些实施方式中，螺钉315或螺纹螺栓或类似物用作记录外壳的位置的计量器。可将螺钉315旋入及旋出制具302，以调整螺钉315的位置，借以使螺钉315接触或与共振器外壳130分离。
图3B是绘示依照本揭露的实施方式的腔室100的示意平面图，其中腔室100包含附接至其的制具302及接触共振器外壳130的螺钉315。图3C是绘示腔室100的侧视图，其中腔室100具有附接至其的制具302。在图3C中隐藏制具302-4。如所图示，每个制具302附接至外壁104，且面向共振器外壳130的外表面131。在一些实施方式中，如所图示，制具302以规则的间隔，例如90°，彼此成角度地分离。然而，在其他实施方式中，在不脱离本揭露的范畴的情况下，制具302以所需的间隔彼此分离。在一些实施方式中，三个制具以120°的间隔设置，而在其他实施方式中，N个制具以360°/N度的间隔(N＝2、3、4、5、6、7、8、9、或10)设置。
在一些实施方式中，制具302具有与预先存在的孔305不同的结构、配置、及/或排列。举例而言，预先存在的孔的总数不同于制具302的总数。在一些实施方式中，并非所有预先存在的孔皆用于制具。
在一些实施方式中，所有制具具有相同的结构。在一些实施方式中，制具302-1及制具302-2的结构相同，但与制具302-3及制具302-4的结构不同。在一些实施方式中，制具302-1及制具302-2(对)的孔的数目不同于制具302-3及制具302-4(对)的孔的数目。在其他实施方式中，制具302-1及制具302-3的结构相同，但与制具302-2及制具302-4的结构不同。
图4A至图4D是绘示依照本揭露的实施方式的图3A至图3C的制具302-1(或制具302-2)的不同视图。图4A是绘示制具302-1的透视图。图4B是绘示制具302-1的前视图。图4C是绘示制具302-1的侧视图。图4D是绘示制具302-1的平面图。请参照图4A至图4D，并请继续参照图3A至图3C，制具302-1具有大致L形的主体401，主体401具有下部分或底座403及上部分405，上部分405附接至底座403且横向于底座403延伸。在一些实施方式中，底座403及上部405彼此成直角。然而，在其他实施方式中，底座403及上部405可以关于彼此成任何所需的角度。主体401由相对坚固的非金属材料构成。这样的材料抗冲击及一般磨损，且可在较低温度下无损地操作。因为此材料为非金属的，所以可最小化对于RF功率的干扰。可相对容易地将此材料加工成所需的形状及尺寸。在一些实施方式中，此材料可为或包含聚合物。在其他实施方式中，此材料可为或包含金属。在一些实施方式中，此材料包含一或多种高强度且坚固的材料，例如聚甲醛(POM)、聚酰胺(PA)、尼龙-6(PA6)、聚对苯二甲酸乙二酯(PET)、聚对苯二甲酸丁二酯(PBT)、及/或聚碳酸酯(PC)。在某些实施方式中，使用POM，因为其为高强度且坚固的材料，具有高刚性、低摩擦、及优异的尺寸稳定性。
如所图示，底座403包含四个通孔411(虽然可存在更多或更少)，这些通孔411对应于腔室100上将安装制具302-1的位置处的腔室100的外壁104中的孔305(图3A)的数目。底座403中的通孔411的位置及通孔411之间的间距对应于腔室100上将安装制具302-1的位置处的孔305(图3A)的位置及间距。通孔411经设定尺寸且塑形(或以其他方式配置)，以接收紧固件，例如螺钉，借以将制具302-1耦合至腔室100。在一些实施方式中，配置制具及/或紧固件，使得例如更换损坏的制具时，可以去除并重新使用紧固件。换言之，制具302-1可去除地耦合至腔室100。
制具302-1的上部分405包含通孔413，通孔413经设定尺寸并塑形(或以其他方式配置)，以接收螺钉315，可将螺钉315旋入及旋出通孔413，以便接触共振器外壳130及与共振器外壳130分离。通孔413位于上部分405朝向上部分405的上边缘的大致中央的位置中。然而，通孔413可位于上部分405中的任何所需位置处。
在一些实施方式中，底座403的正面417经塑形以匹配腔室100的外表面的曲率。因此，当底座403接触共振器外壳130时，整个正面417接触共振器外壳130的外表面131。
在一些实施方式中，制具302-1的宽度W为约78mm至约80mm，制具302-1的高度H为约200mm至约210mm。宽度W及高度H(除了通孔411的位置及置放之外)取决于腔室100上将安装制具302-1的位置处的孔305的置放。因此，在一些其他实施方式中，宽度W及高度H可以取决于孔305的置放及/或腔室100上的位置而增加(或减少)。
制具302-1的形状不限于图4A至图4C中所示的矩形形状或任何特定形状。举例而言，在一些其他实施方式中，底座403及/或上部分405可具有圆角或可具有倾斜边缘(而非直边缘，如所图示)。在不脱离本揭露的范畴的情况下，制具302-1可具有应用及设计所需的任何形状及尺寸。
图5A至图5D是绘示依照本揭露的实施方式的图3A至图3C的制具302-3(或制具302-4)的不同视图。图5A是绘示制具302-3的透视图。图5B是绘示制具302-3的前视图。图5C是绘示制具302-3的侧视图。图5D是绘示制具302-3的平面图。制具302-3(或制具302-4)在一些态样中可类似于制具302-1(或制具302-2)，因此可参照制具302-1(或制具302-2)而获得最佳的理解，其中相似数字表示相似组件并不再次详述。
如所图示，底座403包含二个通孔411(虽然可存在更多或更少)，这些通孔411对应于腔室100上将安装制具302-3的位置处的腔室100的外壁104中的孔305(图3A)的数目。底座403中的通孔411的位置及通孔411之间的间距对应于腔室100上将安装制具302-3的位置处的孔305(图3A)的位置及间距。通孔411经设定尺寸并塑形(或以其他方式配置)，以接收紧固件，例如螺钉，以将制具302-3耦合至腔室100。在一些实施方式中，配置制具及/或紧固件，使得例如更换损坏的制具时，可去除并重新使用紧固件。换言之，制具302-3可去除地耦合至腔室100。
在一些实施方式中，制具302-3的宽度W为约45mm至约50mm，制具302-3的高度H为约200mm至约210mm。制具302-3的宽度W及高度H(除了通孔411的地点及置放之外)取决于腔室100上将安装制具302-3的位置处的孔305的置放。因此，在一些其他实施方式中，宽度W及高度H可以取决于孔305的置放及/或腔室100上的位置而增加(或减少)。
制具302-1的形状不限于图5A至图5C所图的矩形形状或任何特定形状。举例而言，在一些其他实施方式中，底座403及/或上部分405可具有圆角或可具有倾斜边缘(而非直边缘，如所图示)。在不脱离本揭露的范畴的情况下，制具302-1可具有应用及设计所需的任何形状及大小。
虽然制具302-1及制具302-2是讨论为具有类似的结构，且制具302-3及制具302-4是讨论为具有类似的结构，但实施方式不限于此。在其他实施方式中，所有制具302具有相同的结构。
在具有孔305的腔室100上的适当位置处使用紧固件将制具302附接至腔室100的外壁104。安装制具302后，且共振器外壳130置放于正确的位置时，螺钉315接触共振器外壳130的外表面131。记录每个螺钉315的位置。举例而言，在每个螺钉上进行标记或量测共振器外壳130的外表面131与制具302面向共振器外壳130的表面之间的螺钉的长度，以记录共振器外壳130的初始位置。在一些实施方式中，螺钉315上的轴环135(图3C)或套管接触制具302，以记录共振器外壳130的初始位置。在一些实施方式中，制具包含螺钉上的直尺，以记录螺钉的位置。
在腔室100中所进行的预清洁操作或对共振器外壳130进行的维护操作可使共振器外壳130自其初始位置移动。举例而言，于预清洁操作或维护操作期间，共振器外壳130中的振动可使共振器外壳130自初始位置移动。共振器外壳130的振动及移动亦使螺钉315位移。因为已记录螺钉315的初始位置，所以每个螺钉315的位置决定共振器外壳130移动的方向。通过调整一或多个螺钉315的位置，将共振器外壳130调整(重新对准)至初始位置。举例而言，取决于位移，可将螺钉315旋入或旋出制具302，以将共振器外壳130调整至其初始位置。螺钉315决定是否已将共振器外壳调整至初始位置。可因此微调共振器外壳130的位置，以确保共振器外壳130的正确调整。共振器外壳130处于正确位置的情况下，可以高准确度进行预清洁制程。
在一些实施方式中，在位移后，通过分析半导体基板W的表面的晶圆图204(图2B)，来调整螺钉315。在这样的实施方式中，可选择性地记录螺钉315的初始位置。在共振器外壳130的位移前，控制器，例如控制器190(图1)，经程序化以具有半导体基板W的表面的晶圆图202(图2A)。对半导体基板W的表面进行预清洁操作后，控制器190分析晶圆图204，以决定在半导体基板W的表面上的不同位置上由预清洁腔室所处理的薄膜的厚度。
螺钉315连接马达或致动器，马达或致动器可使螺钉315旋转，以将螺钉315旋入及旋出对应的制具。基于晶圆图204，控制器190可接着控制一或多个螺钉315的马达或致动器，以校正共振器外壳130的位移，并将共振器外壳130移动至其初始位置。在其他实施方式中，控制器190通过考虑蚀刻速率、蚀刻条件、待蚀刻的材料的历史数据，来分析晶圆图。在一些实施方式中，获得厚度图与螺钉位置之间的关系并进行分析，接着控制器基于分析的数据控制螺钉的位置，以使厚度变化在预设值内。在一些实施方式中，代替螺钉，使用可由致动器(马达或压电致动器)移动的活塞或杆。
图6是绘示螺钉315耦合至马达602(或致动器)，马达602(或致动器)可使螺钉315旋转，以将螺钉315旋入及旋出对应的制具，而接触共振器外壳130或与共振器外壳130分离。每个马达602由控制器190控制。
图7A是绘示一计算机系统的示意图，此计算机系统作为控制器(例如，控制器190)运作，以分析晶圆图、控制螺钉315、操作预清洁腔室100、及进行本揭露中所提及的其他任务。可使用计算机硬件及在其上执行的计算机程序来实现前述实施方式。在图7A中，计算机系统700配备有计算机701、键盘702、鼠标703、及显示器704，计算机701包含光盘只读记忆体(例如，光盘只读记忆体或数字多功能光盘只读记忆体)光盘机705及磁盘机706。
图7B是绘示计算机系统700的内部配置的图。在图7B中，除了光盘机705及磁盘机706之外，计算机701还配备有一或多个处理器711，例如微处理单元(MPU)；只读记忆体(ROM)712，其中储存程序，例如启动程序；随机存取记忆体(RAM)713连接微处理单元711，其中暂时储存应用程序的命令，并提供暂存区；硬盘714，其中储存应用程序、系统程序、及数据；以及总线715连接微处理单元711、只读记忆体712、及类似者。应注意的是，计算机701可包含网络卡(未示出)，以提供连接至局部区域网络(LAN)。
使计算机系统700执行讨论于前述实施方式中的操作/任务的程序可储存于插入光盘机705或磁盘机706中的光盘721或磁盘722中，并传送至硬盘714。替代地，此程序可透过网络(未示出)传送至计算机701，并储存于硬盘714中。执行的时候，将程序载入随机存取记忆体713中。可从光盘721、或磁盘722、或直接从网络载入程序。
依照图8所示的流程图，本揭露的一实施方式是决定共振器外壳的位置的变化的方法800。应理解的是，可在图8中所讨论的制程之前、期间、及之后提供额外的操作，且对于方法的额外实施方式，可将以下所述的一些操作更换或除去。可互换操作/制程的顺序，至少一些操作/制程可以不同的顺序进行。可在时间上重叠或几乎同时进行至少二个或更多个操作/制程。
此方法包含提供半导体处理腔室的操作S810。半导体处理腔室包含共振器外壳安置于半导体处理腔室上，共振器外壳具有射频(RF)线圈设于共振器外壳内；RF电源连接半导体处理腔室，以对RF线圈施加RF功率；以及数个制具设于共振器外壳周围，并透过腔室中的预先存在的孔而附接至腔室。在操作S820中，使用数个制具来记录共振器外壳的第一位置。在操作S830中，操作半导体处理腔室。在操作S840中，于操作半导体处理腔室后，记录共振器外壳的第二位置。在操作S850中，基于第一位置与第二位置的差异，来决定共振器外壳的位置的移动。
本揭露的实施方式是针对记录共振器外壳的初始位置，及将外壳调整至其初始位置。因为已记录初始位置，所以可以高准确度并在相对较短的时间内将共振器外壳调整至其初始位置。正确定位的共振器外壳确保更均匀地蚀刻半导体基板，并减少制造误差。通过透过腔室中的存在的孔来附接制具，可避免与在腔室中钻新孔相关的成本。
将理解的是，并非所有优点已必然在此论述，所有实施方式或例子不需特定优点，其他实施方式或例子可以供不同的优点。
依照本揭露的一些实施方式，一种电浆处理腔室的装置包含底座；上部分附接至底座，且横向于底座延伸；一或多个第一通孔定义于底座中，此一或多个第一通孔对应于定义于电浆处理腔室中的一个或多个开口，以附接装置；第二通孔定义于上部分中；以及计量器位于第二通孔中，计量器配置以记录电浆处理腔室的位置及电浆处理腔室的位移。在一实施方式中，计量器为螺纹螺钉，第二通孔配置以接收螺纹螺钉。在一实施方式中，一或多个第一通孔的位置及置放对应于电浆处理腔室中的一个或多个开口的位置及置放。在一实施方式中，底座的表面的形状对应于电浆处理腔室的外表面的形状。在一实施方式中，底座及上部分包含聚甲醛(POM)。在一实施方式中，底座与上部分彼此垂直。
依照本揭露的一些实施方式，一种半导体基板处理装置包含腔室；共振器外壳安置于腔室上，共振器外壳具有射频(RF)线圈设于共振器外壳内；RF电源连接腔室，以对RF线圈施加RF功率；以及数个制具，设于共振器外壳周围，并透过腔室中的预先存在的孔而附接至腔室。数个制具配置以记录共振器外壳的位置。在一实施方式中，每个制具包含底座；上部分附接至底座，且自底座垂直延伸；一或多个第一通孔定义于底座中，此一或多个第一通孔对应于腔室中的预先存在的孔，以用于附接制具；第二通孔定义于上部分中；以及计量器配置以记录共振器外壳的位置。在一实施方式中，计量器是位于第二通孔中的螺纹螺钉，第二通孔配置以将螺纹螺钉旋入与旋出第二通孔。在一实施方式中，配置每个制具及螺纹螺钉，使得螺钉移动至第二通孔中时，螺纹螺钉与共振器外壳之间的距离减少，而螺纹螺钉移出第二通孔时，螺纹螺钉与共振器外壳之间的距离增加。在一实施方式中，一或多个第一通孔的位置及置放对应于腔室中的预先存在的孔的位置及置放。在一实施方式中，底座的接触共振器外壳的表面的形状对应于共振器外壳的外表面的形状。在一实施方式中，数个制具包含聚甲醛(POM)。
依照本揭露的一些实施方式，一种方法包含提供半导体处理腔室。半导体处理腔室包含共振器外壳安置于半导体处理腔室上，共振器外壳具有射频(RF)线圈设于共振器外壳内；RF电源连接半导体处理腔室，以对RF线圈施加RF功率；以及数个制具设于共振器外壳周围，并透过半导体处理腔室中的预先存在的孔而附接至半导体处理腔室。此方法还包含使用数个制具来记录共振器外壳的第一位置；操作半导体处理腔室；于操作半导体处理腔室后，记录共振器外壳的第二位置；以及基于第一位置与第二位置的差异，来决定共振器外壳的位置的改变。在一实施方式中，每个制具包含螺纹螺钉，且记录共振器外壳的第一位置包含使螺纹螺钉接触共振器外壳的外表面，以及记录制具中的每个螺纹螺钉的位置。在一实施方式中，记录共振器外壳的第二位置包含记录共振器外壳的位置自第一位置至第二位置的变化。在一实施方式中，此方法还包含调整一个或多个螺纹螺钉，以将共振器外壳移至第一位置。在一实施方式中，数个制具中的每个制具包含数个第一通孔，数个第一通孔的置放对应于制具附接半导体处理腔室的位置处的半导体处理腔室中的预先存在的孔的置放。在一实施方式中，其中每个制具包含底座；上部分垂直附接于底座；数个第一通孔定义于底座中；第二通孔定义于上部分中；以及计量器用以记录共振器外壳的第一位置及第二位置。在一实施方式中，数个制具包含聚甲醛(POM)。
依照本揭露的另一态样，在一种使用半导体处理腔室的方法中，半导体处理腔室包含共振器外壳安置于半导体处理腔室上，共振器外壳具有射频(RF)线圈设于共振器外壳内；RF电源连接半导体处理腔室，以对RF线圈施加RF功率；以及数个制具设于共振器外壳周围，并透过半导体处理腔室中的预先存在的孔而附接至半导体处理腔室。此方法包含使用数个制具来记录共振器外壳的第一位置；使用半导体处理腔室或对半导体处理腔室进行一个或多个操作；于操作半导体处理腔室后，记录共振器外壳的第二位置；以及基于第一位置与第二位置的差异，来决定共振器外壳的位置的移动。在前述或以下实施方式的一或多者中，上述一或多个操作包含维护操作。在前述或以下实施方式的一或多者中，每个制具包含螺纹螺钉，且记录共振器外壳的第一位置包含使螺纹螺钉接触共振器外壳的外表面，并记录制具中的每个螺纹螺钉的位置。在前述或以下实施方式的一者或多者中，记录共振器外壳的第二位置包含记录共振器外壳的位置自第一位置至第二位置的变化。在前述或以下实施方式的一或多者中，此方法还包含调整一或多个螺纹螺钉，以将共振器外壳移至第一位置。在前述或以下实施方式的一或多者中，此方法还包含在调整后，进行半导体制造操作，以处理半导体晶圆。在前述或以下实施方式的一或多者中，半导体制造操作包含预清洁操作、沉积操作、或蚀刻操作的一或多者。在前述或以下实施方式的一或多者中，数个制具中的每个制具包含数个第一通孔，数个第一通孔的置放对应于制具附接半导体处理腔室的位置处的半导体处理腔室中的预先存在的孔的置放。在前述或以下实施方式的一或多者中，每个制具包含底座；上部分垂直附接于底座；数个第一通孔定义于底座中；第二通孔定义于上部中；以及计量器用以记录共振器外壳的第一位置及第二位置。在前述或以下实施方式的一或多者中，数个制具包含聚甲醛(POM)。
依照本揭露的另一态样，在一种使用半导体处理腔室的方法中，半导体处理腔室包含共振器外壳安置于半导体处理腔室上，共振器外壳具有射频(RF)线圈设于共振器外壳内；RF电源连接半导体处理腔室，以对RF线圈施加RF功率；以及数个制具设于共振器外壳周围，并透过半导体处理腔室中的预先存在的孔而附接至半导体处理腔室。此方法包含：使用半导体处理腔室或对半导体处理腔室进行一或多个操作，此一或多个操作使RF电源发生移动；调整数个制具的一或多者，使得RF电源以预设裕度安置于半导体处理腔室上；以及对半导体晶圆进行半导体制造制程。在前述或以下实施方式的一或多者中，上述一或多个操作包含预防性维护操作。在前述或以下实施方式的一或多者中，上述一或多个操作包含晶圆处理。在前述或以下实施方式的一或多者中，半导体制造操作包含预清洁操作、沉积操作、或蚀刻操作的一或多者。在前述或以下实施方式的一或多者中，数个制具的每一者包含底座；上部分附接至底座，且横向于底座延伸；一或多个第一通孔定义于底座中，此一或多个第一通孔对应于定义于半导体处理腔室中的一或多个开口，以用于附接半导体处理腔室；第二通孔定义于上部分中；以及计量器位于第二通孔中，计量器配置以记录半导体处理腔室的位置及电浆处理腔室的位置的移动。
以上概述数个实施方式或例子的特征，使熟悉此技艺者可更佳地理解本揭露的态样。熟悉此技艺者应理解，他们可轻易地利用本揭露作为基础来设计或修饰其他制程及结构，以实现与在此所介绍的实施方式相同的目的及/或达成相同优势。熟悉此技艺者也应了解这种均等的架构并未脱离本揭露的精神与范畴，且他们可在不偏离本揭露的精神与范畴下在此做出各种改变、替换和变动。

Claims (20)

1.一种使用半导体处理腔室的方法，其特征在于，该半导体处理腔室包含：
一共振器外壳，安置于该半导体处理腔室上，该共振器外壳具有一射频线圈设于在该共振器外壳内；
一射频电源，连接该半导体处理腔室，以对该射频线圈施加射频功率；以及
多个制具，设于该共振器外壳周围，并透过该半导体处理腔室中的多个预先存在的孔附接至该半导体处理腔室；
该方法包含：
使用该些制具来记录该共振器外壳的一第一位置；
使用该半导体处理腔室进行或对该半导体处理腔室进行一或多个操作；
于操作该半导体处理腔室后，记录该共振器外壳的一第二位置；以及
基于该第一位置与该第二位置的一差异来决定该共振器外壳的一位置的一移动。
2.如权利要求1所述的方法，其特征在于，该或该些操作包含一维护操作。
3.如权利要求2所述的方法，其特征在于，每一该些制具包含一螺纹螺钉，且记录该共振器外壳的该第一位置包含：
使该些螺纹螺钉接触该共振器外壳的一外表面；以及
记录该制具中的每一该些螺纹螺钉的一位置。
4.如权利要求3所述的方法，其特征在于，记录该共振器外壳的该第二位置包含记录该共振器外壳的该位置自该第一位置至该第二位置的一变化。
5.如权利要求3所述的方法，其特征在于，该方法还包含调整该些螺纹螺钉的一或多者，以将该共振器外壳移至该第一位置。
6.如权利要求5所述的方法，其特征在于，该方法还包含在调整后，进行一半导体制造操作，以处理一半导体晶圆。
7.如权利要求6所述的方法，其特征在于，该半导体制造操作包含一预清洁操作、一沉积操作、或一蚀刻操作的一或多者。
8.如权利要求4所述的方法，其特征在于，
该些制具中的每个制具包含多个第一通孔；以及
该些第一通孔的置放对应于该制具附接的该半导体处理腔室的一位置处的该半导体处理腔室中的该些预先存在的孔的置放。
9.如权利要求8所述的方法，其特征在于，每个制具包含：
一底座；
一上部分，垂直附接于该底座；
该些第一通孔定义于该底座中；
一第二通孔定义于该上部分中；以及
一计量器用以记录该共振器外壳的该第一位置及该第二位置。
10.如权利要求9所述的方法，其特征在于，该些制具包含聚甲醛。
11.一种使用半导体处理腔室的方法，其特征在于，该半导体处理腔室包含：
一共振器外壳，安置于该半导体处理腔室上，该共振器外壳具有一射频线圈设于该共振器外壳内；
一射频电源，连接该半导体处理腔室，以对该射频线圈施加射频功率；以及
多个制具，设于在该共振器外壳周围，并透过该半导体处理腔室中的多个预先存在的孔而附接至该半导体处理腔室；
该方法包含：
使用该半导体处理腔室进行或对该半导体处理腔室进行一或多个操作，该或该些操作使该射频电源发生一移动；
调整该些制具的一或多者，使得该射频电源以一预设裕度安置于该半导体处理腔室上；以及
对一半导体晶圆进行一半导体制造制程。
12.如权利要求11所述的方法，其特征在于，该或该些操作包含一预防性维护操作。
13.如权利要求11所述的方法，其特征在于，该或该些操作包含晶圆处理。
14.如权利要求11所述的方法，其特征在于，该半导体制造制程包含一预清洁操作、一沉积操作、或一蚀刻操作的一或多者。
15.如权利要求11所述的方法，其特征在于，每一该些制具包含：
一底座；
一上部分，附接至该底座，且横向于该底座延伸；
一或多个第一通孔，定义于该底座中，该或该些第一通孔对应于定义于该半导体处理腔室中的一或多个开口，以用于附接该半导体处理腔室；
一第二通孔，定义于该上部分中；以及
一计量器，位于该第二通孔中，该计量器配置以记录该半导体处理腔室的一位置及该半导体处理腔室的该位置的一移动。
16.一种半导体基板处理装置，其特征在于，该半导体基板处理装置包含：
一腔室；
一共振器外壳，安置于该腔室上，该共振器外壳具有一射频线圈设于该共振器外壳内；
一射频电源，连接该腔室，以对该射频线圈施加射频功率；以及
多个制具，设于该共振器外壳周围，并透过该腔室中的多个预先存在的孔而附接至该腔室，该些制具配置以记录该共振器外壳的一位置。
17.如权利要求16所述的半导体基板处理装置，其特征在于，每一该些制具包含：
一底座；
一上部分，附接至该底座，且自该底座垂直延伸；
一或多个第一通孔，定义于该底座中，该或该些第一通孔对应于该腔室中的该些预先存在的孔，以用于附接该制具；
一第二通孔，定义于该上部分中；以及
一计量器，配置以记录该共振器外壳的该位置。
18.如权利要求17所述的半导体基板处理装置，其特征在于，该计量器是位于该第二通孔中的一螺纹螺钉，该第二通孔配置以供该螺纹螺钉旋入与旋出该第二通孔。
19.如权利要求18所述的半导体基板处理装置，其特征在于，配置每个制具及该螺纹螺钉，使得该螺纹螺钉移动至该第二通孔中时，该螺纹螺钉与该共振器外壳之间的一距离减少，而该螺纹螺钉移出该第二通孔时，该螺纹螺钉与该共振器外壳之间的该距离增加。
20.如权利要求17所述的半导体基板处理装置，其特征在于，该或该些第一通孔的位置及置放对应于该腔室中的该些预先存在的孔的位置及置放。
CN202210391995.3A 2021-06-25 2022-04-14 使用半导体处理腔室的方法及半导体基板处理装置 Active CN115233166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/358,808 2021-06-25
US17/358,808 US11955322B2 (en) 2021-06-25 2021-06-25 Device for adjusting position of chamber and plasma process chamber including the same for semiconductor manufacturing

Publications (2)

Publication Number Publication Date
CN115233166A CN115233166A (zh) 2022-10-25
CN115233166B true CN115233166B (zh) 2023-09-05

Family

ID=83668275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210391995.3A Active CN115233166B (zh) 2021-06-25 2022-04-14 使用半导体处理腔室的方法及半导体基板处理装置

Country Status (3)

Country Link
US (2) US11955322B2 (zh)
CN (1) CN115233166B (zh)
TW (1) TWI790753B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225746B1 (en) * 1999-03-03 2001-05-01 Anelva Corporation Plasma processing system
KR20010035657A (ko) * 1999-10-01 2001-05-07 김영환 반도체 제조용 플라즈마 식각장치
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
CN1812683A (zh) * 2005-01-28 2006-08-02 应用材料公司 改善等离子体均匀性和减少器件损伤的等离子体反应室
CN101162685A (zh) * 2006-10-10 2008-04-16 台湾积体电路制造股份有限公司 半导体制程的装置与方法
JP2009239210A (ja) * 2008-03-28 2009-10-15 Hitachi Kokusai Electric Inc 基板処理装置
JP2012190899A (ja) * 2011-03-09 2012-10-04 Hitachi High-Technologies Corp プラズマ処理装置
CN210349768U (zh) * 2019-10-18 2020-04-17 鑫天虹(厦门)科技有限公司 带可调式射频线圈的电浆蚀刻反应室
CN111096082A (zh) * 2017-10-23 2020-05-01 株式会社国际电气 基板处理装置、半导体装置的制造方法和记录介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891350A (en) 1994-12-15 1999-04-06 Applied Materials, Inc. Adjusting DC bias voltage in plasma chambers
US6057244A (en) 1998-07-31 2000-05-02 Applied Materials, Inc. Method for improved sputter etch processing
US6602793B1 (en) 2000-02-03 2003-08-05 Newport Fab, Llc Pre-clean chamber
US6507155B1 (en) * 2000-04-06 2003-01-14 Applied Materials Inc. Inductively coupled plasma source with controllable power deposition
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US6784768B1 (en) * 2003-04-09 2004-08-31 M/A - Com, Inc. Method and apparatus for coupling energy to/from dielectric resonators
US20050189075A1 (en) 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-clean chamber with wafer heating apparatus and method of use
US20060096851A1 (en) * 2004-11-08 2006-05-11 Ilya Lavitsky Physical vapor deposition chamber having an adjustable target
US20090110532A1 (en) * 2007-10-29 2009-04-30 Sokudo Co., Ltd. Method and apparatus for providing wafer centering on a track lithography tool
US8525430B2 (en) * 2009-06-09 2013-09-03 Topanga Technologies, Inc. Helical structure and method for plasma lamp
US8880210B2 (en) * 2011-07-15 2014-11-04 Applied Materials, Inc. Methods and apparatus for processing substrates using model-based control
US9887071B2 (en) 2011-12-16 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-zone EPD detectors
JP2013152146A (ja) * 2012-01-25 2013-08-08 Techno Echo Kk 水質検査装置及び水質検査方法
WO2014115702A1 (ja) 2013-01-24 2014-07-31 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
CN104342632B (zh) 2013-08-07 2017-06-06 北京北方微电子基地设备工艺研究中心有限责任公司 预清洗腔室及等离子体加工设备
US10861679B2 (en) * 2014-09-08 2020-12-08 Tokyo Electron Limited Resonant structure for a plasma processing system
US9972511B2 (en) * 2015-10-01 2018-05-15 Applied Materials, Inc. Substrate processing apparatus and methods
KR102074115B1 (ko) * 2018-03-22 2020-02-05 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법, 및 정전 실드
JP6909824B2 (ja) 2019-05-17 2021-07-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP7270049B2 (ja) 2019-09-17 2023-05-09 株式会社Kokusai Electric 基板処理装置、サセプタカバー、半導体装置の製造方法、及び基板処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
US6225746B1 (en) * 1999-03-03 2001-05-01 Anelva Corporation Plasma processing system
KR20010035657A (ko) * 1999-10-01 2001-05-07 김영환 반도체 제조용 플라즈마 식각장치
CN1812683A (zh) * 2005-01-28 2006-08-02 应用材料公司 改善等离子体均匀性和减少器件损伤的等离子体反应室
CN101162685A (zh) * 2006-10-10 2008-04-16 台湾积体电路制造股份有限公司 半导体制程的装置与方法
JP2009239210A (ja) * 2008-03-28 2009-10-15 Hitachi Kokusai Electric Inc 基板処理装置
JP2012190899A (ja) * 2011-03-09 2012-10-04 Hitachi High-Technologies Corp プラズマ処理装置
CN111096082A (zh) * 2017-10-23 2020-05-01 株式会社国际电气 基板处理装置、半导体装置的制造方法和记录介质
CN210349768U (zh) * 2019-10-18 2020-04-17 鑫天虹(厦门)科技有限公司 带可调式射频线圈的电浆蚀刻反应室

Also Published As

Publication number Publication date
TW202301513A (zh) 2023-01-01
CN115233166A (zh) 2022-10-25
US20230386805A1 (en) 2023-11-30
US20220415630A1 (en) 2022-12-29
TWI790753B (zh) 2023-01-21
US11955322B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
US9966290B2 (en) System and method for wafer alignment and centering with CCD camera and robot
CN109983569B (zh) 使用环动态对准数据的边缘环居中方法
KR20210080300A (ko) 반도체 웨이퍼 프로세싱 동안 에지 프로세스 제어를 위한 이동식 에지 커플링 링
TWI794501B (zh) 電漿鞘輪廓偵測系統
JP2022522467A (ja) 基板搬送ロボットの自動較正用治具
TW202114015A (zh) 多基板處理系統
US11501957B2 (en) Pedestal support design for precise chamber matching and process control
CN106409741B (zh) 基于可视的晶片凹口的位置测量
KR20210062094A (ko) 베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링
CN115233166B (zh) 使用半导体处理腔室的方法及半导体基板处理装置
US11542592B2 (en) Film forming system and method for forming film on substrate
KR20210034095A (ko) 기판 벌크 저항률 변동들에 응답하여 증착 레이트 또는 에칭 레이트 변화들을 감소시키기 위한 rf 전력 보상
US20220403506A1 (en) Automated cleaning of robot arms of substrate processing systems
US20230369025A1 (en) High precision edge ring centering for substrate processing systems
US20230047039A1 (en) Edge ring transfer with automated rotational pre-alignment
US20220406640A1 (en) Methodology for substrate to cathode planarity and centering alignment
KR102662003B1 (ko) 영상 기반 웨이퍼 노치 위치 측정
TW202320152A (zh) 升降銷止擋件
KR20240056841A (ko) 기판들로부터의 잔류물 제거를 위한 인­시츄 후면 플라즈마 처리
KR20230172012A (ko) 기판 지지부를 위한 섀도우 링 정렬
JP2022537038A (ja) 基板処理システム用の縮径キャリアリングハードウェア
JP2023516065A (ja) 基板処理ツール用の直線配置
CN114908329A (zh) 校正方法及半导体制造设备
KR20080059887A (ko) 컴팩트형 기판 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant