KR20210062094A - 베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링 - Google Patents

베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링 Download PDF

Info

Publication number
KR20210062094A
KR20210062094A KR1020217014917A KR20217014917A KR20210062094A KR 20210062094 A KR20210062094 A KR 20210062094A KR 1020217014917 A KR1020217014917 A KR 1020217014917A KR 20217014917 A KR20217014917 A KR 20217014917A KR 20210062094 A KR20210062094 A KR 20210062094A
Authority
KR
South Korea
Prior art keywords
substrate
exclusion zone
annular
radially
plasma exclusion
Prior art date
Application number
KR1020217014917A
Other languages
English (en)
Inventor
기찬 김
잭 첸
그레고리 에스. 섹스턴
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210062094A publication Critical patent/KR20210062094A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판을 프로세싱하기 위한 기판 프로세싱 시스템은 기판의 베벨 에지의 플라즈마 처리 동안 기판 위에 배치된 상부 플라즈마 배제 존 (PEZ) 링을 포함한다. 상부 전극이 플라즈마 처리 동안 기판 위에 배치된다. 하부 플라즈마 배제 존 링이 플라즈마 처리 동안 기판 아래에 적어도 부분적으로 배치된다. 하부 전극이 플라즈마 처리 동안 기판 아래에 적어도 부분적으로 배치된다. 하부 플라즈마 배제 존 링은 기판 아래에 적어도 부분적으로 배치된 하부 부분 및 기판의 방사상으로 외측 에지로부터 이격된 위치에서 환형 바디의 하부 부분으로부터 상향으로 연장하는 상향으로 돌출하는 플랜지를 갖는 환형 바디를 포함한다. 상향으로 돌출하는 플랜지는 수직 방향으로 기판의 중간 부분 및 기판의 중간 부분 위 중 하나로 연장하는 최상부 표면을 포함한다.

Description

베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링
관련 출원들에 대한 교차 참조
본 출원은 2018년 10월 18일에 출원된 미국 특허 가출원 번호 제 62/747,226 호의 이익을 주장한다. 상기 참조된 출원들의 전체 개시들은 참조로서 본 명세서에 인용된다.
본 개시는 기판 프로세싱 시스템들에 관한 것이고, 보다 구체적으로 베벨 에칭기를 위한 하부 플라즈마 배제 존 링에 관한 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들의 에칭, 증착, 세정 및/또는 다른 처리를 수행하도록 사용될 수도 있다. 프로세싱 동안, 기판은 기판 프로세싱 시스템의 프로세싱 챔버의 페데스탈, 정전 척 (electrostatic chuck; ESC), 등과 같은 기판 지지부 상에 배치된다. 기판을 처리하기 위해 프로세스 가스 혼합물이 프로세싱 챔버 내로 도입된다. 프로세스 가스 혼합물은 증착을 위한 전구체들 또는 에칭을 위한 에칭 가스들을 포함할 수도 있다. 플라즈마가 프로세싱 챔버 내에서 화학 반응들을 향상시키도록 스트라이킹될 (strike) 수도 있다. RF 바이어스가 이온 에너지를 제어하기 위해 기판 지지부에 공급될 수도 있다.
기판의 프로세싱 동안, 복수의 막 층들이 기판 상에 증착된다. 플라즈마는 기판 상에 이전에 증착된 막의 특정한 부분들을 에칭하도록 증착 후에 사용될 수도 있다. 일부 상황들에서, 에칭 플라즈마 밀도는 기판의 에지 근방에서 보다 낮을 수도 있다. 그 결과, 막 또는 부산물 층의 축적이 기판의 베벨 에지의 상단 표면 및 하단 표면 상에서 발생할 수도 있다.
시간이 흐름에 따라, 하나 이상의 부산물 층들과 기판 사이의 결합들은 약화될 수도 있고, 부산물 층들은 박리되거나 (peel) 박편화될 (flake) 수도 있다. 예를 들어, 생성되는 입자들은 기판 이송 동안 떨어질 수도 있고 다른 기판들을 오염시킬 수도 있고, 이는 결함들을 유발할 수도 있다. 베벨 에지를 에칭하거나 세정하기 위한 기판 프로세싱 시스템들이 부산물 층들을 제거하기 위해 사용된다.
기판을 프로세싱하기 위한 기판 프로세싱 시스템은 기판의 베벨 에지의 플라즈마 처리 동안 기판 위에 배치된 상부 플라즈마 배제 존 (Plasma Exclusion Zone; PEZ) 링을 포함한다. 상부 전극이 플라즈마 처리 동안 기판 위에 배치된다. 하부 플라즈마 배제 존 링이 플라즈마 처리 동안 기판 아래에 적어도 부분적으로 배치된다. 하부 전극이 플라즈마 처리 동안 기판 아래에 적어도 부분적으로 배치된다. 하부 플라즈마 배제 존 링은 기판 아래에 적어도 부분적으로 배치된 하부 부분 및 기판의 방사상으로 외측 에지로부터 이격된 위치에서 환형 바디의 하부 부분으로부터 상향으로 연장하는 상향으로 돌출하는 플랜지를 갖는 환형 바디를 포함한다. 상향으로 돌출하는 플랜지는 수직 방향으로 기판의 중간 부분 및 기판의 중간 부분 위 중 하나로 연장하는 최상부 표면을 포함한다.
다른 특징들에서, 하부 전극은 하부 플라즈마 배제 존 링 아래에 적어도 부분적으로 위치된다. 하부 플라즈마 배제 존 링은 이의 기판-대면 표면 상에 배치된 복수의 환형 단차부들을 포함한다. 상향으로 돌출하는 플랜지의 최상부 표면은 평면형이다.
다른 특징들에서, 아치형 표면이 최상부 표면의 방사상으로 내측 에지로부터 기판의 정점에 인접한 위치로 하향으로 연장한다. 아치형 표면은 최상부 표면의 방사상으로 내측 에지로부터 환형 바디의 하부 부분으로 하향으로 연장한다.
다른 특징들에서, 갭이 기판의 정점과 상향으로 돌출하는 플랜지의 방사상으로 내측 표면 사이의 수평 평면에 규정된다. 갭은 0.1 내지 1 mm 범위의 폭을 갖는다. 폭은 0.1 내지 0.5 mm의 범위이다.
다른 특징들에서, 최상부 표면은 기판의 상부 표면을 포함하는 평면에 평행한 평면에 위치된다. 기판의 두께는 50 ㎛ 내지 2 mm의 범위이다. 하부 플라즈마 배제 존 (PEZ) 링은 알루미나 및 이트리아로 구성된 그룹으로부터 선택된 재료로 이루어진다.
다른 특징들에서, 기판은 캐리어 기판에 부착된다. 하부 플라즈마 배제 존 링의 상향으로 돌출하는 플랜지는 최상부 표면으로부터 방사상으로 내측에 위치된 상부 포켓 및 상부 포켓으로부터 방사상으로 내측에 위치된 하부 포켓을 규정한다.
다른 특징들에서, 상부 포켓과 하부 포켓 사이에 위치된 환형 리지 (ridge) 가 기판의 방사상으로 외측 에지의 정점에 또는 정점 위에 배치된다.
베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링이 기판의 방사상으로 외측 에지의 아래에 그리고 방사상으로 내측에 위치된 제 1 환형 단차부 및 제 1 환형 단차부로부터 상향으로 그리고 방사상으로 외측으로 연장하는 제 2 환형 단차부를 포함한다. 제 1 환형 단차부와 제 2 환형 단차부 사이의 전이는 기판의 방사상으로 외측 에지의 방사상으로 내측에 위치된다. 상향으로 돌출하는 플랜지가 기판의 방사상으로 외부 위치에서 제 2 환형 단차부의 상부 표면으로부터 상향으로 연장한다. 상향으로 돌출하는 플랜지의 최상부 표면이 제 2 환형 단차부의 상부 표면으로부터 기판의 중간 부분 및 기판의 중간 부분 위 중 적어도 하나에 수직으로 인접한 위치로 상향으로 연장한다.
다른 특징들에서, 상향으로 돌출하는 플랜지의 최상부 표면은 기판의 상부 표면을 포함하는 평면에 평행한 평면에 놓인다. 아치형 표면이 상향으로 돌출하는 플랜지의 방사상으로 내측 에지로부터 기판의 정점에 인접한 위치로 하향으로 그리고 내측으로 연장한다.
다른 특징들에서, 아치형 표면이 상향으로 돌출하는 플랜지의 방사상으로 내측 에지로부터 제 2 환형 단차부의 상부 표면으로 하향으로 그리고 내측으로 연장한다.
다른 특징들에서, 갭이 기판의 정점과 상향으로 돌출하는 플랜지의 방사상으로 내측 표면 사이의 수평 평면에 규정된다. 갭은 0.1 내지 1 mm 범위의 폭을 갖는다. 폭은 0.1 내지 0.5 mm의 범위이다. 기판의 두께는 50 ㎛ 내지 2 mm의 범위이다. 환형 바디는 알루미나 및 이트리아로 구성된 그룹으로부터 선택된 재료로 이루어진다.
베벨 에칭기를 위한 하부 플라즈마 배제 존 링이 베벨 에칭기의 하부 전극을 지지하도록 구성된 제 1 환형 단차부, 제 1 환형 단차부로부터 상향으로 그리고 방사상으로 외측으로 연장하고 기판을 지지하도록 구성된 제 2 환형 단차부, 및 제 2 환형 단차부로부터 상향으로 그리고 방사상으로 외측으로 연장하는 제 3 환형 단차부를 규정하는 환형 바디를 포함한다. 제 3 환형 단차부의 방사상으로 내측 표면이 제 1 포켓, 제 1 포켓으로부터 방사상으로 내측에 그리고 제 1 포켓 아래에 위치된 제 2 포켓, 및 제 1 포켓과 제 2 포켓 사이에 위치된 환형 리지를 규정한다.
다른 특징들에서, 제 2 포켓은 기판을 지지하도록 구성되고, 환형 리지는 기판의 방사상으로 외측 에지의 정점에 또는 정점 위에 위치된다. 제 3 환형 단차부의 최상부 표면이 기판의 상부 표면을 포함하는 평면에 평행한 평면에 놓인다. 기판의 정점과 환형 리지 사이의 수평 평면에 갭이 규정된다. 갭은 0.1 내지 1 mm 범위의 폭을 갖는다. 폭은 0.1 내지 0.5 mm의 범위이다. 기판의 두께는 50 ㎛ 내지 2 mm의 범위이다. 환형 바디는 알루미나 및 이트리아로 구성된 그룹으로부터 선택된 재료로 이루어진다.
본 개시의 추가 적용 가능성의 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시의 목적들을 위해 의도되고, 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 기판 프로세싱 시스템의 일부의 예의 측단면도이다.
도 2는 상부 플라즈마 배제 존 링 및 하부 플라즈마 배제 존 링을 갖는 베벨 에칭기의 예의 확대된 측단면도이다.
도 3은 본 개시에 따른 기판, 하부 플레이트 및 하부 플라즈마 배제 존 링의 예의 측단면도이다.
도 4 및 도 5는 본 개시에 따른 기판들, 하부 플레이트 및 하부 플라즈마 배제 존 링의 다른 예들의 측단면도들이다.
도 6 및 도 7은 본 개시에 따른 기판들, 하부 플레이트들 및 하부 플라즈마 배제 존 링들의 부가적인 예들의 측단면도들이다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
상기 기술된 바와 같이, 기판의 베벨 에지를 에칭하기 위한 기판 프로세싱 시스템은 통상적으로 기판의 방사상으로 외측 에지를 에칭하도록 (그리고 기판의 방사상으로 내측 부분들을 에칭하지 않도록) 설계된다. 즉, 기판 프로세싱 시스템은 기판의 방사상으로 외측 에지 근방의 기판의 상부 표면, 기판의 베벨 에지 및 기판의 방사상으로 외측 에지 근방의 기판의 하부 표면을 에칭한다. 베벨 에칭기 (bevel etcher) 는 통상적으로 이들 표면들로부터 부산물 층들 또는 다른 막을 제거한다. 기판의 방사상으로 내측 부분들은 에칭되지 않는다.
일부 적용 예들에서, 베벨 에지의 정점 아래가 아니라 베벨 에지의 정점 위의 기판의 에칭을 수행하는 것이 바람직하다. 다른 적용 예들에서, 기판은 아래에 놓인 캐리어 기판에 부착된 제 1 기판을 포함한다. 제 1 기판의 에칭은 캐리어 기판의 에칭을 제한하는 동안 제 1 기판을 트리밍하도록 (trim) 수행된다.
이하의 기술에서, 기판의 베벨 에지를 에칭하거나 세정하기 위한 종래의 베벨 에칭기가 도시된다 (도 1). 도 2에서, 베벨 에칭기에 대한 전극들 및 플라즈마 배제 존 링들의 또 다른 구성이 도시된다. 도 3에서, 기판의 하단 표면의 에칭을 감소시키기 위해 하부 플라즈마 배제 존 (Plasma Exclusion Zone; PEZ) 링이 수정되고 기판의 하단 표면에 매우 근접하게 (기판의 방사상으로 외측 에지 근방) 배치된다.
도 4 및 도 5에서, 하부 PEZ 링은 본 개시에 따른 기판의 정점 (일반적으로 수직 방향으로 기판의 중간 부분) 또는 기판의 상부 표면 위의 위치까지 기판의 방사상으로 외측 에지 근방에서 상향으로 연장한다. 도 6 및 도 7은 하부 PEZ 링에 대한 부가적인 변형들을 예시한다.
이제 도 1을 참조하면, 기판 (118) 의 베벨 에지를 세정하기 위한 기판 프로세싱 시스템 (118) 이 도시된다. 기판 프로세싱 시스템 (100) 은 이를 통해 기판 (118) 이 로딩/언로딩되는 게이트 (142) 를 갖는 챔버 벽 (102) 을 포함한다. 상부 전극 어셈블리 (104) 가 지지부 (108) 에 연결된다. 기판 프로세싱 시스템 (100) 은 하부 전극 어셈블리 (106) 를 포함한다. 액추에이터 (미도시) 가 상부 전극 어셈블리 (104) 와 기판 (118) 사이의 갭을 조정하기 위해 상부 전극 어셈블리 (104) 를 위아래로 (양방향 화살표 방향으로) 이동시키기 위해 지지부 (108) 에 부착된다.
금속 벨로우즈 (bellows) (148) 가 지지부 (108) 로 하여금 챔버 벽 (102) 에 대해 수직으로 이동하게 하면서 챔버 벽 (102) 과 지지부 (108) 사이에 진공 시일 (seal) 을 형성한다. 지지부 (108) 는 중심 가스 피드 (통로) (112) 및 에지 가스 피드 (통로) (120) 를 갖는다. 가스 피드들 (112, 120) 중 하나 또는 모두는 베벨 에지를 세정하고 그리고/또는 그 위에 박막을 증착하기 위해 플라즈마 가스 혼합물을 전달할 수 있다.
동작 동안, 플라즈마는 기판 (118) 의 베벨 에지 둘레에 형성되고, 일반적으로 링 형상이다. 플라즈마가 기판 (118) 의 중앙 부분에 도달하는 것을 방지하기 위해, 상부 전극 어셈블리 (104) 상의 유전체 플레이트 (116) 와 기판 (118) 사이의 공간은 작고, 프로세스 가스는 중심 피드로부터 (예를 들어, 단차진 홀 (114) 을 통해) 피딩된다. 이어서, 가스는 기판의 반경 방향으로 상부 전극 어셈블리 (104) 와 기판 (118) 사이의 갭을 통과한다.
일부 예들에서, 퍼지 가스는 중심 가스 피드 (112) 를 통해 주입되는 한편, 프로세스 가스는 에지 가스 피드 (120) 를 통해 주입된다. 플라즈마/프로세스 가스는 복수의 홀들 (유출구들) (141) 을 통해 챔버 공간 (151) 으로부터 하단 공간 (140) 으로 인출된다. 일부 예들에서, 진공 펌프 (143) 가 세정 또는 증착 동작 동안 하단 공간 (140) 을 배기하도록 사용될 수 있다.
상부 전극 어셈블리 (104) 는 상부 유전체 플레이트 (116), 및 적합한 패스닝 (fastening) 메커니즘에 의해 지지부 (108) 에 고정되고 지지부 (108) 를 통해 접지된 상부 금속 컴포넌트 (110) 를 포함한다. 상부 금속 컴포넌트 (110) 는 하나 이상의 에지 가스 통로들 또는 쓰루 홀들 (122a, 122b) 및 에지 가스 플레넘 (plenum) (124a) 을 갖는다. 에지 가스 통로들 또는 쓰루 홀들 (122a, 122b) 은 동작 동안 유체 연통을 위해 에지 가스 피드 (120) 에 커플링된다. 상부 유전체 플레이트 (116) 는 상부 금속 컴포넌트 (110) 에 부착된다.
하부 전극 어셈블리 (106) 는 상부 부분 (126a) 및 하부 부분 (126b) 을 갖는 전력 공급된 (powered) 전극 (126) 을 포함한다. 핀 작동 유닛 (132) 및 리프트 핀들 (130) 이 기판 (118) 을 위아래로 이동시킨다. 하단 유전체 링 (138) 이 상부 부분 (138a) 및 하부 부분 (138b) 을 포함한다. 일부 예들에서, 척은 정전 척 또는 진공 척을 포함한다. 이하, 용어 전력 공급된 전극은 상부 부분 및 하부 부분 (126a, 126b) 중 하나 또는 모두를 지칭한다. 유사하게, 용어 하단 유전체 링 (138) 은 상부 부분 및 하부 부분 (138a, 138b) 중 하나 또는 모두를 지칭한다. 전력 공급된 전극 (126) 은 동작 동안 RF 전력을 수신하기 위해 일 무선 주파수 (Radio Frequency; RF) 전력 소스 (170) 또는 2 개의 RF 전력 소스들 (170 및 171) 에 커플링된다.
리프트 핀들 (130) 은 원통형 홀들 또는 경로들 (131) 내에서 수직으로 이동하고, 전력 공급된 전극 (126) 에 위치된 핀 작동 유닛 (132) 에 의해 상부 위치와 하부 위치 사이로 이동된다. 핀 작동 유닛 (132) 은 핀들 둘레의 진공 시일링된 분위기를 유지하기 위해 리프트 핀 각각 둘레에 하우징을 포함한다. 핀 작동 유닛 (132) 은 핀 가이드 어셈블리 (133a) 와 함께 로봇 (133) (예를 들어, 하우징 각각 내로 연장하고 핀 각각에 부착된 세그먼트들을 갖는 수평 암) 및 암 액추에이팅 디바이스 (미도시) 와 같은, 임의의 적합한 리프트 핀 메커니즘을 포함한다.
기판 (118) 은 하부 전극 상에 또는 하부 구성 가능한 PEZ 링 (160) 상에 마운팅된다. 용어 PEZ는 기판의 중심으로부터 베벨 에지를 세정하기 위한 플라즈마가 배제되는 영역의 외측 에지까지의 방사상 거리를 지칭한다. 일 실시 예에서, 전력 공급된 전극 (126) 의 상단 표면, 기판 (118) 의 하단 표면, 및 하부 구성 가능한 PEZ 링 (160) 의 내측 주변부는 진공 펌프 (136) 와 같은 진공 소스와 유체로 연통하는 인클로징된 (enclose) 진공 영역 리세스 (진공 영역) (119) 를 형성할 수 있다. 리프트 핀들 (130) 을 위한 원통형 홀들 또는 경로들은 또한 이를 통해 진공 펌프 (136) 가 동작 동안 진공 영역 (119) 을 배기하는 가스 통로들로서 공유된다. 전력 공급된 전극 (126) 은 진공 영역 (119) 내의 일시적 압력 변동들을 감소시키기 위해 플레넘 (134) 을 포함한다. 복수의 리프트 핀들이 사용되는 경우들에서, 플레넘 (134) 은 원통형 홀들에 대해 균일한 흡입 레이트를 제공한다.
동작 동안, 기판 보잉 (bowing) 은 기판 (118) 의 상단 표면과 하단 표면 사이의 압력 차를 사용하여 감소될 수 있다. 진공 영역 (119) 내의 압력은 플레넘 (134) 에 커플링된 진공 펌프 (136) 에 의해 동작 동안 진공 하에 유지된다. 상부 유전체 플레이트 (116) 와 기판 (118) 의 상단 표면 사이의 갭을 조정함으로써, 갭 내의 가스 압력은 프로세스 가스(들)의 전체 플로우 레이트를 변화시키지 않고 가변될 수 있다. 따라서, 갭 내의 가스 압력을 제어함으로써, 기판 (118) 의 상단 표면과 하단 표면 사이의 압력 차가 가변될 수 있어서 기판 (118) 상에 인가된 벤딩력 (bending force) 이 제어될 수 있다.
일부 예들에서, 하단 유전체 링의 하부 부분 (138b) 은 전력 공급된 전극 (126) 의 하부 에지 상의 리세스와 메이팅하도록 (mate) 하부 부분의 상부 표면의 내측 주변부 상에 형성된 단차부 (152) 를 갖는다. 일부 예들에서, 하부 부분 (138b) 은 포커스 링으로 지칭되는, 하단 유전체 링의 상부 부분 (138a) 상의 단차진 표면과 메이팅하도록 하부 부분의 외측 주변부 상에 형성된 단차부 (150) 를 갖는다. 단차부들 (150, 152) 은 하단 유전체 링 (138) 을 전력 공급된 전극 (126) 과 정렬한다. 단차부 (150) 는 또한 전력 공급된 전극 (126) 과 챔버 벽 (102) 사이의 직접적인 가시선 (line-of-sight) 을 제거하도록 단차부의 표면을 따라 구불구불한 갭을 형성하여, 전력 공급된 전극 (126) 과 챔버 벽 (102) 사이의 2 차 플라즈마 스트라이킹 (plasma strike) 가능성을 감소시킨다.
제어기 (190) 가 기판 프로세싱 시스템 (100) 의 동작을 제어한다. 제어기는 프로세스 동안 적절한 시간들에 기판 프로세싱 시스템 (100) 으로 가스들을 전달하도록 가스 전달 시스템 (192) 과 통신한다. 제어기 (190) 는 기판 프로세싱 시스템의 압력을 제어하도록 진공 펌프들 (136 및 143) 과 통신하고 제어한다. 제어기 (190) 는 로봇 (133) 과 통신하고 제어한다. 제어기 (190) 는 RF 전력 소스들 (170 및 171) 과 통신하고 제어한다.
이제 도 2를 참조하면, 베벨 에칭기 (200) 의 컴포넌트들의 또 다른 구성이 도시된다. 베벨 에칭기 (260) 는 상부 PEZ 링 및 하부 PEZ 링 (202 및 204) 을 각각 포함한다. 상부 PEZ 링 및 하부 PEZ 링 (202 및 204) 은 환형 바디들을 갖고, 각각 기판 (205) 의 방사상으로 외측 에지 위 및 아래에 기판 (205) 에 매우 근접하게 위치된다. 기판 (205) 의 방사상으로 외측 단부가 상부 PEZ 링 및 하부 PEZ 링 (202 및 204) 의 방사상으로 외측 표면들을 넘어 플라즈마 처리 존 (207) 내로 돌출한다. 그 결과, 방사상으로 외측 에지에서 기판 (205) 의 상부 표면 및 하부 표면은 베벨 에칭 동안 플라즈마에 직접 노출된다.
상부 전극 및 하부 전극 (206 및 208) 은 상부 PEZ 링 및 하부 PEZ 링 (202 및 204) 에 각각 인접하고 이의 방사상으로 외부에 배치된다. RF 전력은 상부 전극 및 하부 전극 (202 및 204) 에 걸쳐 인가되는 한편, 플라즈마 가스는 플라즈마를 생성하도록 공급된다. 하부 격리 링 (210) 이 하부 PEZ 링 (204) 및 하부 전극 (208) 아래에 위치된다. 유전체 플레이트 (212) 가 상부 PEZ 링 (202) 으로부터 방사상으로 내측 위치에서 기판 (205) 위에 배치된다. 냉각 플레이트 (224) 가 상부 PEZ 링 (202), 상부 전극 (206), 및 유전체 플레이트 (212) 위에 배치된다. 하부 전극 플레이트 (220) 가 기판 (205) 아래에 배치된다.
도 3에서, 하부 PEZ 링 (260) 은 환형 바디를 갖는다. 하부 PEZ 링 (260) 은 기판 (270) 아래에 배치되고, 기판 (270) 의 정점 (274) (또는 방사상으로 외측 에지) 을 넘어 수평 방향으로 연장한다. 하부 PEZ 링 (260) 은 기판 (270) 아래에 그리고 하부 전극 플레이트 (264) 와 하부 전극 (266) 사이에 배치된다. 하부 PEZ 링 (260) 은 환형이고, 일반적으로 (272) 로 도시된 하나 이상의 계단형 단차부들을 포함한다. 기판 (270) 의 하단 표면은 기판 (270) 의 정점 (274) 근방의 계단형 단차부들 (272) 중 최상부에 얹힌다. 즉, 기판 (270) 의 정점 (274) 근방의 하단 표면은 도 1 및 도 2에 도시된 바와 같이 캔틸레버되지 (cantilever) 않는다. 알 수 있는 바와 같이, 플라즈마 (228) 에 의해 생성된 이온들은 기판 (270) 의 정점 (274) 상에 입사한다. 기판 (270) 의 하단 표면의 보다 적은 에칭이 발생하는 동안, 정점 (274) 및 기판 (270) 의 방사상으로 외측 표면 근방의 다른 부분들은 여전히 에칭된다.
이제 도 4 및 도 5를 참조하면, 하부 PEZ 링 (310) 이 도시된다. 하부 PEZ 링 (310) 은 하부 전극 플레이트 (264) 와 또 다른 전극 (266) 사이에 배치된다. 하부 PEZ 링 (310) 은 환형이고, 기판 (270) 을 수용하기 위한 포켓 (312) 을 규정한다. 포켓 (312) 은 기판 (270) 의 두께의 1/2 이상인 수직 포켓 깊이 및 기판 (270) 의 직경보다 큰 직경을 갖는다. 하부 PEZ 링 (310) 은 하나 이상의 계단형 단차부들 (322) 을 포함하는 하부 부분 (314) 을 포함한다. 기판 (270) 의 하단 표면은 기판 (270) 의 방사상으로 외측 에지 근방의 계단형 단차부들 (322) 중 최상부에 부분적으로 얹힌다.
하부 PEZ 링 (310) 은 하부 부분 (314) 으로부터 상향으로 연장하는, 상향으로 돌출하는 환형 플랜지 (320) 를 더 포함한다. 일부 예들에서, 상향으로 돌출하는 환형 플랜지 (320) 는 수직 방향으로 기판 (270) 의 중간 부분에 또는 중간 부분 위에 위치된 평면까지 수직으로 연장한다. 일부 예들에서, 상향으로 돌출하는 환형 플랜지 (320) 는 수직 방향으로 기판의 상단 표면에 또는 상단 표면 위에 위치된 평면까지 연장한다.
일부 예들에서, 기판 (270) 의 정점 (274) 과 상향으로 돌출하는 환형 플랜지 (320) 의 인접한 표면 (321) 사이의 (수평 방향으로 규정된) 갭은 0.1 내지 1 mm의 범위이다. 일부 예들에서, 기판 (270) 의 정점 (274) 과 상향으로 돌출하는 환형 플랜지 (320) 의 인접한 표면 (321) 사이의 갭은 0.1 내지 0.5 mm의 범위이다.
오목한 커브된 부분 (316) 이 정점 (274) 아래 기판 (270) 의 하부 방사상으로 외측 에지에 인접하게 위치될 수도 있다. 상향으로 돌출하는 환형 플랜지 (320) 의 상부 표면 (318) 이 기판 (270) 의 하부 표면에 의해 규정된 평면 위의 거리 d1에 위치될 수도 있고, 여기서 d1 >= d2/2이고, d2는 기판의 두께와 동일하다. 다른 예들에서, d1 >= d2이다. 일부 예들에서, 기판의 두께 d2는 50 ㎛ 내지 2 mm의 범위이다. 다른 예들에서, 기판의 두께 d2는 50 ㎛ 내지 1.25 mm의 범위이다. 일부 예들에서, 하부 PEZ 링 (310) 은 알루미나 (Al2O3) 또는 이트리아 (Y2O3) 로 이루어진다.
기판 (270) 은 상이한 구성들을 가질 수 있다. 일부 예들에서, 기판 (270) 은 도 2 내지 도 4에 도시된 바와 같이 단일 기판을 포함한다. 대안적으로, 기판은 도 5에 도시된 바와 같이 캐리어 기판 (352) 에 본딩되거나 달리 부착된 제 1 기판 (350) 을 포함한다.
도 4에서 알 수 있는 바와 같이, 플라즈마 (228) 에 의해 생성된 이온들은 이온들이 정점 (274) 위의 영역에서 기판 (270) 의 베벨 에지 (274) 상에 입사하도록 상향으로 돌출하는 환형 플랜지에 의해 부분적으로 차단된다. 그 결과, 정점 (274) 으로부터 기판 (270) 의 방사상으로 외측 표면 근방의 상단 표면까지 선택된 영역들은 에칭되고, 하부 영역들은 에칭되지 않는다.
도 5에서 알 수 있는 바와 같이, 플라즈마 (228) 에 의해 생성된 이온들은 이온들이 캐리어 기판 (352) 보다는 제 1 기판 (350) 상에 입사하도록 상향으로 돌출하는 환형 플랜지에 의해 부분적으로 차단된다. 그 결과, 제 1 기판 (350) 의 방사상으로 외측 단부 근방의 선택된 영역들은 에칭되거나 트리밍되고, 캐리어 기판 (352) 은 에칭되거나 트리밍되지 않는다. 인식될 수 있는 바와 같이, 상향으로 돌출하는 플랜지 (320) 의 높이는 상이한 에칭 효과들을 제공하도록 가변될 수 있다.
이제 도 6을 참조하면, 하부 PEZ 링의 또 다른 구성이 (610) 으로 도시된다. 하부 PEZ 링 (610) 은 높이가 상승하는 (614, 616 및 618) 에 각각 제 1 단차부, 제 2 단차부 및 제 3 단차부를 포함한다. 제 1 단차부, 제 2 단차부 및 제 3 단차부 (614, 616 및 618) 는 하부 PEZ 링 (610) 의 기판-대면 측면 상에 배치된다. 일부 예들에서, 단차부 (618) 의 최상부 표면 (620) 은 일반적으로 평면형이고, 기판 (630) 의 상부 표면의 평면과 평행한 평면에 놓인다. 일부 예들에서, 최상부 표면 (620) 을 포함하는 평면은 기판 (630) 의 상부 표면을 포함하는 평면에 또는 평면 위에 위치된다.
최상부 표면 (620) 의 방사상으로 내측 부분이 제 2 단차부 (616) 를 향해 하향으로 경사지는 아치형 표면 (634) 으로 전이한다. 일부 예들에서, 아치형 표면 (634) 은 배치 동안 기판 (630) 을 센터링하는 것을 돕는다.
이제 도 7을 참조하면, 하부 PEZ 링의 또 다른 구성이 (710) 으로 도시된다. 하부 PEZ 링 (710) 은 높이가 상승하는 제 1 환형 단차부, 제 2 환형 단차부 및 제 3 환형 단차부 (714, 716 및 718) 를 포함한다. 제 1 환형 단차부, 제 2 환형 단차부 및 제 3 환형 단차부 (714, 716 및 718) 는 하부 PEZ 링 (710) 의 기판-대면 측면 상에 배치된다. 일부 예들에서, 제 3 환형 단차부 (718) 의 최상부 표면 (720) 은 일반적으로 평면형이고, 기판 (630) 의 상부 표면의 평면과 평행한 평면에 놓인다. 일부 예들에서, 최상부 표면 (720) 을 포함하는 평면은 배치 동안 기판 (630) 의 상부 표면을 포함하는 평면에 또는 평면 위에 위치된다.
제 3 환형 단차부 (718) 의 최상부 표면 (720) 의 방사상으로 내측 부분이 제 2 환형 단차부 (716) 를 향해 아치형 표면 (734) 을 따라 하향으로 전이한다. 아치형 표면 (734) 은 오목하고, 베벨 에지의 정점 (274) 근방에 위치된 절벽부 또는 리지 (ridge) (736) 에서 전이한다. 일부 예들에서, 아치형 표면 (734) 은 기판 (730) 을 센터링하는 것을 돕는다. 하부 PEZ 링 (710) 의 표면 (738) 이 제 1 단차부 (714) 를 향해 직하로, 하향 및 외향으로 또는 하향 및 내향으로 전이한다.
하부 PEZ 링 (710) 은 상부 포켓 및 하부 포켓 (760 및 762) 을 규정한다. 하부 포켓 (762) 은 기판 (630) 의 두께의 1/2 이상인 깊이를 갖는다. 하부 포켓 (762) 은 기판 (630) 의 직경보다 큰 직경을 갖는다. 상부 포켓 (760) 은 하부 포켓 (762) 의 직경보다 큰 내경 및 내경보다 큰 외경을 갖는다. 아치형 표면 (734) 은 상부 포켓 (760) 의 외경으로부터 상부 포켓 (760) 의 내경으로 연장한다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용 예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들의 연구시 자명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시 예들 각각이 특정한 피처들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시 예에 대해 기술된 이들 피처들 중 임의의 하나 이상의 피처들은, 조합이 명시적으로 기술되지 않더라도 임의의 다른 실시 예들의 피처들에서 그리고/또는 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시 예들은 상호 배타적이지 않고, 하나 이상의 실시 예들의 다른 실시 예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트들이 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하는 것으로 해석되지 않아야 한다.
일부 구현 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치와 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD (Atomic Layer Deposition) 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (29)

  1. 기판을 프로세싱하기 위한 기판 프로세싱 시스템에 있어서,
    기판의 베벨 에지의 플라즈마 처리 동안 상기 기판 위에 배치된 상부 플라즈마 배제 존 (Plasma Exclusion Zone; PEZ) 링;
    상기 플라즈마 처리 동안 상기 기판 위에 배치된 상부 전극;
    상기 플라즈마 처리 동안 상기 기판 아래에 적어도 부분적으로 배치된 하부 플라즈마 배제 존 링; 및
    플라즈마 처리 동안 상기 기판 아래에 적어도 부분적으로 배치된 하부 전극을 포함하고,
    상기 하부 플라즈마 배제 존 링은,
    상기 기판 아래에 적어도 부분적으로 배치된 하부 부분; 및
    상기 기판의 방사상으로 외측 에지로부터 이격된 위치에서 환형 바디의 상기 하부 부분으로부터 상향으로 연장하는 상향으로 돌출하는 플랜지로서, 상기 상향으로 돌출하는 플랜지는 수직 방향으로 상기 기판의 중간 부분 및 상기 기판의 상기 중간 부분 위 중 하나로 연장하는 최상부 표면을 포함하는, 상기 플랜지를 갖는 상기 환형 바디를 포함하는, 기판 프로세싱 시스템.
  2. 제 1 항에 있어서,
    상기 하부 전극은 상기 하부 플라즈마 배제 존 링 아래에 적어도 부분적으로 위치되는, 기판 프로세싱 시스템.
  3. 제 1 항에 있어서,
    상기 하부 플라즈마 배제 존 링은 이의 기판-대면 표면 상에 배치된 복수의 환형 단차부들을 포함하는, 기판 프로세싱 시스템.
  4. 제 1 항에 있어서,
    상기 상향으로 돌출하는 플랜지의 상기 최상부 표면은 평면형인, 기판 프로세싱 시스템.
  5. 제 4 항에 있어서,
    아치형 표면이 상기 최상부 표면의 방사상으로 내측 에지로부터 상기 기판의 정점에 인접한 위치로 하향으로 연장하는, 기판 프로세싱 시스템.
  6. 제 4 항에 있어서,
    아치형 표면이 상기 최상부 표면의 방사상으로 내측 에지로부터 상기 환형 바디의 상기 하부 부분으로 하향으로 연장하는, 기판 프로세싱 시스템.
  7. 제 1 항에 있어서,
    상기 기판의 정점과 상기 상향으로 돌출하는 플랜지의 방사상으로 내측 표면 사이의 수평 평면에 갭이 규정되고, 그리고 상기 갭은 0.1 내지 1 mm 범위의 폭을 갖는, 기판 프로세싱 시스템.
  8. 제 7 항에 있어서,
    상기 폭은 0.1 내지 0.5 mm의 범위인, 기판 프로세싱 시스템.
  9. 제 1 항에 있어서,
    상기 최상부 표면은 상기 기판의 상부 표면을 포함하는 평면에 평행한 평면에 위치되는, 기판 프로세싱 시스템.
  10. 제 1 항에 있어서,
    상기 기판의 두께는 50 ㎛ 내지 2 mm의 범위인, 기판 프로세싱 시스템.
  11. 제 1 항에 있어서,
    상기 하부 플라즈마 배제 존 (PEZ) 링은 알루미나 및 이트리아로 구성된 그룹으로부터 선택된 재료로 이루어지는, 기판 프로세싱 시스템.
  12. 제 1 항에 있어서,
    상기 기판은 캐리어 기판에 부착되는, 기판 프로세싱 시스템.
  13. 제 1 항에 있어서,
    상기 하부 플라즈마 배제 존 링의 상기 상향으로 돌출하는 플랜지는 상기 최상부 표면으로부터 방사상으로 내측에 위치된 상부 포켓 및 상기 상부 포켓으로부터 방사상으로 내측에 위치된 하부 포켓을 규정하는, 기판 프로세싱 시스템.
  14. 제 13 항에 있어서,
    상기 상부 포켓과 상기 하부 포켓 사이에 위치된 환형 리지 (ridge) 는 상기 기판의 방사상으로 외측 에지의 정점에 또는 정점 위에 배치되는, 기판 프로세싱 시스템.
  15. 베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링에 있어서,
    환형 바디로서,
    기판의 방사상으로 외측 에지의 아래에 그리고 방사상으로 내측에 위치된 제 1 환형 단차부; 및
    상기 제 1 환형 단차부로부터 상향으로 그리고 방사상으로 외측으로 연장하는 제 2 환형 단차부를 규정하고,
    상기 제 1 환형 단차부와 상기 제 2 환형 단차부 사이의 전이는 상기 기판의 상기 방사상으로 외측 에지의 방사상으로 내측에 위치되는, 상기 환형 바디; 및
    상기 기판의 방사상으로 외부 위치에서 상기 제 2 환형 단차부의 상부 표면으로부터 상향으로 연장하는 상향으로 돌출하는 플랜지를 포함하고,
    상기 상향으로 돌출하는 플랜지의 최상부 표면은 상기 제 2 환형 단차부의 상부 표면으로부터,
    상기 기판의 중간 부분; 및
    상기 기판의 상기 중간 부분 위 중 적어도 하나에 수직으로 인접한 위치로 상향으로 연장하는, 하부 플라즈마 배제 존 링.
  16. 제 15 항에 있어서,
    상기 상향으로 돌출하는 플랜지의 상기 최상부 표면은 상기 기판의 상부 표면을 포함하는 평면에 평행한 평면에 놓이는, 하부 플라즈마 배제 존 링.
  17. 제 15 항에 있어서,
    아치형 표면이 상기 상향으로 돌출하는 플랜지의 방사상으로 내측 에지로부터 상기 기판의 정점에 인접한 위치로 하향으로 그리고 내측으로 연장하는, 하부 플라즈마 배제 존 링.
  18. 제 15 항에 있어서,
    아치형 표면이 상기 상향으로 돌출하는 플랜지의 방사상으로 내측 에지로부터 상기 제 2 환형 단차부의 상부 표면으로 하향으로 그리고 내측으로 연장하는, 하부 플라즈마 배제 존 링.
  19. 제 15 항에 있어서,
    상기 기판의 정점과 상기 상향으로 돌출하는 플랜지의 방사상으로 내측 표면 사이의 수평 평면에 갭이 규정되고, 그리고 상기 갭은 0.1 내지 1 mm 범위의 폭을 갖는, 하부 플라즈마 배제 존 링.
  20. 제 19 항에 있어서,
    상기 폭은 0.1 내지 0.5 mm의 범위인, 하부 플라즈마 배제 존 링.
  21. 제 15 항에 있어서,
    상기 기판의 두께는 50 ㎛ 내지 2 mm의 범위인, 하부 플라즈마 배제 존 링.
  22. 제 15 항에 있어서,
    상기 환형 바디는 알루미나 및 이트리아로 구성된 그룹으로부터 선택된 재료로 이루어지는, 하부 플라즈마 배제 존 링.
  23. 베벨 에칭기를 위한 하부 플라즈마 배제 존 링에 있어서,
    환형 바디로서,
    베벨 에칭기의 하부 전극을 지지하도록 구성된 제 1 환형 단차부;
    상기 제 1 환형 단차부로부터 상향으로 그리고 방사상으로 외측으로 연장하고 기판을 지지하도록 구성된 제 2 환형 단차부; 및
    상기 제 2 환형 단차부로부터 상향으로 그리고 방사상으로 외측으로 연장하는 제 3 환형 단차부를 규정하는, 상기 환형 바디를 포함하고,
    상기 제 3 환형 단차부의 방사상으로 내측 표면은,
    제 1 포켓;
    상기 제 1 포켓으로부터 방사상 내측에 그리고 상기 제 1 포켓 아래에 위치된 제 2 포켓; 및
    상기 제 1 포켓과 상기 제 2 포켓 사이에 위치된 환형 리지를 규정하는, 하부 플라즈마 배제 존 링.
  24. 제 23 항에 있어서,
    상기 제 2 포켓은 상기 기판을 지지하도록 구성되고, 상기 환형 리지는 상기 기판의 방사상으로 외측 에지의 정점에 또는 정점 위에 위치되는, 하부 플라즈마 배제 존 링.
  25. 제 23 항에 있어서,
    상기 제 3 환형 단차부의 최상부 표면은 상기 기판의 상부 표면을 포함하는 평면에 평행한 평면에 놓이는, 하부 플라즈마 배제 존 링.
  26. 제 23 항에 있어서,
    상기 기판의 정점과 상기 환형 리지 사이의 수평 평면에 갭이 규정되고, 그리고 상기 갭은 0.1 내지 1 mm 범위의 폭을 갖는, 하부 플라즈마 배제 존 링.
  27. 제 26 항에 있어서,
    상기 폭은 0.1 내지 0.5 mm의 범위인, 하부 플라즈마 배제 존 링.
  28. 제 23 항에 있어서,
    상기 기판의 두께는 50 ㎛ 내지 2 mm의 범위인, 하부 플라즈마 배제 존 링.
  29. 제 23 항에 있어서,
    상기 환형 바디는 알루미나 및 이트리아로 구성된 그룹으로부터 선택된 재료로 이루어지는, 하부 플라즈마 배제 존 링.
KR1020217014917A 2018-10-18 2019-10-16 베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링 KR20210062094A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862747226P 2018-10-18 2018-10-18
US62/747,226 2018-10-18
PCT/US2019/056472 WO2020081644A1 (en) 2018-10-18 2019-10-16 Lower plasma exclusion zone ring for bevel etcher

Publications (1)

Publication Number Publication Date
KR20210062094A true KR20210062094A (ko) 2021-05-28

Family

ID=70283276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217014917A KR20210062094A (ko) 2018-10-18 2019-10-16 베벨 에칭기 (bevel etcher) 를 위한 하부 플라즈마 배제 존 링

Country Status (6)

Country Link
US (1) US20210351018A1 (ko)
JP (1) JP7539873B2 (ko)
KR (1) KR20210062094A (ko)
CN (1) CN112913000A (ko)
SG (1) SG11202103648WA (ko)
WO (1) WO2020081644A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102695443B1 (ko) * 2019-08-27 2024-08-16 삼성전자주식회사 기판 가장자리의 베벨 식각 장치 및 그를 이용한 반도체 소자의 제조 방법
WO2024137297A1 (en) * 2022-12-20 2024-06-27 Lam Research Corporation Lower plasma exclusion zone ring for controlling plasma deposition or etching near a substrate notch

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
JP4209618B2 (ja) 2002-02-05 2009-01-14 東京エレクトロン株式会社 プラズマ処理装置及びリング部材
US7882800B2 (en) * 2001-12-13 2011-02-08 Tokyo Electron Limited Ring mechanism, and plasma processing device using the ring mechanism
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
KR20090044571A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
CA2711266A1 (en) * 2008-01-24 2009-07-30 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
US20090221150A1 (en) * 2008-02-29 2009-09-03 Applied Materials, Inc. Etch rate and critical dimension uniformity by selection of focus ring material
US9136105B2 (en) * 2008-06-30 2015-09-15 United Microelectronics Corp. Bevel etcher
US20110206833A1 (en) * 2010-02-22 2011-08-25 Lam Research Corporation Extension electrode of plasma bevel etching apparatus and method of manufacture thereof
US20130000848A1 (en) * 2011-07-01 2013-01-03 Novellus Systems Inc. Pedestal with edge gas deflector for edge profile control
US10099245B2 (en) * 2013-03-14 2018-10-16 Applied Materials, Inc. Process kit for deposition and etching
CN105074869A (zh) * 2013-06-26 2015-11-18 应用材料公司 在icp等离子体处理腔室中用于高产出、衬底极端边缘缺陷减少的单环设计
US9564285B2 (en) * 2013-07-15 2017-02-07 Lam Research Corporation Hybrid feature etching and bevel etching systems
US10937634B2 (en) * 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
JP3210105U (ja) * 2016-03-04 2017-04-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ユニバーサルプロセスキット
US10276364B2 (en) * 2017-05-08 2019-04-30 Applied Materials, Inc. Bevel etch profile control

Also Published As

Publication number Publication date
US20210351018A1 (en) 2021-11-11
JP7539873B2 (ja) 2024-08-26
TW202029844A (zh) 2020-08-01
JP2022502867A (ja) 2022-01-11
WO2020081644A1 (en) 2020-04-23
CN112913000A (zh) 2021-06-04
SG11202103648WA (en) 2021-05-28

Similar Documents

Publication Publication Date Title
KR102182298B1 (ko) 하단 링 및 중간 에지 링
KR102591660B1 (ko) 이동가능한 에지 링 설계들
US10262887B2 (en) Pin lifter assembly with small gap
US20190244793A1 (en) Tapered upper electrode for uniformity control in plasma processing
US11443975B2 (en) Planar substrate edge contact with open volume equalization pathways and side containment
JP7539873B2 (ja) ベベルエッチャ用の下側プラズマ排除区域リング
US20230369025A1 (en) High precision edge ring centering for substrate processing systems
TWI848010B (zh) 用於斜面蝕刻器的下電漿排除區域環
US20220235459A1 (en) Reduced diameter carrier ring hardware for substrate processing systems
US20230352278A1 (en) Plasma-exclusion-zone rings for processing notched wafers
TWI760111B (zh) 底部和中間邊緣環
TWM645894U (zh) 邊緣環系統以及其蓋環、可動頂環、及底環

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal