CN115224070A - 发光元件及包括该发光元件的显示装置 - Google Patents

发光元件及包括该发光元件的显示装置 Download PDF

Info

Publication number
CN115224070A
CN115224070A CN202210411709.5A CN202210411709A CN115224070A CN 115224070 A CN115224070 A CN 115224070A CN 202210411709 A CN202210411709 A CN 202210411709A CN 115224070 A CN115224070 A CN 115224070A
Authority
CN
China
Prior art keywords
layer
emitting element
light emitting
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210411709.5A
Other languages
English (en)
Inventor
金世咏
李钟览
赵原奭
金东旭
朴宰龙
柳喆锺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Academy Industry Foundation of POSTECH
Original Assignee
Samsung Display Co Ltd
Academy Industry Foundation of POSTECH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd, Academy Industry Foundation of POSTECH filed Critical Samsung Display Co Ltd
Publication of CN115224070A publication Critical patent/CN115224070A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种发光元件及包括该发光元件的显示装置。根据一实施例的发光元件包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，布置于所述第一半导体层下部，并且掺杂有p型掺杂剂；发光层，布置于所述第一半导体层与所述第二半导体层之间；第一中间层，布置于所述第一半导体层上并且包括金属；以及第一电极层，布置于所述第一中间层上，其中，透射所述第一半导体层、所述第一中间层以及所述第一电极层的光的透射率为70％以上。

Description

发光元件及包括该发光元件的显示装置
技术领域
本发明涉及一种发光元件及包括该发光元件的显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。为此，诸如有机发光显示装置(Organic Light Emitting Display)、液晶显示装置(LCD：Liquid Crystal Display)等多种显示装置正在被投入使用。
作为将显示装置的图像显示的装置，可以包括诸如有机发光显示面板或液晶显示面板之类的显示面板。其中，作为发光显示面板，可以包括发光元件，例如，对发光二极管(Light Emitting Diode，LED)而言，有使用有机物作为发光物质的有机发光二极管(OLED)、使用无机物作为发光物质的无机发光二极管等。
发明内容
本发明要解决的技术问题是，提供一种可以提高电特性及透明度的发光元件及包括该发光元件的显示装置。
本发明的技术问题不限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
根据用于解决所述课题的一实施例的发光元件包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，布置于所述第一半导体层下部，并且掺杂有p型掺杂剂；发光层，布置于所述第一半导体层与所述第二半导体层之间；第一中间层，布置于所述第一半导体层上并且包含金属；以及第一电极层，布置于所述第一中间层上，其中，透射所述第一半导体层、所述第一中间层以及所述第一电极层的光的透射率可以为70％以上。
所述第一中间层可以包括选自铟(In)、锡(Sn)、钛(Ti)、铝(Al)、铬(Cr)、银(Ag)、金(Au)、钯(Pd)、镍(Ni)、钨(W)、铱(Ir)、铂(Pt)、钴(Co)、铜(Cu)、钌(Ru)、铑(Rh)、铷(Rb)、镧(La)、铈(Ce)、钠(Na)以及铕(Eu)中的至少一种。
所述第一中间层的一表面可以接触于所述第一半导体层，与所述一表面对向的另一表面可以接触于所述第一电极层。
所述第一中间层可以具有所述第一半导体层的功函数与所述第一电极层的功函数之间的功函数。
所述第一中间层的厚度可以为1nm至30nm。
所述第一电极层包括金属氧化物，所述金属氧化物包括选自ITO(铟锡氧化物)、AlZO(铝锌氧化物)、IZO(铟锌氧化物)、ZnO(氧化锌)、InxOy(铟氧化物)、SnxOy(锡氧化物)、AlOx(铝氧化物)以及GaxOy(镓氧化物)中的至少一种。
所述第一电极层可以包括与所述第一中间层相同的物质。
掺杂于所述第一半导体层的所述n型掺杂剂可以具有随着邻近所述第一中间层而浓度增加的浓度梯度。
所述发光元件还包括：第二中间层，布置于所述第一半导体层与所述第一中间层之间，所述第二中间层的一表面可以接触于所述第一半导体层，并且与所述一表面对向的另一表面可以接触于所述第一中间层。
所述第二中间层包括金属氮化物，所述金属氮化物的金属可以包括选自铟(In)、锡(Sn)、钛(Ti)、铝(Al)、铬(Cr)、银(Ag)、金(Au)、钯(Pd)、镍(Ni)、钨(W)、铱(Ir)、铂(Pt)、钴(Co)、铜(Cu)、钌(Ru)、铑(Rh)、铷(Rb)、镧(La)、铈(Ce)、钠(Na)以及铕(Eu)中的任意一种。
所述发光元件的接触电阻可以为10-3Ωcm2以下。
所述发光元件还可以包括：绝缘膜，包围所述第一半导体层、所述第二半导体层、所述发光层、所述第一中间层以及所述第一电极层。
此外，根据一实施例的显示装置包括：第一基板；第一电极及第二电极，彼此隔开地布置于所述第一基板上；第一绝缘层，布置于所述第一电极和所述第二电极上；多个发光元件，在所述第一绝缘层上布置于所述第一电极和所述第二电极上；及第一连接电极，与所述发光元件的两端部中的一端部接触；以及第二连接电极，与所述发光元件的两端部中的另一端部接触，其中，所述发光元件包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，布置于所述第一半导体层下部，并且掺杂有p型掺杂剂；发光层，布置于所述第一半导体层与所述第二半导体层之间；第一中间层，布置于所述第一半导体层上，并且包含金属；以及第一电极层，布置于所述第一中间层上，并且透射所述第一半导体层、所述第一中间层以及所述第一电极层的光的透射率为70％以上，所述第二半导体层可以与所述第一连接电极接触，所述第一电极层可以与所述第二连接电极接触。
所述第一中间层的厚度可以为1nm至30nm。
所述第一中间层的一表面可以接触于所述第一半导体层，与所述一表面对向的另一表面可以接触于所述第一电极层。
所述第一中间层可以具有所述第一半导体层的功函数与所述第一电极层的功函数之间的功函数。
掺杂于所述第一半导体层的所述n型掺杂剂可以具有随着邻近所述第一中间层而浓度增加的浓度梯度。
所述显示装置还包括：第二中间层，布置于所述第一半导体层与所述第一中间层之间，所述第二中间层的一表面可以接触于所述第一半导体层，与所述一表面对向的另一表面可以接触于所述第一中间层。
所述第二中间层可以包括包含于所述第一中间层的金属的氮化物。
所述发光元件的接触电阻可以为10-3Ωcm2以下。
其他实施例的具体事项包括在详细的说明及附图中。
根据基于实施例的发光元件及包括该发光元件的显示装置，在发光元件的一端形成包含金属氧化物的第一电极层，从而能够提高与显示装置的连接电极之间的接触特性。
此外，通过在第一半导体层与第一电极层之间形成第一中间层，从而可以在第一半导体层与第一电极层之间形成欧姆接触。由此，可以在发光元件中减小第一半导体层与第一电极层之间的接触电阻，从而均匀地施加驱动电流。
此外，由于第一中间层形成为能够使发光层的光透射的厚度，并且第一电极层形成为透明导电层，从而使发光层的光还可以向发光元件的一端部发出而提高光提取效率。
根据一实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是示出根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的一个像素的平面图。
图3是沿图2的N1-N1'线截取的剖面图。
图4是沿图2的N2-N2'线截取的剖面图。
图5是根据一实施例的发光元件的示意图。
图6是图5的发光元件的剖面图。
图7是示意性地模拟连接电极和第一半导体层的功函数的能带图。
图8是示意性地模拟连接电极、第一中间层以及第一半导体层的功函数的能带图。
图9是示意性地示出根据另一实施例的发光元件的剖面图。
图10是示意性地示出根据又一实施例的发光元件的剖面图。
图11是示意性地示出根据又一实施例的发光元件的剖面图。
图12是示出根据实验例1的发光元件样本#3的根据驱动电压的电流的曲线图。
图13是示出根据实验例1的发光元件样本#4的根据驱动电压的电流的曲线图。
图14是示出根据实验例1的发光元件样本#1、样本#2、样本#3以及样本#4的根据热处理温度的接触电阻的曲线图。
图15是示出根据实验例2的发光元件样本#5的根据驱动电压的电流的曲线图。
图16是示出根据实验例2的发光元件样本#6的根据驱动电压的电流的曲线图。
图17是示出根据实验例2的发光元件样本#1、样本#2、样本#5以及样本#6的根据热处理温度的接触电阻的曲线图。
图18是示出根据实验例3的发光元件样本#7的根据驱动电压的电流的曲线图。
图19是示出根据实验例3的发光元件样本#8的根据驱动电压的电流的曲线图。
图20是示出根据实验例3的发光元件样本#1、样本#2、样本#7以及样本#8的根据热处理温度的接触电阻的曲线图。
图21是示出根据利用钛形成的第一中间层的厚度以及利用ITO形成的第一电极层的厚度的透射率的图。
图22是示出根据利用铟形成的第一中间层的厚度以及利用ITO形成的第一电极层的厚度的透射率的图。
图23是示出根据利用锡形成的第一中间层的厚度以及利用ITO形成的第一电极层的厚度的透射率的图。
图24是根据实验例4而表示的根据热处理温度的基板样本的平均透射率的曲线图。
附图标记说明
10：显示装置 31：第一半导体层
32：第二半导体层 36：发光层
37：第一中间层 38：绝缘膜
40：第一电极层 41：第二中间层
RME1、RME2：第一电极和第二电极
PAS1～3：第一绝缘层、第二绝缘层、第三绝缘层
CNE1、CNE2：第一连接电极和第二连接电极
具体实施方式
参照结合附图详细后述的实施例，将明确本发明的优点和特征以及用于达到这些的方法。然而本发明并非局限于以下公开的实施例，其可以实现为彼此不同的多样的形态，提供本实施例仅旨在使本发明的公开得以完整并用于将本发明的范围完整地告知本发明所属的技术领域中具备基本知识的人员，本发明仅由权利要求的范围来定义。
提及元件(elements)或层表示在其他元件或层的“上(on)”的情形可以包括在其他元件的紧邻的上方或在中间夹设有其他层或其他元件的情况。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中公开的形状、尺寸、比率、角度、数量等是示例性的，因此本发明并不限于图示的事项。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够部分或全部地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地进行实施，也能够以相关关系一同实施。
以下参照附图对具体实施例进行说明。
图1是示出根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示视频或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，显示装置10可以包括提供显示画面的电视、笔记本电脑、监控器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10可以包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，例示性地说明了应用无机发光二极管显示面板的情形，但不限于此，只要能够应用相同的技术思想，则也可以应用于其他显示面板。
显示装置10的形状可以多样地变形。例如，显示装置10可以具有横向长度长的矩形、纵向长度长的矩形、正方形、边角部(顶点)圆滑的四边形、其他多边形、圆形等的形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中例示性地说明了在第二方向DR2上的长度长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以为矩形或正方形，但不限于此，也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以排列为条纹型或五片瓦(pentile)型。并且，像素PX中的每一个可以包括一个以上的发出特定波段的光的发光元件而显示特定颜色。
显示区域DPA的周围可以布置有非显示区域NDA。非显示区域NDA可以完全或部分地包围显示区域DPA。显示区域DPA可以为矩形形状，非显示区域NDA可以布置为邻近于显示区域DPA的四个边。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中，可以布置有包括在显示装置10中的布线或电路驱动部，或者贴装有外部装置。
图2是示出根据一实施例的显示装置的一像素的平面图。
参照图2，显示装置10的像素PX中的每一个可以包括多个子像素SPXn(n为1至3)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2以及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。作为一例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，不限于此，各个子像素SPXn也可以发出相同颜色的光。在一实施例中，各个子像素SPXn可以发出蓝色的光。并且，在附图中例示了一个像素PX包括三个子像素SPXn的情形，但不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的各个子像素SPXn可以包括发光区域EMA及非发光区域。发光区域EMA可以是布置有发光元件ED而射出特定波段的光的区域。非发光区域可以是未布置发光元件ED并且从发光元件ED发出的光无法到达而不射出光的区域。
发光区域EMA包括布置有发光元件ED的区域，并且可以包括作为与发光元件ED邻近的区域的使从发光元件ED发出的光射出的区域。不限于此，发光区域EMA还可以包括从发光元件ED发出的光被另一部件反射或折射而射出的区域。多个发光元件ED可以布置于各个子像素SPXn，并且可以包括它们所布置的区域以及与其邻近的区域而形成发光区域。
在附图中例示了各个子像素SPXn的发光区域EMA具有彼此均匀的面积的情形，但不限于此。在一些实施例中，各个子像素SPXn的各个发光区域EMA还可以根据从布置于相应子像素的发光元件ED发出的光的颜色或波段而具有彼此不同的面积。
此外，各个子像素SPXn还可以包括布置于非发光区域的子区域SA。子区域SA布置于发光区域EMA的第一方向DR1的一侧，并且可以布置于在第一方向DR1上邻近的子像素SPXn的发光区域EMA之间。例如，多个发光区域EMA和子区域SA分别可以在第二方向DR2上反复排列，并且发光区域EMA和子区域SA可以在第一方向DR1上交替地排列。然而，不限于此，在多个像素PX中，发光区域EMA和子区域SA还可以具有与图2不同的排列。
在子区域SA与发光区域EMA之间布置有堤层BNL，它们之间的间隔可以根据堤层BNL的宽度而不同。由于发光元件ED未布置于子区域SA而不射出光，但是可以布置有布置于各个子像素SPXn的电极RME的一部分。布置于彼此不同的子像素SPXn的电极RME可以通过子区域SA的分离部ROP彼此分离而布置。
堤层BNL可以包括在平面上沿第一方向DR1及第二方向DR2延伸的部分，从而在显示区域DPA的整个表面布置为网格图案。堤层BNL可以跨过各个子像素SPXn的边界而布置，从而区分邻近的子像素SPXn。此外，堤层BNL可以布置为包围布置于每个子像素SPXn的发光区域EMA，从而区分各个子像素SPXn。
图3是沿图2的N1-N1'线截取的剖面图。图4是沿图2的N2-N2'线截取的剖面图。在图3中图示了将布置于第一子像素SPX1的发光元件ED横穿的剖面，在图4中图示了横穿多个接触孔CTD、CTS的剖面。
结合图2参照图3及图4，显示装置10可以包括第一基板SUB以及布置于第一基板SUB上的半导体层、多个导电层以及多个绝缘层。所述半导体层、导电层以及绝缘层可以分别构成显示装置10的电路层和发光元件层。
具体而言，第一基板SUB可以是绝缘基板。第一基板SUB可以利用玻璃、石英或高分子树脂等的绝缘物质构成。此外，第一基板SUB可以是刚性(Rigid)基板，但也可以是能够实现弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。
第一导电层可以布置于第一基板SUB上。第一导电层可以包括下部金属层CAS，下部金属层CAS可以被布置为与第一晶体管T1的有源层ACT1重叠。下部金属层CAS可以包括阻挡光的材料，以防止光入射至第一晶体管的有源层ACT1。然而，可以省略下部金属层CAS。
缓冲层BL可以布置于下部金属层CAS及第一基板SUB上。缓冲层BL形成于第一基板SUB上，以保护像素PX的晶体管免受通过易于湿气渗透的第一基板SUB渗透的水分的影响，并且可以执行表面平坦化功能。
半导体层可以布置于缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT1。有源层ACT1可以布置为与后述的第二导电层的栅电极G1部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施例中，半导体层也可以仅包含多晶硅。所述氧化物半导体可以是含有铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium ZincOxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc TinOxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：IndiumGallium Zinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
在附图中，例示了在显示装置10的子像素SPXn布置有一个第一晶体管T1的情形，但不限于此，显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以布置于半导体层及缓冲层BL上。第一栅极绝缘层GI可以起到第一晶体管T1的栅极绝缘膜的作用。
第二导电层可以布置于第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以布置为在作为厚度方向的第三方向DR3上与有源层ACT1的沟道区域重叠。
第一层间绝缘层IL1可以布置于第二导电层上。第一层间绝缘层IL1可以在第二导电层与布置于其上的其他层之间执行绝缘膜的功能，并保护第二导电层。
第三导电层可以布置于第一层间绝缘层IL1上。第三导电层可以包括布置于显示区域DPA的第一电压布线VL1和第二电压布线VL2以及多个导电图案CDP1、CDP2。
第一电压布线VL1可以被施加传输至第一电极RME1的高电位电压(或第一电源电压)，并且第二电压布线VL2可以被施加传输至第二电极RME2的低电位电压(或第二电源电压)。第一电压布线VL1的一部分可以通过贯通第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1接触。第一电压布线VL1可以起到第一晶体管T1的第一漏电极D1的作用。第二电压布线VL2可以与后述的第二电极RME2直接连接。
第一导电图案CDP1可以通过贯通第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1接触。此外，第一导电图案CDP1可以通过另一接触孔与下部金属层CAS接触。第一导电图案CDP1可以起到第一晶体管T1的第一源电极S1的作用。
第二导电图案CDP2可以与后述的第一电极RME1连接。此外，第二导电图案CDP2可以通过第一导电图案CDP1电连接于第一晶体管T1。虽然在附图中例示了第一导电图案CDP1与第二导电图案CDP2彼此分离布置的情形，但是在一些实施例中，第二导电图案CDP2还可以与第一导电图案CDP1一体化而形成一个图案。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传输至第一电极RME1。
另外，在附图中，例示了第一导电图案CDP1和第二导电图案CDP2形成于同一层的情形，但不限于此。在一些实施例中，第二导电图案CDP2可以形成为与第一导电图案CDP1不同的导电层，例如，还可以形成为在与第三导电层之间夹设一些绝缘层而布置于第三导电层上的第四导电层。在此情形下，第一电压布线VL1及第二电压布线VL2也可以利用第四导电层形成，而不是由第三导电层形成，第一电压布线VL1可以通过其他导电图案与第一晶体管T1的第一漏电极D1电连接。
上述缓冲层BL、第一栅极绝缘层GI以及第一层间绝缘层IL1可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI以及第一层间绝缘层IL1可以形成为包含硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氧氮化物(SiOxNy：Silicon Oxynitride)中的至少一种的无机层堆叠的双层或由它们交替堆叠的多层。然而，并不限于此，缓冲层BL、第一栅极绝缘层GI以及第一层间绝缘层IL1也可以利用包含上述的绝缘性材料的一个无机层构成。此外，在一些实施例中，第一层间绝缘层IL1也可以利用聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
第二导电层及第三导电层可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。然而，并不限于此。
过孔层VIA可以布置于第三导电层上。过孔层VIA可以包括有机绝缘物质(例如，诸如聚酰亚胺(PI)之类的有机绝缘物质)，以执行表面平坦化功能。
堤图案BP1、BP2、多个电极RME(RME1、RME2)和堤层BNL、多个发光元件ED和多个连接电极CNE(CNE1、CNE2)可以作为显示元件层而布置于过孔层VIA上。并且，多个绝缘层PAS1、PAS2、PAS3也可以布置于过孔层VIA上。
多个堤图案BP1、BP2可以直接布置于过孔层VIA上。堤图案BP1、BP2可以具有沿第一方向DR1延伸的形状并沿第二方向DR2隔开。例如，堤图案BP1、BP2可以在各个子像素SPXn的发光区域EMA中包括彼此隔开的第一堤图案BP1及第二堤图案BP2。第一堤图案BP1可以以发光区域EMA的中心部为基准布置于作为第二方向DR2的一侧的左侧，并且第二堤图案BP2可以以发光区域EMA的中心部为基准布置于作为第二方向DR2的另一侧的右侧。多个发光元件ED可以布置于第一堤图案BP1与第二堤图案BP2之间。
堤图案BP1、BP2在第一方向DR1上延伸的长度可以小于被堤层BNL包围的发光区域EMA的第一方向DR1上的长度。堤图案BP1、BP2可以在显示区域DPA的整个表面形成布置于子像素SPXn的发光区域EMA中且具有窄的宽度并沿一方向延伸的岛状的图案。在附图中，例示了两个堤图案BP1、BP2在各个子像素SPXn中以具有相同的宽度的方式来布置的情形，但不限于此。堤图案BP1、BP2的数量及形状可以根据电极RME的数量或布置结构而不同。
以过孔层VIA的上表面为基准，堤图案BP1、BP2可以具有至少一部分突出的结构。堤图案BP1、BP2的突出的部分可以具有倾斜的侧面，并且从发光元件ED发出的光可以被布置于堤图案BP1、BP2上的电极RME反射而朝向过孔层VIA的上部方向射出。然而，并不限于此，堤图案BP1、BP2的外表面也可以具备具有曲率的半圆形形状或半椭圆形的形状。堤图案BP1、BP2可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质，但不限于此。
多个电极RME可以以沿一方向延伸的形状布置于各个子像素SPXn。多个电极RME可以沿第一方向DR1延伸而布置于子像素SPXn的发光区域EMA，并且它们可以在第二方向DR2上彼此隔开地布置。多个电极RME可以与发光元件ED电连接。各个电极RME可以通过后述的连接电极CNE(CNE1、CNE2)与发光元件ED连接，并且可以将由下部的导电层施加的电信号传递至发光元件ED。
显示装置10可以包括布置于各个子像素SPXn的第一电极RME1及第二电极RME2。第一电极RME1可以以发光区域EMA的中心部为基准布置于左侧，第二电极RME2可以在第二方向DR2上与第一电极RME1隔开而以发光区域EMA的中心部为基准布置于第一电极RME1的右侧。第一电极RME1可以布置于第一堤图案BP1上，第二电极RME2可以布置于第二堤图案BP2上。第一电极RME1和第二电极RME2可以越过堤层BNL而部分地布置于该子像素SPXn及子区域SA。彼此不同的子像素SPXn的第一电极RME1和第二电极RME2可以以位于任意一个子像素SPXn的子区域SA中的分离部ROP为基准而彼此隔开。
第一电极RME1和第二电极RME2可以至少布置于堤图案BP1、BP2的倾斜的侧面上。在一实施例中，在第二方向DR2上测量的多个电极RME的宽度可以小于在第二方向DR2上测量的堤图案BP1、BP2的宽度。第一电极RME1和第二电极RME2被布置为至少覆盖堤图案BP1、BP2的一侧面，以反射从发光元件ED发出的光。
此外，第一电极RME1与第二电极RME2在第二方向DR2上隔开的间距可以比堤图案BP1与堤图案BP2之间的间距窄。第一电极RME1和第二电极RME2的至少一部分区域可以直接布置于过孔层VIA上，从而它们可以布置于同一平面上。
如上所述，多个电极RME布置于堤图案BP1、BP2上，从布置于堤图案BP1与堤图案BP2之间的发光元件ED发出的光可以被布置于堤图案BP1、BP2上的电极RME反射而朝向上部方向射出。各个电极RME可以包含具有高反射率的导电性物质而反射从发光元件ED发出的光。
各个电极RME可以布置为从发光区域EMA延伸至子区域SA，并且可以包括与堤层BNL重叠的部分以及布置于子区域SA的部分。根据一实施例，各个电极RME中的上表面的一部分被暴露的部分可以分别布置于子区域SA。然而，不限于此，各个电极RME中的上表面的一部分被暴露的部分也可以位于发光区域EMA中。
第一电极RME1和第二电极RME2可以分别通过形成在与堤层BNL重叠的部分的第一接触孔CTD及第二接触孔CTS而连接于第三导电层。第一电极RME1可以通过贯通其下部的过孔层VIA的第一接触孔CTD而与第二导电图案CDP2接触。第二电极RME2可以通过贯通其下部的过孔层VIA的第二接触孔CTS而与第二电压布线VL2接触。第一电极RME1可以通过第二导电图案CDP2及第一导电图案CDP1电连接于第一晶体管T1而被施加第一电源电压，第二电极RME2可以电连接于第二电压布线VL2而被施加第二电源电压。
第一绝缘层PAS1可以布置于显示区域DPA的整个表面，并且可以布置于过孔层VIA以及多个电极RME上。第一绝缘层PAS1可以在保护多个电极RME的同时使彼此不同的电极RME相互绝缘。尤其，第一绝缘层PAS1可以在形成堤层BNL之前布置为覆盖电极RME，从而能够防止电极RME在形成堤层BNL的工艺中受损。此外，第一绝缘层PAS1还可以防止布置于其上的发光元件ED通过与其他部件直接接触而被损坏。
在示例性的实施例中，第一绝缘层PAS1可以在沿第二方向DR2隔开的电极RME之间以上表面的一部分凹陷的方式形成阶梯差。发光元件ED可以布置于第一绝缘层PAS1的形成有阶梯差的上表面，并且在发光元件ED与第一绝缘层PAS1之间可以形成空间。
根据一实施例，第一绝缘层PAS1可以布置为覆盖电极RME，并且可以包括使它们的上表面的一部分暴露的多个开口部。例如，第一绝缘层PAS1可以包括使各个电极RME的上表面的一部分暴露的接触部CT1、CT2。第一接触部CT1可以在子区域SA中布置于第一电极RME1上，第二接触部CT2可以在子区域SA中布置于第二电极RME2上。后述的连接电极CNE可以与通过第一接触部CT1及第二接触部CT2而暴露的电极RME1、RME2接触。此外，第一绝缘层PAS1可以在使彼此不同的子像素SPXn的电极RME隔开的分离部ROP中使过孔层VIA的上表面开口。
堤层BNL可以布置于第一绝缘层PAS1上。堤层BNL可以包括沿第一方向DR1及第二方向DR2延伸的部分，并且可以包围各个子像素SPXn。此外，堤层BNL可以包围各个子像素SPXn的发光区域EMA及子区域SA而将它们区分开，并且可以包围显示区域DPA的最外廓以区分显示区域DPA和非显示区域NDA。堤层BNL布置于显示区域DPA的整体而形成格子形状图案，在显示区域DPA中，堤层BNL开口的区域可以是发光区域EMA和子区域SA。
堤层BNL可以与堤图案BP1、BP2相似地具有预定高度。在一些实施例中，堤层BNL的上表面的高度可以高于堤图案BP1、BP2，并且其厚度可以等于或大于堤图案BP1、BP2的厚度。堤层BNL可以在显示装置10的制造工艺中的喷墨印刷工艺中防止墨溢出到邻近的子像素SPXn。堤层BNL可以与堤图案BP1、BP2相同地包括聚酰亚胺之类的有机绝缘物质。
多个发光元件ED可以布置于第一绝缘层PAS1上。发光元件ED可以具有沿一方向延伸的形状，并且可以布置为延伸的一方向与第一基板SUB平行。如在下文中所述，发光元件ED可以包括沿所述延伸的一方向布置的多个半导体层，并且所述多个半导体层可以沿平行于第一基板SUB的上表面的方向依次布置。然而，不限于此，在发光元件ED具有不同的结构的情形下，多个半导体层也可以朝向垂直于第一基板SUB的方向布置。
多个发光元件ED可以布置于在堤图案BP1与堤图案BP2之间沿第二方向DR2隔开的电极RME上。发光元件ED的延伸长度可以比沿第二方向DR2隔开的电极RME之间的间距长。可以以至少一端部布置于彼此不同的电极RME中的任意一个上，或者两端部分别置于彼此不同的电极RME上的方式布置发光元件ED。各个电极RME延伸的方向与发光元件ED延伸的方向可以实质上垂直地布置。发光元件ED沿各个电极RME延伸的第一方向DR1彼此隔开地布置，并且可以实质上彼此平行地整齐排列。然而，不限于此，发光元件ED也可以布置为倾斜于各个电极RME延伸的方向。
布置于各个子像素SPXn的发光元件ED可以根据构成上述的半导体层的材料而发出彼此不同的波段的光。然而，不限于此，布置于各个子像素SPXn的发光元件ED可以包括相同材料的半导体层且发出相同颜色的光。发光元件ED可以与连接电极CNE(CNE1、CNE2)接触而电连接于电极RME及过孔层VIA下部的导电层，并且可以被施加电信号而发出特定波段的光。
此外，发光元件ED包括被掺杂为彼此不同的导电型的半导体层，并且可以通过与半导体层接触的连接电极CNE被传递电流而发光。在连接电极CNE为能够使光透射的透明导电层(例如，ITO)的情形下，可能无法实现与半导体层之间的欧姆接触，从而可能无法均匀地被施加驱动电流。
根据一实施例，发光元件ED可以在半导体层与连接电极之间包括能够构成欧姆接触的第一中间层及第一电极层。在此情形下，半导体层、第一中间层以及第一电极层之间可以构成欧姆接触，从而驱动电流可以均匀地被施加到发光元件ED。对此的详细说明将进行后述。
第二绝缘层PAS2可以布置于多个发光元件ED、第一绝缘层PAS1以及堤层BNL上。第二绝缘层PAS2可以包括在堤图案BP1与堤图案BP2之间沿第一方向DR1延伸且布置于多个发光元件ED上的图案部。所述图案部布置为部分地包围发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端部。所述图案部在平面图上可以在各个子像素SPXn内形成线状或岛状图案。第二绝缘层PAS2的所述图案部可以在保护发光元件ED的同时，在显示装置10的制造工艺中固定发光元件ED。此外，第二绝缘层PAS2也可以布置为填充发光元件ED与其下部的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2中的一部分可以布置于堤层BNL的上部以及子区域SA中。第二绝缘层PAS2中的布置于子区域SA中的部分可以不布置在第一接触部CT1和第二接触部CT2以及分离部ROP。
多个连接电极CNE(CNE1、CNE2)可以布置于多个电极RME以及发光元件ED上，并与它们分别接触。连接电极CNE可以通过发光元件ED的任意一端部以及贯通第一绝缘层PAS1及第二绝缘层PAS2的接触部CT1、CT2而与电极RME中的至少一个接触。
第一连接电极CNE1可以具有沿第一方向DR1延伸的形状，并且可以布置于第一电极RME1上。在第一连接电极CNE1中，布置于第一堤图案BP1上的部分可以与第一电极RME1重叠，由此沿第一方向DR1延伸。第一连接电极CNE1可以从发光区域EMA越过堤层BNL而布置至子区域SA。第一连接电极CNE1可以在子区域SA通过第一接触部CT1与第一电极RME1接触。第一连接电极CNE1可以与发光元件ED及第一电极RME1接触，以将从第一晶体管T1施加的电信号传输至发光元件ED。第一连接电极CNE1可以与后述的发光元件ED的第二半导体层32接触。
第二连接电极CNE2可以具有沿第一方向DR1延伸的形状，并且可以布置于第二电极RME2上。第二连接电极CNE2中的布置于第二堤图案BP2上的部分可以与第二电极RME2重叠，由此沿第一方向DR1延伸。第二连接电极CNE2可以从发光区域EMA越过堤层BNL而布置至子区域SA。第二连接电极CNE2可以在子区域SA中通过第二接触部CT2与第二电极RME2接触。第二连接电极CNE2可以与发光元件ED及第二电极RME2接触，以将从第二电压布线VL2施加的电信号传输至发光元件ED。第二连接电极CNE2可以与后述的第一电极层40接触。
第一连接电极CNE1和第二连接电极CNE2可以利用能够透射光的透明导电层构成。第一连接电极CNE1和第二连接电极CNE2可以包括选自ITO(铟锡氧化物)、AlZO(铝锌氧化物)、IZO(铟锌氧化物)、ZnO(氧化锌)、InxOy(铟氧化物)、SnxOy(锡氧化物)、AlOx(铝氧化物)以及GaxOy(镓氧化物)中的至少一种。
第三绝缘层PAS3可以布置于第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以布置于第二绝缘层PAS2上的整体，从而布置为覆盖第二连接电极CNE2，并且第一连接电极CNE1可以布置于第三绝缘层PAS3上。除了布置有第二连接电极CNE2的区域之外，第三绝缘层PAS3可以布置于过孔层VIA上的整体。第三绝缘层PAS3可以以使第一连接电极CNE1与第二连接电极CNE2不直接接触的方式使它们相互绝缘。
第三绝缘层PAS3可以布置于子区域SA的除了布置有第一接触部CT1的部分之外的整体，并且可以覆盖第二接触部CT2及分离部ROP。由于第一连接电极CNE1布置于第一接触部CT1，因此第三绝缘层PAS3可以使第一接触部CT1暴露。由于第二连接电极CNE2布置于第二接触部CT2，因此第三绝缘层PAS3可以与第二连接电极CNE2一起覆盖第二接触部CT2。此外，由于第三绝缘层PAS3覆盖分离部ROP，从而可以与因电极RME相互隔开而暴露的过孔层VIA的上表面直接接触。
尽管未图示于附图，但在第三绝缘层PAS3以及第一连接电极CNE1上还可以布置有其他绝缘层。所述绝缘层可以起到对布置于第一基板SUB上的部件进行保护以免受外部环境影响的功能。
上述的第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3可以包括无机物绝缘性物质或有机物绝缘性物质。
图5是根据一实施例的发光元件的示意图。图6是图5的发光元件的剖面图。图6图示了穿过图5的发光元件ED的中心而在高度方向上进行剖切的剖面。图7是示意性地模拟连接电极和第一半导体层的功函数的能带图。图8是示意性地模拟连接电极、第一中间层以及第一半导体层的功函数的能带图。
参照图5及图6，发光元件ED可以是发光二极管(Light Emitting diode)，具体地，发光元件ED可以是具有纳米(Nano-meter)级至微米(Micro-meter)级单位的尺寸且利用无机物构成的无机发光二极管。若在彼此相向的两个电极之间沿特定方向形成电场，则发光元件ED可整齐排列于形成极性的所述两个电极之间。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等的形状。然而，发光元件ED的形态不限于此，发光元件ED可以具有正六面体、长方体、六角柱形等多角柱的形状，或者具有沿一方向延伸且外表面部分地倾斜的形状等多种形态。
发光元件ED可以包括掺杂有任意的导电型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部的电源施加的电信号并可以发出特定波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、第一中间层37、第一电极层40以及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以是掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第一半导体层31的n型掺杂剂可以是Si、Ge、Se、Sn等。在示例性的实施例中，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以具有1.5μm至5μm的范围，但不限于此。
可以将发光层36夹设在第二半导体层32与第一半导体层31之间而将第二半导体层32布置于第一半导体层31上。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有AlxGayIn(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以是掺杂有p型的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂在第二半导体层32的p型掺杂剂可以为Mg、Zn、Ca、Ba等。在示例性的实施例中，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以具有0.05μm至0.10μm的范围，但不限于此。
另外，在附图中图示了第一半导体层31和第二半导体层32构成为一个层的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层(例如，包覆层(Clad layer)或拉伸应变势垒减小(TSBR：Tensile strain barrierreducing)层)。
发光层36可以布置于第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情形下，也可以是量子层(Quantum layer)与阱层(Well layer)彼此交替地堆叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32施加的电信号而通过电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN等的物质。尤其，在发光层36为量子层与阱层交替堆叠的多量子阱结构的情形下，量子层可以包含AlGaN或AlGaInN，阱层可以包含GaN或AlInN等之类的物质。
发光层36可以是带隙(Band gap)能量大的种类的半导体物质与带隙能量小的半导体物质彼此交替堆叠的结构，也可以包括根据发出的光的波段而不同的III族至V族半导体物质。发光层36发出的光不限于蓝色波段的光，根据情况也可以发出红色、绿色波段的光。在示例性的实施例中，发光层36的长度可以具有0.05μm至0.10μm的范围，但不限于此。
从发光层36发出的光可以沿发光元件ED的长度方向(例如发光元件ED的两端部)发出，并且，也可以沿垂直于发光元件ED的长度方向的方向发出光。从发光层36发出的光的方向性不限于一个方向。
发光元件ED可以包括至少一个第一中间层37。第一中间层37可以是欧姆(Ohmic)连接电极。在第一半导体层31与第一电极层40之间，第一中间层37的一表面可以接触于第一半导体层31，另一表面可以接触于第一电极层40。第一中间层37可以在第一半导体层31与第一电极层40之间形成欧姆接触，从而可以降低发光元件ED的第一半导体层31与第一电极层40之间的接触电阻。
第一电极层40可以布置于第一半导体层31的一表面。第一电极层40可以布置于发光元件ED的一侧。第一电极层40可以是能够使从发光层36发出的光透射的透明导电层。尤其，第一电极层40可以利用与上述的连接电极CNE相同的物质构成，以提高第一电极层40与连接电极CNE之间的接触特性。此外，通过在第一半导体层31与第一电极层40之间布置第一中间层37，从而第一电极层40可以起到在发光元件ED中优先形成欧姆接触的作用。
第一电极层40可以包括选自ITO(铟锡氧化物)、AlZO(铝锌氧化物)、IZO(铟锌氧化物)、ZnO(氧化锌)、InxOy(铟氧化物)、SnxOy(锡氧化物)、AlOx(铝氧化物)以及GaxOy(镓氧化物)中的至少一种。第一电极层40可以构成为单层结构或多层结构。
另外，为了形成第一电极层40与第一半导体层31之间的欧姆接触，第一中间层37可以具有第一电极层40与第一半导体层31之间的功函数(work function)，并且包含具有导电性的金属。
参照图7，示出了作为第一电极层40的示例的ITO和作为第一半导体层31的示例的n-GaN之间的功函数差。ITO可以具有约4.6eV的功函数，n-GaN可以具有约3.3eV的功函数。它们的功函数差，即肖特基势垒高度(SBH：Schottky barrier height)可以表现为约1.3eV。即，由于在ITO与n-GaN之间的肖特基势垒高度较高地形成，从而可以不形成欧姆接触而形成肖特基接触。
另一方面，参照图8，在第一中间层37具有ITO与n-GaN之间的功函数的情形下，可以形成较低的肖特基势垒高度，从而可以不形成肖特基接触而形成欧姆接触。
在一实施例中，第一中间层37可以具有第一电极层40与第一半导体层31之间的功函数(work function)，从而形成第一电极层40与第一半导体层31之间的欧姆接触。
为此，第一中间层37可以包括例如，选自铟(In)、锡(Sn)、钛(Ti)、铝(Al)、铬(Cr)、银(Ag)、金(Au)、钯(Pd)、镍(Ni)、钨(W)、铱(Ir)、铂(Pt)、钴(Co)、铜(Cu)、钌(Ru)、铑(Rh)、铷(Rb)、镧(La)、铈(Ce)、钠(Na)以及铕(Eu)中的至少一种。第一中间层37可以利用包括这些材料中的一种以上的单层结构或多层结构构成。
第一中间层37可以具有透明性，以使从发光层36发出的光能够被透射。为此，第一中间层37可以具有1nm至30nm的厚度TH1。如果第一中间层37的厚度TH1为1nm以上，则可以在连接电极CNE与第一半导体层31之间形成欧姆接触，并且如果第一中间层37的厚度TH1为30nm以下，则可以透射光。
如上所述，第一电极层40布置于发光元件ED的一端，并且当与显示装置10的连接电极CNE接触时，可以具有优异的接触特性。此外，由于第一中间层37布置于第一半导体层31与第一电极层40之间，从而可以在第一半导体层31与第一电极层40之间形成欧姆接触。由此，可以在发光元件ED内减小第一电极层40与第一半导体层31之间的接触电阻，从而均匀地施加驱动电流。此外，由于第一中间层37形成为具有能够使来自发光层36的光透射的厚度，并且第一电极层40形成为透明导电层，从而可以透射发光层36的光以提高光提取效率。
在一实施例中，透射发光元件ED的第一半导体层31、第一中间层37以及第一电极层40的光的透射率可以为70％以上，以能够透射从发光层36发出的光。此处，光可以是波段为400nm至500nm的光。此外，由于第一半导体层31、第一中间层37以及第一电极层40形成欧姆接触，因此发光元件ED的接触电阻可以呈现为10-3Ωcm2以下。此外，为了减小第一半导体层31、第一中间层37以及第一电极层40之间的接触电阻，可以在100℃至300℃的温度范围内对发光元件ED执行数秒钟至数分钟的热处理。然而，不限于此，也可以省略热处理。
此外，在另一实施例中，可以对发光元件ED的第一半导体层31的一表面执行表面处理。第一半导体层31的一表面可以是与第一中间层37接触的表面。表面处理可以通过等离子体处理或激光照射来执行。等离子体处理可以利用与氮(N)之间没有反应性的惰性气体，例如氩(Ar)、氦(He)、氖(Ne)等的气体来执行。激光照射可以利用波段为248nm的激子(exciton)。诸如等离子体处理或激光照射之类的表面处理可以在第一半导体层31的一表面形成氮(N)缺陷(defect)而提高与形成于第一半导体层31的一表面的第一中间层37之间的界面特性。第一半导体层31与第一中间层37之间的界面特性的增加可以减小第一半导体层31与第一中间层37之间的接触电阻。
另外，绝缘膜38可以布置为包围上述的多个半导体层31、32、发光层36、第一中间层37以及第一电极层40的外表面。例如，绝缘膜38可以布置为至少包围发光层36的外表面，并且可以形成为暴露发光元件ED的在长度方向上的两个端部。此外，绝缘膜38也可以形成为从剖面上来看上表面在与发光元件ED的至少一端部邻近的区域中圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氧氮化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)等)。在附图中，例示了绝缘膜38形成为单层的情形，但不限于此，在一些实施例中，绝缘膜38也可以形成为多个层堆叠的多层结构。
此外，绝缘膜38可以执行保护所述构件的功能。绝缘膜38可以防止发光层36与向发光元件ED传输电信号的电极直接接触的情形下可能发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
并且，绝缘膜38的外表面可以被表面处理。发光元件ED可以以分散在预定的墨中的状态喷射于电极上而对齐。在此，为了保持发光元件ED与在墨中邻近的其他发光元件ED不聚集而分散的状态，绝缘膜38的表面执行疏水化处理或亲水化处理。
对于上述的发光元件ED而言，可以在蓝宝石基板上依次地形成第二半导体层32、发光层36以及第一半导体层31，并且在第一半导体层31上形成第一中间层37和第一电极层40以制造发光元件结构体。形成于蓝宝石基板上的发光元件结构体可以利用通常的发光元件的制造工艺或半导体制造工艺，因此省略详细的说明。另外，可以通过将发光元件结构体与蓝宝石基板分离来制造发光元件ED。
另外，发光元件ED为了提高第一半导体层31与第一电极层40之间的接触特性，可以在第一半导体层31执行掺杂剂的掺杂。
图9是示意性地示出根据另一实施例的发光元件的剖面图。
参照图9，根据一实施例的发光元件ED在第一半导体层31包括掺杂剂39这一点上不同于上述图5的发光元件ED。以下，省略对相同结构的说明，并对存在区别的结构进行说明。
发光元件ED的第一半导体层31可以包括掺杂剂39。作为掺杂剂39的n型掺杂剂可以是Si、Ge、Se、Sn等。在示例性的实施例中，掺杂剂39可以包括第IV族元素。第IV族元素通常可以是Si。若在第一半导体层31掺杂n型掺杂剂，则第一半导体层31的Ga和掺杂剂被取代，从而能够增加电子的数量。电子的数量的增加可以降低第一半导体层31与第一中间层37之间的接触电阻。
掺杂剂39在第一半导体层31内以具有浓度梯度(concentration gradient)的方式分布。在使第一半导体层31生长之后，若在第一半导体层31的一表面上掺杂n型掺杂剂，则可以在第一半导体层31的一表面分布最大浓度的掺杂剂39，并且在与第一半导体层31的一表面对向的另一表面分布最小浓度的掺杂剂39。在示例性的实施例中，在第一半导体层31中，掺杂剂39的浓度可以随着邻近第一中间层37而增加。换言之，在第一半导体层31中，掺杂剂39的浓度可以随着邻近发光层36而减小。如果掺杂剂39的浓度在邻近于第一中间层37的第一半导体层31的区域中较高，则该区域的电子的数量增加，从而与第一中间层37之间的接触电阻可以减小。
另外，为了提高第一半导体层31与第一电极层40之间的接触特性，发光元件ED还可以包括第二中间层。
图10是示意性地示出根据另一实施例的发光元件的剖面图。
参照图10，根据一实施例的发光元件ED在第一中间层37与第一半导体层31之间还包括第二中间层41这一点上不同于上述的图5及图9的发光元件ED。以下，省略对相同结构的说明，对存在区别的结构进行说明。
发光元件ED可以包括在第一中间层37与第一半导体层31之间的第二中间层41。第二中间层41可以布置于第一中间层37与第一半导体层31之间，并且一表面可以与第一中间层37接触，另一表面可以与第一半导体层31接触。第二中间层41可以起到改变第一半导体层31的表面的极化方向的作用。在基板上生长并沉积时，第一半导体层31的与基板接触的面可以具备镓(Ga)面(face)，在生长的面可以具备氮(N)面。镓面具有+C板(plate)特性，氮面具有-C板特性，从而可以构成为极化方向彼此相反。彼此相反的极化方向可以降低与接触于第一半导体层31的第一中间层37之间的接触特性。因此，通过在第一半导体层31与第一中间层37之间形成与氮面的-C板的极化方向相反的第二中间层41，从而可以提高第一半导体层31与第一中间层37之间的接触特性。
第二中间层41可以包括金属氮化物。金属氮化物可以包括第一中间层37的金属的氮化物。例如，金属氮化物可以是选自铟(In)、锡(Sn)、钛(Ti)、铝(Al)、铬(Cr)、银(Ag)、金(Au)、钯(Pd)、镍(Ni)、钨(W)、铱(Ir)、铂(Pt)、钴(Co)、铜(Cu)、钌(Ru)、铑(Rh)、铷(Rb)、镧(La)、铈(Ce)、钠(Na)以及铕(Eu)中的任意一种的氮化物。在示例性的实施例中，第一中间层37可以是铟，第二中间层41可以是铟氮化物。然而，不限于此。
第二中间层41可以在不降低光的透射率的范围内以预定的厚度构成。在一实施例中，第二中间层41的厚度可以构成为1nm至30nm。由于透射率根据包含在第二中间层41的金属而受影响，因此第二中间层41的厚度与第一中间层37的厚度可以具有关联性。例如，在第一中间层37是铟的发光元件ED的透射率为70％以上的情形下，为了保持70％以上的透射率而附加地插入的铟氮化物的第二中间层41的厚度可以形成为使发光元件ED的透射率保持在70％以上的水平的厚度。为此，可以在第一中间层37与第二中间层41的厚度之和为30nm以下的范围内分别调节第一中间层37和第二中间层41的厚度。
另外，发光元件ED的第一电极层40可以包括能够反射光的金属。
图11是示意性地示出根据又一实施例的发光元件的剖面图。
参照图11，根据一实施例的发光元件ED在第一电极层40包括能够反射光的金属这一点上不同于上述的图5、图9以及图10的实施例。以下，省略对相同结构的说明，并对存在区别的结构进行说明。
发光元件ED的第一电极层40可以包括能够反射光的金属。在前述的实施例的发光元件ED中，可以将第一电极层40形成为透明电极，以使发光层36的光可以透射第一电极层40而发出。在本实施例中，第一电极层40可以形成为反射光的反射电极，从而可以使发光层36的光沿垂直于发光元件ED的长度方向的方向发出。
第一电极层40可以是包括能够反射光的金属的反射电极。第一电极层40可以包括与第一中间层37相同的物质(例如，相同的金属)。第一电极层40可以包括选自铟(In)、锡(Sn)、钛(Ti)、铝(Al)、铬(Cr)、银(Ag)、金(Au)、钯(Pd)、镍(Ni)、钨(W)、铱(Ir)、铂(Pt)、钴(Co)、铜(Cu)、钌(Ru)、铑(Rh)、铷(Rb)、镧(La)、铈(Ce)、钠(Na)以及铕(Eu)中的至少一种。第一电极层40也可以利用上述的金属的单层或多层构成。
以下，将通过制造例及实验例对实施例进行更详细地说明。
<制造例1：制造作为第一中间层而包括锡的发光元件>
在基板上依次生长p-GaN、发光层以及n-GaN，在n-GaN上利用150nm厚度的ITO形成第一电极层，从而制造了发光元件样本#1。在与所述发光元件样本#1相同的工艺条件下，形成具有钛/铝的双层结构的第一电极层代替利用ITO形成的第一电极层而制造了发光元件样本#2。在与所述发光元件样本#1相同的工艺条件下，通过在n-GaN与ITO之间堆叠3nm的厚度的锡来附加地形成第一中间层，从而制造了发光元件样本#3。在与所述发光元件样本#1相同的工艺条件下，通过堆叠10nm的厚度的锡来附加地形成第一中间层，从而制造了发光元件样本#4。在此，通过传输线测量(TLM：Transmission line measurement)工艺制造了发光元件样本。
<实验例1：测量根据发光元件样本的驱动电压的电流及接触电阻>
对多个发光元件样本#3及#4分别在0℃、100℃、150℃、200℃、250℃以及300℃下执行热处理3分钟之后，测量了各个发光元件样本的根据驱动电压的电流。其结果示于图12及图13。在此，0度是指未执行热处理的情况。
图12是示出根据实验例1的发光元件样本#3的根据驱动电压的电流的曲线图。图13是示出根据实验例1的发光元件样本#4的根据驱动电压的电流的曲线图。
此外，对多个发光元件样本#1和#2分别在0℃、100℃、150℃、200℃、250℃以及300℃下执行热处理3分钟。测量了已执行热处理的多个发光元件样本#1、#2、#3以及样本#4的根据热处理温度的接触电阻，并将其结果示于图14。
图14是示出根据实验例1的发光元件样本#1、#2、#3以及#4的根据热处理温度的接触电阻的曲线图。
参照图12及图13，将锡堆叠至3nm而用作第一中间层的发光元件样本#3在各个热处理温度下表现出了肖特基接触特性而未表现出欧姆接触特性。相反，对将锡堆叠至10nm而用作第一中间层的发光元件样本#3执行200℃以下的热处理时，表现出了欧姆接触特性。
参照图14，未形成第一中间层且将ITO堆叠而用作第一电极层的发光元件样本#1表现出了约102Ωcm2以上的接触电阻。未形成第一中间层且将钛/铝堆叠而用作第一电极层的发光元件样本#2表现出了约10-4Ωcm2的接触电阻。堆叠有利用3nm厚度的锡形成的第一中间层及利用ITO形成的第一电极层的发光元件样本#3表现出了约10-2Ωcm2以上的接触电阻。堆叠有利用10nm厚度的锡形成的第一中间层及利用ITO形成的第一电极层的发光元件样本#4表现出了约10-3Ωcm2程度的接触电阻。
通过该结果可以确认，在具备利用ITO形成的第一电极层的发光元件中形成有具有预定厚度的锡作为第一中间层的情形下，可以在n-GaN与ITO之间形成欧姆接触。
<制造例2：制造作为第一中间层而包括钛的发光元件>
在与所述发光元件样本#1相同的工艺条件下，通过在n-GaN与ITO之间堆叠3nm的厚度的钛来附加地形成第一中间层，从而制造了发光元件样本#5。在与所述发光元件样本#1相同的工艺条件下，通过堆叠10nm的厚度的钛来附加地形成第一中间层，从而制造了发光元件样本#6。
<实验例2：测量根据发光元件样本的驱动电压的电流及接触电阻>
对多个发光元件样本#5及#6分别在0℃、100℃、150℃、200℃、250℃以及300℃下执行热处理3分钟之后，测量了各个发光元件样本的根据驱动电压的电流。其结果示于图15及图16。
图15是示出根据实验例2的发光元件的样本#5的根据驱动电压的电流的曲线图。图16是示出根据实验例2的发光元件的样本#6的根据驱动电压的电流的曲线图。
此外，对已执行热处理的多个发光元件样本#5及#6进行了根据热处理温度的接触电阻的测量，并将其结果与在实验例1中被热处理的所述多个发光元件样本#1及#2的根据热处理温度的接触电阻的测量结果一同示于图17。
图17是示出根据实验例2的发光元件样本#1、#2、#5以及#6的根据热处理温度的接触电阻的曲线图。
参照图15及图16，将钛堆叠至3nm而用作第一中间层的发光元件样本#5在执行了200℃以下的热处理时表现出了欧姆接触特性。并且，将钛堆叠至10nm而用作第一中间层的发光元件样本#6在执行了200℃以下的热处理时表现出了欧姆接触特性。
参照图17，堆叠有利用3nm厚度的钛形成的第一中间层及利用ITO形成的第一电极层的发光元件样本#5在执行了200℃以下的热处理时表现出了约10-2Ωcm2以下的接触电阻。堆叠有利用10nm厚度的钛形成的第一中间层及利用ITO形成的第一电极层的发光元件样本#6在执行了200℃以下的热处理时表现出了约10-3Ωcm2以下的接触电阻。
通过该结果可以确认，在具备利用ITO形成的第一电极层的发光元件中形成有作为第一中间层的锡的情形下，当在预定温度以下执行热处理时，可以在n-GaN与ITO之间形成欧姆接触。尤其，发光元件样本#6在不执行热处理情形下表现出了最低的接触电阻。
<制造例3：制造作为第一中间层而包含铟的发光元件>
在与所述发光元件样本#1相同的工艺条件下，通过在n-GaN与ITO之间堆叠3nm的厚度的铟来附加地形成第一中间层，从而制造了发光元件样本#7。在与所述发光元件样本#1相同的工艺条件下，通过堆叠10nm的厚度的铟来附加地形成第一中间层，从而制造了发光元件样本#8。
<实验例3：测量发光元件样本的根据驱动电压的电流及接触电阻>
多个发光元件样本#7及#8分别在0℃、100℃、150℃、200℃、250℃以及300℃下执行热处理3分钟之后，测量了各个发光元件样本的根据驱动电压的电流。其结果示于图18及图19。
图18是示出根据实验例3的发光元件样本#7的根据驱动电压的电流的曲线图。图19是示出根据实验例3的发光元件样本#8的根据驱动电压的电流的曲线图。
此外，对已执行热处理的多个发光元件样本#7及#8进行了根据热处理温度的接触电阻的测量，并将其结果与在实验例1中被热处理的所述多个发光元件样本#1及#2的根据热处理温度的接触电阻的测量结果一同示于图20。
图20是示出根据实验例3的发光元件样本#1、#2、#7以及#8的根据热处理温度的接触电阻的曲线图。
参照图18及图19，将铟堆叠至3nm而用作第一中间层的发光元件样本#7在执行了小于250℃的热处理时表现出了欧姆接触特性。此外，将铟堆叠至10nm而用作第一中间层的发光元件样本#8在执行100℃以上的热处理时表现出了欧姆接触特性。
参照图20，堆叠有利用3nm厚度的铟形成的第一中间层及利用ITO形成的第一电极层的发光元件样本#7在所有热处理温度下表现出了约10-3Ωcm2程度的接触电阻。堆叠有利用10nm厚度的铟形成的第一中间层以及利用ITO形成的第一电极层的发光元件样本#8在所有热处理温度下表现出了约10-2Ωcm2至约10-3Ωcm2的接触电阻。
通过该结果可以确认，在具备利用ITO形成的第一电极层的发光元件中形成有作为第一中间层的铟的情形下，当在预定温度范围内执行热处理时，可以在n-GaN与ITO之间形成欧姆接触。尤其，发光元件样本#8表现出了最低的接触电阻。
<模拟根据第一中间层及第一电极层的厚度的透射率>
当n-GaN、第一中间层以及利用ITO形成的第一电极层堆叠于基板上时，以将第一中间层的厚度在0nm至50nm范围内变化且将第一电极层的厚度在0nm至300nm范围内变化的条件模拟了透射率。此时，第一中间层分别利用钛、铟及锡形成，使得条件各不相同，并且光透射的波长条件为460nm。模拟工具使用了Macleod模拟器。
图21是示出根据利用钛形成的第一中间层的厚度和利用ITO形成的第一电极层的厚度的透射率的曲线图。图22是示出根据利用铟形成的第一中间层的厚度和利用ITO形成的第一电极层的厚度的透射率的曲线图。图23是示出根据利用锡形成的第一中间层的厚度和利用ITO形成的第一电极层的厚度的透射率的曲线图。
参照图21，如果ITO的厚度为150nm以下且利用钛形成的第一中间层的厚度为6nm以下，则透射率表现为70％以上。参照图22，如果ITO的厚度为150nm以下且利用铟形成的第一中间层的厚度为13nm以下，则透射率表现为70％以上。参照图23，如果ITO的厚度为150nm以下且利用锡形成的第一中间层的厚度为2nm以下，则透射率表现为70％以上。
由此可以确认，若第一中间层为预定厚度范围以下，则透射率表现为70％以上。
为了验证模拟结果，进行了以下制备实施例和实验例。
<制造例4：用于测量透射率的基板样本的制造>
准备氧化铝的蓝宝石基板并准备了基板样本#1。在所述基板样本#1上堆叠150nm的厚度的ITO而制造了基板样本#2。在所述基板样本#2的基板与ITO之间形成3nm的厚度的钛用作第一中间层而制造了基板样本#3。从所述基板样本#3中使钛的厚度改变而形成为10nm的厚度，从而制造了基板样本#4。在所述基板样本#3中改变为用铟来代替钛而形成3nm的厚度的铟，从而制造了基板样本#5。在所述基板样本#3中改变为用铟来代替钛而形成10nm的厚度的铟，从而制造了基板样本#6。从所述基板样本#3中改变为用锡来代替钛而形成3nm的厚度的锡，从而制造了基板样本#7。在所述基板样本#3中改变为用锡来代替钛而形成10nm的厚度的锡，从而制造了基板样本#8。
<实验例4：测量根据基板样本的热处理温度的平均透射率>
将制造的所述基板样本#1、#2、#3、#4、#5、#6、#7以及#8分别在0℃、50℃、100℃、150℃、200℃、250℃以及300℃的温度下进行热处理3分钟，并测量了基板样本的透射率。将基板样本分别制造为多个并测量了平均透射率。用于测量透射率的光使用了400nm至500nm的波长范围的光。
图24是根据实验例4而表示的根据热处理温度的基板样本的平均透射率的曲线图。
参照图24，基板样本#1在各个热处理温度下始终表现出了80％以上的透射率。基板样本#2至#8分别呈现出透射率随着热处理温度的增加而增加的倾向，均表现出了70％以上的透射率。
由此可以确认，如同上述模拟的结果，在包括第一中间层的情形下，表现出了70％以上的透射率。
下表1示出了形成于蓝宝石基板上的第一电极层或根据第一中间层与第一电极层的热处理温度的接触电阻和平均透射率。在下表1中，Ti/Al表示在蓝宝石基板上堆叠有钛且在钛上堆叠有铝的情形，ITO表示在蓝宝石基板上堆叠有ITO的情形，Ti/ITO表示在蓝宝石基板上堆叠有钛且在钛上堆叠有ITO的情形，In/ITO表示在蓝宝石基板上堆叠有铟且在铟上堆叠有ITO的情形。括号内表示厚度。此外，平均透射率是对波段为400nm至500nm的光的透射率。
[表1]
Figure BDA0003603997670000271
Figure BDA0003603997670000281
参照所述表1，在分别包含钛或铟而用作第一中间层，并且包含ITO而用作第一电极层情形下，表现出的接触电阻为10-3Ωcm2以下，从而满足了电特性。此外，表现出的透射率大致为70％以上，因此可以确认光学特性也得到了满足。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域的具备普通知识的技术人员可以理解为，在不变更本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解为，上述实施例在所有方面都是示例性的，而不是限定性的。

Claims (20)

1.一种发光元件，包括：
第一半导体层，掺杂有n型掺杂剂；
第二半导体层，布置于所述第一半导体层下部，并且掺杂有p型掺杂剂；
发光层，布置于所述第一半导体层与所述第二半导体层之间；
第一中间层，布置于所述第一半导体层上，并且包括金属；以及
第一电极层，布置于所述第一中间层上，
其中，透射所述第一半导体层、所述第一中间层以及所述第一电极层的光的透射率为70％以上。
2.根据权利要求1所述的发光元件，其中，
所述第一中间层包括选自铟、锡、钛、铝、铬、银、金、钯、镍、钨、铱、铂、钴、铜、钌、铑、铷、镧、铈、钠以及铕中的至少一种。
3.根据权利要求1所述的发光元件，其中，
所述第一中间层的一表面接触于所述第一半导体层，与所述一表面对向的另一表面接触于所述第一电极层。
4.根据权利要求1所述的发光元件，其中，
所述第一中间层具有所述第一半导体层的功函数与所述第一电极层的功函数之间的功函数。
5.根据权利要求1所述的发光元件，其中，
所述第一中间层的厚度为1nm至30nm。
6.根据权利要求1所述的发光元件，其中，
所述第一电极层包括金属氧化物，所述金属氧化物包括选自铟锡氧化物、铝锌氧化物、铟锌氧化物、氧化锌、铟氧化物、锡氧化物、铝氧化物以及镓氧化物中的至少一种。
7.根据权利要求6所述的发光元件，其中，
所述第一电极层包括与所述第一中间层相同的物质。
8.根据权利要求1所述的发光元件，其中，
掺杂于所述第一半导体层的所述n型掺杂剂具有随着邻近所述第一中间层而浓度增加的浓度梯度。
9.根据权利要求1所述的发光元件，还包括：
第二中间层，布置于所述第一半导体层与所述第一中间层之间，
所述第二中间层的一表面接触于所述第一半导体层，并且与所述一表面对向的另一表面接触于所述第一中间层。
10.根据权利要求9所述的发光元件，其中，
所述第二中间层包括金属氮化物，所述金属氮化物的金属包括选自铟、锡、钛、铝、铬、银、金、钯、镍、钨、铱、铂、钴、铜、钌、铑、铷、镧、铈、钠以及铕中的任意一种。
11.根据权利要求1所述的发光元件，其中，
所述发光元件的接触电阻为10-3Ωcm2以下。
12.根据权利要求1所述的发光元件，还包括：
绝缘膜，包围所述第一半导体层、所述第二半导体层、所述发光层、所述第一中间层以及所述第一电极层。
13.一种显示装置，包括：
第一基板；
第一电极及第二电极，彼此隔开地布置于所述第一基板上；
第一绝缘层，布置于所述第一电极和所述第二电极上；
多个发光元件，在所述第一绝缘层上布置于所述第一电极和所述第二电极上；以及
第一连接电极和第二连接电极，所述第一连接电极与所述发光元件的两端部中的一端部接触，所述第二连接电极与所述发光元件的两端部中的另一端部接触，
其中，所述发光元件包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，布置于所述第一半导体层下部，并且掺杂有p型掺杂剂；发光层，布置于所述第一半导体层与所述第二半导体层之间；第一中间层，布置于所述第一半导体层上，并且包含金属；以及第一电极层，布置于所述第一中间层上，
透射所述第一半导体层、所述第一中间层以及所述第一电极层的光的透射率为70％以上，
所述第二半导体层与所述第一连接电极接触，所述第一电极层与所述第二连接电极接触。
14.根据权利要求13所述的显示装置，其中，
所述第一中间层的厚度为1nm至30nm。
15.根据权利要求13所述的显示装置，其中，
所述第一中间层的一表面接触于所述第一半导体层，与所述一表面对向的另一表面接触于所述第一电极层。
16.根据权利要求13所述的显示装置，其中，
所述第一中间层具有所述第一半导体层的功函数与所述第一电极层的功函数之间的功函数。
17.根据权利要求13所述的显示装置，其中，
掺杂于所述第一半导体层的所述n型掺杂剂具有随着邻近所述第一中间层而浓度增加的浓度梯度。
18.根据权利要求13所述的显示装置，还包括：
第二中间层，布置于所述第一半导体层与所述第一中间层之间，
所述第二中间层的一表面接触于所述第一半导体层，与所述一表面对向的另一表面接触于所述第一中间层。
19.根据权利要求18所述的显示装置，其中，
所述第二中间层包括包含于所述第一中间层的金属的氮化物。
20.根据权利要求13所述的显示装置，其中，
所述发光元件的接触电阻为10-3Ωcm2以下。
CN202210411709.5A 2021-04-19 2022-04-19 发光元件及包括该发光元件的显示装置 Pending CN115224070A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210050377A KR20220144421A (ko) 2021-04-19 2021-04-19 발광 소자 및 이를 포함하는 표시 장치
KR10-2021-0050377 2021-04-19

Publications (1)

Publication Number Publication Date
CN115224070A true CN115224070A (zh) 2022-10-21

Family

ID=83601616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210411709.5A Pending CN115224070A (zh) 2021-04-19 2022-04-19 发光元件及包括该发光元件的显示装置

Country Status (3)

Country Link
US (1) US20220336711A1 (zh)
KR (1) KR20220144421A (zh)
CN (1) CN115224070A (zh)

Also Published As

Publication number Publication date
US20220336711A1 (en) 2022-10-20
KR20220144421A (ko) 2022-10-27

Similar Documents

Publication Publication Date Title
US20210091050A1 (en) Display device
CN113707686A (zh) 显示装置
CN115917751A (zh) 显示装置
CN116057614A (zh) 显示装置
US20220223761A1 (en) Display device
US20220102585A1 (en) Display device
CN114447016A (zh) 显示设备
CN115224070A (zh) 发光元件及包括该发光元件的显示装置
KR20220019120A (ko) 표시 장치 및 그 제조 방법
US12100699B2 (en) Display device
US20220199598A1 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
CN221150022U (zh) 显示装置
US20230275189A1 (en) Display device
US20220328528A1 (en) Display device
KR102708643B1 (ko) 표시 장치
CN220383494U (zh) 显示装置
US20230142777A1 (en) Display device
US20230238371A1 (en) Display device
US20230032275A1 (en) Display device
US20220190071A1 (en) Display device
US20230253374A1 (en) Display device and method of manufacturing the same
CN114765239A (zh) 显示设备
CN116490031A (zh) 显示装置
KR20230097282A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination