CN115221110A - 芯片及控制芯片的方法 - Google Patents

Abstract

本申请提供了一种芯片及控制芯片的方法。该芯片包括:多个子系统,多个子系统分别位于多个电压域；电源控制单元,用于基于状态机控制多个子系统的上电和/或下电顺序,状态机的状态转移结构为直链结构,且直链结构中的部分状态可编程为有效状态或无效转态,在基于状态机控制所述对个子系统的上电和/或下电顺序的过程中,电源控制单元执行直链结构中的有效状态,并跳过至少部分状态中的无效状态。状态机的状态转移结构为直链型且该结构中状态的有效性可编程，电源控制单元在控制子系统上电和/或下电顺序时，执行有效状态跳过无效状态。上述状态机的状态转移方式按序执行各个状态即可，无需设置复杂的状态跳转逻辑，使状态机的设计更加轻量简洁。

Description

芯片及控制芯片的方法

技术领域

本申请涉及芯片技术领域，具体涉及一种芯片及控制芯片的方法。

背景技术

电源控制单元(power control unit，PCU)是芯片中一个必不可少的组件，PCU可用于基于状态机控制位于芯片电压域内的子系统的上电和/或下电顺序。现有技术中，PCU在兼容多种子系统的上电和/或下电的顺序时，存在状态机复杂度较高的问题。

发明内容

本申请提供一种芯片及控制芯片的方法。下面对本申请实施例涉及的各个方面进行介绍。

第一方面，一种芯片，包括：多个子系统，所述多个子系统分别位于多个电压域；电源控制单元，用于基于状态机控制所述多个子系统的上电和/或下电顺序，所述状态机的状态转移结构为直链结构，且所述直链结构中的至少部分状态可编程为有效状态或无效状态，在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，所述电源控制单元执行所述直链结构中的有效状态，并跳过所述至少部分状态中的无效状态。

第二方面，一种控制芯片的方法，所述芯片包括多个子系统，所述多个子系统分别位于多个电压域；电源控制单元，用于基于状态机控制所述多个子系统的上电和/或下电顺序，所述状态机的状态转移结构为直链结构，且所述直链结构中的至少部分状态可编程为有效状态或无效状态，所述方法由所述电源控制单元执行，所述方法包括：在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，执行所述直链结构中的有效状态，并跳过所述至少部分状态中的无效状态。

第三方面，提供了一种计算机程序产品，所述计算机程序产品包括：计算机程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行上述各方面中的方法。

第四方面，提供了一种计算机可读介质，所述计算机可读介质存储有程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行上述各方面中的方法。

本申请实施例中，状态机的状态转移结构为直链结构且状态转移结构中状态的有效性可编程，电源控制单元在控制子系统上电和/或下电顺序时，执行有效状态并跳过无效状态。上述状态机的状态转移方式按序执行各个状态即可，无需设置复杂的状态跳转逻辑，使状态机的设计更加轻量简洁。

附图说明

图1为本申请实施例一种状态机的状态转移结构示意图。

图2为本申请实施例提供的一种芯片的结构示意图。

图3为本申请实施例提供的图2所示PCU的状态机一种状态转移结构示意图。

图4为本申请实施例提供的图2所示PCU的状态机另一种状态转移结构示意图。

图5为本申请实施例提供的一种控制芯片的方法的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

随着工艺水平的提高以及芯片日益复杂的结构，如何有效节省芯片的功耗问题已经成为诸多学者们研究的重点。

目前，常见的实现芯片低功耗的技术可以包括时钟门控技术、电源门控技术和多电压域技术等。多电压域技术根据芯片内部不同的子系统，划分出不同的电压域。可以根据芯片内部模块的运行速度进行电压域的划分，运行速度不高的模块可以工作在较低的电压下，以节省子系统的功耗，例如，可以为外设子系统划分较低的电压域，从而减低芯片的整体功耗。

在实现多电压域技术时，会引入特殊低功耗单元，例如电源开关(power switch)、隔离单元(isolation cell)、电平转换器(level shifter)以及保留寄存器(retentionregister)等，通过控制低功耗单元实现电压的转换。

芯片在工作时，各个子系统的上下电顺序尤为重要，因此，电源控制单元(powercontrol unit，PCU)是芯片中一个必不可少的组件。PCU可以用于控制各个子系统的上下电时序，PCU可以管理控制信号的输出以实现子系统的上下电顺序。示例性的，PCU可以管理子系统中时钟开关、复位使能及特殊低功耗单元使能等控制信号的产生，并与其他数字电路模块进行交互，从而实现子系统正确的上下电时序。尤其是在当一个子系统的电压域处于上下电过程时，另一个子系统的上下电不能影响其他子系统电压域的正常工作，因此，子系统正确的上下电时序也取决于PCU对上述低功耗单元的正确的管理。

PCU可以基于状态机控制子系统的上下电顺序。下面先对状态机进行示例性的介绍。状态机可以由状态寄存器及组合逻辑电路组成。状态机可以是能够根据输入信号进行状态的转移，完成特定操作的控制中心。状态机可以包括有限状态机，PCU可以由一个有限状态机所描述。

常规的，可以基于子系统上下电时需要经历的步骤流程，设计PCU的状态机。图1给出一种状态机的状态转移结构示意图。下面结合图1对PCU的状态机及子系统的上下电流程进行示例性的介绍。图1所示的子系统例如可以是前文提到的外设子系统。图1所示的子系统上下电流程中，状态机总共有17种状态，分别为下电空闲状态、短电源链上电状态、长电源链上电状态、时钟开启状态、复位信号释放状态、时钟关闭状态、关闭隔离单元状态、内存(memory)修复状态、保存寄存器(retention)恢复状态，打开时钟状态、上电工作状态、关闭时钟状态、保存寄存器保存状态、打开隔离单元状态、复位信号拉起状态、长电源链关电状态、短电源链关电状态。PCU可以基于图1所示状态转移结构进行状态的转移，以实现子系统的上下电。

状态机中如果想要兼容不同的子系统的上下电状态顺序时，需要在状态机中增加状态跳转分支。例如，子系统1及子系统2在进行上下电时，子系统1中没有保存寄存器，因此在内存修复完之后需要直接打开时钟，相应的在关闭时钟之后需要直接打开隔离单元。为了使用同一个状态机实现两个子系统的上下电，图1使用状态分支进行判断，状态机在执行时，当内存修复状态执行完之后，判断是否有保存寄存器。如果有保存寄存器，则执行保存寄存器恢复状态，以实现子系统2的上电；如果没有保存寄存器，则跳过保存寄存器恢复状态，执行打开时钟状态，以实现子系统1的上电，下电过程同理。

随着芯片结构日益复杂，状态机兼容多个子系统的上下电的需求也越来越高。如图1所示的状态机如果想要兼容多个子系统的上下电的状态，则需要在状态机中增加许多跳转分支，增加了状态机的复杂程度，从而导致电源控制单元的鲁棒性不足。

本申请提供一种芯片及控制芯片的方法，以简单实现状态机的兼容能力。图2为本申请实施例提供的芯片的结构示意图。图2所示的芯片200可以包括多个子系统210及电源控制单元220。

本申请不限制芯片200的类型，作为一个示例，芯片200可以是片上系统(systemon chip，SOC)芯片，作为另一个示例，芯片200可以是基带芯片。

多个子系统210中可以有多个子系统，多个子系统例如包括中央处理器(centralprocessing unit，CPU)子系统、图形处理器(graphics processing unit，GPU)子系统、音频子系统、视频子系统及外设子系统等多个子系统。

多个子系统中210的每个子系统分别位于多个电压域，示例性的，多个子系统210可以包括3个子系统，其中子系统1位于电压域1，子系统2位于电压域2，子系统3位于电压域3。多个子系统中210的每个子系统在工作时需要的电压不同，例如，CPU子系统需要较高的工作电压，外设子系统需要较低的工作电压，可以由电压域对应的电源为位于该电压域中的子系统进行供电。

电源控制单元220，用于基于状态机控制多个子系统210的上电和/或下电顺序。也就是说，本申请中，电源控制单元可以控制多个子系统的上电和/或下电的顺序。应当理解，本申请中控制子系统上电和/或下电顺序，包括控制子系统的上电顺序、控制子系统的下电顺序及控制子系统的上下电的顺序。

电源控制单元220的状态机的状态转移结构为直链结构。图3示出了一种状态机的状态转移结构，下面结合图3对本申请实施例提供的电源控制单元的状态机进行示例性的介绍。可以看出，图3所示的状态机的状态转移结构中，各个状态是串联在一起的，没有跳转的分支，即，状态机的状态转移结构为直链型无分支的结构。

图3所示的状态机可以包括22种状态，分别为：子系统处于掉电或者睡眠等低功耗模式状态(PD_IDLE)、子系统短电源开关链开启模式(PWR_SC_ON)、子系统长电源开关链开启状态(PWR_LC_ON)、时钟预开启状态(CG_PRE_ON)、子系统复位信号关闭状态(RST_OFF)、时钟关闭状态(CG_PRE_OFF)、寄存器恢复使能开启状态(REG_RESTORE_ON)、存储器从深度睡眠模式唤醒状态(MEM_DS_OFF)、存储器从断电状态唤醒状态(MEM_SD_OFF)、隔离单元关闭状态(ISO_OFF)、存储器修复状态(MEM_REPAIR)、寄存器唤醒使能关闭状态(REG_RESTORE_OFF)、时钟开启状态(CG_FINAL_ON)、子系统上电完成正常工作转态(PD_ON)、时钟关闭状态(CG_OFF)、寄存器备份存储使能开启状态(REG_SAVE_ON)、寄存器备份使能关闭状态(REG_SAVE_OFF)、隔离单元开启状态(ISO_ON)、存储器进入深度睡眠模式状态(MEM_DS_ON)、存储器进入断电模式状态(MEM_SD_ON)、系统复位信号拉起状态(RST_ON)及关闭长、短电源链状态(PWR_OFF)。

图3所示的状态转移结构中的状态可以被编程为有效状态或无效状态。其中，图3所示的22种状态可以全部被编程为有效或无效状态。也可以有部分状态时可以被编程为有效或无效状态，其中，部分未被编程为有效或无效状态的状态为默认状态，即默认执行该状态。话句话说，状态机中至少有部分状态可以被编程为有效或无效状态。

电源控制单元220基于上述状态机控制多个子系统210上电和/下电顺序的过程中，电源控制单元按照上述状态机执行直链结构中的有效状态，并跳过直链结构中的无效状态。

执行有效状态可以理解为执行有效状态对应的控制信号的输出或输出有效状态对应的有效控制信号，跳过无效状态可以理解为不执行无效状态对应的控制信号的输出或输出无效的控制信号。示例性的，在图3所示的状态结构中，寄存器恢复使能开启状态的可以被编程为有效状态或无效状态。当该状态被编程为有效状态时，电源控制单元220输出寄存器恢复使能信号的控制信号，当该状态被编程为无效状态时，电源控制单元220不输出该控制信号或输出无效的控制信号。

下面以子系统210包括前文提到的2个子系统为例，子系统1及子系统2在进行上下电时，子系统1中没有保存寄存器，因此在内存修复完之后需要直接打开时钟，相应的在关闭时钟之后需要直接打开隔离单元。如前文介绍，一种可行的实现方式是，使用状态分支进行判断，状态机在执行时，当内存修复状态执行完之后，判断是否有保存寄存器。如果有保存寄存器，则执行保存寄存器恢复状态，以实现子系统2的上电；如果没有保存寄存器，则跳过保存寄存器恢复状态，执行打开时钟状态，以实现子系统1的上电。

在本申请中，电源控制单元220的状态机的状态转移结构为直链型，因此，在控制子系统1及子系统2的上下电顺序时，电源控制单元的状态机的状态转移结构可以如图4所示。可以将保存寄存器恢复状态编程为有效状态，电源控制单元220在控制子系统2上电时，遍历直链型状态结构中的所有状态，按顺序执行状态，当内存修复执行完之后，执行保存寄存器恢复状态，下电过程同理。可以将保存寄存器恢复状态编程为无效状态，电源控制单元220在控制子系统1上下电时，遍历直链型状态结构中的所有状态，按顺序执行状态，当内存修复执行完之后，不执行保存寄存器恢复状态，下电过程同理。

状态机从一个状态转移至下一个状态时，需要驱动信号的驱动，驱动信号例如可以是时钟信号，例如还可以是外部握手信号。作为一个示例，在执行内存修复状态中，电源控制单元向内建自修复(build-in-self-repair，BISR)控制器发送请求信号，待收到内存修复完成的应答信号之后，电源控制单元才会进入下一个状态。若驱动信号为时钟周期，每一个状态的等待的时钟周期可以由操作系统匹配，以满足不同子系统可以自定义的需求。

可见，本申请实施例中，状态机的状态转移结构为直链结构且状态转移结构中状态的有效性可编程，电源控制单元在控制子系统上电和/或下电顺序时，执行有效状态并跳过无效状态。上述状态机的状态转移方式按序执行各个状态即可，无需设置复杂的状态跳转逻辑，使状态机的设计更加轻量简洁。

电源控制单元220还可以包括第一寄存器组230。第一寄存器组230可以是一组标志寄存器，第一寄存器组230用于存储状态标识，状态标识用于标识状态机中状态的有效性。状态标识可以有多种取值，示例性的状态标识可以有1和0，1表示该状态有效，0标识该状态无效。

表1为本申请实施例提供的第一寄存器组230的示意图，表1所示的第一寄存器组230可以用于存储图3所示的状态机的状态标识。表1所示的第一寄存器组230的一行可以称为一个输入数据，输入数据的位宽等于状态机的状态数。一个输入数据的每一位对应着状态机中的一个可编程的状态，用于指示该状态是否有效。

表1

以表1示出的第一行输入数据为例，该输入数据的位宽为22位，与图3所示的状态机的状态数一致，也就是说，状态机中的所有状态都可以被编程为有效或无效的状态。在该数据中，每一位对应状态机的一个状态，并使用1或0标识状态的有效性。表1示出了第一寄存器组230的3组输入数据，在某个特定的时间，电源控制单元220只能选择其中一组输入数据来驱动子系统的上下电流程。3组输入数据可以一一对应一种电源控制模式，示例性的，第一组数据可以对应子系统1的上下电的控制顺序，第二组数据可以对应子系统2的上下电的控制顺序，第三组数据可以对应子系统3的上下电顺序。换句话说，当单元控制单元220选择第一组数据，并基于直链型状态转移结构，按照第一组数据中的状态标识，执行有效状态，并跳过无效状态，可以实现对子系统1的上下电顺序的控制。同理，单元控制单元220选择第二组输入数据，可以实现子系统2的上下电的顺序，单元控制单元220选择第三组输入数据可以实现子系统3的上下电的顺序。

前文介绍的电源控制模式可以包括子系统的电源控制模式，即一组状态标识对应一种子系统的上下电控制模式，电源控制模式还可以包括低功耗模式，即一组状态标识可以对应一种低功耗电源控制模式。

继续以表1为例，表1示出的3组输入数据可以一一对应一个子系统的一种低功耗模式。在一些实施例中，软件可以根据子系统的不同的低功耗需求，配置多个不同的输入数据，存储在第一寄存器组230中。单元控制单元220可以选择其中一组输入数据，并基于直链型状态转移结构，按照输入数据中的状态标识，执行有效状态，并跳过无效状态，以实现子系统的一种低功耗模式的上下电顺序的控制。本申请不限制低功耗模式的类型，示例性的，低功耗模式可以是空闲模式，还可以是休眠模式。如此，可以根据不同的运行场景，切换电源上下电模式，实现多种不同程度的低功耗模式。因为有效减少了状态分支的条件判断，在状态机的硬件代码设计角度，例如寄存器转换级(register transfer level，RTL)代码设计，使得设计更加简单高效且便于修改。

在一些情况下，状态机中的状态的先后顺序需要修改已适应不同的控制模式。以图4所示的状态机为例，保存寄存器恢复状态在内存修复状态的之后，在基于图4所示的状态机在执行上下电顺序控制时，需要执行完内存修复单元再执行保留寄存器恢复状态。然而，状态间并没有严格的执行顺序的控制，不同的控制模式下，状态的执行顺序会不同。如果需要修改状态机中状态的前后执行顺序，以适应不同的控制模式时，需要重新修改状态机的硬件设计代码，且只能芯片设计阶段进行修改，增加了设计者的工作量且使得芯片设计阶段的时间被拉长。

为了解决这个问题，本申请实施例在芯片控制单元220中增加了第二寄存器组240，用于配置直链型状态转移结构中的状态先后顺序。

第二寄存器组240可以包括多个第二寄存器，示例性的，可以为状态机中的每一个状态配备一个第二寄存器，第二寄存器中配置有该状态指向的下一个状态值。表2为本申请实施例提供的一种第二寄存器组的配置数据表格。

表2

如表2所示，为了支持不同子系统上下电流程的差异，状态机中的状态可以定制化的重新排序。可以为状态机中的每一个状态配备一个第二寄存器，用于配置该状态指向的下一个状态值。示例性的，可以用Sx next表示状态Sx的下一个状态值寄存器的名称。表2中状态S3、S5、S8及S21的下一跳的状态可由软件配置，其中，S3的下一跳的状态的值可配置成S6，S6的下一跳的状态的值可以配置成S4，S4的下一跳的值仍然保持默认指向S5，S5的下一跳的状态的值配置成S7。这样，就可以实现任一状态的顺序的调整，具有高度可编程的有点，可以根据子系统不同的上电下电的需求，更改状态顺序。

本申请实施例提供的芯片，包含多个子系统及电源控制单元，电源控制单元基于状态机控制多个子系统的上电和/或下电的顺序。电源控制单元的状态机采用直链型状态转移结构，通过软件编程可修改电源控制单元的状态机的状态顺序和执行状态的数量，使其能正确完成不同子系统的上电和/或下电的时序要求。

上文结合图1至图4，详细描述了本申请的装置实施例，下面结合图5，详细描述本申请的方法施例。应理解，方法实施例的描述与装置实施例的描述相互对应，因此，未详细描述的部分可以参见前面装置实施例。

图5为本申请实施例提供的一种控制芯片的方法的流程示例图。图5所示的方法可以由电源控制单元执行。电源控制单元可以位于芯片的内部，用于基于状态机控制芯片内位于多个电压域的多个子系统的上电和/或下电顺序。电源控制单元的状态机的状态转移结构为直链结构，且直链结构中至少部分状态可以被编程为有效状态或无效状态。

在步骤S510，在基于状态机控制多个子系统的上电和/或下电顺序的过程中，执行直链结构中的有效状态，并跳过至少部分状态中的无效状态。

可选地，所述电源控制单元包括第一寄存器组，所述第一寄存器组用于存储状态标识，所述状态标识用于标识所述至少部分状态的有效性，所述方法包括:在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，根据所述第一寄存器组中配置的状态标识，执行所述直链结构中的有效状态，并跳过所述至少部分状态中的无效状态。

可选地，所述状态标识具有多种取值，所述多种取值一一对应多种电源控制模式。

可选地，所述多种电源控制模式包括一种或多种低功耗模式。

可选地，所述电源控制单元包括第二寄存器组，所述第二寄存器组用于配置所述直链结构中的状态的先后顺序，所述方法还包括：在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，根据所述第二寄存器中配置的状态的先后顺序，进行状态的转移。

应理解，在本申请实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。

应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber Line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够读取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，数字通用光盘(digital video disc，DVD))或者半导体介质(例如，固态硬盘(solid state disk，SSD))等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种芯片，其特征在于，包括：

多个子系统，所述多个子系统分别位于多个电压域；

电源控制单元，用于基于状态机控制所述多个子系统的上电和/或下电顺序，所述状态机的状态转移结构为直链结构，且所述直链结构中的至少部分状态可编程为有效状态或无效状态，在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，所述电源控制单元执行所述直链结构中的有效状态，并跳过所述至少部分状态中的无效状态。

2.根据权利要求1所述的芯片，其特征在于，所述电源控制单元包括第一寄存器组，所述第一寄存器组用于存储状态标识，所述状态标识用于标识所述至少部分状态的有效性。

3.根据权利要求2所述的芯片，其特征在于，所述状态标识具有多种取值，所述多种取值一一对应多种电源控制模式。

4.根据权利要求3所述的芯片，其特征在于，所述多种电源控制模式包括一种或多种低功耗模式。

5.根据权利要求1所述的芯片，其特征在于，所述电源控制单元包括第二寄存器组，所述第二寄存器组用于配置所述直链结构中的状态的先后顺序。

6.一种控制芯片的方法，其特征在于，所述芯片包括多个子系统，所述多个子系统分别位于多个电压域；电源控制单元，用于基于状态机控制所述多个子系统的上电和/或下电顺序，所述状态机的状态转移结构为直链结构，且所述直链结构中的至少部分状态可编程为有效状态或无效状态，所述方法由所述电源控制单元执行，所述方法包括：

在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，执行所述直链结构中的有效状态，并跳过所述至少部分状态中的无效状态。

7.根据权利要求6所述的方法，其特征在于，所述电源控制单元包括第一寄存器组，所述第一寄存器组用于存储状态标识，所述状态标识用于标识所述至少部分状态的有效性，所述方法包括：

在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，根据所述第一寄存器组中配置的状态标识，执行所述直链结构中的有效状态，并跳过所述至少部分状态中的无效状态。

8.根据权利要求7所述的方法，其特征在于，所述状态标识具有多种取值，所述多种取值一一对应多种电源控制模式。

9.根据权利要求8所述的方法，其特征在于，所述多种电源控制模式包括一种或多种低功耗模式。

10.根据权利要求6所述的方法，其特征在于，所述电源控制单元包括第二寄存器组，所述第二寄存器组用于配置所述直链结构中的状态的先后顺序，所述方法还包括：

在基于所述状态机控制所述多个子系统的上电和/或下电顺序的过程中，根据所述第二寄存器中配置的状态的先后顺序，进行状态的转移。

Images