CN111143275A - 一种ip管理和功耗优化系统及方法 - Google Patents

一种ip管理和功耗优化系统及方法 Download PDF

Info

Publication number
CN111143275A
CN111143275A CN201911380102.XA CN201911380102A CN111143275A CN 111143275 A CN111143275 A CN 111143275A CN 201911380102 A CN201911380102 A CN 201911380102A CN 111143275 A CN111143275 A CN 111143275A
Authority
CN
China
Prior art keywords
analog
power
logic
control information
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911380102.XA
Other languages
English (en)
Inventor
李鹏
习伟
赵继光
姚浩
黄凯
邵胜芒
于杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China South Power Grid International Co ltd
Zhejiang University ZJU
Southern Power Grid Digital Grid Research Institute Co Ltd
Original Assignee
China South Power Grid International Co ltd
Zhejiang University ZJU
Southern Power Grid Digital Grid Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China South Power Grid International Co ltd, Zhejiang University ZJU, Southern Power Grid Digital Grid Research Institute Co Ltd filed Critical China South Power Grid International Co ltd
Priority to CN201911380102.XA priority Critical patent/CN111143275A/zh
Publication of CN111143275A publication Critical patent/CN111143275A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种IP管理和功耗优化系统及方法，所述系统包括多个逻辑域，每个逻辑域中包含有多个模拟IP，每个模拟IP配置有电源模块以及时钟源，所述系统还包括共享储存单元以及AMU逻辑单元；所述逻辑域、共享储存单元以及AMU逻辑单元两两之间相互连接。本发明通过AMU逻辑单元以及共享储存单元对相关联的功能模块的逻辑域进行控制，保证相关联的功能模块的逻辑域在不工作时能够正常断电从而节省功耗，从而减少了系统整体的能耗，同时能够保证正常上电时相应的系统能够正常的工作，在实际应用中具有重要的指导意义。

Description

一种IP管理和功耗优化系统及方法
技术领域
本发明芯片管理涉及技术领域，尤其涉及一种IP管理和功耗优化系统及方法。
背景技术
随着集成电路设计水平和制造工艺的不断提高，芯片的性能以及集成度也越来越高，同时也使得每种芯片的功能也变得越来越复杂。在不同的场景下，存在同一种芯片会在某些应用场景下只需执行SOC系统中部分功能的可能性，为了控制功耗，需要解决其他未能有效工作的功能模块消耗功耗使系统的整体功耗增加的问题。
综上所述，现有技术中，芯片中的部分逻辑功能模块在不工作时存在着消耗功耗的技术问题。
发明内容
本发明提供了一种IP管理和功耗优化系统及方法，解决了现有技术中，芯片中的部分逻辑功能模块在不工作时存在着消耗功耗的技术问题。
本发明提供的一种IP管理和功耗优化系统，包括多个逻辑域，每个逻辑域中包含有多个模拟IP，每个模拟IP配置有电源模块以及时钟源，所述系统还包括共享储存单元以及AMU逻辑单元；所述逻辑域、共享储存单元以及AMU逻辑单元两两之间相互连接。
所述共享储存单元用于储存逻辑域的配置信息以及控制信息；
所述AMU逻辑单元用于读取共享储存单元中的配置信息以及控制信息，将配置信息以及控制信息经过译码后对逻辑域中的模拟IP进行上电以及断电的控制。
优选的，所述AMU逻辑单元包括寄存器组、信息译码器、MS控制器模块及控制信号生成模块；
所述寄存器组用于读取共享储存单元中的配置信息以及控制信息；
所述信息译码器用于对读取到的配置信息以及控制信息进行译码，得到译码信息；
所述控制信号生成模块用于根据译码信息生成模拟IP控制信息；
所述MS控制器模块用于根据模拟IP控制信息实现模拟IP的电源模块的上电以及断电状态切换、不同电源模式间的状态切换以及电源唤醒方式管理。
优选的，所述配置信息包括校准数据段、功能顺序段、数据复位段以及控制信息段。
优选的，所述校准数据段中包括有电源模块以及模拟IP的配置信息值；所述功能顺序段包括有模拟IP间启动顺序关系；所述数据复位段包括有电源模块以及模拟IP的出厂配置值；所述控制信息段包含模拟IP的使能状态、配置信息地址以及功能选择信息。
优选的，所述逻辑域划分为多个子逻辑域。
优选的，所述子逻辑域之间设置隔离单元，所述隔离单元用于隔离子逻辑域之间的通信。
优选的，所述共享存储单元为单独的存储模块或寄存器组。
优选的，所述共享存储单元为寄存器组、FLASH以及RAM中的一种或多种。
一种IP管理和功耗优化方法，所述方法基于上述的一种IP管理和功耗优化系统，包括上电过程，具体步骤如下：
寄存器组读取共享储存单元中的逻辑域的配置信息以及控制信息；
信息译码器对读取到的配置信息以及控制信息进行译码；
控制信号生成模块根据译码信息生成模拟IP控制信息；
MS控制器模块根据模拟IP控制信息开启模拟IP的电源模块并等待电源稳定，开启模拟IP的时钟源并等待时钟稳定；
MS控制器模块根据模拟IP控制信息开启模拟IP，并根据需求确定是否需要等待模拟IP的稳定；
关闭子逻辑域之间的隔离单元，释放子逻辑域内的复位信号，子逻辑域中模拟IP的上电过程完成。
优选的，所述方法还包括断电过程，具体步骤如下：
将上电过程中释放的复位信号进行有效化，启动子逻辑域之间的隔离单元；
MS控制器模块根据模拟IP控制信息关闭模拟IP以及相应的电源模块；
更新共享储存单元中辑域的配置信息以及控制信息，结束断电过程。
从以上技术方案可以看出，本发明具有以下优点：
本发明提供了一种IP管理和功耗优化系统及方法，通过AMU逻辑单元以及共享储存单元对相关联的功能模块的逻辑域进行控制，保证相关联的功能模块的逻辑域在不工作时能够正常断电从而节省功耗，从而减少了系统整体的能耗，同时能够保证正常上电时相应的系统能够正常的工作，在实际应用中具有重要的指导意义。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种IP管理和功耗优化系统及方法的系统结构图。
图2为本发明实施例提供的一种IP管理和功耗优化系统及方法的上电过程流程图。
图3为本发明实施例提供的一种IP管理和功耗优化系统及方法的断电过程流程图。
具体实施方式
本发明实施例提供了一种IP管理和功耗优化系统及方法，解决了现有技术中，芯片中的部分逻辑功能模块在不工作时存在着消耗功耗的技术问题。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1
请参阅图1，图1为本发明实施例提供的一种IP管理和功耗优化系统及方法的系统结构图；
如图1所示，一种IP管理和功耗优化系统，包括多个功能模块的逻辑域，每个逻辑域中包含有多个模拟IP，每个模拟IP配置有电源模块以及时钟源，电源模块用于为模拟IP提供电源，时钟源用于提供频率稳定且电平匹配的方波时钟脉冲信号，从而驱动模拟IP工作，所述系统还包括共享储存单元以及AMU逻辑单元；所述逻辑域、共享储存单元以及AMU逻辑单元两两之间相互连接。
所述共享储存单元用于储存逻辑域的配置信息以及控制信息，将逻辑域中的模拟IP的配置信息以及控制信息储存在共享储存单元之中，以便于随时调用；
所述AMU逻辑单元用于读取共享储存单元中的配置信息以及控制信息，将配置信息以及控制信息经过译码后对逻辑域中的模拟IP进行控制。通过读取享储存单元中的配置信息以及控制信息并对其进行译码转换为可以被AMU逻辑单元所识别的信号，AMU逻辑单元根据识别出来的信号从而实现对模拟IP进行上电以及断电的控制，并且可以通过更改在共享储存单元中的配置信息以及控制信息来控制模拟IP实现不同的功能。
作为一个优选的实施例，所述AMU逻辑单元包括寄存器组、信息译码器、MS控制器模块及控制信号生成模块；
所述寄存器组用于读取共享储存单元中的配置信息以及控制信息，并将读取到的配置信息以及控制信息传输至信息译码器中；
所述信息译码器用于对读取到的配置信息以及控制信息进行译码，得到译码信息，并将译码信息传输至控制信号生成模块中；
所述控制信号生成模块用于根据译码信息生成模拟IP控制信息，并将模拟IP控制信息传输至MS控制器中，从而使得MS控制器能够对模拟IP进行上电以及断电的控制；
所述MS控制器模块用于根据模拟IP控制信息实现模拟IP的电源模块的上电以及断电状态切换、不同电源模式间的状态切换以及电源唤醒方式管理。从而控制模拟IP的工作状态，对不需要进行模拟IP进行断电，从而降低能耗，节省电力资源。
AMU逻辑单元通过寄存器组中BIU模块(Bus Interface Unit,总线接口模块)，将包括校准数据段，功能顺序段，数据复位段，控制信息段四部分的配置信息读取到寄存器组，寄存器组将信息分类整理，将其中包含功能顺序段、控制信息段的信息进行信息译码后传输至控制信号生成模块中，控制信号生成模块根据译码信息生成模拟IP控制信息，MS控制器模块根据模拟IP控制信息实现模拟IP的电源模块的上电以及断电状态切换、不同电源模式间的状态切换以及电源唤醒方式管理。从而控制模拟IP的工作状态，对不需要进行模拟IP进行断电，从而降低能耗，节省电力资源。
作为一个优选的实施例，所述配置信息包括校准数据段、功能顺序段、数据复位段以及控制信息段，每种配置信息中包含有逻辑域模拟IP不同的配置信息，根据不同的配置信息从而实现对模拟IP的控制。
作为一个优选的实施例，所述校准数据段中包括有电源模块以及模拟IP的配置信息值；所述功能顺序段包括有模拟IP间启动顺序关系；所述数据复位段包括有电源模块以及模拟IP的出厂配置值；所述控制信息段包含模拟IP的使能状态、配置信息地址以及功能选择信息。
作为一个优选的实施例，所述逻辑域划分为多个子逻辑域，如图1所述的LogicA、LogicB、LogicC，LogicA、LogicB、LogicC共享AMU逻辑单元以及共享储存单元，将逻辑域划分为多个自逻辑域使能对模拟IP的控制进一步的细化，进一步提升控制的精度以及效率。
作为一个优选的实施例，所述子逻辑域之间设置隔离单元，所述隔离单元用于隔离子逻辑域之间的通信，通过隔离单元将不工作的子逻辑域进行隔离，避免不工作的子逻辑域与其他逻辑域发生通信，从而降低功耗。
作为一个优选的实施例，所述共享存储单元为单独的存储模块或寄存器组。
作为一个优选的实施例，所述共享存储单元为寄存器组、FLASH以及RAM中的一种或多种。
实施例2
请参阅图2、图3，图2为本发明实施例提供的一种IP管理和功耗优化系统及方法的上电过程流程图；图3为本发明实施例提供的一种IP管理和功耗优化系统及方法的断电过程流程图。
如图2所示，一种IP管理和功耗优化方法，所述方法基于上述的一种IP管理和功耗优化系统，包括上电过程，具体步骤如下：
寄存器组读取共享储存单元中的逻辑域的配置信息以及控制信息；
信息译码器对读取到的配置信息以及控制信息进行译码；
控制信号生成模块根据译码信息生成模拟IP控制信息；
MS控制器模块根据模拟IP控制信息开启模拟IP的电源模块并等待电源稳定，开启模拟IP的时钟源并等待时钟稳定；
MS控制器模块根据模拟IP控制信息启动模拟IP，并根据需求确定是否需要等待模拟IP的稳定；
关闭子逻辑域之间的隔离单元，恢复使得子逻辑域正常的通信功能以及释放相应的复位信号来使每个逻辑域都能够恢复正常工作，上电过程完成。
如图3所示，作为一个优选的实施例，所述方法还包括断电过程，具体步骤如下：
将上电过程中释放的复位信号进行有效化，启动子逻辑域之间的隔离单元；
MS控制器模块根据模拟IP控制信息关闭模拟IP以及相应的电源模块；
更新共享储存单元中辑域的配置信息以及控制信息，包括记录断电信息，记录上电要求等；结束断电过程。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种IP管理和功耗优化系统，包括多个逻辑域，每个逻辑域中包含有多个模拟IP，每个模拟IP配置有电源模块以及时钟源，其特征在于，所述系统还包括共享储存单元以及AMU逻辑单元；所述逻辑域、共享储存单元以及AMU逻辑单元两两之间相互连接；
所述共享储存单元用于储存逻辑域的配置信息以及控制信息；
所述AMU逻辑单元用于读取共享储存单元中的配置信息以及控制信息，将配置信息以及控制信息经过译码后对逻辑域中的模拟IP进行上电以及断电的控制。
2.根据权利要求1所述的一种IP管理和功耗优化系统，其特征在于，所述AMU逻辑单元包括寄存器组、信息译码器、MS控制器模块及控制信号生成模块；
所述寄存器组用于读取共享储存单元中的配置信息以及控制信息；
所述信息译码器用于对读取到的配置信息以及控制信息进行译码，得到译码信息；
所述控制信号生成模块用于根据译码信息生成模拟IP控制信息；
所述MS控制器模块用于根据模拟IP控制信息实现模拟IP的电源模块的上电以及断电状态切换、不同电源模式间的状态切换以及电源唤醒方式管理。
3.根据权利要求1所述的一种IP管理和功耗优化系统，其特征在于，所述配置信息包括校准数据段、功能顺序段、数据复位段以及控制信息段。
4.根据权利要求3所述的一种IP管理和功耗优化系统，其特征在于，所述校准数据段中包括有电源模块以及模拟IP的配置信息值；所述功能顺序段包括有模拟IP间启动顺序关系；所述数据复位段包括有电源模块以及模拟IP的出厂配置值；所述控制信息段包含模拟IP的使能状态、配置信息地址以及功能选择信息。
5.根据权利要求1所述的一种IP管理和功耗优化系统，其特征在于，所述逻辑域划分为多个子逻辑域。
6.根据权利要求5所述的一种IP管理和功耗优化系统，其特征在于，所述子逻辑域之间设置隔离单元，所述隔离单元用于隔离子逻辑域之间的通信。
7.根据权利要求1所述的一种IP管理和功耗优化系统，其特征在于，所述共享存储单元为单独的存储模块或寄存器组。
8.根据权利要求6所述的一种IP管理和功耗优化系统，其特征在于，所述共享存储单元为寄存器组、FLASH以及RAM中的一种或多种。
9.一种IP管理和功耗优化方法，所述方法基于上述权利要求1～权利要求7任一项所述的一种IP管理和功耗优化系统，其特征在于，包括上电过程，具体步骤如下：
寄存器组读取共享储存单元中的逻辑域的配置信息以及控制信息；
信息译码器对读取到的配置信息以及控制信息进行译码；
控制信号生成模块根据译码信息生成模拟IP控制信息；
MS控制器模块根据模拟IP控制信息开启模拟IP的电源模块并等待电源稳定，开启模拟IP的时钟源并等待时钟稳定；
MS控制器模块根据模拟IP控制信息启动模拟IP，并根据需求确定是否需要等待模拟IP的稳定；
关闭子逻辑域之间的隔离单元，释放子逻辑域内的复位信号，子逻辑域中模拟IP的上电过程完成。
10.根据权利要求9所述的一种IP管理和功耗优化方法，其特征在于，所述方法还包括断电过程，具体步骤如下：
将上电过程中释放的复位信号进行有效化，启动子逻辑域之间的隔离单元；
MS控制器模块根据模拟IP控制信息关闭模拟IP以及相应的电源模块；
更新共享储存单元中辑域的配置信息以及控制信息，结束断电过程。
CN201911380102.XA 2019-12-27 2019-12-27 一种ip管理和功耗优化系统及方法 Pending CN111143275A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911380102.XA CN111143275A (zh) 2019-12-27 2019-12-27 一种ip管理和功耗优化系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911380102.XA CN111143275A (zh) 2019-12-27 2019-12-27 一种ip管理和功耗优化系统及方法

Publications (1)

Publication Number Publication Date
CN111143275A true CN111143275A (zh) 2020-05-12

Family

ID=70521178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911380102.XA Pending CN111143275A (zh) 2019-12-27 2019-12-27 一种ip管理和功耗优化系统及方法

Country Status (1)

Country Link
CN (1) CN111143275A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113505096A (zh) * 2021-08-05 2021-10-15 北京极光星通科技有限公司 星载激光通信终端及其功耗控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820270A (zh) * 2003-05-07 2006-08-16 睦塞德特拉华公司 利用电源岛管理集成电路上的功率
CN104049715A (zh) * 2013-03-13 2014-09-17 英特尔公司 平台不可知的功率管理
CN107209548A (zh) * 2015-02-13 2017-09-26 英特尔公司 在多核处理器中执行功率管理
CN107850932A (zh) * 2015-08-20 2018-03-27 英特尔公司 用于在处理器中保存和恢复数据以便节省电力的设备和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820270A (zh) * 2003-05-07 2006-08-16 睦塞德特拉华公司 利用电源岛管理集成电路上的功率
CN104049715A (zh) * 2013-03-13 2014-09-17 英特尔公司 平台不可知的功率管理
CN107209548A (zh) * 2015-02-13 2017-09-26 英特尔公司 在多核处理器中执行功率管理
CN107850932A (zh) * 2015-08-20 2018-03-27 英特尔公司 用于在处理器中保存和恢复数据以便节省电力的设备和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113505096A (zh) * 2021-08-05 2021-10-15 北京极光星通科技有限公司 星载激光通信终端及其功耗控制方法

Similar Documents

Publication Publication Date Title
US11971773B2 (en) Discrete power control of components within a computer system
US10504591B2 (en) Adaptive configuration of non-volatile memory
US8316252B2 (en) Distributed clock gating with centralized state machine control
US8923088B2 (en) Solid state storage device with sleep control circuit
CN107957885B (zh) 一种基于飞腾平台的pcie链路设备待机与恢复方法
KR20080047998A (ko) 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체
JP2003091703A (ja) カード装置
US20130067134A1 (en) Pseudo multi-master i2c operation in a blade server chassis
US8489780B2 (en) Power saving in NAND flash memory
TWI509625B (zh) 積體電路記憶體之功率控制
US20170155497A1 (en) Accessing Data Via Different Clocks
CN101847043A (zh) 共用存储设备的方法及移动终端
US20130138990A1 (en) Digital component power savings in a host device and method
CN110399328B (zh) 一种板载图形处理器控制方法与装置
CN111143275A (zh) 一种ip管理和功耗优化系统及方法
CN113253824B (zh) 一种基于risc-v内核的mcu系统、供电方法以及终端设备
CN205050538U (zh) Led异步控制卡以及led显示系统
EP2673684B1 (en) Integrated circuit device, power management module and method for providing power management
EP2460278A1 (en) Transaction terminator
CN115857654B (zh) 片上系统低功耗控制方法、装置、片上系统及电子设备
CN110633002A (zh) 处理电路及其电源管理方法
US20240201717A1 (en) Microelectromechanical sensor device with improved power consumption
CN221225483U (zh) 一种PXIe零槽控制器
CN115221110A (zh) 芯片及控制芯片的方法
EP4390623A1 (en) Microelectromechanical sensor device with improved management of a power-down condition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination