CN115220274A - 显示背板及其制备方法、显示装置 - Google Patents

显示背板及其制备方法、显示装置 Download PDF

Info

Publication number
CN115220274A
CN115220274A CN202210892022.8A CN202210892022A CN115220274A CN 115220274 A CN115220274 A CN 115220274A CN 202210892022 A CN202210892022 A CN 202210892022A CN 115220274 A CN115220274 A CN 115220274A
Authority
CN
China
Prior art keywords
electrode
display area
layer
substrate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210892022.8A
Other languages
English (en)
Other versions
CN115220274B (zh
Inventor
周天民
张劲潮
童彬彬
张震
王利忠
宁策
郭晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210892022.8A priority Critical patent/CN115220274B/zh
Publication of CN115220274A publication Critical patent/CN115220274A/zh
Application granted granted Critical
Publication of CN115220274B publication Critical patent/CN115220274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示背板及其制备方法和显示装置。所述显示背板具有显示区域和非显示区域，依次包括：衬底基板；第一半导体层；位于第一半导体层和衬底基板上的第一栅绝缘层；位于栅绝缘层上的第一栅极和第一电极；位于所述第一栅极、第一电极和第一栅绝缘层上的层间介质层；位于层间介质层上的第一源漏极和第二源漏极以及第二电极；位于第一源漏极、第二源漏极、第二电极和层间介质层上的第二栅绝缘层；以及位于第二栅绝缘层上的第二半导体层。本发明的显示背板在显示区域采用单栅TFT结构替代常规的双栅TFT结构，从而减少掩模板使用次数，提升开口率。

Description

显示背板及其制备方法、显示装置
技术领域
本发明涉及液晶显示技术，尤其涉及一种显示背板，制备该显示背板的方法，以及包括该显示背板的显示装置。
背景技术
随着元宇宙概念的崛起，虚拟现实(virtual reality，VR)头显产品作为端口器件备受关注。当前市场上具有良好效果的显示产品通常是3000+PPI(Pixels Per Inch，像素密度)的Micro OLED产品，但是Micro OLED产品成本高，工艺难度大，难以普及。玻璃基超高PPI技术，有望制作2000～3000PPI的产品，同时成本仅有硅基OLED产品的十分之一，非常具有吸引力。因此，开发超高PPI玻璃基VR头显具有巨大的市场潜力。
超高PPI目前最优选择方案为LCD显示技术，因为LCD显示像素区电路仅有一个开关TFT，非常有利于实现高PPI，但是LCD透过率较低，需要开发高开口率的背板工艺方案。
发明内容
本发明提供一种显示背板，通过在显示区域设置氧化物单栅薄膜晶体管，以解决或缓解现有技术中的一项或更多项技术问题。
根据本发明的一个方面，提供一种显示背板，具有显示区域和非显示区域，并且包括：
衬底基板；
位于所述衬底基板一侧的第一半导体层，所述第一半导体层在所述衬底基板上的正投影落入所述非显示区域；
位于所述第一半导体层背离所述衬底基板一面的第一栅绝缘层；
位于所述第一栅绝缘层背离所述衬底基板一面的第一栅极和第一电极，所述第一栅极在所述衬底基板上的正投影落入所述非显示区域，所述第一电极在所述衬底基板上的正投影落入所述显示区域；
位于所述第一栅极、所述第一电极和所述第一栅绝缘层背离所述衬底基板一面的层间介质层；
位于所述层间介质层背离所述衬底基板一面的第一源漏极、第二源漏极和第二电极，且所述第一源漏极和所述第二源漏极在所述衬底基板上的正投影落入所述非显示区域，所述第二电极在所述衬底基板上的正投影落入所述显示区域；
位于所述第一源漏极、所述第二源漏极、所述第二电极和所述层间介质层背离所述衬底基板一面的第二栅绝缘层；以及
位于所述第二栅绝缘层背离所述衬底基板一面的第二半导体层，所述第二半导体层在所述衬底基板上的正投影落入所述显示区域；
在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第二电极的背离所述非显示区域的端面与所述第二半导体层背离所述非显示区域的端面的间距为0-2μm。
根据一些可能实施方式，所述第一半导体层为多晶硅半导体层，所述第二半导体层为氧化物半导体层。
根据一些可能实施方式，所述第一源漏极和第二源漏极分别通过第一过孔和第二过孔与第一半导体层电连接，且所述第二半导体层通过第三过孔与所述第一电极电连接。
根据一些可能实施方式，所述第一电极为第三源漏极，所述第二电极为第二栅极；或者所述第一电极为第二栅极，所述第二电极为第三源漏极。
根据一些可能实施方式，所述显示背板还包括：
位于所述第二半导体层和所述第二栅绝缘层背离所述衬底基板一面的平坦化层；
位于所述平坦化层背离所述衬底基板一面的第三电极。
根据一些可能实施方式，所述显示背板还包括位于所述平坦化层与所述第二栅绝缘层和所述第二半导体层之间的钝化层。
根据一些可能实施方式，所述显示背板中，在所述平坦化层背离所述非显示区域的一端形成有第四过孔。
根据一些可能实施方式，所述显示背板中，在所述平坦化层和所述钝化层背离所述非显示区域的一端形成有第四过孔。
根据一些可能实施方式，所述第四过孔在所述衬底基板上的正投影落入所述第二电极在所述衬底基板上的正投影范围内。优选地，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第四过孔的背离所述非显示区域的端面与所述第二电极背离所述非显示区域的端面的间距为2.5-5μm。
根据一些可能实施方式，所述第二电极与所述第四过孔错位设置。
根据一些可能实施方式，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第四过孔的背离所述非显示区域的端面与所述第二电极背离所述非显示区域的端面的间距为2-6μm。
根据本发明的另一方面，提供一种显示装置，包括上述显示背板。
根据本发明的又一方面，提供一种显示背板的制备方法，包括以下步骤：
提供具有显示区域和非显示区域的衬底基板；
在所述衬底基板上形成第一半导体材料层，并图案化形成第一半导体层；
在所述第一半导体层背离所述衬底基板的一面形成第一栅绝缘层；
在所述第一栅绝缘层背离所述衬底基板的一面形成第一导电材料层，并图案化形成第一栅极和第一电极，所述第一栅极在所述衬底基板上的正投影落入所述非显示区域，所述第一电极在所述衬底基板上的正投影落入所述显示区域；
在所述第一栅极、所述第一电极和所述第一栅绝缘层背离所述衬底基板一面形成层间介质层；
在所述层间介质层内形成第一过孔和第二过孔，所述第一过孔和所述第二过孔分别穿过所述层间介质层和第一栅绝缘层直至所述第一半导体层表面，且所述第一过孔和所述第二过孔在所述衬底基板上的正投影落入所述非显示区域；
在所述层间介质层背离所述衬底基板的一面形成第二导电材料层，并图案化形成第一源漏极、第二源漏极和第二电极，且所述第一源漏极和所述第二源漏极在所述衬底基板上的正投影落入所述非显示区域，所述第二电极在所述衬底基板上的正投影落入所述显示区域，所述第一源漏极和第二源漏极分别通过所述第一过孔和所述第二过孔与所述第一半导体层形成电连接；
在所述第一源漏极、所述第二源漏极、所述第二电极和所述层间介质层背离所述衬底基板一面形成第二栅绝缘层；
在所述第二栅绝缘层内形成第三过孔，所述第三过孔穿过所述第二栅绝缘层和所述层间介质层直至所述第一电极表面，并且在所述衬底基板上的正投影落入所述显示区域；
在所述第二栅绝缘层背离所述衬底基板的一面形成第二半导体材料层，并图案化形成第二半导体层，所述第二半导体层通过所述第三过孔与所述第一电极形成电连接；
在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第二电极的背离所述非显示区域的端面与所述第二半导体层背离所述非显示区域的端面的间距为0-2μm。
根据一些可能实施方式，所述制备方法还包括：
在所述第二半导体层背离所述衬底基板的一面，以及所述第二栅绝缘层上形成平坦化层；
在所述平坦化层背离所述第一电极的一端形成第四过孔，使得部分第二半导体层露出，所述第四过孔在所述衬底基板上的正投影落入所述显示区域；
在所述平坦化层和露出的部分第二半导体层上形成第三导电材料层，并图案化形成第三电极；
在所述第三电极背离所述衬底基板的一面，以及所述平坦化层上形成第二钝化层；
在所述第二钝化层背离所述衬底基板的一面形成第四导电材料层，并图案化形成第四电极。
根据一些可能实施方式，所述第四过孔在所述衬底基板上的正投影落入所述第二电极在所述衬底基板上的正投影范围内，优选地，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第四过孔的背离所述非显示区域的端面与所述第二电极背离所述非显示区域的端面的间距为2.5-5μm。
根据一些可能实施方式，所述第二电极与所述第四过孔错位设置，优选地，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第二电极背离所述非显示区域的端面与所述第四过孔的背离所述非显示区域的端面的间距为2-6μm。
根据一些可能实施方式，所述制备方法还包括在所述平坦化层之前形成第一钝化层。
根据本发明的显示背板在显示区域取消了遮光层，采用第二电极(第二栅极)起到遮蔽平坦化层内过孔的作用，减少漏光，同时提升开口率，并且显示区域内实际沟道尺寸由栅极减去过孔尺寸定义，可减小沟道尺寸。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1为现有技术的超高PPI的显示背板结构示意图；
图2至图9示出了根据第一实施方式的制备显示背板的方法步骤示意图；
图10示出了根据第二实施方式的显示背板的结构示意图；
图11示出了根据第三实施方式的显示背板的结构示意图；
图12示出了根据第四实施方式的显示背板的结构示意图；
图13示出了根据第五实施方式的显示背板的结构示意图；
图14示出了根据第三实施方式的显示背板的俯视图。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
附图中各区域的形状和大小不反映显示背板结构的真实比例，仅用于示意性说明本发明的内容。
低温多晶氧化物(Low Temperature Poly crystalline Oxide，LTPO)薄膜晶体管(TFT)技术将低温多晶硅(Low Temperature Polycrystalline Silicon，LTPS)TFT技术和氧化物(Oxide)TFT技术设计放置在同一个阵列基板中，LTPS TFT用于GOA(Gate Drive onarray，栅极驱动)电路区域，Oxide TFT用于开关像素区域，即在同一个显示面板中同时集成了LTPS和Oxide两种TFT器件，其中Oxide TFT可以是底栅或顶栅结构，LTPS TFT可以是顶栅结构。这种新工艺结合了LTPS TFT工艺驱动能力强和Oxide TFT工艺漏电小、功耗低以及透过率高的优点。
图1示出了相关技术的超高PPI的显示背板的结构，其具有LTPO TFT结构，具体地，包括：依次位于衬底基板10上的缓冲层20、第一半导体层(多晶硅)30、第一栅绝缘层40、同层设置的第一栅极51和第二栅极52、第一层间介质层60、第二缓冲层21、第二半导体层(氧化物)90、第二栅绝缘层41、第三栅极53、第二层间介质层61、第一源漏极71和第二源漏极72、第三源漏极73、第三层间介质层62、转接层(0-ITO)170、平坦化层110、第三电极层120(P-ITO)、钝化层130、金属层160和第四电极层(C-ITO)140。该显示背板的结构，显示区域(图中虚线右侧)中的Oxide TFT结构为双栅结构，并且形成有起转接作用的第一ITO层170，整个背板工艺结构复杂，共计需要15个掩模板，生产成本较高，且Oxide TFT的双栅工艺不利于开口率的提升，并且受限于工艺精度的管控水平，使得Oxide TFT的尺寸难以减小。
本发明提供一种极度简化的超高PPI LTPO显示背板，可以在基本不牺牲产品性能的情况下，大幅优化制备工艺，节约成本，同时新的结构有利于降低工艺难度，提升良率。
根据本发明的显示背板，具有非显示区域(虚线左侧部分)和显示区域(虚线右侧部分)，以及位于非显示区域内的多晶硅薄膜晶体管(LTPS TFT)结构和位于显示区域内的氧化物薄膜晶体管(Oxide TFT)结构。
具体地，参见图9，根据本发明的第一实施方式提供一种显示背板，并且包括：衬底基板10；以及依次位于衬底基板10一面的以下层：第一缓冲层20、第一半导体层30、第一栅绝缘层40、第一栅极51和第一电极73、第一层间介质层60、第一源漏极71和第二源漏极72、第二电极52、第二栅绝缘层80、第二半导体层90、第一钝化层100、平坦化层110、第三电极120、第二钝化层130、第四电极140和支撑物150。
具体地，根据该实施方式的显示背板包括位于非显示区域内的LTPS TFT，其采用多晶硅半导体材料形成第一半导体层30。
在第一栅绝缘层40上，同层设置有位于非显示区域内的第一栅极51和位于显示区域内的第一电极73，第一栅极51在衬底基板10上的正投影落入非显示区域，第一电极73在衬底基板10上的正投影落入显示区域。
正投影落入非显示区域内的第一源漏极71和第二源漏极72，以及同层设置的正投影落入显示区域内的第二电极52。其中，第一源漏极71可为源极，第二源漏极72可为漏极；或者，第一源漏极71可为漏极，第二源漏极72可为源极。
进一步地，正投影落入非显示区域内的第一栅绝缘层40和层间介质层60中设置有第一过孔和第二过孔，并且第一源漏极71和第二源漏极72分别通过第一过孔和第二过孔与第一半导体层30电连接。即，非显示区域内的LTPS TFT为顶栅型TFT结构。
位于显示区域内，第二栅绝缘层80和第一层间介质层60内设置有第三过孔，使得第二半导体层90通过第三过孔与第一电极73电连接。
在该实施方式中，第二半导体层90可采用氧化物半导体材料形成，例如可使用铟镓氧化锌(IGZO)、氧化锌(ZnO)、氧化铟锌(IZO)、铟锡氧化锌(ITZO)等材料形成。进一步地，第一电极73可为源漏极，具体可为源极；第二电极52可为第二栅极。即，该Oxide TFT可为底栅结构。
在垂直于衬底基板10，且沿着非显示区域到显示区域的方向的截面上，第二电极52的背离非显示区域的端面与第二半导体层90背离非显示区域的端面的间距为0-2μm，优选0.2-1.8μm，更优选0.4-0.7μm。
特别地，正投影落入显示区域内的第一电极73采用细线工艺形成，通常线宽可为1.2-2.0μm，优选1.5-1.8μm，更优选1.6μm。采用细线工艺形成的第一电极具有更小的线宽，有利于提高开口率。
在显示区域内，第二半导体层90上方形成有第一钝化层100和平坦化层110，并且第一钝化层100和平坦化层110在背离第一电极73的一端设置有第四过孔，使得该部分第二半导体层90露出。此时，第一钝化层100可采用二氧化硅、氮化硅等一种或多种材料形成，开孔位置位于背离第一电极73的一端。
进一步参见图9，在露出的第二半导体层90、第四过孔和平坦化层110上形成有第三电极120。
由于该第四过孔和平坦化层110位于第二电极(Oxide TFT的栅极)52上方，使得第二电极52对第四过孔起到遮蔽作用，减少漏光，并且边缘包裹0-0.6μm，优选0.1-0.5μm，更优选0.3μm。
具体地，第四过孔在衬底基板上的正投影在第二电极52在衬底基板上的正投影范围内。此时，在垂直于衬底基板，且沿着非显示区域到显示区域的方向的截面上，第四过孔的背离非显示区域的端面与第二电极52背离非显示区域的端面的间距可为2.5-5μm，优选3-4.5μm，更优选3.5-4μm。
根据本实施方式提供的显示背板使掩模板数量由之前的15道减少至12道，实现了掩模板数量的大幅减少；同时显示区域取消遮光层，采用底栅控制，通过底栅层起到遮蔽平坦化层中过孔的作用，减少漏光；显示区域的源漏极采用细线工艺，进一步提升开口率；显示区域的沟道尺寸由栅极减去过孔尺寸定义，从而实现沟道尺寸大幅减小。
参见图10，根据本发明的第二实施方式提供了另一种显示背板，与上述根据本发明第一实施方式的显示背板相比，省略了位于第二半导体层和平坦化层之间的第一钝化层100。在该实施方式中，平坦化层10可采用硅酸盐有机玻璃(SOG)材料形成。由于省略了第一钝化层100，可以进一步节省一道掩模工艺，进而进一步减少掩模板数量。
参见图11，根据本发明的第三实施方式提供又一种显示背板，与上述根据本发明第一实施方式的显示背板相比，第二电极(Oxide TFT的栅极)52与第四过孔位置错位设置。也就是说，第四过孔在衬底基板上的正投影与第二电极在衬底基板上的正投影部分重叠，或不重叠。该实施方式适用于显示区域内的Oxide TFT尺寸更小的场景。
根据一个实施例，第四过孔可与第二电极错位设置，此时第四过孔在衬底基板上的正投影与第二电极在衬底基板上的正投影部分重叠或者不重叠。具体参见图14，第三过孔对应的第二半导体部分被导体化，形成导体化区。通常，第三过孔的尺寸L1可为1.5-2μm，优选1.8μm。第四过孔的尺寸L2可为2-4μm，优选3μm。此时，沟道区具有L型结构。第二半导体层在沿着非显示区域到显示区域的方向(称作第一方向)上的尺寸L4可为5-10μm，优选6-9μm，更优选8μm，在与第一方向垂直的第二方向上的尺寸L3可为4-8μm，优选5-7μm，更优选6μm。
此时，在垂直于衬底基板，且沿着非显示区域到显示区域的方向的截面上，第二电极背离非显示区域的端面与第四过孔的背离非显示区域的端面的间距为2-6μm，优选3-5μm，更优选4.5μm。
参见图12，根据本发明的第四实施方式提供又一种显示背板，与上述根据本发明第一实施方式的显示背板相比，显示区域内的Oxide TFT结构中的栅极与源漏极颠倒设计。此时，第二电极52与第一栅极51同层设置，并且第二电极52在衬底基板上的正投影落入显示区域，第一栅极51在衬底基板上的正投影落入非显示区域。第三源漏极73与第一源漏极71和第二源漏极72同层设置，并且第三源漏极73在衬底基板上的正投影落入显示区域，第一源漏极71和第二源漏极72在衬底基板上的正投影落入非显示区域。该第四实施方式是第一实施方式的替代实施方式。
参见图13，根据本发明的第五实施方式提供又一种显示背板，衬底基板；以及依次位于衬底基板一面的以下层：缓冲层、第一半导体层30、第一栅绝缘层、第一栅极51和第二电极52、第二栅绝缘层、第二半导体层90、层间介质层、第一源漏极71和第二源漏极72和第一电极73、平坦化层110、第三电极、钝化层、第四电极和支撑物。
与根据第一实施方式的显示背板相比，根据第五实施方式的显示背板中，位于非显示区域内的LTPS TFT和位于显示区域内的Oxide TFT的栅极和源漏极都分别同层设置，并且源漏极设置在半导体层之上。该实施方式的显示背板中，显示区域内的第一电极(源漏极)73采用细线工艺，并且非显示区域内源漏极的过孔形成需要深孔刻蚀，并且与显示区域内的过孔工艺需要分别进行，以避免对第二半导体层的损伤。
根据本发明的另一个方面，提供一种包括上述显示背板的显示装置。在显示装置中，特别是在高PPI LCD VR产品中，只有满足间距的上述差值范围和过孔位置关系的显示背板，才能够在提高开口率的同时保证对过孔的遮挡，减少漏光。
根据本发明的又一个方面，提供一种上述显示背板的制备方法，根据图2至图9所示，包括以下步骤。
参见图2，提供衬底基板10，包括非显示区域和显示区域。根据实际需要，可在衬底基板10上沉积缓冲材料层，并进行图案化形成缓冲层20。形成缓冲层20的材料可为氮化硅、氧化硅、非晶硅材料中的一种或多种，例如缓冲层可形成为SiN/SiO2/α-Si。缓冲层的厚度可为200-400nm，优选240-370nm，更优选280-350nm，例如310nm。
在缓冲层20或者在衬底基板10上形成第一半导体材料层，并图案化形成第一半导体层30。该第一半导体材料层可为多晶硅层。多晶硅半导体材料层可通过本领域常规的沉积技术进行，例如可沉积非晶硅层，并图案化形成非晶硅图案，进行结晶化、激光退火、选择性激光烧结、金属诱导晶化、金属诱导横向结晶或连续粒状结晶硅的方式将非晶硅图案转化为多晶硅图案，再进行掺杂处理后形成多晶硅半导体层。第一半导体层的厚度可为240-450nm，优选280-410nm，更优选310-370nm。
参见图3，在第一半导体层背离衬底基板的一面和衬底基板上形成第一栅绝缘层40，并在第一栅绝缘层40上形成第一导电材料层，并图案化形成第一栅极51和第一电极73，并且第一栅极51在衬底基板上的正投影落入非显示区域，第一电极73在衬底基板上的正投影落入显示区域。
第一栅绝缘层的材料可选择硅氧化物、硅氮化物或者其它高K材料中的一种或多种，例如可选用Al2O3等。第一栅绝缘层40的厚度可为80-200nm，优选100-170nm，更优选120-150nm。
该第一导电材料可选择Mo、Al、Ti或者其它合金材料中的一种或多种。第一导电材料层的厚度可为200-500nm，优选240-470nm，更优选280-430nm，最优选320-400nm。该图案化工艺中，显示区域内第一电极的图案化工艺可采用细线工艺，使得第一电极的线宽可为1.2-2.0μm，优选1.5-1.8μm。该细线工艺的图案化过程可提升显示装置的像素密度和开口率。
参见图4，在第一栅极、第一电极和第一栅绝缘层背离所述衬底基板一面形成层间介质层60。
在层间介质层60内形成第一过孔和第二过孔，并且第一过孔和第二过孔在衬底基板上的正投影落入非显示区域。第一过孔和第二过孔分别穿过层间介质层60和第一栅绝缘层直至到达第一半导体层30表面。
参见图5，在层间介质层背离衬底基板的一面形成第二导电材料层，并图案化形成第一源漏极71、第二源漏极72和第二电极52，并且第一源漏极71和第二源漏极72在衬底基板上的正投影落入非显示区域，第二电极52衬底基板上的正投影落入显示区域。其中，第一源漏极71和第二源漏极72分别通过第一过孔和第二过孔与第一半导体层形成电连接。
该第一导电材料可选择Mo、Al、Ti或者其它合金材料中的一种或多种。第一导电材料层的厚度可为200-400nm，优选230-360nm，更优选270-340nm，最优选310nm。
参见图6，在第一源漏极、第二源漏极、第二电极和层间介质层背离衬底基板一面形成第二栅绝缘层80。
第二栅绝缘层与上述第一栅绝缘层相似，可用的材料可选择硅氧化物、硅氮化物或者其它高K材料中的一种或多种，例如可选用Al2O3等。第二栅绝缘层80的厚度可为140-450nm，优选160-380nm，更优选220-340nm。
在第二栅绝缘层80内形成第三过孔，第三过孔在衬底基板上的正投影落入显示区域。该第三过孔穿过第二栅绝缘层80和层间介质层直至到达第一电极表面。
参见图7，在第二栅绝缘层背离衬底基板的一面形成第二半导体材料层，并图案化形成第二半导体层90，第二半导体层90在衬底基板上的正投影落入显示区域。第二半导体层90通过第三过孔与第一电极形成电连接。
该第二半导体层90可为氧化物半导体层。具体地，该氧化物半导体层的材料例如可使用铟镓氧化锌(IGZO)、氧化锌(ZnO)、氧化铟锌(IZO)、铟锡氧化锌(ITZO)等金属氧化物材料中的一种或多种。
第二半导体层90的厚度可为20-100nm，优选30-70nm，更优选50nm。
参见图8，在第二半导体层背离衬底基板的一面和第二栅绝缘层上形成第一钝化层100。第一钝化层100可采用二氧化硅、氮化硅等一种或多种材料形成。在第一钝化层100远离第一电极的一端形成开孔，到达第二半导体层表面，即部分露出第二半导体层表面。第一钝化层100的厚度可为100-400nm，优选150-360nm，更优选190-270nm。
根据本发明的一个实施方式，也可不形成第一钝化层100。
进一步参见图9，根据本发明的制备方法还包括后端工艺，具体可包括以下步骤。
在第二半导体层或第一钝化层背离衬底基板的一面形成平坦化层110。在平坦化层110内设置开孔，与第一钝化层中的开孔贯通，形成第四过孔。
在露出的第二半导体层、第四过孔和平坦化层110上形成第三导电材料层，并图案化形成第三电极120。
根据一个具体实施方式，第四过孔可设置为使得第四过孔在衬底基板上的正投影在第二电极在衬底基板上的正投影范围内。由于该第四过孔和平坦化层110位于第二电极上方，使得显示区域内的第二电极对第四过孔起到遮蔽作用，从而减少漏光，并且形成边缘包裹0-0.6μm，优选0.1-0.5μm，更优选0.3μm。此时，第四过孔与第二电极的相对位置如上文所做限定。
根据另一个具体实施方式，第四过孔可与第二电极错位设置。此时，第四过孔与第二电极的相对位置如上文所做限定。
在第三电极120背离衬底基板的一面，以及平坦化层上形成第二钝化层130。第二钝化层130可采用与第一钝化层相同的材料和工艺形成。
在第二钝化层130背离衬底基板的一面形成第四导电材料层，并图案化形成第四电极140。
上述第三导电材料层和第四导电材料层优选为透明的ITO层。
在第四过孔处的第四电极140上形成支撑物150。
根据本发明的上述方法，可大幅减少掩模板的使用次数；利用显示区域的栅极层对平坦化层的过孔进行遮蔽，减少漏光；减小了显示区域的沟道尺寸；对显示区域的源漏极线采用细线工艺形成，减小线宽，从而共同提升开口率。
根据本发明的显示背板及其制备方法保证了产品的基本性能，同时降低了工艺难度，提高了产品的良率，并且节约了生产成本。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种显示背板，具有显示区域和非显示区域，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的第一半导体层，所述第一半导体层在所述衬底基板上的正投影落入所述非显示区域；
位于所述第一半导体层背离所述衬底基板一面的第一栅绝缘层；
位于所述第一栅绝缘层背离所述衬底基板一面的第一栅极和第一电极，所述第一栅极在所述衬底基板上的正投影落入所述非显示区域，所述第一电极在所述衬底基板上的正投影落入所述显示区域；
位于所述第一栅极、所述第一电极和所述第一栅绝缘层背离所述衬底基板一面的层间介质层；
位于所述层间介质层背离所述衬底基板一面的第一源漏极、第二源漏极和第二电极，且所述第一源漏极和所述第二源漏极在所述衬底基板上的正投影落入所述非显示区域，所述第二电极在所述衬底基板上的正投影落入所述显示区域；
位于所述第一源漏极、所述第二源漏极、所述第二电极和所述层间介质层背离所述衬底基板一面的第二栅绝缘层；以及
位于所述第二栅绝缘层背离所述衬底基板一面的第二半导体层，所述第二半导体层在所述衬底基板上的正投影落入所述显示区域；
在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第二电极的背离所述非显示区域的端面与所述第二半导体层背离所述非显示区域的端面的间距为0-2μm。
2.根据权利要求1所述的显示背板，所述第一半导体层为多晶硅半导体层，所述第二半导体层为氧化物半导体层。
3.根据权利要求1所述的显示背板，所述第一源漏极和第二源漏极分别通过第一过孔和第二过孔与第一半导体层电连接，且所述第二半导体层通过第三过孔与所述第一电极电连接。
4.根据权利要求1至3中任一项所述的显示背板，所述第一电极为第三源漏极，所述第二电极为第二栅极；或者所述第一电极为第二栅极，所述第二电极为第三源漏极。
5.根据权利要求1至4中任一项所述的显示背板，还包括：
位于所述第二半导体层和所述第二栅绝缘层背离所述衬底基板一面的平坦化层；
位于所述平坦化层背离所述衬底基板一面的第三电极。
6.根据权利要求5所述的显示背板，还包括位于所述平坦化层与所述第二栅绝缘层和所述第二半导体层之间的钝化层。
7.根据权利要求5所述的显示背板，在所述平坦化层背离所述非显示区域的一端形成有第四过孔。
8.根据权利要求6所述的显示背板，在所述平坦化层和所述钝化层背离所述非显示区域的一端形成有第四过孔。
9.根据权利要求7或8所述的显示背板，所述第四过孔在所述衬底基板上的正投影落入所述第二电极在所述衬底基板上的正投影范围内；
优选地，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第四过孔的背离所述非显示区域的端面与所述第二电极背离所述非显示区域的端面的间距为2.5-5μm。
10.根据权利要求7或8所述的显示背板，所述第二电极与所述第四过孔错位设置。
11.根据权利要求10所述的显示背板，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第二电极背离所述非显示区域的端面与所述第四过孔的背离所述非显示区域的端面的间距为2-6μm。
12.一种显示装置，其特征在于，包括权利要求1至11中任一项所述的显示背板。
13.一种显示背板的制备方法，其特征在于，包括以下步骤：
提供具有显示区域和非显示区域的衬底基板；
在所述衬底基板上形成第一半导体材料层，并图案化形成第一半导体层；
在所述第一半导体层背离所述衬底基板的一面形成第一栅绝缘层；
在所述第一栅绝缘层背离所述衬底基板的一面形成第一导电材料层，并图案化形成第一栅极和第一电极，所述第一栅极在所述衬底基板上的正投影落入所述非显示区域，所述第一电极在所述衬底基板上的正投影落入所述显示区域；
在所述第一栅极、所述第一电极和所述第一栅绝缘层背离所述衬底基板一面形成层间介质层；
在所述层间介质层内形成第一过孔和第二过孔，所述第一过孔和所述第二过孔分别穿过所述层间介质层和第一栅绝缘层直至所述第一半导体层表面，且所述第一过孔和所述第二过孔在所述衬底基板上的正投影落入所述非显示区域；
在所述层间介质层背离所述衬底基板的一面形成第二导电材料层，并图案化形成第一源漏极、第二源漏极和第二电极，且所述第一源漏极和所述第二源漏极在所述衬底基板上的正投影落入所述非显示区域，所述第二电极在所述衬底基板上的正投影落入所述显示区域，所述第一源漏极和第二源漏极分别通过所述第一过孔和所述第二过孔与所述第一半导体层形成电连接；
在所述第一源漏极、所述第二源漏极、所述第二电极和所述层间介质层背离所述衬底基板一面形成第二栅绝缘层；
在所述第二栅绝缘层内形成第三过孔，所述第三过孔穿过所述第二栅绝缘层和所述层间介质层直至所述第一电极表面，并且在所述衬底基板上的正投影落入所述显示区域；
在所述第二栅绝缘层背离所述衬底基板的一面形成第二半导体材料层，并图案化形成第二半导体层，所述第二半导体层通过所述第三过孔与所述第一电极形成电连接；
在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第二电极的背离所述非显示区域的端面与所述第二半导体层背离所述非显示区域的端面的间距为0-2μm。
14.根据权利要求13所述的制备方法，还包括：
在所述第二半导体层背离所述衬底基板的一面，以及所述第二栅绝缘层上形成平坦化层；
在所述平坦化层背离所述第一电极的一端形成第四过孔，使得部分第二半导体层露出，所述第四过孔在所述衬底基板上的正投影落入所述显示区域；
在所述平坦化层和露出的部分第二半导体层上形成第三导电材料层，并图案化形成第三电极；
在所述第三电极背离所述衬底基板的一面，以及所述平坦化层上形成第二钝化层；
在所述第二钝化层背离所述衬底基板的一面形成第四导电材料层，并图案化形成第四电极；
其中，所述第四过孔在所述衬底基板上的正投影落入所述第二电极在所述衬底基板上的正投影范围内，优选地，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第四过孔的背离所述非显示区域的端面与所述第二电极背离所述非显示区域的端面的间距为2.5-5μm；或者
所述第二电极与所述第四过孔错位设置，优选地，在垂直于所述衬底基板，且沿着所述非显示区域到所述显示区域的方向的截面上，所述第二电极背离所述非显示区域的端面与所述第四过孔的背离所述非显示区域的端面的间距为2-6μm。
15.根据权利要求14所述的制备方法，还包括在所述平坦化层之前形成第一钝化层。
CN202210892022.8A 2022-07-27 2022-07-27 显示背板及其制备方法、显示装置 Active CN115220274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210892022.8A CN115220274B (zh) 2022-07-27 2022-07-27 显示背板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210892022.8A CN115220274B (zh) 2022-07-27 2022-07-27 显示背板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN115220274A true CN115220274A (zh) 2022-10-21
CN115220274B CN115220274B (zh) 2023-10-03

Family

ID=83612927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210892022.8A Active CN115220274B (zh) 2022-07-27 2022-07-27 显示背板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN115220274B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267616A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 液晶デイスプレイ
CN109300840A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
WO2021239091A1 (zh) * 2020-05-29 2021-12-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
US20220052139A1 (en) * 2019-11-15 2022-02-17 Beijing Boe Technology Development Co., Ltd. Display substrate and method for manufacturing the same, display panel and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267616A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 液晶デイスプレイ
CN109300840A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US20220052139A1 (en) * 2019-11-15 2022-02-17 Beijing Boe Technology Development Co., Ltd. Display substrate and method for manufacturing the same, display panel and display device
WO2021239091A1 (zh) * 2020-05-29 2021-12-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板

Also Published As

Publication number Publication date
CN115220274B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
KR102100334B1 (ko) 반도체 장치 및 그 제작 방법
US9502448B2 (en) Method for fabricating an array substrate with improved driving ability
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
US9356153B2 (en) Thin film transistor, display panel having the same and method of manufacturing the same
US10121801B2 (en) TFT array substrate and manufacturing method thereof, and display device
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
US20140145195A1 (en) Array substrate for liquid crystal display and method for manufacturing the same
WO2010032386A1 (ja) 半導体装置
US8310613B2 (en) Active matrix substrate and liquid crystal device
US9535300B2 (en) Pixel structure and liquid crystal panel
WO2020215603A1 (zh) Oled显示面板及其制备方法
CN104966501B (zh) 用于窄边框lcd的goa电路结构
CN106200173A (zh) 阵列基板及其制作方法
KR101251351B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
WO2019037631A1 (zh) 一种阵列基板及其制造方法
WO2021120378A1 (zh) 一种阵列基板及其制作方法
US20140054580A1 (en) Array substrate and manufacturing method thereof
CN102709235B (zh) 阵列基板及其制造方法、显示装置
CN104701254A (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN115220274A (zh) 显示背板及其制备方法、显示装置
CN103135301A (zh) 一种薄膜晶体管液晶显示器阵列基板
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH098311A (ja) 薄膜半導体装置の製造方法とその構造
US20150077691A1 (en) Pixel structure, display panel and manufacturing method of pixel structure
WO2022120746A1 (zh) 阵列基板及其制作方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant