CN115200462A - 柔性线路板上孔铜厚度的检测方法 - Google Patents
柔性线路板上孔铜厚度的检测方法 Download PDFInfo
- Publication number
- CN115200462A CN115200462A CN202210799003.0A CN202210799003A CN115200462A CN 115200462 A CN115200462 A CN 115200462A CN 202210799003 A CN202210799003 A CN 202210799003A CN 115200462 A CN115200462 A CN 115200462A
- Authority
- CN
- China
- Prior art keywords
- copper
- hole
- detection
- thickness
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 346
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 342
- 239000010949 copper Substances 0.000 title claims abstract description 342
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000001514 detection method Methods 0.000 claims abstract description 251
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000007747 plating Methods 0.000 claims abstract description 48
- 238000005259 measurement Methods 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 239000002699 waste material Substances 0.000 claims abstract description 27
- 230000000712 assembly Effects 0.000 claims abstract description 24
- 238000000429 assembly Methods 0.000 claims abstract description 24
- 238000005553 drilling Methods 0.000 claims description 69
- 229910052737 gold Inorganic materials 0.000 claims description 67
- 239000010410 layer Substances 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 62
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 62
- 239000010931 gold Substances 0.000 claims description 62
- 238000007654 immersion Methods 0.000 claims description 59
- 238000012360 testing method Methods 0.000 claims description 35
- 230000002159 abnormal effect Effects 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 7
- 238000007689 inspection Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 238000010923 batch production Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011120 plywood Substances 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
- G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了一种柔性线路板上孔铜厚度的检测方法,包括提供柔性基板,柔性基板包括有效区和废料区;在柔性基板的废料区上设置至少一个孔铜检测区,每个孔铜检测区均用于制作检测有效区的孔铜厚度的检测组件,检测组件包括多个串联的镀铜孔;在有效区上制作待检测孔,同时在每个孔铜检测区分别制作对应的检测组件;对待检测孔进行电测,同时分别对每个检测组件进行电测,根据所有检测组件的电测结果,得到待检测孔的孔铜厚度检测结果。本发明充分利用废料区的空间,结合有效区的制作流程进行检测组件的制作和电测,无需额外增加材料和工艺流程,实现孔铜厚度的检测,过程简单方便,易于实现,工作量小,无需投入大量的人力成本,效率高。
Description
技术领域
本发明涉及柔性线路板制作技术领域,具体涉及一种柔性线路板上孔铜厚度的检测方法。
背景技术
柔性电路板(FPC:Flexible Printed Circuit Board,简称柔板)是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性、绝佳的可挠性印刷电路板。柔性电路板具有配线密度高、重量轻、厚度薄和弯折性好的特点。柔性电路板按照厚度和层数分为单面板、双面板和多层板。两层及以上层数的FPC,均需要孔(盲孔/通孔)来进行不同层板之间的导通,孔镀铜的品质越来越重要,孔内镀铜不好,就会造成孔内无铜或者只有很薄的一层铜,均会影响产品的功能。因此,孔铜厚度的检测至关重要。
然而,目前因孔内镀铜厚度无法直观地目视检测,只能单独设置切片流程,通过抽样切片在金相显微镜下确认孔壁厚度,操作不便,效率低下,需要单独投入工艺流程和人力成本去做抽样切片;在批量生产中,也没有办法每张板子都去切片确认孔铜厚度,过程繁琐,工作量大。
发明内容
有鉴于此,本发明提供了一种柔性线路板上孔铜厚度的检测方法,以解决现有技术中通过抽样切片检测孔铜厚度的操作不便、效率低下以及不适应于批量生产中孔铜厚度检测的问题。
本发明提供了一种柔性线路板上孔铜厚度的检测方法,包括:
提供柔性基板,所述柔性基板包括有效区和废料区;
在所述柔性基板的所述废料区上设置至少一个孔铜检测区,每个所述孔铜检测区均用于制作检测所述有效区的孔铜厚度的检测组件,所述检测组件包括多个串联的镀铜孔;
在所述有效区上制作待检测孔,同时在每个所述孔铜检测区分别制作对应的所述检测组件;
对所述待检测孔进行电测,同时分别对每个所述检测组件进行电测,根据所有所述检测组件的电测结果,得到所述有效区上所述待检测孔的孔铜厚度检测结果。
可选地,所述在所述有效区上制作待检测孔,同时在每个所述孔铜检测区分别制作对应的所述检测组件,包括:
对所述有效区进行钻孔处理,同时按照预设钻孔布局,对所有所述孔铜检测区进行钻孔处理,在每个所述孔铜检测区分别形成多个初始孔;
对钻孔处理后的所述有效区和所有所述孔铜检测区同时进行镀铜处理;
对镀铜处理后的所述有效区进行蚀刻处理,在所述有效区上形成所述待检测孔;同时按照预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区进行蚀刻处理,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔。
可选地,所述预设钻孔布局包括预设钻孔数量、钻孔孔径、钻孔孔距和钻孔排版图案;其中,所述预设钻孔数量具体为每个所述孔铜检测区经钻孔处理所形成的所有所述初始孔的总数,所述钻孔孔径具体为每个所述孔铜检测区中每个所述初始孔的孔径,所述钻孔孔距具体为每个所述孔铜检测区中每相邻两个所述初始孔之间的孔距,所述钻孔排版图案具体为每个所述孔铜检测区中所有所述初始孔形成的图案形状。
可选地,每个所述孔铜检测区的所述预设钻孔数量均大于或等于6。
可选地,每个所述孔铜检测区的所述预设钻孔数量均大于或等于20。
可选地,每个所述孔铜检测区的所述钻孔孔径均大于或等于0.1mm。
可选地,每个所述孔铜检测区的所述钻孔孔距的范围均为0.37~0.1mm。
可选地,每个所述孔铜检测区的所述钻孔排版图案均包括长条形、U形、V形和L形中的任一种。
可选地,所述按照预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区进行蚀刻处理,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔,包括:
按照所述预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区中每相邻两个所述初始孔之间的铜层进行蚀刻,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔。
可选地,所述预设蚀刻布局包括蚀刻位置和蚀刻间距;其中,所述蚀刻位置具体为每个所述孔铜检测区中每相邻两个所述初始孔之间需要蚀刻掉铜层的位置;所述蚀刻间距具体为每个所述孔铜检测区中每相邻两个所述初始孔之间需要蚀刻掉的铜层宽度。
可选地,每个所述孔铜检测区的所述蚀刻间距的范围均为0.05~0.1mm。
可选地,对于任一个镀铜处理后的所述孔铜检测区,从所述孔铜检测区的第一端开始,第一个所述初始孔与第二个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第二个所述初始孔与第三个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第三个所述初始孔与第四个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第四个所述初始孔与第五个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,依此类推;
或者
对于任一个镀铜处理后的所述孔铜检测区,从所述孔铜检测区的第一端开始,第一个所述初始孔与第二个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第二个所述初始孔与第三个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第三个所述初始孔与第四个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第四个所述初始孔与第五个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,依此类推。
可选地,所述电测结果包括阻值变化率;
所述对所述待检测孔进行电测,同时分别对每个所述检测组件进行电测,根据所有所述检测组件的所述电测结果,得到所述有效区上所述待检测孔的孔铜厚度检测结果,包括:
对所述待检测孔进行沉金处理,同时按照预设沉金布局,对所有所述检测组件进行沉金处理,在每个所述检测组件的两端分别形成一个电测点;
对沉金处理后的所述待检测孔进行电测,同时利用每个所述检测组件两端的两个所述电测点,分别对每个所述检测组件中所有串联的所述镀铜孔进行电测,得到每个所述检测组件的阻值变化率;
根据所有所述检测组件的阻值变化率,得到所述有效区上所述待检测孔的所述孔铜厚度检测结果。
可选地,所述孔铜厚度检测结果包括孔铜厚度异常和孔铜厚度正常;
所述根据所有所述检测组件的阻值变化率,得到所述有效区上所述待检测孔的所述孔铜厚度检测结果,包括:
将所有所述阻值变化率与预设电测阈值进行比较;
当至少一个所述阻值变化率大于所述预设电测阈值时,则判定所述待检测孔为孔铜厚度异常;
当所有所述阻值变化率均小于或等于所述预设电测阈值时,则判定所述待检测孔为孔铜厚度正常。
可选地,所述预设沉金布局包括沉金图案和沉金中心距;其中,所述沉金图案具体为每个所述检测组件经沉金处理后形成的图案形状,所述沉金中心距具体为所述沉金图案的中心分别与对应的所述检测组件两端的所述镀铜孔的中心之间的间距。
可选地,每个所述检测组件的所述沉金图案均包括圆形、三角形和矩形中的任一种。
可选地,每个所述检测组件的所述沉金中心距的范围均为0.85~5mm。
可选地,所述柔性基板由一个或多个柔性电路板组成,所述柔性电路板为单层板、双层板和多层板中的任一种。
可选地,所述柔性基板的数量为一个或多个。
本发明的有益效果:柔性基板设有有效区和废料区,有效区为制作包含有核心线路的区域,为实现其核心线路的正常功能,通常需要在有效区制作孔(包括通孔和盲孔)并进行镀铜,该镀铜的孔也是进行孔铜厚度检测的对象,因此有效区制作的孔即为待检测孔;通过在废料区设置至少一个孔铜检测区,并在有效区制作待检测孔的同时,在每个孔铜检测区分别制作对应的检测组件,无需单独增加检测组件的制作流程,而检测组件是包含有多个串联的镀铜孔,与待检测孔的镀铜结构一致,能用于检测有效区制作的待检测孔的孔铜厚度;由于在有效区制作的待检测孔通常需要经过检测,本发明通过在待检测孔进行电测的同时,对每个检测组件也分别进行电测,能实现有效区制作的待检测孔的孔铜厚度的检测,进而筛选出孔铜厚度不良(即孔铜厚度偏薄)的柔板产品,无需单独增加检测组件的电测流程;
本发明的柔性线路板上孔铜厚度的检测方法,能充分利用废料区的空间,并结合有效区的制作流程进行检测组件的制作和电测,无需额外增加材料和工艺流程,即可实现孔铜厚度的检测,并检测出孔铜厚度不良的产品;与传统技术中通过抽样切片的观察的方法相比,无需增加切片流程,操作流程简单方便,易于实现,效率高;通过在每个柔性基板上均设置检测组件,即可按照同样的方法实现批量生产中每张板子的孔铜厚度检测,过程简单,工作量小,无需投入大量的人力成本。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点,附图是示意性的而不应理解为对本发明进行任何限制,在附图中:
图1示出了本发明实施例中一种柔性线路板上孔铜厚度的检测方法的流程图;
图2示出了本发明实施例中柔性基板和检测组件的布局设计示意图;
图3示出了本发明实施例中制作待检测孔和检测组件的流程图;
图4-1示出了本发明实施例中第一种实施方式中钻孔孔径、钻孔孔距、蚀刻间距、蚀刻位置和沉金中心距的剖视面结构示意图;
图4-2示出了本发明实施例中第一种实施方式中钻孔孔径、钻孔孔距、蚀刻间距、蚀刻位置和沉金中心距的立体面结构示意图;
图4-3示出了本发明实施例中第二种实施方式中钻孔孔径、钻孔孔距、蚀刻间距、蚀刻位置和沉金中心距的剖视面结构示意图;
图5-1示出了本发明实施例中第一种钻孔排版图案的示意图;
图5-2示出了本发明实施例中第二种钻孔排版图案的示意图;
图6示出了本发明实施例中得到孔铜厚度检测结果的流程图;
图7示出了本发明实施例中单个盲孔的剖视面结构图;
图8-1示出了本发明实施例中在第一种钻孔排版图案下的镀铜孔经沉金处理后得到的电测点的示意图;
图8-2示出了本发明实施例中在第二种钻孔排版图案下的镀铜孔经沉金处理后得到的电测点的示意图。
附图标记说明:
1、板材,2、柔性电路板,3、柔性基板,4、检测组件,5、铜层,6、PI层,7、初始孔,8、镀铜孔。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
一种柔性线路板上孔铜厚度的检测方法,如图1所示,包括以下步骤:
S1,提供柔性基板,所述柔性基板包括有效区和废料区。
具体地,所述柔性基板由一个或多个柔性电路板组成,所述柔性电路板为单层板、双层板和多层板中的任一种。
将一个或多个柔性电路板作为一个柔性基板,基于一个柔性基板的有效区和废料区来分别制作待检测孔和检测组件,能更好地根据板材的排版空间来布局合适数量的检测组件,一方面能最大程度地利用废料区的空间,实现柔性基板中所有柔性电路板的孔铜厚度检测,并便于实现批量化生产的孔铜厚度检测;另一方面无需每个柔性电路板均设置一个孔铜检测区和制作检测组件,能有效避免制作过多的检测组件而造成的材料浪费。
具体地,所述柔性基板的数量为一个或多个。
当柔性基板的数量为一个时,而柔性基板由一个或多个柔性电路板组成,可以实现该单个柔性基板中每个柔性电路板的孔铜厚度检测;当柔性基板的数量为多个时,每个柔性基板均由一个或多个柔性电路板组成,则可以实现该多个柔性基板中每个柔性电路板的孔铜厚度检测。上述柔性基板的设置方式,能更灵活地根据板材的排版空间来实现批量化生产中的孔铜厚度检测,大大减少工作量,提高生产效率。
例如,在一个具体实施方式中,当批量生产中板材上的柔性电路板较多,将每4个柔性电路板作为一个柔性基板,如图2所示,在每个柔性基板的废料区(图2中每个柔性基板的边角区域)设置2个孔铜检测区(图中未示出),并对应制作2个检测组件,通过对每2个检测组件的电测,即可实现图2批量生产中所有柔性电路板的孔铜厚度检测;在图2中,1为板材,2为柔性电路板,3为柔性基板,4为检测组件。在图2所示的板材排版空间不足时,还可以按照其他方式将多个柔性电路板作为一个柔性基板,并制作多个检测组件,例如将每6个柔性电路板作为一个柔性基板,在每个柔性基板的废料区设置2个孔铜检测区,并对应制作2个检测组件;在图2所示的板材排版空间足够时,可以按照其他方式将多个柔性电路板作为一个柔性基板,并制作多个检测组件,例如将每2个柔性电路板作为一个柔性基板,在每个柔性基板的废料区设置2个孔铜检测区,并对应制作2个检测组件,或者,将每个柔性电路板作为一个柔性基板,在每个柔性基板的废料区设置1个孔铜检测区,并对应制作1个检测组件。当然,还可以采取其他合理的设计方式,具体设计方式视具体情况而定,不同的设计方式中柔性基板的孔铜厚度检测方法均相同,此处不再列举。
本实施例中,柔性基板的有效区指需要布设线路层的区域,而废料区通常指不需要布设线路层的边角区,一个柔性基板中所有柔性电路板的有效区即为该柔性基板的有效区,一个柔性基板中所有柔性电路板的废料区即为该柔性基板的废料区。
单层板具体为单层铜箔和挠性绝缘基膜(PI层)组成的单面覆铜基板,双层板具体为双层铜箔和PI层组成的双面覆铜基板,双层铜箔分别位于PI层的两侧,多层板为两层以上的双面覆铜基板,具体为单层板和双层板的组合。
本实施例以单个12-25-12的双层板(即中间的PI层厚度为25mm,两侧的铜箔厚度为12mm)作为柔性基板为例进行说明,单层板和多层板的孔铜厚度检测与此同理,本实施例不再赘述。
如图1所示,S2,在所述柔性基板的所述废料区上设置至少一个孔铜检测区,每个所述孔铜检测区均用于制作检测所述有效区的孔铜厚度的检测组件,所述检测组件包括多个串联的镀铜孔。
通过在柔性基板的废料区设置孔铜检测区,用于后续制作用来检测孔铜厚度的检测组件,无需增加材料和设备投入,能显著节省成本。废料区设置至少一个孔铜检测区,可根据柔性基板的实际情况,通过合理数量的检测组件的电测,来更准确地检测出柔性基板的孔铜厚度情况。
检测组件的数量与孔铜检测区的数量相同,孔铜检测区的设计数量视具体情况而定。为方便说明,本实施例以柔性基板的废料区上设置一个孔铜检测区为例进行说明。
如图1所示,S3,在所述有效区上制作待检测孔,同时在每个所述孔铜检测区分别制作对应的所述检测组件。
优选地,如图3所示,S3包括:
S31:对所述有效区进行钻孔处理,同时按照预设钻孔布局,对所有所述孔铜检测区进行钻孔处理,在每个所述孔铜检测区分别形成多个初始孔;
S32:对钻孔处理后的所述有效区和所有所述孔铜检测区同时进行镀铜处理;
S33:对镀铜处理后的所述有效区进行蚀刻处理,在所述有效区上形成所述待检测孔;同时按照预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区进行蚀刻处理,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔。
对有效区的钻孔处理、镀铜处理和蚀刻处理,均为有效区上的常规制作工艺流程,在该常规制作工艺流程的同时,也依次对每个孔铜检测区进行钻孔处理、镀铜处理和蚀刻处理,制作出包括多个串联的镀铜孔的检测组件,能充分结合有效区的制作流程实现检测组件的制作,无需额外增加工艺流程,过程简单,效率高。其中,按照预设钻孔布局来对孔铜检测区进行钻孔处理以及按照预设蚀刻布局对孔铜检测区进行蚀刻处理,能便于形成用于检测孔铜厚度的多个串联的镀铜孔,进而便于后续通过多个串联的镀铜孔的电测,实现孔铜厚度的检测与孔铜厚度不良的产品筛选。
需要说明的是,本实施例中钻孔处理所形成的初始孔的类型可以是盲孔,也可以是通孔,本实施例中以盲孔为例进行说明。
优选地,S31中,所述预设钻孔布局包括预设钻孔数量、钻孔孔径、钻孔孔距和钻孔排版图案;其中,所述预设钻孔数量具体为每个所述孔铜检测区经钻孔处理所形成的所有所述初始孔的总数,所述钻孔孔径具体为每个所述孔铜检测区中每个所述初始孔的孔径,所述钻孔孔距具体为每个所述孔铜检测区中每相邻两个所述初始孔之间的孔距,所述钻孔排版图案具体为每个所述孔铜检测区中所有所述初始孔形成的图案形状。
通过上述包括预设钻孔数量、钻孔孔径、钻孔孔距和钻孔排版图案的预设钻孔布局,便于在有效区的钻孔流程中,同时制作出符合要求的多个初始孔,进而便于制作出符合要求的检测组件。
优选地,每个所述孔铜检测区的所述预设钻孔数量均大于或等于6。
优选地,每个所述孔铜检测区的所述预设钻孔数量均大于或等于20。
按照每个孔铜检测区的预设钻孔数量进行钻孔,即可得到每个检测组件中对应数量的镀铜孔,即镀铜孔的数量大于或等于6,进一步地,镀铜孔的数量大于或等于20。通过上述数量的预设钻孔数量,可在发生孔铜偏薄时,便于后续通过电测检测出较大的阻值变化,进而更方便地检测出孔铜厚度不良的柔板产品。
具体地,本实施例中的预设钻孔数量取20,对应地,检测组件中所形成的镀铜孔的数量也为20。
优选地,每个所述孔铜检测区的所述钻孔孔径均大于或等于0.1mm。
由于有效区制作的待检测孔的孔径通常大于或等于0.1mm,因此通过上述钻孔孔径,便于制作与有效区待检测孔的孔径相近的初始孔,进而便于准确地检测出孔铜厚度不良的待检测孔,进而筛选出品质不良的柔性基板。
具体地,本实施例的钻孔孔径取0.1mm。
优选地,每个所述孔铜检测区的所述钻孔孔距的范围均为0.37~0.1mm。
通过上述范围的钻孔孔径,能在废料区提供足够的空间来制作多个串联的镀铜孔。
具体地,本实施例的钻孔孔距取值为0.37mm。
具体地,本实施例中钻孔孔径和钻孔孔距的示意图如图4-1和图4-2所示,在图4-1和图4-2中,a1为钻孔孔径,a2为钻孔孔距,5为铜层,6为PI层,7为初始孔。需要说明的是,为便于展示出钻孔孔径和钻孔孔距,图4-1和图4-2均只展示出了4个初始孔,其余初始孔省略。
优选地,每个所述孔铜检测区的所述钻孔排版图案均包括长条形、U形、V形和L形中的任一种。
通过钻孔排版图案,可以根据排版空间灵活地制作检测组件,充分利用柔性基板的废料区。
具体地,在本实施例的一个具体实施方式中,钻孔排版图案为长条形,如图5-1所示;在本实施例的另一个具体实施方式中,钻孔排版图案为U形,如图5-2所示;这两种具体实施方式中,初始孔的数量均相同,为20个,图5-1和图5-2中只展示了其中11个初始孔,其余初始孔省略;导线宽度也相同,均为0.9mm(图中未示出)。
优选地,S33中,所述按照预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区进行蚀刻处理,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔,包括:
按照所述预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区中每相邻两个所述初始孔之间的铜层进行蚀刻,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔。
按照预设蚀刻布局,在每相邻两个初始孔之间的铜层进行蚀刻,能确保形成多个串联的镀铜孔。
优选地,所述预设蚀刻布局包括蚀刻位置和蚀刻间距;其中,所述蚀刻位置具体为每个所述孔铜检测区中每相邻两个所述初始孔之间需要蚀刻掉铜层的位置;所述蚀刻间距具体为每个所述孔铜检测区中每相邻两个所述初始孔之间需要蚀刻掉的铜层宽度。
通过蚀刻位置和蚀刻间距进行蚀刻,能精准地制作出检测精度较高的检测组件。
优选地,每个所述孔铜检测区的所述蚀刻间距的范围均为0.05~0.1mm。
优选地,对于任一个镀铜处理后的所述孔铜检测区,从所述孔铜检测区的第一端开始,第一个所述初始孔与第二个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第二个所述初始孔与第三个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第三个所述初始孔与第四个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第四个所述初始孔与第五个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,依此类推;
或者
对于任一个镀铜处理后的所述孔铜检测区,从所述孔铜检测区的第一端开始,第一个所述初始孔与第二个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第二个所述初始孔与第三个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第三个所述初始孔与第四个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第四个所述初始孔与第五个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,依此类推。
通过上述在孔铜检测区的两个表面交替刻蚀每相邻两个初始孔之间的铜层,能确保在孔铜检测区中制作出串联的多个镀铜孔,便于后续电测并检测出孔铜厚度不良的柔板产品。
在本实施例的一个具体实施方式中,如图4-1和图4-2所示的孔铜检测区中的4个初始孔(为方便展示,图4-1只示出4个初始孔,其余初始孔省略),蚀刻间距取0.05mm,如图4-1和图4-2中的a4,从孔铜检测区的第一端(即左端)开始,第一个初始孔与第二个初始孔之间的蚀刻位置位于孔铜检测区的第一表面(即上表面)的铜层上,第二个初始孔与第三个初始孔之间的蚀刻位置位于孔铜检测区的第二表面(即下表面)的铜层上,第三个初始孔与第四个初始孔之间的蚀刻位置位于孔铜检测区的第一表面(即上表面)的铜层上,其余未示出的每相邻两个初始孔之间的蚀刻位置依此类推。
在本实施例的另一个具体实施方式中,如图4-3所示的孔铜检测区中的4个初始孔(为方便展示,图4-3同样只示出4个初始孔,其余初始孔省略),蚀刻间距取0.05mm,如图4-3中的a4,从孔铜检测区的第一端(即左端)开始,第一个初始孔与第二个初始孔之间的蚀刻位置位于孔铜检测区的第二表面(即下表面)的铜层上,第二个初始孔与第三个初始孔之间的蚀刻位置位于孔铜检测区的第一表面(即上表面)的铜层上,第三个初始孔与第四个初始孔之间的蚀刻位置位于孔铜检测区的第二表面(即下表面)的铜层上,其余未示出的每相邻两个初始孔之间的蚀刻位置依此类推。
需要说明的是,本实施例在S3制作待检测孔和检测组件时,除了同步进行的钻孔处理、镀铜处理和蚀刻处理的工艺流程,还包括同步进行的柔性线路板制作领域的常规工艺流程,该常规工艺流程包括但不局限于在钻孔处理后对孔的等离子体处理和干膜显影处理。上述钻孔处理、镀铜处理和蚀刻处理的工艺流程以及常规工艺流程的具体操作方法均采用常规的操作方法实现,例如钻孔处理可采用激光钻孔的方式实现,此处不再列举。
如图1所示,S4,对所述待检测孔进行电测,同时分别对每个所述检测组件进行电测,根据所有所述检测组件的电测结果,得到所述有效区上所述待检测孔的孔铜厚度检测结果。
优选地,所述电测结果包括阻值变化率;
如图6所示,S4包括:
S41:对所述待检测孔进行沉金处理,同时按照预设沉金布局,对所有所述检测组件进行沉金处理,在每个所述检测组件的两端分别形成一个电测点;
S42:对沉金处理后的所述待检测孔进行电测,同时利用每个所述检测组件两端的两个所述电测点,分别对每个所述检测组件中所有串联的所述镀铜孔进行电测,得到每个所述检测组件的阻值变化率;
S43:根据所有所述检测组件的阻值变化率,得到所述有效区上所述待检测孔的所述孔铜厚度检测结果。
由于沉金处理是有效区中待检测孔的常规流程,通过在待检测孔的沉金处理过程中同时对检测组件进行沉金处理,无需单独增加沉金材料和增加沉金处理流程;同时,沉金处理后的待检测孔的电测也是柔性线路板制作领域的常规工艺流程,通过在待检测孔的电测的同时,在检测组件的两端分别形成一个能连接电测工具的电测点进行电测,无需单独增加电测流程,即可实现利用检测组件来检测待检测孔的孔铜厚度情况;由于正常的镀铜孔与异常的镀铜孔(即孔铜偏薄的镀铜孔),会因为孔铜厚度的不同而导致阻值发生变化,因而通过电测获得阻值变化率,能直观地根据该阻值变化率判断镀铜孔中的孔铜厚度的异常情况,进而筛选出孔铜厚度不良的柔板产品,提高产品良率。
本实施例基于检测组件进行电测的原理如下:
表1单个盲孔电阻公式中各字母的含义和单位
表2导线电阻公式中各字母的含义和单位
当预设钻孔数量为6时,后续形成的6个串联的镀铜孔,在发生孔铜不良(即孔铜厚度偏薄的异常盲孔)时与孔铜正常(即孔铜厚度正常的正常盲孔)时的电阻变化对比情况如表3所示。
从上表3可以看出,正常盲孔孔铜厚度为10μm,如果镀铜后盲孔异常,孔铜偏薄只有5μm,如果这个板材中设置的检测组件只有一个盲孔的话,单个盲孔在孔铜异常与孔铜正常时的阻值变化率只有3.09%,该阻值变化率由(7-6.79)/6.79计算而来,远低于电测中15%的阻值变化率管控阈值,因此此时的电测无法根据孔铜偏薄引起的阻值变化率来做孔铜厚度的检测卡控;如果单独设计一个本实施例中串联有6个镀铜孔(具体为镀铜的盲孔)的检测组件,阻值变化率能达到15.50%,该阻值变化率由(9.17-7.94)/7.94计算而来,则此时的电测能够卡控出这么大的阻值变化,从而把孔铜偏薄的柔性基板检测出来。
当预设钻孔数量为20时,后续形成的20个串联的镀铜孔,在发生孔铜不良(即孔铜厚度偏薄的异常盲孔)时与孔铜正常(即孔铜厚度正常的正常盲孔)时的电阻变化对比情况如表4所示。
从上表4可以看出,如果单独设计一个本实施例串联有20个镀铜孔(具体为镀铜的盲孔)的检测组件,阻值变化率能达到20.98%,该阻值变化率由(23.64-19.54)/19.54计算而来,则此时的阻值变化率大于电测中15%的阻值变化率管控阈值,更便于电测管控并将孔铜偏薄的柔性基板检测出来。
优选地,所述孔铜厚度检测结果包括孔铜厚度异常和孔铜厚度正常;
S43包括:
将所有所述阻值变化率与预设电测阈值进行比较;
当至少一个所述阻值变化率大于所述预设电测阈值时,则判定所述待检测孔为孔铜厚度异常;
当所有所述阻值变化率均小于或等于所述预设电测阈值时,则判定所述待检测孔为孔铜厚度正常。
将每个检测组件经过电测所得到的阻值变化率与预设电测阈值进行比较,即可得到每个阻值变化率与预设电测阈值之间的大小情况,当其中至少一个阻值变化率大于预设电测阈值,则说明其对应的柔性基板中经镀铜后的镀铜孔中因发生孔铜偏薄的现象而导致阻值发生较大的变化,而镀铜孔的镀铜过程与柔性基板中待检测孔的镀铜过程是同步进行,因此能进一步反映出待检测孔发生孔铜偏薄的现象,即判定待检测孔为孔铜厚度异常;反之,当所有阻值变化率均小于或等于预设电测阈值,则说明待检测孔未发生孔铜偏薄的现象,即判定待检测孔为孔铜厚度正常。
其中,预设电测阈值即电测中的阻值变化率管控阈值,本实施例中取15%。
优选地,所述预设沉金布局包括沉金图案和沉金中心距;其中,所述沉金图案具体为每个所述检测组件经沉金处理后形成的图案形状,所述沉金中心距具体为所述沉金图案的中心分别与对应的所述检测组件两端的所述镀铜孔的中心之间的间距。
优选地,每个所述检测组件的所述沉金图案均包括圆形、三角形和矩形中的任一种。
优选地,每个所述检测组件的所述沉金中心距的范围均为0.85~5mm。
通过上述沉金中心距,能对沉金区域进行准确定位,一方面能形成便于电测工具连接的电测点,使得电测能顺利进行;另一方面能避免占用较大的排版空间,避免沉金材料的浪费;上述沉金图案形状简单,易于实现,能保证较好地实现后续的电测。
在检测组件进行沉金处理形成两个电测点的具体实施方式中,通过干膜将不需要沉金的区域进行覆盖,按照沉金图案,裸露出沉金区域时,再对沉金区域进行沉金处理,即可实现两个电测点的形成。
需要说明的是,本实施例在S4对检测组件进行沉金处理的过程,与在有效区进行沉金处理的过程是同步进行的,有效区布设有柔板的核心线路层,其对应的沉金处理为柔性线路板制作领域中的常规流程;因此在有效区的沉金处理的同时,利用干膜将孔铜检测区中不需要沉金的区域进行覆盖,并按照沉金图案裸露出沉金区域,即可实现只利用有效区的常规制作流程来形成电测所需的电测点,无需单独增设制作流程。
具体地,本实施例中沉金图案为圆形,形成两个圆形的电测点,分别如图8-1和图8-2中的A和B,图8-1和图8-2中的8为镀铜孔,同理图8-1和图8-2只展示了部分镀铜孔,其余镀铜孔省略;沉金中心距取值为0.85mm,如图4-1、图4-2和图4-3所示的a3。
本实施例上述检测方法,柔性基板设有有效区和废料区,有效区为制作包含有核心线路的区域,为实现其核心线路的正常功能,通常需要在有效区制作孔(包括通孔和盲孔)并进行镀铜,该镀铜的孔也是进行孔铜厚度检测的对象,因此有效区制作的孔即为待检测孔;通过在废料区设置至少一个孔铜检测区,并在有效区制作待检测孔的同时,在每个孔铜检测区分别制作对应的检测组件,无需单独增加检测组件的制作流程,而检测组件是包含有多个串联的镀铜孔,与待检测孔的镀铜结构一致,能用于检测有效区制作的待检测孔的孔铜厚度;由于在有效区制作的待检测孔通常需要经过检测,本发明通过在待检测孔进行电测的同时,对每个检测组件也分别进行电测,能实现有效区制作的待检测孔的孔铜厚度的检测,进而筛选出孔铜厚度不良(即孔铜厚度偏薄)的柔板产品,无需单独增加检测组件的电测流程。
本实施例的柔性线路板上孔铜厚度的检测方法,能充分利用废料区的空间,并结合有效区的制作流程进行检测组件的制作和电测,无需额外增加材料和工艺流程,即可实现孔铜厚度的检测,并检测出孔铜厚度不良的产品;与传统技术中通过抽样切片的观察的方法相比,无需增加切片流程,操作流程简单方便,易于实现,效率高;通过在每个柔性基板上均设置检测组件,即可按照同样的方法实现批量生产中每张板子的孔铜厚度检测,过程简单,工作量小,无需投入大量的人力成本。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (18)
1.一种柔性线路板上孔铜厚度的检测方法,其特征在于,包括:
提供柔性基板,所述柔性基板包括有效区和废料区;
在所述柔性基板的所述废料区上设置至少一个孔铜检测区,每个所述孔铜检测区均用于制作检测所述有效区的孔铜厚度的检测组件,所述检测组件包括多个串联的镀铜孔;
在所述有效区上制作待检测孔,同时在每个所述孔铜检测区分别制作对应的所述检测组件;
对所述待检测孔进行电测,同时分别对每个所述检测组件进行电测,根据所有所述检测组件的电测结果,得到所述有效区上所述待检测孔的孔铜厚度检测结果。
2.根据权利要求1所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述在所述有效区上制作待检测孔,同时在每个所述孔铜检测区分别制作对应的所述检测组件,包括:
对所述有效区进行钻孔处理,同时按照预设钻孔布局,对所有所述孔铜检测区进行钻孔处理,在每个所述孔铜检测区分别形成多个初始孔;
对钻孔处理后的所述有效区和所有所述孔铜检测区同时进行镀铜处理;
对镀铜处理后的所述有效区进行蚀刻处理,在所述有效区上形成所述待检测孔;同时按照预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区进行蚀刻处理,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔。
3.根据权利要求2所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述预设钻孔布局包括预设钻孔数量、钻孔孔径、钻孔孔距和钻孔排版图案;其中,所述预设钻孔数量具体为每个所述孔铜检测区经钻孔处理所形成的所有所述初始孔的总数,所述钻孔孔径具体为每个所述孔铜检测区中每个所述初始孔的孔径,所述钻孔孔距具体为每个所述孔铜检测区中每相邻两个所述初始孔之间的孔距,所述钻孔排版图案具体为每个所述孔铜检测区中所有所述初始孔形成的图案形状。
4.根据权利要求3所述的柔性线路板上孔铜厚度的检测方法,其特征在于,每个所述孔铜检测区的所述预设钻孔数量均大于或等于20。
5.根据权利要求3所述的柔性线路板上孔铜厚度的检测方法,其特征在于,每个所述孔铜检测区的所述钻孔孔径均大于或等于0.1mm。
6.根据权利要求3所述的柔性线路板上孔铜厚度的检测方法,其特征在于,每个所述孔铜检测区的所述钻孔孔距的范围均为0.37~0.1mm。
7.根据权利要求3所述的柔性线路板上孔铜厚度的检测方法,其特征在于,每个所述孔铜检测区的所述钻孔排版图案均包括长条形、U形、V形和L形中的任一种。
8.根据权利要求2所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述按照预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区进行蚀刻处理,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔,包括:
按照所述预设蚀刻布局,对所有镀铜处理后的所述孔铜检测区中每相邻两个所述初始孔之间的铜层进行蚀刻,在每个所述孔铜检测区上分别形成对应的多个串联的所述镀铜孔。
9.根据权利要求8所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述预设蚀刻布局包括蚀刻位置和蚀刻间距;其中,所述蚀刻位置具体为每个所述孔铜检测区中每相邻两个所述初始孔之间需要蚀刻掉铜层的位置;所述蚀刻间距具体为每个所述孔铜检测区中每相邻两个所述初始孔之间需要蚀刻掉的铜层宽度。
10.根据权利要求9所述的柔性线路板上孔铜厚度的检测方法,其特征在于,每个所述孔铜检测区的所述蚀刻间距的范围均为0.05~0.1mm。
11.根据权利要求9所述的柔性线路板上孔铜厚度的检测方法,其特征在于,对于任一个镀铜处理后的所述孔铜检测区,从所述孔铜检测区的第一端开始,第一个所述初始孔与第二个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第二个所述初始孔与第三个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第三个所述初始孔与第四个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第四个所述初始孔与第五个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,依此类推;
或者
对于任一个镀铜处理后的所述孔铜检测区,从所述孔铜检测区的第一端开始,第一个所述初始孔与第二个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第二个所述初始孔与第三个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,第三个所述初始孔与第四个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第二表面的铜层上,第四个所述初始孔与第五个所述初始孔之间的所述蚀刻位置位于所述孔铜检测区的第一表面的铜层上,依此类推。
12.根据权利要求1所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述电测结果包括阻值变化率;
所述对所述待检测孔进行电测,同时分别对每个所述检测组件进行电测,根据所有所述检测组件的所述电测结果,得到所述有效区上所述待检测孔的孔铜厚度检测结果,包括:
对所述待检测孔进行沉金处理,同时按照预设沉金布局,对所有所述检测组件进行沉金处理,在每个所述检测组件的两端分别形成一个电测点;
对沉金处理后的所述待检测孔进行电测,同时利用每个所述检测组件两端的两个所述电测点,分别对每个所述检测组件中所有串联的所述镀铜孔进行电测,得到每个所述检测组件的阻值变化率;
根据所有所述检测组件的阻值变化率,得到所述有效区上所述待检测孔的所述孔铜厚度检测结果。
13.根据权利要求12所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述孔铜厚度检测结果包括孔铜厚度异常和孔铜厚度正常;
所述根据所有所述检测组件的阻值变化率,得到所述有效区上所述待检测孔的所述孔铜厚度检测结果,包括:
将所有所述阻值变化率与预设电测阈值进行比较;
当至少一个所述阻值变化率大于所述预设电测阈值时,则判定所述待检测孔为孔铜厚度异常;
当所有所述阻值变化率均小于或等于所述预设电测阈值时,则判定所述待检测孔为孔铜厚度正常。
14.根据权利要求12所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述预设沉金布局包括沉金图案和沉金中心距;其中,所述沉金图案具体为每个所述检测组件经沉金处理后形成的图案形状,所述沉金中心距具体为所述沉金图案的中心分别与对应的所述检测组件两端的所述镀铜孔的中心之间的间距。
15.根据权利要求14所述的柔性线路板上孔铜厚度的检测方法,其特征在于,每个所述检测组件的所述沉金图案均包括圆形、三角形和矩形中的任一种。
16.根据权利要求14所述的柔性线路板上孔铜厚度的检测方法,其特征在于,每个所述检测组件的所述沉金中心距的范围均为0.85~5mm。
17.根据权利要求1至16任一项所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述柔性基板由一个或多个柔性电路板组成,所述柔性电路板为单层板、双层板和多层板中的任一种。
18.根据权利要求17所述的柔性线路板上孔铜厚度的检测方法,其特征在于,所述柔性基板的数量为一个或多个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210799003.0A CN115200462A (zh) | 2022-07-06 | 2022-07-06 | 柔性线路板上孔铜厚度的检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210799003.0A CN115200462A (zh) | 2022-07-06 | 2022-07-06 | 柔性线路板上孔铜厚度的检测方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115200462A true CN115200462A (zh) | 2022-10-18 |
Family
ID=83579205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210799003.0A Pending CN115200462A (zh) | 2022-07-06 | 2022-07-06 | 柔性线路板上孔铜厚度的检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115200462A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206004992U (zh) * | 2016-08-23 | 2017-03-08 | 深圳市顺兴电子有限公司 | 沉铜生产线测试电路板 |
CN112969300A (zh) * | 2021-01-28 | 2021-06-15 | 盐城维信电子有限公司 | 一种柔性电路板蚀刻加工方法 |
CN114485366A (zh) * | 2022-01-28 | 2022-05-13 | 宁波华远电子科技有限公司 | 线路板钻孔的偏位检测方法 |
CN114585166A (zh) * | 2022-04-29 | 2022-06-03 | 苏州东山精密制造股份有限公司 | 柔性天线多层板的层偏检测方法 |
-
2022
- 2022-07-06 CN CN202210799003.0A patent/CN115200462A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206004992U (zh) * | 2016-08-23 | 2017-03-08 | 深圳市顺兴电子有限公司 | 沉铜生产线测试电路板 |
CN112969300A (zh) * | 2021-01-28 | 2021-06-15 | 盐城维信电子有限公司 | 一种柔性电路板蚀刻加工方法 |
CN114485366A (zh) * | 2022-01-28 | 2022-05-13 | 宁波华远电子科技有限公司 | 线路板钻孔的偏位检测方法 |
CN114585166A (zh) * | 2022-04-29 | 2022-06-03 | 苏州东山精密制造股份有限公司 | 柔性天线多层板的层偏检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1895820B1 (en) | Wired circuit board and production method thereof | |
US7094061B1 (en) | Printed circuit board with integral strain gage | |
CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
CN114585166B (zh) | 柔性天线多层板的层偏检测方法 | |
EP1883283A1 (en) | Wired Circuit Board | |
CN109769344A (zh) | 电路板及该电路板的制造方法 | |
CN111315110A (zh) | 一种电路板及电子装置 | |
CN111157879B (zh) | 印制电路板的层偏检测方法及层偏检测结构 | |
US20080296051A1 (en) | Printed circuit board | |
CN115200462A (zh) | 柔性线路板上孔铜厚度的检测方法 | |
CN103796415A (zh) | 多层电路板及其制作方法 | |
TWI342170B (en) | Printed wiring board unit for method of detecting rising level of electrically-conductive body in bore | |
CN113660773B (zh) | 可靠性测试板及可靠性测试板的制作方法 | |
CN113079622B (zh) | Pcb制作方法及pcb、盲孔孔底铜箔的浮离监测方法 | |
CN115589674A (zh) | 一种实现高精度背钻及短桩的制作方法 | |
JP4606329B2 (ja) | プリント配線板 | |
CN213662062U (zh) | 刚挠pcb板结构以及电子产品 | |
JP2017011053A (ja) | プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法 | |
CN213750203U (zh) | 一种pcb板过孔检测装置 | |
CN215956725U (zh) | 线路板 | |
US20220349919A1 (en) | Probe installation circuit board and probe device for probe card | |
JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
CN220383283U (zh) | 一种镭射孔可靠性测试的印制电路板 | |
Caputo et al. | PCB Manufacturability and Reliability Solutions for Fine Pitch PCB Server Boards | |
JP4860761B2 (ja) | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |