JP2017011053A - プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法 - Google Patents
プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法 Download PDFInfo
- Publication number
- JP2017011053A JP2017011053A JP2015123630A JP2015123630A JP2017011053A JP 2017011053 A JP2017011053 A JP 2017011053A JP 2015123630 A JP2015123630 A JP 2015123630A JP 2015123630 A JP2015123630 A JP 2015123630A JP 2017011053 A JP2017011053 A JP 2017011053A
- Authority
- JP
- Japan
- Prior art keywords
- vias
- circuit
- row
- insulation reliability
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 150
- 239000011229 interlayer Substances 0.000 title claims abstract description 56
- 238000010998 test method Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 109
- 238000003491 array Methods 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 238000011156 evaluation Methods 0.000 claims description 145
- 238000010521 absorption reaction Methods 0.000 claims description 9
- 230000003252 repetitive effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 51
- 230000006866 deterioration Effects 0.000 description 21
- 238000012360 testing method Methods 0.000 description 19
- 239000011295 pitch Substances 0.000 description 15
- 238000009429 electrical wiring Methods 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 238000006731 degradation reaction Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000004744 fabric Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920001955 polyphenylene ether Polymers 0.000 description 4
- -1 (4-maleimidophenoxy) phenyl Chemical group 0.000 description 3
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003153 chemical reaction reagent Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- VILCJCGEZXAXTO-UHFFFAOYSA-N 2,2,2-tetramine Chemical compound NCCNCCNCCN VILCJCGEZXAXTO-UHFFFAOYSA-N 0.000 description 2
- PLIKAWJENQZMHA-UHFFFAOYSA-N 4-aminophenol Chemical compound NC1=CC=C(O)C=C1 PLIKAWJENQZMHA-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- FYRCDEARNUVZRG-UHFFFAOYSA-N 1,1,5-trimethyl-3,3-bis(2-methylpentan-2-ylperoxy)cyclohexane Chemical compound CCCC(C)(C)OOC1(OOC(C)(C)CCC)CC(C)CC(C)(C)C1 FYRCDEARNUVZRG-UHFFFAOYSA-N 0.000 description 1
- XAZPKEBWNIUCKF-UHFFFAOYSA-N 1-[4-[4-[2-[4-[4-(2,5-dioxopyrrol-1-yl)phenoxy]phenyl]propan-2-yl]phenoxy]phenyl]pyrrole-2,5-dione Chemical compound C=1C=C(OC=2C=CC(=CC=2)N2C(C=CC2=O)=O)C=CC=1C(C)(C)C(C=C1)=CC=C1OC(C=C1)=CC=C1N1C(=O)C=CC1=O XAZPKEBWNIUCKF-UHFFFAOYSA-N 0.000 description 1
- KMRIWYPVRWEWRG-UHFFFAOYSA-N 2-(6-oxobenzo[c][2,1]benzoxaphosphinin-6-yl)benzene-1,4-diol Chemical compound OC1=CC=C(O)C(P2(=O)C3=CC=CC=C3C3=CC=CC=C3O2)=C1 KMRIWYPVRWEWRG-UHFFFAOYSA-N 0.000 description 1
- XUSNPFGLKGCWGN-UHFFFAOYSA-N 3-[4-(3-aminopropyl)piperazin-1-yl]propan-1-amine Chemical compound NCCCN1CCN(CCCN)CC1 XUSNPFGLKGCWGN-UHFFFAOYSA-N 0.000 description 1
- DYIZJUDNMOIZQO-UHFFFAOYSA-N 4,5,6,7-tetrabromo-2-[2-(4,5,6,7-tetrabromo-1,3-dioxoisoindol-2-yl)ethyl]isoindole-1,3-dione Chemical compound O=C1C(C(=C(Br)C(Br)=C2Br)Br)=C2C(=O)N1CCN1C(=O)C2=C(Br)C(Br)=C(Br)C(Br)=C2C1=O DYIZJUDNMOIZQO-UHFFFAOYSA-N 0.000 description 1
- QRFTXHFUNIFHST-UHFFFAOYSA-N 4,5,6,7-tetrabromoisoindole-1,3-dione Chemical compound BrC1=C(Br)C(Br)=C2C(=O)NC(=O)C2=C1Br QRFTXHFUNIFHST-UHFFFAOYSA-N 0.000 description 1
- KMKWGXGSGPYISJ-UHFFFAOYSA-N 4-[4-[2-[4-(4-aminophenoxy)phenyl]propan-2-yl]phenoxy]aniline Chemical compound C=1C=C(OC=2C=CC(N)=CC=2)C=CC=1C(C)(C)C(C=C1)=CC=C1OC1=CC=C(N)C=C1 KMKWGXGSGPYISJ-UHFFFAOYSA-N 0.000 description 1
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical class C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 150000002170 ethers Chemical class 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 125000006289 hydroxybenzyl group Chemical group 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012948 isocyanate Substances 0.000 description 1
- 150000002513 isocyanates Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- SGGOJYZMTYGPCH-UHFFFAOYSA-L manganese(2+);naphthalene-2-carboxylate Chemical compound [Mn+2].C1=CC=CC2=CC(C(=O)[O-])=CC=C21.C1=CC=CC2=CC(C(=O)[O-])=CC=C21 SGGOJYZMTYGPCH-UHFFFAOYSA-L 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002587 poly(1,3-butadiene) polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920013636 polyphenyl ether polymer Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】プリント配線板層間接続回路部の絶縁信頼性に関する良否判定に要する時間が短く、かつ、絶縁劣化部位の特定が従来よりも容易となるプリント配線板層間接続回路部の絶縁信頼性評価回路、及びそれを用いたプリント配線板層間接続回路部の絶縁信頼性評価試験方法を提供する。【解決手段】絶縁層２と、絶縁層２によって厚み方向に隔てられた上部回路群２０と下部回路群３０と、それぞれが、上部回路群２０と下部回路群３０との間における絶縁層２を貫通する複数のビア３〜５を有する、５つのビア列Ａ〜Ｅとを備える、プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法である。【選択図】図２
Description
本発明は、プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法に関する。さらに詳しくは、プリント配線板層間接続回路部となるビアの形成密度が高くなった場合における、ビア部分の加工性とエレクトロマイグレーションによるプリント配線板層間接続回路部の絶縁信頼性の影響とを評価するために有効な絶縁信頼性評価回路及びその絶縁信頼性評価試験方法に関する。
近年、電子機器の高性能化及び小型化に伴って、プリント配線板の回路設計に対する精密化の要求がますます高まっている。このような精密化に伴い、プリント配線板の微細回路形成、及びビア等の狭ピッチ設計が要求されるとともに、プリント配線板に用いる基板の高い絶縁信頼性も必要になりつつある。このような基板の一例として、ガラスクロス等を原材料とするガラスエポキシ積層板を挙げることができる。しかし、この基板を採用すると、絶縁物である樹脂中にガラスフィラメントが存在し、その繊維に沿って陽極から陰極側に向かってＣＡＦ（Ｃｏｎｄｕｃｔｉｖｅ Ａｎｏｄｉｃ Ｆｉｌａｍｅｎｔ）が発生し、絶縁劣化を引き起こすことがある。そこで、基板が絶縁劣化を起こさないかどうかを性能評価するための絶縁信頼性評価試験方法が提案されている。
一般に、銅張積層板に対して、プリント配線板層間接続回路部の絶縁信頼性を評価する場合、絶縁信頼性評価回路（以下、単に「評価回路」ともいう）を用い、適当な湿度と温度に設定された吸湿環境下で配線に電圧を印加し、絶縁抵抗を測定することが行われている（特許文献１参照）。
例えば、高精度及び高信頼度の絶縁評価試験が可能なプリント配線板層間接続回路部の絶縁信頼性評価構造体として、内部に絶縁層を有し、一方の面に設けた第一導体層と、他方の面に設けた第二導体層とに、それぞれ電気配線が複数形成された銅張積層板の両導体層の上層に表面絶縁層を設けた内層回路含有基板に対して、内壁に導体を有する貫通ビアを設けて第一導体層と第二導体層の各電気配線が交互に接続された直列のチェーン配線を形成したプリント配線板の層間接続回路絶縁信頼性評価構造体が開示されている（特許文献２参照）。
図１０〜図１３に従来例の評価回路２００を示す。図１０は従来例の評価回路２００の透視平面図、図１１は図１０に示した評価回路２００のｆ断面位置線に該当する断面図、図１２は図１０に示した評価回路２００のｇ断面位置線に該当する断面図、図１３は図１０に示した評価回路２００のｈ断面位置線に該当する断面図である。
図１０に示すように、従来例の評価回路２００は、複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）と、複数の層間接続回路用のビア１４とビア３３とを有する。
図１１及び１２に示すように、この評価回路２００は、絶縁層１９と、その一方の面に設けられた複数の上部導体層１２と、他方の面に設けられた複数の下部導体層１３とを有する銅張積層板に、内壁導体層１５を有する層間接続回路用のビア１４とビア３３が複数設けられたものである。複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）とは、複数の層間接続回路用のビア１４の内壁導体層１５を介して、電気回路用の配線２０１（以下、「電気配線２０１」ともいう）を構成し、複数の層間接続回路用のビア３３の内壁導体層１５を介して、電気回路用の配線２０２（以下、「電気配線２０２」ともいう）を構成している。
図１０〜１２に示すように、該電気配線２０１は、複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）とが、層間接続回路用のビア１４の内壁導体層１５を介して、直列のチェーン配線を形成し、該電気配線２０２は、複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）とが、層間接続回路用のビア３３の内壁導体層１５を介して、直列のチェーン配線を形成している。
図１０及び１３に示すように、該２つの直列のチェーン配線（電気配線２０１と電気配線２０２）は、ビア１４とビア３３間の壁間絶縁距離Ｏを保って、評価回路２００の面方向に向かって、平行に設けられている。
このように、従来例の評価回路２００では、平行するチェーン配線間のビア１４とビア３３との間に壁間絶縁距離Ｏを設けることで、絶縁信頼性を評価していた。
図１０〜図１３に従来例の評価回路２００を示す。図１０は従来例の評価回路２００の透視平面図、図１１は図１０に示した評価回路２００のｆ断面位置線に該当する断面図、図１２は図１０に示した評価回路２００のｇ断面位置線に該当する断面図、図１３は図１０に示した評価回路２００のｈ断面位置線に該当する断面図である。
図１０に示すように、従来例の評価回路２００は、複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）と、複数の層間接続回路用のビア１４とビア３３とを有する。
図１１及び１２に示すように、この評価回路２００は、絶縁層１９と、その一方の面に設けられた複数の上部導体層１２と、他方の面に設けられた複数の下部導体層１３とを有する銅張積層板に、内壁導体層１５を有する層間接続回路用のビア１４とビア３３が複数設けられたものである。複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）とは、複数の層間接続回路用のビア１４の内壁導体層１５を介して、電気回路用の配線２０１（以下、「電気配線２０１」ともいう）を構成し、複数の層間接続回路用のビア３３の内壁導体層１５を介して、電気回路用の配線２０２（以下、「電気配線２０２」ともいう）を構成している。
図１０〜１２に示すように、該電気配線２０１は、複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）とが、層間接続回路用のビア１４の内壁導体層１５を介して、直列のチェーン配線を形成し、該電気配線２０２は、複数の上部導体層１２（実線部）と、複数の下部導体層１３（鎖線部）とが、層間接続回路用のビア３３の内壁導体層１５を介して、直列のチェーン配線を形成している。
図１０及び１３に示すように、該２つの直列のチェーン配線（電気配線２０１と電気配線２０２）は、ビア１４とビア３３間の壁間絶縁距離Ｏを保って、評価回路２００の面方向に向かって、平行に設けられている。
このように、従来例の評価回路２００では、平行するチェーン配線間のビア１４とビア３３との間に壁間絶縁距離Ｏを設けることで、絶縁信頼性を評価していた。
上記従来例の評価回路２００は、平行するチェーン配線間のビア１４とビア３３が壁間絶縁距離Ｏで近接するものの、チェーン配線で繋がる方向のビア間隔が広いため、ビア１４及びビア３３の形成密度が低いものであった。そのことにより、基板にドリルで穴あけをしてビア１４及びビア３３を形成する際に、基板に剥離等の欠陥が生じた場合であっても、その影響が層間接続回路間の吸湿絶縁信頼性に現れ難く、評価試験が長時間に及ぶ場合があった。
一方、絶縁劣化が発生した評価回路の部位を観察することは、絶縁劣化原因を究明するうえで重要であり、プリント配線板の開発スピードを高めるうえで有効である。
評価回路に生じた絶縁劣化部位を観察する方法として、層間接続回路間の抵抗値を基に絶縁劣化が発生したビアを特定し、該ビアを含む基板の断面観察が行われる。その際、評価回路のビアは電気配線で繋がっているため、ビア間で電気配線を一箇所ずつ切断しながら、その都度、抵抗値を確認する必要があり、絶縁劣化が生じたビアを特定することは容易ではなかった。
評価回路に生じた絶縁劣化部位を観察する方法として、層間接続回路間の抵抗値を基に絶縁劣化が発生したビアを特定し、該ビアを含む基板の断面観察が行われる。その際、評価回路のビアは電気配線で繋がっているため、ビア間で電気配線を一箇所ずつ切断しながら、その都度、抵抗値を確認する必要があり、絶縁劣化が生じたビアを特定することは容易ではなかった。
本発明は、プリント配線板層間接続回路部の絶縁信頼性に関する良否判定に要する時間が短く、かつ、絶縁劣化部位の特定が従来よりも容易となるプリント配線板層間接続回路部の絶縁信頼性評価回路、及びその絶縁信頼性評価試験方法を提供することを課題とする。
本発明者等は、絶縁層と、前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有する評価回路において、前記複数のビアを含めた特定の電気回路を形成することにより上記目的を達成し得ることを見出した。
すなわち、本発明は、以下の［１］〜［９］を提供する。
［１］絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有するビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
前記ビア列は、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）を有し、
前記ビア列は、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数の繰り返しの単位を有し、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア（ｐ）と、これに隣接するビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路。
［２］前記繰り返し単位を構成する、前記１つ以上のビア（ｐ）が２つのビア（ｐ）であり、前記１つ以上のビア（ｎ）が２つのビア（ｎ）である、上記［１］に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［３］絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
それぞれが、前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有する５つのビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
各ビア列のそれぞれは、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）、及び電気回路（Ｐ）にも電気回路（Ｎ）にも接続されていないビア（ｆ）から選ばれる１種以上の複数のビアを有し、
各ビア列に対応する複数のビアは、均一なピッチ間隔で直線上に形成されており、
前記５つのビア列のうちビア列Ａは、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｂは、ビア列Ａの一方の隣に設けられ、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｃは、ビア列Ｂのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｐ）を有し、
前記５つのビア列のうちビア列Ｄは、ビア列Ａの他方の隣に設けられ、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位として、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｅは、ビア列Ｄのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｎ）を有し、
前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成するビア（ｐ）、ビア（ｎ）、及びビア（ｆ）の数が各々同一であり、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア列Ａのビア（ｐ）と、これに隣接するビア列Ａのビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路。
［４］前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成する、前記１つ以上のビア（ｐ）が２つのビア（ｐ）であり、前記１つ以上のビア（ｎ）が２つのビア（ｎ）であり、前記１つ以上のビア（ｆ）が２つのビア（ｆ）である、上記［３］に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［５］前記ビア列Ａのビア（ｎ）と前記ビア列Ｂのビア（ｆ）とが隣り合う位置にあり、前記ビア列Ａのビア（ｐ）と前記ビア列Ｄのビア（ｆ）とが隣り合う位置にある、上記［３］又は［４］に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［６］前記ビア列Ａ〜Ｅが、互いに平行に並び、かつ、互いに列間隔が略等しい、上記［３］〜［５］のいずれかに記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［７］前記ビア列Ａ〜Ｅの列間隔が、各列のビアのピッチ間隔と略等しい、上記［３］〜［６］のいずれかに記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［８］前記ビア（ｐ）と、これに隣接するビア（ｎ）との壁間絶縁距離が、０．１〜１．５ｍｍである、上記［１］〜［７］のいずれかに記載のプリント配線板層間接続回路部の絶縁信頼性評価回路
［９］上記［１］〜［８］のいずれかに記載の絶縁信頼性評価回路のプラス極に接続される電気回路（Ｐ）とマイナス極に接続される電気回路（Ｎ）に電源を接続し、吸湿環境下で電圧を印加して、ビア間の絶縁抵抗を測定する、プリント配線板層間接続回路部の絶縁信頼性評価試験方法。
すなわち、本発明は、以下の［１］〜［９］を提供する。
［１］絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有するビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
前記ビア列は、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）を有し、
前記ビア列は、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数の繰り返しの単位を有し、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア（ｐ）と、これに隣接するビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路。
［２］前記繰り返し単位を構成する、前記１つ以上のビア（ｐ）が２つのビア（ｐ）であり、前記１つ以上のビア（ｎ）が２つのビア（ｎ）である、上記［１］に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［３］絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
それぞれが、前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有する５つのビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
各ビア列のそれぞれは、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）、及び電気回路（Ｐ）にも電気回路（Ｎ）にも接続されていないビア（ｆ）から選ばれる１種以上の複数のビアを有し、
各ビア列に対応する複数のビアは、均一なピッチ間隔で直線上に形成されており、
前記５つのビア列のうちビア列Ａは、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｂは、ビア列Ａの一方の隣に設けられ、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｃは、ビア列Ｂのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｐ）を有し、
前記５つのビア列のうちビア列Ｄは、ビア列Ａの他方の隣に設けられ、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位として、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｅは、ビア列Ｄのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｎ）を有し、
前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成するビア（ｐ）、ビア（ｎ）、及びビア（ｆ）の数が各々同一であり、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア列Ａのビア（ｐ）と、これに隣接するビア列Ａのビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路。
［４］前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成する、前記１つ以上のビア（ｐ）が２つのビア（ｐ）であり、前記１つ以上のビア（ｎ）が２つのビア（ｎ）であり、前記１つ以上のビア（ｆ）が２つのビア（ｆ）である、上記［３］に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［５］前記ビア列Ａのビア（ｎ）と前記ビア列Ｂのビア（ｆ）とが隣り合う位置にあり、前記ビア列Ａのビア（ｐ）と前記ビア列Ｄのビア（ｆ）とが隣り合う位置にある、上記［３］又は［４］に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［６］前記ビア列Ａ〜Ｅが、互いに平行に並び、かつ、互いに列間隔が略等しい、上記［３］〜［５］のいずれかに記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［７］前記ビア列Ａ〜Ｅの列間隔が、各列のビアのピッチ間隔と略等しい、上記［３］〜［６］のいずれかに記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
［８］前記ビア（ｐ）と、これに隣接するビア（ｎ）との壁間絶縁距離が、０．１〜１．５ｍｍである、上記［１］〜［７］のいずれかに記載のプリント配線板層間接続回路部の絶縁信頼性評価回路
［９］上記［１］〜［８］のいずれかに記載の絶縁信頼性評価回路のプラス極に接続される電気回路（Ｐ）とマイナス極に接続される電気回路（Ｎ）に電源を接続し、吸湿環境下で電圧を印加して、ビア間の絶縁抵抗を測定する、プリント配線板層間接続回路部の絶縁信頼性評価試験方法。
本発明によると、プリント配線板層間接続回路部の絶縁信頼性に関する良否判定に要する時間が短く、かつ、絶縁劣化部位の特定が従来よりも容易となるプリント配線板層間接続回路部の絶縁信頼性評価回路、及びその絶縁信頼性評価試験方法を提供することができる。
［プリント配線板層間接続回路部の絶縁信頼性評価回路］
本発明の評価回路は、絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有するビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
前記ビア列は、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）を有し、
前記ビア列は、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数の繰り返しの単位を有し、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア（ｐ）と、これに隣接するビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路である。
本発明の評価回路は、前記電気回路（Ｐ）と前記電気回路（Ｎ）とが、ビア（ｐ）と、これに隣接するビア（ｎ）との間で最も近接し、該ビア（ｐ）とビア（ｎ）との間が絶縁測定部位となるため、従来の評価回路より絶縁劣化部位の特定が容易となる。
本発明の評価回路は、絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有するビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
前記ビア列は、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）を有し、
前記ビア列は、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数の繰り返しの単位を有し、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア（ｐ）と、これに隣接するビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路である。
本発明の評価回路は、前記電気回路（Ｐ）と前記電気回路（Ｎ）とが、ビア（ｐ）と、これに隣接するビア（ｎ）との間で最も近接し、該ビア（ｐ）とビア（ｎ）との間が絶縁測定部位となるため、従来の評価回路より絶縁劣化部位の特定が容易となる。
本発明の評価回路は、上記の構成を有するものであれば特に限定されるものではないが、本発明の評価回路の一態様として、次の評価回路（以下、「評価回路（１）」ともいう）が挙げられる。
評価回路（１）は、絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
それぞれが、前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有する５つのビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
各ビア列のそれぞれは、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）、及び電気回路（Ｐ）にも電気回路（Ｎ）にも接続されていないビア（ｆ）から選ばれる１種以上の複数のビアを有し、
各ビア列に対応する複数のビアは、均一なピッチ間隔で直線上に形成されており、
前記５つのビア列のうちビア列Ａは、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｂは、ビア列Ａの一方の隣に設けられ、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｃは、ビア列Ｂのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｐ）を有し、
前記５つのビア列のうちビア列Ｄは、ビア列Ａの他方の隣に設けられ、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位として、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｅは、ビア列Ｄのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｎ）を有し、
前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成するビア（ｐ）、ビア（ｎ）、及びビア（ｆ）の数が各々同一であり、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア列Ａのビア（ｐ）と、これに隣接するビア列Ａのビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路である。
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
それぞれが、前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有する５つのビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
各ビア列のそれぞれは、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）、及び電気回路（Ｐ）にも電気回路（Ｎ）にも接続されていないビア（ｆ）から選ばれる１種以上の複数のビアを有し、
各ビア列に対応する複数のビアは、均一なピッチ間隔で直線上に形成されており、
前記５つのビア列のうちビア列Ａは、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｂは、ビア列Ａの一方の隣に設けられ、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｃは、ビア列Ｂのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｐ）を有し、
前記５つのビア列のうちビア列Ｄは、ビア列Ａの他方の隣に設けられ、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位として、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｅは、ビア列Ｄのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｎ）を有し、
前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成するビア（ｐ）、ビア（ｎ）、及びビア（ｆ）の数が各々同一であり、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア列Ａのビア（ｐ）と、これに隣接するビア列Ａのビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路である。
以下、図面を用いて説明する。
図１は本発明の用語を説明する図である。
本発明におけるピッチ間隔とは、各ビア列の隣り合うビア１００の中心間距離（図１のＬ）のことであり、列間隔とは、隣り合うビア列の隣り合う位置のビア１００の中心間距離（図１のＭ）のことである。ビア径とはビア１００の直径（図１のＮ）のことである。また、壁間絶縁距離とは、ビア１００の内壁絶縁距離（図１のＯ）のことである。
図１は本発明の用語を説明する図である。
本発明におけるピッチ間隔とは、各ビア列の隣り合うビア１００の中心間距離（図１のＬ）のことであり、列間隔とは、隣り合うビア列の隣り合う位置のビア１００の中心間距離（図１のＭ）のことである。ビア径とはビア１００の直径（図１のＮ）のことである。また、壁間絶縁距離とは、ビア１００の内壁絶縁距離（図１のＯ）のことである。
図２〜７は、本発明の評価回路（１）の一実施形態である評価回路１を示す図である。
図２は本発明の評価回路１の透視平面図、図３は図２に示した本発明の評価回路１のａ断面位置線に該当する断面図、図４は図２に示した本発明の評価回路１のｂ断面位置線に該当する断面図、図５は図２に示した本発明の評価回路１のｃ断面位置線に該当する断面図、図６は図２に示した本発明の評価回路１のｄ断面位置線に該当する断面図、図７は図２に示した本発明の評価回路１のｅ断面位置線に該当する断面図、図８は図６のVIII−VIII線の断面図、図９は図７のIX−IX線の断面図である。
図２は本発明の評価回路１の透視平面図、図３は図２に示した本発明の評価回路１のａ断面位置線に該当する断面図、図４は図２に示した本発明の評価回路１のｂ断面位置線に該当する断面図、図５は図２に示した本発明の評価回路１のｃ断面位置線に該当する断面図、図６は図２に示した本発明の評価回路１のｄ断面位置線に該当する断面図、図７は図２に示した本発明の評価回路１のｅ断面位置線に該当する断面図、図８は図６のVIII−VIII線の断面図、図９は図７のIX−IX線の断面図である。
＜評価回路１＞
評価回路１は、絶縁層２と、絶縁層２によって厚み方向に隔てられた上部回路群２０と、下部回路群３０と、５つのビア列Ａ〜Ｅとを備える。
ビア列Ａ〜Ｅのそれぞれは、上部回路群２０と下部回路群３０との間における絶縁層２を貫通する複数のビア３〜５を有する。
上部回路群２０と、下部回路群３０と、複数のビア３〜５とは、電源のプラス極に接続される電気回路（Ｐ）１０１、及びマイナス極に接続される電気回路（Ｎ）１０２を形成する。
本発明の評価回路１の絶縁信頼性評価試験は、電気回路（Ｐ）１０１に電源のプラス極を、電気回路（Ｎ）１０２に電源のマイナス極を接続し、電圧を印加する方法により行われる。
評価回路１は、絶縁層２と、絶縁層２によって厚み方向に隔てられた上部回路群２０と、下部回路群３０と、５つのビア列Ａ〜Ｅとを備える。
ビア列Ａ〜Ｅのそれぞれは、上部回路群２０と下部回路群３０との間における絶縁層２を貫通する複数のビア３〜５を有する。
上部回路群２０と、下部回路群３０と、複数のビア３〜５とは、電源のプラス極に接続される電気回路（Ｐ）１０１、及びマイナス極に接続される電気回路（Ｎ）１０２を形成する。
本発明の評価回路１の絶縁信頼性評価試験は、電気回路（Ｐ）１０１に電源のプラス極を、電気回路（Ｎ）１０２に電源のマイナス極を接続し、電圧を印加する方法により行われる。
＜絶縁層２＞
絶縁層２は、その一方の面に上部回路群２０と、他方の面に下部回路群３０とを有する。
絶縁層２は、板状の形状を有するものであり、その厚さは、絶縁信頼性評価の目的に応じて適宜選択すればよい。絶縁層２の厚さとしては、例えば、０．１〜２ｍｍとすることができる。
絶縁層２の材質は、絶縁信頼性評価の目的に応じて適宜選択すればよい。絶縁層２の材質としては、例えば、樹脂フィルム、無機フィラー含有樹脂フィルム、プリプレグ等を使用することができる。
プリプレグとしては、ガラスクロス、フェルト等の織布、紙などの基材と、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹脂、シアネートエステル樹脂、変性ＰＰＥ、ＰＴＦＥ等の樹脂とを有するプリプレグを使用することができる。このようなプリプレグは１枚だけ使用してもよく、複数枚を積層して使用してもよい。
絶縁層２は、その一方の面に上部回路群２０と、他方の面に下部回路群３０とを有する。
絶縁層２は、板状の形状を有するものであり、その厚さは、絶縁信頼性評価の目的に応じて適宜選択すればよい。絶縁層２の厚さとしては、例えば、０．１〜２ｍｍとすることができる。
絶縁層２の材質は、絶縁信頼性評価の目的に応じて適宜選択すればよい。絶縁層２の材質としては、例えば、樹脂フィルム、無機フィラー含有樹脂フィルム、プリプレグ等を使用することができる。
プリプレグとしては、ガラスクロス、フェルト等の織布、紙などの基材と、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹脂、シアネートエステル樹脂、変性ＰＰＥ、ＰＴＦＥ等の樹脂とを有するプリプレグを使用することができる。このようなプリプレグは１枚だけ使用してもよく、複数枚を積層して使用してもよい。
＜ビア３〜５＞
ビア３〜５は、上部回路群２０と下部回路群３０との間における絶縁層２を貫通する孔であって、その内壁に内壁導体層１１を有するものである。
また、各々のビア３〜５は、ランド８を有する。
ビア３〜５は、上部回路群２０と下部回路群３０との間における絶縁層２を貫通する孔であって、その内壁に内壁導体層１１を有するものである。
また、各々のビア３〜５は、ランド８を有する。
＜上部回路群２０及び下部回路群３０＞
上部回路群２０及び下部回路群３０は、絶縁層２によって厚み方向に隔てられた回路である。
上部回路群２０は、絶縁層２の一方の面に形成されており、下部回路群３０は絶縁層２の他方の面に形成されている。
上部回路群２０は２つの上部回路２１、２２を有し、下部回路群３０は２つの下部回路３１、３２を有する。
複数のビア３〜５の内壁導体層１１が、２つの上部回路２１、２２、及び２つの下部回路３１、３２に接続することにより、２つの上部回路２１、２２、２つの下部回路３１、３２、及び複数のビア３〜５が、電源のプラス極に接続される電気回路（Ｐ）１０１、及び電源のマイナス極に接続される電気回路（Ｎ）１０２を形成する。
すなわち、上部回路群２０は、電気回路（Ｐ）１０１を構成する上部回路２１と、電気回路（Ｎ）１０２を構成する上部回路２２との２つを有する。また、下部回路群３０は、電気回路（Ｐ）１０１を構成する下部回路３１と、電気回路（Ｎ）１０２を構成する下部回路３２との２つを有する。
なお、本発明の評価回路における上部回路群及び下部回路群は、評価回路１のように、各々が、電気回路（Ｐ）及び電気回路（Ｎ）の２つの回路を有するものであるが、更に、これらのいずれにも接続されていないダミー回路を有していてもよい。
上部回路群２０及び下部回路群３０は、絶縁層２によって厚み方向に隔てられた回路である。
上部回路群２０は、絶縁層２の一方の面に形成されており、下部回路群３０は絶縁層２の他方の面に形成されている。
上部回路群２０は２つの上部回路２１、２２を有し、下部回路群３０は２つの下部回路３１、３２を有する。
複数のビア３〜５の内壁導体層１１が、２つの上部回路２１、２２、及び２つの下部回路３１、３２に接続することにより、２つの上部回路２１、２２、２つの下部回路３１、３２、及び複数のビア３〜５が、電源のプラス極に接続される電気回路（Ｐ）１０１、及び電源のマイナス極に接続される電気回路（Ｎ）１０２を形成する。
すなわち、上部回路群２０は、電気回路（Ｐ）１０１を構成する上部回路２１と、電気回路（Ｎ）１０２を構成する上部回路２２との２つを有する。また、下部回路群３０は、電気回路（Ｐ）１０１を構成する下部回路３１と、電気回路（Ｎ）１０２を構成する下部回路３２との２つを有する。
なお、本発明の評価回路における上部回路群及び下部回路群は、評価回路１のように、各々が、電気回路（Ｐ）及び電気回路（Ｎ）の２つの回路を有するものであるが、更に、これらのいずれにも接続されていないダミー回路を有していてもよい。
＜ビア列Ａ〜Ｅ＞
５つのビア列Ａ〜Ｅは、上部回路群２０と下部回路群３０との間における絶縁層２を貫通する複数のビア３〜５を有する。
５つのビア列Ａ〜Ｅのそれぞれは、複数のビア３〜５のうち、電気回路（Ｐ）１０１に接続されたビア（ｐ）３、電気回路（Ｎ）１０２に接続されたビア（ｎ）５、及び電気回路（Ｐ）１０１にも電気回路（Ｎ）１０２にも接続されていないビア（ｆ）４から選ばれる１種以上の複数のビアを有する。
ビア列Ａは、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とを繰り返しの単位とし、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とが交互になるように、複数のこの繰り返しの単位を有する。
ビア列Ｂは、ビア列Ａの一方の隣に設けられ、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｆ）４とを繰り返しの単位とし、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｆ）４とが交互になるように、複数のこの繰り返しの単位を有する。
ビア列Ｃは、ビア列Ｂのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｐ）３を有する。
ビア列Ｄは、ビア列Ａの他方の隣に設けられ、１つ以上のビア（ｆ）４とこれに続く１つ以上のビア（ｎ）５とを繰り返しの単位として、１つ以上のビア（ｆ）４とこれに続く１つ以上のビア（ｎ）５とが交互になるように、複数のこの繰り返しの単位を有する。
ビア列Ｅは、ビア列Ｄのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｎ）５を有する。
ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成するビア（ｐ）３、ビア（ｎ）５、及びビア（ｆ）４の数が各々同一である。
図２において、最上側のビア列Ｃ、その下に位置するビア列Ｂ、その下に位置するビア列Ａ、その下に位置するビア列Ｄ、その下に位置するビア列Ｅのビアのピッチ間隔Ｌは均一で等しく、各々の列間隔Ｍはビアのピッチ間隔Ｌと等しく設けられている。その結果、電気回路（Ｐ）１０１と電気回路（Ｎ）１０２との壁間絶縁距離が、ビア列Ａのビア（ｐ）３と、これに隣接するビア列Ａのビア（ｎ）５との間で最も近接する。
５つのビア列Ａ〜Ｅは、上部回路群２０と下部回路群３０との間における絶縁層２を貫通する複数のビア３〜５を有する。
５つのビア列Ａ〜Ｅのそれぞれは、複数のビア３〜５のうち、電気回路（Ｐ）１０１に接続されたビア（ｐ）３、電気回路（Ｎ）１０２に接続されたビア（ｎ）５、及び電気回路（Ｐ）１０１にも電気回路（Ｎ）１０２にも接続されていないビア（ｆ）４から選ばれる１種以上の複数のビアを有する。
ビア列Ａは、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とを繰り返しの単位とし、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とが交互になるように、複数のこの繰り返しの単位を有する。
ビア列Ｂは、ビア列Ａの一方の隣に設けられ、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｆ）４とを繰り返しの単位とし、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｆ）４とが交互になるように、複数のこの繰り返しの単位を有する。
ビア列Ｃは、ビア列Ｂのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｐ）３を有する。
ビア列Ｄは、ビア列Ａの他方の隣に設けられ、１つ以上のビア（ｆ）４とこれに続く１つ以上のビア（ｎ）５とを繰り返しの単位として、１つ以上のビア（ｆ）４とこれに続く１つ以上のビア（ｎ）５とが交互になるように、複数のこの繰り返しの単位を有する。
ビア列Ｅは、ビア列Ｄのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｎ）５を有する。
ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成するビア（ｐ）３、ビア（ｎ）５、及びビア（ｆ）４の数が各々同一である。
図２において、最上側のビア列Ｃ、その下に位置するビア列Ｂ、その下に位置するビア列Ａ、その下に位置するビア列Ｄ、その下に位置するビア列Ｅのビアのピッチ間隔Ｌは均一で等しく、各々の列間隔Ｍはビアのピッチ間隔Ｌと等しく設けられている。その結果、電気回路（Ｐ）１０１と電気回路（Ｎ）１０２との壁間絶縁距離が、ビア列Ａのビア（ｐ）３と、これに隣接するビア列Ａのビア（ｎ）５との間で最も近接する。
本発明の評価回路において、ビア（ｐ）と、これに隣接するビア（ｎ）との壁間絶縁距離、すなわち評価回路（１）においてはビア列Ａのビア（ｐ）３と、これに隣接するビア列Ａのビア（ｎ）５との壁間絶縁距離は限定されないが、絶縁劣化試験を短時間にする観点から、０．０５〜１．５ｍｍであってもよく、０．１〜１．０ｍｍであってもよく、０．１〜０．５ｍｍであってもよく、０．２〜０．５ｍｍであってもよい。ビア（ｐ）と、これに隣接するビア（ｎ）との壁間絶縁距離を上記範囲とすることにより、ドリル加工の影響を高めることができ、絶縁信頼性に関する良否判定に要する時間を短くすることができる。同様の点から、ひとつのビアとこれに隣接する２つ以上のビアの壁間絶縁距離が上記の範囲であることが好ましく、ひとつのビアとこれに隣接する４つ以上のビアの壁間絶縁距離が上記の範囲であることが更に好ましい。すなわち、隣り合う２つのビア（ｐ）の壁間絶縁距離、隣り合う２つのビア（ｎ）の壁間絶縁距離、隣り合うビア（ｐ）及びビア（ｆ）との壁間絶縁距離、隣り合うビア（ｎ）及びビア（ｆ）との壁間絶縁距離等のうち、上記の数値範囲内にある壁間絶縁距離が多いほど好ましい。
本発明の評価基板（１）は、絶縁劣化部位の特定を容易にする観点から、ビア列Ａのビア（ｎ）５とビア列Ｂのビア（ｆ）４とが隣り合う位置にあり、ビア列Ａのビア（ｐ）３とビア列Ｄのビア（ｆ）４とが隣り合う位置にある。
本発明の評価基板（１）は、同様の観点から、ビア列Ａ〜Ｅを、互いに平行に並び、かつ、互いに列間隔Ｍを略等しくしてもよく、ビア列Ａ〜Ｅの列間隔Ｍを、各列のビアのピッチ間隔Ｌと略等しくしてもよい。
各ビア列Ａ〜Ｅの列間隔Ｍとしては、評価の目的に応じて適宜選択すればよいが、例えば、０．１〜１．５ｍｍとすることができる。
各ビア列Ａ〜Ｅのピッチ間隔Ｌとしては、評価の目的に応じて適宜選択すればよいが、例えば、０．１〜１．５ｍｍとすることができる。
本発明の評価基板（１）は、同様の観点から、ビア列Ａ〜Ｅを、互いに平行に並び、かつ、互いに列間隔Ｍを略等しくしてもよく、ビア列Ａ〜Ｅの列間隔Ｍを、各列のビアのピッチ間隔Ｌと略等しくしてもよい。
各ビア列Ａ〜Ｅの列間隔Ｍとしては、評価の目的に応じて適宜選択すればよいが、例えば、０．１〜１．５ｍｍとすることができる。
各ビア列Ａ〜Ｅのピッチ間隔Ｌとしては、評価の目的に応じて適宜選択すればよいが、例えば、０．１〜１．５ｍｍとすることができる。
本発明の評価回路のビア列において繰り返し単位を構成する、１つ以上のビア（ｐ）は、２つのビア（ｐ）であってもよく、１つ以上のビア（ｎ）が２つのビア（ｎ）であってもよい。
すなわち、本発明の評価回路（１）においては、ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成する、１つ以上のビア（ｐ）は、２つのビア（ｐ）であってもよく、１つ以上のビア（ｎ）は、２つのビア（ｎ）であってもよく、１つ以上のビア（ｆ）は、２つのビア（ｆ）であってもよい。
この場合、電気回路（Ｐ）においては、ビア列Ａにおける隣接する２つのビア（ｐ）を互いに接続し、かつ該ビア列Ａの隣接する２つのビア（ｐ）を、各々隣接するビア列Ｂにおけるビア（ｐ）を介して、ビア列Ｃにおけるビア（ｐ）に接続することができる。このとき、ビア列Ｂのビア（ｐ）と直接接続されるビア列Ｃにおける隣接する２つのビア（ｐ）は、ビア列Ｂ及びビア列Ａのビア（ｐ）を介して互いに接続されているため、互いに直接接続させる必要がなく、電気回路（Ｐ）は枝分かれすることがない。
同様に、電気回路（Ｎ）においては、ビア列Ａにおける隣接する２つのビア（ｎ）を互いに接続し、かつ該ビア列Ａの隣接する２つのビア（ｎ）を、各々隣接するビア列Ｄにおけるビア（ｎ）を介して、ビア列Ｅにおけるビア（ｎ）に接続することができる。このとき、ビア列Ｄのビア（ｎ）と直接接続されるビア列Ｅにおける隣接する２つビア（ｎ）は、ビア列Ｄ及びビア列Ａのビア（ｎ）を介して互いに接続されているため、互いに直接接続させる必要がなく、電気回路（Ｎ）は枝分かれすることがない。このようにすることで、試験前の配線不良がわかりやすくなるため、好ましい。
すなわち、本発明の評価回路（１）においては、ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成する、１つ以上のビア（ｐ）は、２つのビア（ｐ）であってもよく、１つ以上のビア（ｎ）は、２つのビア（ｎ）であってもよく、１つ以上のビア（ｆ）は、２つのビア（ｆ）であってもよい。
この場合、電気回路（Ｐ）においては、ビア列Ａにおける隣接する２つのビア（ｐ）を互いに接続し、かつ該ビア列Ａの隣接する２つのビア（ｐ）を、各々隣接するビア列Ｂにおけるビア（ｐ）を介して、ビア列Ｃにおけるビア（ｐ）に接続することができる。このとき、ビア列Ｂのビア（ｐ）と直接接続されるビア列Ｃにおける隣接する２つのビア（ｐ）は、ビア列Ｂ及びビア列Ａのビア（ｐ）を介して互いに接続されているため、互いに直接接続させる必要がなく、電気回路（Ｐ）は枝分かれすることがない。
同様に、電気回路（Ｎ）においては、ビア列Ａにおける隣接する２つのビア（ｎ）を互いに接続し、かつ該ビア列Ａの隣接する２つのビア（ｎ）を、各々隣接するビア列Ｄにおけるビア（ｎ）を介して、ビア列Ｅにおけるビア（ｎ）に接続することができる。このとき、ビア列Ｄのビア（ｎ）と直接接続されるビア列Ｅにおける隣接する２つビア（ｎ）は、ビア列Ｄ及びビア列Ａのビア（ｎ）を介して互いに接続されているため、互いに直接接続させる必要がなく、電気回路（Ｎ）は枝分かれすることがない。このようにすることで、試験前の配線不良がわかりやすくなるため、好ましい。
図３、図４、及び図７の断面図に示すとおり、ビア列Ａ、ビア列Ｂ、及びビア列Ｃのビア（ｐ）３は、その内壁導体層１１が、上部導体層６から下部導体層７に至るように形成されており、ビア（ｐ）３の内壁導体層１１は、電気回路（Ｐ）１０１を形成する上部導体層６又は下部導体層７の少なくとも一方と接続され、ビア列Ａとビア列Ｂとビア列Ｃのビア（ｐ）３間が接続されている。
図３、図５、及び図６の断面図に示すとおり、ビア列Ａ、ビア列Ｄ、及びビア列Ｅのビア（ｎ）５は、その内壁導体層１１が、上部導体層６から下部導体層７に至るように形成されており、ビア（ｎ）５の内壁導体層１１は、電気回路（Ｎ）１０２を形成する上部導体層６又は下部導体層７の少なくとも一方と接続され、ビア列Ａとビア列Ｄとビア列Ｅのビア（ｎ）５間が接続されている。
図６と図８、及び図７と図９に示すとおり、ビア列Ｂとビア列Ｄのビア（ｆ）４は、その内壁導体層１１が、上部導体層６から下部導体層７に至るように形成されており、ビア（ｆ）４の内壁導体層１１と接続する上部導体層６及び下部導体層７は、電気回路（Ｐ）１０１及び電気回路（Ｎ）１０２を形成する上部回路又は下部回路のいずれとも接続されていない。
図３、図５、及び図６の断面図に示すとおり、ビア列Ａ、ビア列Ｄ、及びビア列Ｅのビア（ｎ）５は、その内壁導体層１１が、上部導体層６から下部導体層７に至るように形成されており、ビア（ｎ）５の内壁導体層１１は、電気回路（Ｎ）１０２を形成する上部導体層６又は下部導体層７の少なくとも一方と接続され、ビア列Ａとビア列Ｄとビア列Ｅのビア（ｎ）５間が接続されている。
図６と図８、及び図７と図９に示すとおり、ビア列Ｂとビア列Ｄのビア（ｆ）４は、その内壁導体層１１が、上部導体層６から下部導体層７に至るように形成されており、ビア（ｆ）４の内壁導体層１１と接続する上部導体層６及び下部導体層７は、電気回路（Ｐ）１０１及び電気回路（Ｎ）１０２を形成する上部回路又は下部回路のいずれとも接続されていない。
図２に示す評価回路１において、ビア列Ｂのビア（ｆ）４は、ビア列Ａのビア列Ｄ及びビア列Ｅと電気配線で接続されているビア（ｎ）５と隣り合う位置に設けられており、ビア列Ｄのビア（ｆ）４がビア列Ａのビア列Ｂ及びビア列Ｃと電気配線で接続されているビア（ｐ）３と隣り合う位置に設けられている。
これにより、電気回路（Ｐ）１０１は、ビア列Ａとビア列Ｂとビア列Ｃのビア（ｐ）３間を接続する電気配線からなり、電気回路（Ｎ）１０２は、ビア列Ａとビア列Ｄとビア列Ｅのビア（ｎ）５間を接続する電気配線からなるので、電気回路（Ｐ）１０１と電気回路（Ｎ）１０２との壁間絶縁距離Ｏが最近接する箇所がビア列Ａとなる。
その結果、ピッチ間隔Ｌと列間隔Ｍを同値でビアを形成しても、絶縁信頼性評価試験時にビア列Ａとビア列Ｂとビア列Ｃとを接続する電気回路（Ｐ）１０１にプラスの電源を接続し、ビア列Ａとビア列Ｄとビア列Ｅとを接続する電気回路（Ｎ）１０２にマイナスの電源を接続することにより、ビア列Ａの層間接続回路部での絶縁信頼性評価試験が可能となる。
また、ビア列Ａは、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とを繰り返しの単位とし、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とが交互になるように、複数のこの繰り返しの単位を同一直線上に有するため、層間接続回路部の絶縁信頼性を評価する部位が、ビア列Ａに形成されたビア間を結ぶ２本の接線に挟まれた範囲となる。
その結果、絶縁劣化が発生した評価回路の、ビア列Ａのビア間を結ぶ２本の接線に挟まれた部位のいずれか一方の接線の側より研磨等により、他方の側の接線方向に断面観察位置を進めていくことで、絶縁劣化部位を特定することができる。
以上のとおり、本発明の評価回路は、従来の評価回路に対して層間接続回路部であるビアの形成密度が高くなり、絶縁層とする材料のドリル加工性の影響が絶縁信頼性に現れ易くなることで、プリント配線板層間接続回路部の絶縁信頼性評価試験に関して、材料の良否判定に要する時間が短く、かつ、絶縁劣化部位の特定及び観察が可能となる。
これにより、電気回路（Ｐ）１０１は、ビア列Ａとビア列Ｂとビア列Ｃのビア（ｐ）３間を接続する電気配線からなり、電気回路（Ｎ）１０２は、ビア列Ａとビア列Ｄとビア列Ｅのビア（ｎ）５間を接続する電気配線からなるので、電気回路（Ｐ）１０１と電気回路（Ｎ）１０２との壁間絶縁距離Ｏが最近接する箇所がビア列Ａとなる。
その結果、ピッチ間隔Ｌと列間隔Ｍを同値でビアを形成しても、絶縁信頼性評価試験時にビア列Ａとビア列Ｂとビア列Ｃとを接続する電気回路（Ｐ）１０１にプラスの電源を接続し、ビア列Ａとビア列Ｄとビア列Ｅとを接続する電気回路（Ｎ）１０２にマイナスの電源を接続することにより、ビア列Ａの層間接続回路部での絶縁信頼性評価試験が可能となる。
また、ビア列Ａは、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とを繰り返しの単位とし、１つ以上のビア（ｐ）３とこれに続く１つ以上のビア（ｎ）５とが交互になるように、複数のこの繰り返しの単位を同一直線上に有するため、層間接続回路部の絶縁信頼性を評価する部位が、ビア列Ａに形成されたビア間を結ぶ２本の接線に挟まれた範囲となる。
その結果、絶縁劣化が発生した評価回路の、ビア列Ａのビア間を結ぶ２本の接線に挟まれた部位のいずれか一方の接線の側より研磨等により、他方の側の接線方向に断面観察位置を進めていくことで、絶縁劣化部位を特定することができる。
以上のとおり、本発明の評価回路は、従来の評価回路に対して層間接続回路部であるビアの形成密度が高くなり、絶縁層とする材料のドリル加工性の影響が絶縁信頼性に現れ易くなることで、プリント配線板層間接続回路部の絶縁信頼性評価試験に関して、材料の良否判定に要する時間が短く、かつ、絶縁劣化部位の特定及び観察が可能となる。
［プリント配線板層間接続回路部の絶縁信頼性評価試験方法］
本発明のプリント配線板層間接続回路部の絶縁信頼性評価試験方法（以下、単に「絶縁信頼性評価試験方法」ともいう）は、本発明の評価回路のプラス極に接続される電気回路（Ｐ）とマイナス極に接続される電気回路（Ｎ）に電源を接続し、吸湿環境下で電圧をかけて、ビア間の絶縁抵抗を測定する方法である。
図２に示す本発明の評価回路１の電気回路（Ｐ）１０１に接続する電源接続用端子９に電源のプラス極を、本発明の評価回路１の電気回路（Ｎ）１０２に接続する電源接続用端子１０に電源のマイナス極を接続する。このようにして、通常、評価回路を構成する２つの電気配線のすべてに逆性の電源を接続する。
次に、この電源から電圧を印加し、絶縁抵抗値が一定以下になる時間を計測する。その結果から試験に供した評価回路の寿命を計算することができる。
評価試験の際、劣化加速条件となるように、評価試験雰囲気は吸湿条件下とする。例えば、温度８５℃、湿度８５％ＲＨ、又は４０℃、９０〜９５％ＲＨの定常加湿試験を採用してもよい。さらに、半導体実装基板では、半導体デバイスの評価試験を想定した温度１１０〜１３０℃、湿度８５％ＲＨ等の高度加速寿命試験（ＨＡＳＴ）も採用することができる。
本発明のプリント配線板層間接続回路部の絶縁信頼性評価試験方法（以下、単に「絶縁信頼性評価試験方法」ともいう）は、本発明の評価回路のプラス極に接続される電気回路（Ｐ）とマイナス極に接続される電気回路（Ｎ）に電源を接続し、吸湿環境下で電圧をかけて、ビア間の絶縁抵抗を測定する方法である。
図２に示す本発明の評価回路１の電気回路（Ｐ）１０１に接続する電源接続用端子９に電源のプラス極を、本発明の評価回路１の電気回路（Ｎ）１０２に接続する電源接続用端子１０に電源のマイナス極を接続する。このようにして、通常、評価回路を構成する２つの電気配線のすべてに逆性の電源を接続する。
次に、この電源から電圧を印加し、絶縁抵抗値が一定以下になる時間を計測する。その結果から試験に供した評価回路の寿命を計算することができる。
評価試験の際、劣化加速条件となるように、評価試験雰囲気は吸湿条件下とする。例えば、温度８５℃、湿度８５％ＲＨ、又は４０℃、９０〜９５％ＲＨの定常加湿試験を採用してもよい。さらに、半導体実装基板では、半導体デバイスの評価試験を想定した温度１１０〜１３０℃、湿度８５％ＲＨ等の高度加速寿命試験（ＨＡＳＴ）も採用することができる。
以下に、本発明を実施例によって具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
実施例１
本発明の評価回路として、図２に示す構成を有する評価回路を作製した。以下にその手順を示す。
絶縁層として、ポリフェニレンエーテル（旭化成ケミカルズ株式会社製、商品名：Ｓ２０２Ａ）５０質量部、ブタジエンポリマー（日本曹達株式会社製、商品名：Ｂ−３０００）１００質量部、２，２−ビス（４−（４−マレイミドフェノキシ）フェニル）プロパン（大和化成工業株式会社製、商品名：ＢＭＩ−４０００）４０質量部、及び１，１−ビス（ｔ−ヘキシルペルオキシ）−３，３，５−トリメチルシクロヘキサン（日本油脂株式会社製、商品名：パーヘキサＴＭＨ）０．５質量部からなるポリフェニレンエーテル変性ブタジエンプレポリマーと、球状シリカ（株式会社アドマテックス製、商品名：ＳＯ−２５Ｒ）１１０質量部と、エチレンビステトラブロモフタルイミド（アルベマール社製、商品名：ＢＴ−９３Ｗ）７０質量部と、α、α’−ビス（ｔ−ブチルペルオキシ）ジイソプロピルベンゼン（日本油脂株式会社製、商品名：パーブチルＰ）５質量部とからなる樹脂組成物と、厚さ０．１ｍｍのガラスクロス（日東紡績株式会社製、商品名ＧＡ−７０１０）とからなるプリプレグを６枚と、銅箔（三井金属鉱業株式会社製、商品名：３ＥＣ−ＶＬＰ−１８）とを積層してなる絶縁層厚み０．６ｍｍの銅張積層板を準備した。
該銅張積層板に対して、ビア（ビア径０．３ｍｍ）を、０．６ｍｍのピッチ間隔（壁間絶縁距離０．３ｍｍ）で直線上に８個設けてビア列を形成した後、同様のビア列を列間距離が０．６ｍｍとなる間隔で、平行、かつ、各列間の各ビアが列に対して９０度の方向で隣り合うように、５列、形成した後、無電解めっき及び電解めっきを行い、ビア内壁面に厚さ０．０２ｍｍの金属導体層が形成されるように銅張積層板にめっきを施した。
次いで、めっきを施した後の銅張積層板の表面上に、エッチング性のレジスト層を形成して焼付け、現像して、所定のパターンに形成後、ビア入口をマスクした後、エッチング、及び剥離等の工程を経て、銅張積層板の一方の面にビアとビアの間を接続する電気回路（ｐ）１０１となる電気配線である実線回路と電気回路（Ｎ）１０２となる電気配線である実線回路及び電気配線と接続しないランドを所定の位置に形成し、該銅張積層板の他方の面にも、前記同様にビアとビアの間を接続する電気回路（Ｐ）１０１と電気回路（Ｎ）１０２となる電気配線である鎖線回路と鎖線回路及び電気配線と接続しないランドを所定の位置に形成し、ビア内壁の導体層を介して両面の電気回路（Ｐ）１０１となる実線回路と鎖線回路及び電気回路（Ｎ）１０２となる実線回路と鎖線回路が連続で接続されるように電気配線を形成してなる評価回路を作製した。
本発明の評価回路として、図２に示す構成を有する評価回路を作製した。以下にその手順を示す。
絶縁層として、ポリフェニレンエーテル（旭化成ケミカルズ株式会社製、商品名：Ｓ２０２Ａ）５０質量部、ブタジエンポリマー（日本曹達株式会社製、商品名：Ｂ−３０００）１００質量部、２，２−ビス（４−（４−マレイミドフェノキシ）フェニル）プロパン（大和化成工業株式会社製、商品名：ＢＭＩ−４０００）４０質量部、及び１，１−ビス（ｔ−ヘキシルペルオキシ）−３，３，５−トリメチルシクロヘキサン（日本油脂株式会社製、商品名：パーヘキサＴＭＨ）０．５質量部からなるポリフェニレンエーテル変性ブタジエンプレポリマーと、球状シリカ（株式会社アドマテックス製、商品名：ＳＯ−２５Ｒ）１１０質量部と、エチレンビステトラブロモフタルイミド（アルベマール社製、商品名：ＢＴ−９３Ｗ）７０質量部と、α、α’−ビス（ｔ−ブチルペルオキシ）ジイソプロピルベンゼン（日本油脂株式会社製、商品名：パーブチルＰ）５質量部とからなる樹脂組成物と、厚さ０．１ｍｍのガラスクロス（日東紡績株式会社製、商品名ＧＡ−７０１０）とからなるプリプレグを６枚と、銅箔（三井金属鉱業株式会社製、商品名：３ＥＣ−ＶＬＰ−１８）とを積層してなる絶縁層厚み０．６ｍｍの銅張積層板を準備した。
該銅張積層板に対して、ビア（ビア径０．３ｍｍ）を、０．６ｍｍのピッチ間隔（壁間絶縁距離０．３ｍｍ）で直線上に８個設けてビア列を形成した後、同様のビア列を列間距離が０．６ｍｍとなる間隔で、平行、かつ、各列間の各ビアが列に対して９０度の方向で隣り合うように、５列、形成した後、無電解めっき及び電解めっきを行い、ビア内壁面に厚さ０．０２ｍｍの金属導体層が形成されるように銅張積層板にめっきを施した。
次いで、めっきを施した後の銅張積層板の表面上に、エッチング性のレジスト層を形成して焼付け、現像して、所定のパターンに形成後、ビア入口をマスクした後、エッチング、及び剥離等の工程を経て、銅張積層板の一方の面にビアとビアの間を接続する電気回路（ｐ）１０１となる電気配線である実線回路と電気回路（Ｎ）１０２となる電気配線である実線回路及び電気配線と接続しないランドを所定の位置に形成し、該銅張積層板の他方の面にも、前記同様にビアとビアの間を接続する電気回路（Ｐ）１０１と電気回路（Ｎ）１０２となる電気配線である鎖線回路と鎖線回路及び電気配線と接続しないランドを所定の位置に形成し、ビア内壁の導体層を介して両面の電気回路（Ｐ）１０１となる実線回路と鎖線回路及び電気回路（Ｎ）１０２となる実線回路と鎖線回路が連続で接続されるように電気配線を形成してなる評価回路を作製した。
実施例２
ビアのピッチ間隔を０．５ｍｍ（壁間絶縁距離０．２ｍｍ）、列間隔を０．５ｍｍとした以外は、実施例１と同様にして評価回路を作製した。
ビアのピッチ間隔を０．５ｍｍ（壁間絶縁距離０．２ｍｍ）、列間隔を０．５ｍｍとした以外は、実施例１と同様にして評価回路を作製した。
実施例３
ビア径を０．２ｍｍに変更し、ピッチ間隔を０．４ｍｍ（壁間絶縁距離０．２ｍｍ）、列間隔を０．４ｍｍとした以外は、実施例１と同様にして評価回路を作製した。
ビア径を０．２ｍｍに変更し、ピッチ間隔を０．４ｍｍ（壁間絶縁距離０．２ｍｍ）、列間隔を０．４ｍｍとした以外は、実施例１と同様にして評価回路を作製した。
実施例４
絶縁層として、ポリフェニレンエーテル（ＳＡＢＩＣイノベーティブプラスチック社製、商品名：ＰＰＯ６４０）３２．４質量部、ｐ−アミノフェノール（試薬）０．４４質量部、ビス（４−マレイミドフェニル）メタン（大和化成工業株式会社製、商品名：ＢＭＩ−１０００）１．４６質量部、ｔ−ブチルペルオキシイソプロピルモノカーボネート（日本油脂株式会社製、商品名：パーブチルＩ）０．６５質量部、及びナフテン酸マンガン（試薬）０．０５質量部からなるポリフェニレンエーテル誘導体と、２，２−ビス（４−（４−マレイミドフェノキシ）フェニル）プロパン（大和化成工業株式会社製、商品名：ＢＭＩ−４０００）３０．４質量部、及び２，２−ビス（４−（４−アミノフェノキシ）フェニル）プロパン（和歌山精化工業株式会社製、商品名：ＢＡＰＰ）４．６質量部からなる熱硬化性樹脂と、１，３，５−トリメチル−２，４，６−トリス（３，５−ジ−ｔｅｒｔ−ブチル−４−ヒドロキシベンジル）ベンゼン（試薬）０．１質量部と、球状シリカ（株式会社アドマテックス製：商品名：ＳＯ−２５Ｒ）６３質量部と、ジアルキルホスフィン酸アルミニウム塩（クラリアント社製、商品名：ＯＰ−９３５）６質量部と、１０−（２，５−ジヒドロキシフェニル）−９，１０−ジヒドロ−９−オキサ−１０−ホスファフェナントレン−１０−オキシド（三光株式会社製、商品名：ＨＣＡ−ＨＱ）５質量部と、α、α’−ビス（ｔ−ブチルパーオキシ）ジイソプロピルベンゼン（日本油脂株式会社製、商品名：パーブチルＰ）０．７質量部と、イソシアネートマスクイミダゾール（第一工業株式会社製、商品名：Ｇ−８００９Ｌ）０．７質量部とからなる樹脂組成物と、厚さ０．１ｍｍのガラスクロス（日東紡績株式会社製、商品名ＧＡ−７０１０）とからなるプリプレグ６枚と、銅箔（三井金属鉱業株式会社製、商品名：３ＥＣ−ＶＬＰ−１８）とを積層してなる絶縁層厚み０．６ｍｍの銅張積層板を準備した。絶縁層として該銅張積層板を用いた以外は、実施例１と同様にして評価回路を作製した。
絶縁層として、ポリフェニレンエーテル（ＳＡＢＩＣイノベーティブプラスチック社製、商品名：ＰＰＯ６４０）３２．４質量部、ｐ−アミノフェノール（試薬）０．４４質量部、ビス（４−マレイミドフェニル）メタン（大和化成工業株式会社製、商品名：ＢＭＩ−１０００）１．４６質量部、ｔ−ブチルペルオキシイソプロピルモノカーボネート（日本油脂株式会社製、商品名：パーブチルＩ）０．６５質量部、及びナフテン酸マンガン（試薬）０．０５質量部からなるポリフェニレンエーテル誘導体と、２，２−ビス（４−（４−マレイミドフェノキシ）フェニル）プロパン（大和化成工業株式会社製、商品名：ＢＭＩ−４０００）３０．４質量部、及び２，２−ビス（４−（４−アミノフェノキシ）フェニル）プロパン（和歌山精化工業株式会社製、商品名：ＢＡＰＰ）４．６質量部からなる熱硬化性樹脂と、１，３，５−トリメチル−２，４，６−トリス（３，５−ジ−ｔｅｒｔ−ブチル−４−ヒドロキシベンジル）ベンゼン（試薬）０．１質量部と、球状シリカ（株式会社アドマテックス製：商品名：ＳＯ−２５Ｒ）６３質量部と、ジアルキルホスフィン酸アルミニウム塩（クラリアント社製、商品名：ＯＰ−９３５）６質量部と、１０−（２，５−ジヒドロキシフェニル）−９，１０−ジヒドロ−９−オキサ−１０−ホスファフェナントレン−１０−オキシド（三光株式会社製、商品名：ＨＣＡ−ＨＱ）５質量部と、α、α’−ビス（ｔ−ブチルパーオキシ）ジイソプロピルベンゼン（日本油脂株式会社製、商品名：パーブチルＰ）０．７質量部と、イソシアネートマスクイミダゾール（第一工業株式会社製、商品名：Ｇ−８００９Ｌ）０．７質量部とからなる樹脂組成物と、厚さ０．１ｍｍのガラスクロス（日東紡績株式会社製、商品名ＧＡ−７０１０）とからなるプリプレグ６枚と、銅箔（三井金属鉱業株式会社製、商品名：３ＥＣ−ＶＬＰ−１８）とを積層してなる絶縁層厚み０．６ｍｍの銅張積層板を準備した。絶縁層として該銅張積層板を用いた以外は、実施例１と同様にして評価回路を作製した。
実施例５
絶縁層を、実施例４で用いた銅張積層板とした以外は、実施例２と同様にして評価回路を作製した。
絶縁層を、実施例４で用いた銅張積層板とした以外は、実施例２と同様にして評価回路を作製した。
実施例６
絶縁層を、実施例４で用いた銅張積層板とした以外は、実施例３と同様にして評価回路を作製した。
絶縁層を、実施例４で用いた銅張積層板とした以外は、実施例３と同様にして評価回路を作製した。
比較例１
比較用の評価回路として、図１０に示す構成を有する評価回路を作製した。以下にその手順を示す。
絶縁層として、実施例１で用いた銅張積層板を準備した。
該銅張積層板に対して、ビア（ビア径０．３ｍｍ）を１．０ｍｍのピッチ間隔で直線上に複数個設けてビア列を形成した後、その列の隣にビアが０．５ｍｍの列間隔で隣り合うように平行に同様のビア列を形成した後、無電解めっき及び電解めっきを行い、ビア内壁面に厚さ０．０２ｍｍの金属導体層が形成されるようにめっきを施した。
次いでめっきを施した後の銅張積層板の表面上に耐エッチング性のレジスト層を形成して焼付け、現像して、所定のパターンを形成し、ビア入口をマスクした後、エッチング、及び剥離等の工程を経て、銅張積層板の一方の面に１．０ｍｍのピッチ間隔で直線上に形成されたビアとビアの間を接続した複数の実線回路が０．５ｍｍの列間隔で平行に形成され、該銅張積層板の他方の面にも複数の鎖線回路が０．５ｍｍの列間隔で平行に形成され、ビア内壁の導体層を介して両面の鎖線回路と実線回路とが連続で接続されるように電気配線を形成してなる平行な２本の電気配線からなる評価回路を作製した。
比較用の評価回路として、図１０に示す構成を有する評価回路を作製した。以下にその手順を示す。
絶縁層として、実施例１で用いた銅張積層板を準備した。
該銅張積層板に対して、ビア（ビア径０．３ｍｍ）を１．０ｍｍのピッチ間隔で直線上に複数個設けてビア列を形成した後、その列の隣にビアが０．５ｍｍの列間隔で隣り合うように平行に同様のビア列を形成した後、無電解めっき及び電解めっきを行い、ビア内壁面に厚さ０．０２ｍｍの金属導体層が形成されるようにめっきを施した。
次いでめっきを施した後の銅張積層板の表面上に耐エッチング性のレジスト層を形成して焼付け、現像して、所定のパターンを形成し、ビア入口をマスクした後、エッチング、及び剥離等の工程を経て、銅張積層板の一方の面に１．０ｍｍのピッチ間隔で直線上に形成されたビアとビアの間を接続した複数の実線回路が０．５ｍｍの列間隔で平行に形成され、該銅張積層板の他方の面にも複数の鎖線回路が０．５ｍｍの列間隔で平行に形成され、ビア内壁の導体層を介して両面の鎖線回路と実線回路とが連続で接続されるように電気配線を形成してなる平行な２本の電気配線からなる評価回路を作製した。
比較例２
絶縁層として、実施例４で用いた銅張積層板を用いたこと以外は、比較例１と同様にして評価回路を作製した。
絶縁層として、実施例４で用いた銅張積層板を用いたこと以外は、比較例１と同様にして評価回路を作製した。
上述の実施例１〜６、比較例１及び２の評価回路について、ドリル加工性（層間接続回路部の剥離長さ）と吸湿絶縁信頼性及び絶縁劣化回路の状態を評価した。その評価結果を表１に示す。評価回路の評価方法は以下に示すとおりである。
（ドリル加工性の評価）
評価回路のドリル加工性は、評価回路を樹脂（エピコート８１５〔登録商標、三菱化学株式会社製〕及びトリエチレンテトラミンを混合したもの）で注形し、樹脂が硬化した後、該評価回路のビアを結ぶ接線に該当する位置よりビア壁面と平行にビアの直径の半分の位置まで断面研磨した。その研磨面を観察して、ビア壁面位置から絶縁層内部方向に生じているガラスクロスと樹脂の界面の剥離長さ（ビア壁面位置から剥離の先端までの距離）を評価した。なお、ビアは２０個を観察し、ビア毎の最大剥離長さを用い、平均値を算出した。
評価回路のドリル加工性は、評価回路を樹脂（エピコート８１５〔登録商標、三菱化学株式会社製〕及びトリエチレンテトラミンを混合したもの）で注形し、樹脂が硬化した後、該評価回路のビアを結ぶ接線に該当する位置よりビア壁面と平行にビアの直径の半分の位置まで断面研磨した。その研磨面を観察して、ビア壁面位置から絶縁層内部方向に生じているガラスクロスと樹脂の界面の剥離長さ（ビア壁面位置から剥離の先端までの距離）を評価した。なお、ビアは２０個を観察し、ビア毎の最大剥離長さを用い、平均値を算出した。
（吸湿絶縁信頼性の測定）
評価回路の吸湿絶縁信頼性は、評価回路を評価回路の表面温度が最高２６０℃となる条件でリフロー処理を８回繰り返し、さらに温度８５℃、湿度８５％ＲＨに調整された槽内に１６０時間放置した後、該評価回路の電気配線の各端子に、電源のプラス極とマイナス極とを交互に接続して６Ｖの電圧を印加し、温度１３０℃、湿度８５％ＲＨの温湿度条件下で、電気配線間の吸湿絶縁抵抗を絶縁抵抗計（イオンマイグレーションテスター、ＩＭＶ株式会社製、商品名：ＭＩＧ−８６００Ｂ）で測定した。なお、絶縁劣化の判定は吸湿絶縁抵抗値が１０６Ω以下に達したときとした。
評価回路の吸湿絶縁信頼性は、評価回路を評価回路の表面温度が最高２６０℃となる条件でリフロー処理を８回繰り返し、さらに温度８５℃、湿度８５％ＲＨに調整された槽内に１６０時間放置した後、該評価回路の電気配線の各端子に、電源のプラス極とマイナス極とを交互に接続して６Ｖの電圧を印加し、温度１３０℃、湿度８５％ＲＨの温湿度条件下で、電気配線間の吸湿絶縁抵抗を絶縁抵抗計（イオンマイグレーションテスター、ＩＭＶ株式会社製、商品名：ＭＩＧ−８６００Ｂ）で測定した。なお、絶縁劣化の判定は吸湿絶縁抵抗値が１０６Ω以下に達したときとした。
（絶縁劣化回路の観察）
絶縁劣化が生じた評価回路の表面部分の観察を行い、表面部分に絶縁劣化の痕跡がない場合は、該評価回路を樹脂（エピコート８１５〔登録商標、三菱化学株式会社製〕及びトリエチレンテトラミンを混合したもの）で注形し、樹脂を常温（２５℃）で硬化させた後、ビア列Ａのビア間を接点で結ぶ２本の接線のいずれか一方の接線に該当する位置よりビア壁面と平行に反対側の接線方向に断面研磨を進めて、層間接続回路と層間接続回路の間の絶縁層内部に生じた絶縁劣化部位に至ったところで半導体検査顕微鏡（オリンパス株式会社製、商品名：ＭＸ５０ Ａ／Ｔ）を用いて断面観察を実施した。
絶縁劣化が生じた評価回路の表面部分の観察を行い、表面部分に絶縁劣化の痕跡がない場合は、該評価回路を樹脂（エピコート８１５〔登録商標、三菱化学株式会社製〕及びトリエチレンテトラミンを混合したもの）で注形し、樹脂を常温（２５℃）で硬化させた後、ビア列Ａのビア間を接点で結ぶ２本の接線のいずれか一方の接線に該当する位置よりビア壁面と平行に反対側の接線方向に断面研磨を進めて、層間接続回路と層間接続回路の間の絶縁層内部に生じた絶縁劣化部位に至ったところで半導体検査顕微鏡（オリンパス株式会社製、商品名：ＭＸ５０ Ａ／Ｔ）を用いて断面観察を実施した。
＊：「無」は絶縁劣化部位が観測されなかったことを意味し、「CAF」はＣｏｎｄｕｃｔｉｖｅ Ａｎｏｄｉｃ Ｆｉｌａｍｅｎｔが観測されたことを意味し、「特定困難」は絶縁劣化部位の特定が困難であり、絶縁劣化状態を判断できなかったことを意味する。
表１に示す結果から、最近接壁間絶縁距離が０．２ｍｍである比較例１及び２において、剥離長さが大きい比較例１の評価回路は、１１８３時間が経過したところで絶縁劣化が生じ、剥離長さが小さい比較例２の評価回路は、１５００時間の試験で絶縁劣化は生じなかった。
これに対して、比較例１と同じ樹脂が絶縁層を構成する実施例１〜３において、最近接壁間絶縁距離が０．２ｍｍである実施例２及び３の評価回路は、比較例１と同程度の剥離長さを有しているにもかかわらず、実施例２は２７９時間、実施例３は２８２時間が経過したところでＣＡＦによる絶縁劣化が確認された。一方、最近接壁間絶縁距離が０．３ｍｍである実施例１の評価回路は、１０００時間の試験で絶縁劣化は生じなかった。すなわち、実施例１〜３の評価回路を用いることにより、従来の評価回路である比較例１よりも短い試験時間でプリント配線板層間接続回路部の良否判定が可能であることが確認できた。
また、比較例２と同じ樹脂が絶縁層を構成する実施例４〜６では、１０００時間の試験で絶縁劣化は生じなかった。実施例４〜６と実施例１〜３とを比較することにより、実施例４〜６で作製した積層板が、実施例１〜３で作製した積層板より、絶縁信頼性に優れていると判断することができる。
これらのことから、本発明の評価回路を用いることにより、プリント配線板層間接続回路部の耐絶縁信頼性に関して、従来よりも短い試験時間で良否判定が可能であることが確認できた。さらに、絶縁劣化部位の特定が容易であり、その原因がＣＡＦによる絶縁劣化であることを確認することができた。
これに対して、比較例１と同じ樹脂が絶縁層を構成する実施例１〜３において、最近接壁間絶縁距離が０．２ｍｍである実施例２及び３の評価回路は、比較例１と同程度の剥離長さを有しているにもかかわらず、実施例２は２７９時間、実施例３は２８２時間が経過したところでＣＡＦによる絶縁劣化が確認された。一方、最近接壁間絶縁距離が０．３ｍｍである実施例１の評価回路は、１０００時間の試験で絶縁劣化は生じなかった。すなわち、実施例１〜３の評価回路を用いることにより、従来の評価回路である比較例１よりも短い試験時間でプリント配線板層間接続回路部の良否判定が可能であることが確認できた。
また、比較例２と同じ樹脂が絶縁層を構成する実施例４〜６では、１０００時間の試験で絶縁劣化は生じなかった。実施例４〜６と実施例１〜３とを比較することにより、実施例４〜６で作製した積層板が、実施例１〜３で作製した積層板より、絶縁信頼性に優れていると判断することができる。
これらのことから、本発明の評価回路を用いることにより、プリント配線板層間接続回路部の耐絶縁信頼性に関して、従来よりも短い試験時間で良否判定が可能であることが確認できた。さらに、絶縁劣化部位の特定が容易であり、その原因がＣＡＦによる絶縁劣化であることを確認することができた。
１ 評価基板
２ 絶縁層
３ ビア（ｐ）
４ ビア（ｆ）
５ ビア（ｎ）
６ 上部導体層
７ 下部導体層
８ ランド
９ 端子
１０ 端子
１１ 内壁導体層
１２ 上部導体層
１３ 下部導体層
１４ ビア
３３ ビア
１５ 内壁導体層
１６ ランド
１７ 端子
１８ 端子
１９ 絶縁層
２０ 上部回路群
２１ 上部回路
２２ 上部回路
３０ 下部回路群
３１ 下部回路
３２ 下部回路
１００ ビア
１０１ 電気回路（Ｐ）
１０２ 電気回路（Ｎ）
２００ 従来例の評価回路
２０１ 電気回路
２０２ 電気回路
２ 絶縁層
３ ビア（ｐ）
４ ビア（ｆ）
５ ビア（ｎ）
６ 上部導体層
７ 下部導体層
８ ランド
９ 端子
１０ 端子
１１ 内壁導体層
１２ 上部導体層
１３ 下部導体層
１４ ビア
３３ ビア
１５ 内壁導体層
１６ ランド
１７ 端子
１８ 端子
１９ 絶縁層
２０ 上部回路群
２１ 上部回路
２２ 上部回路
３０ 下部回路群
３１ 下部回路
３２ 下部回路
１００ ビア
１０１ 電気回路（Ｐ）
１０２ 電気回路（Ｎ）
２００ 従来例の評価回路
２０１ 電気回路
２０２ 電気回路
Claims (9)
- 絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有するビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
前記ビア列は、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）を有し、
前記ビア列は、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数の繰り返しの単位を有し、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア（ｐ）と、これに隣接するビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路。 - 前記繰り返し単位を構成する、前記１つ以上のビア（ｐ）が２つのビア（ｐ）であり、前記１つ以上のビア（ｎ）が２つのビア（ｎ）である、請求項１に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
- 絶縁層と、
前記絶縁層によって厚み方向に隔てられた上部回路群と下部回路群と、
それぞれが、前記上部回路群と前記下部回路群との間における前記絶縁層を貫通する複数のビアを有する５つのビア列と、を備え、
前記上部回路群は少なくとも２つの上部回路を有し、
前記下部回路群は少なくとも２つの下部回路を有し、
前記少なくとも２つの上部回路のうち２つの上部回路、前記少なくとも２つの下部回路のうち２つの下部回路、及び前記複数のビアが、電源のプラス極に接続される電気回路（Ｐ）、及びマイナス極に接続される電気回路（Ｎ）を形成し、
各ビア列のそれぞれは、前記複数のビアのうち、電気回路（Ｐ）に接続されたビア（ｐ）、電気回路（Ｎ）に接続されたビア（ｎ）、及び電気回路（Ｐ）にも電気回路（Ｎ）にも接続されていないビア（ｆ）から選ばれる１種以上の複数のビアを有し、
各ビア列に対応する複数のビアは、均一なピッチ間隔で直線上に形成されており、
前記５つのビア列のうちビア列Ａは、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｂは、ビア列Ａの一方の隣に設けられ、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とを繰り返しの単位とし、１つ以上のビア（ｐ）とこれに続く１つ以上のビア（ｆ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｃは、ビア列Ｂのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｐ）を有し、
前記５つのビア列のうちビア列Ｄは、ビア列Ａの他方の隣に設けられ、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とを繰り返しの単位として、１つ以上のビア（ｆ）とこれに続く１つ以上のビア（ｎ）とが交互になるように、複数のこの繰り返しの単位を有し、
前記５つのビア列のうちビア列Ｅは、ビア列Ｄのビア列Ａとは反対側の隣に設けられ、１つ以上のビア（ｎ）を有し、
前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成するビア（ｐ）、ビア（ｎ）、及びビア（ｆ）の数が各々同一であり、
前記電気回路（Ｐ）と前記電気回路（Ｎ）との壁間絶縁距離が、ビア列Ａのビア（ｐ）と、これに隣接するビア列Ａのビア（ｎ）との間で最も近接する、プリント配線板層間接続回路部の絶縁信頼性評価回路。 - 前記ビア列Ａ、ビア列Ｂ、及びビア列Ｄの繰り返し単位を構成する、前記１つ以上のビア（ｐ）が２つのビア（ｐ）であり、前記１つ以上のビア（ｎ）が２つのビア（ｎ）であり、前記１つ以上のビア（ｆ）が２つのビア（ｆ）である、請求項３に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
- 前記ビア列Ａのビア（ｎ）と前記ビア列Ｂのビア（ｆ）とが隣り合う位置にあり、前記ビア列Ａのビア（ｐ）と前記ビア列Ｄのビア（ｆ）とが隣り合う位置にある、請求項３又は４に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
- 前記ビア列Ａ〜Ｅが、互いに平行に並び、かつ、互いに列間隔が略等しい、請求項３〜５のいずれか１項に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
- 前記ビア列Ａ〜Ｅの列間隔が、各列のビアのピッチ間隔と略等しい、請求項３〜６のいずれか１項に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路。
- 前記ビア（ｐ）と、これに隣接するビア（ｎ）との壁間絶縁距離が、０．１〜１．５ｍｍである、請求項１〜７のいずれか１項に記載のプリント配線板層間接続回路部の絶縁信頼性評価回路
- 請求項１〜８のいずれか１項に記載の絶縁信頼性評価回路のプラス極に接続される電気回路（Ｐ）とマイナス極に接続される電気回路（Ｎ）に電源を接続し、吸湿環境下で電圧を印加して、ビア間の絶縁抵抗を測定する、プリント配線板層間接続回路部の絶縁信頼性評価試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015123630A JP6569321B2 (ja) | 2015-06-19 | 2015-06-19 | プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015123630A JP6569321B2 (ja) | 2015-06-19 | 2015-06-19 | プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017011053A true JP2017011053A (ja) | 2017-01-12 |
| JP6569321B2 JP6569321B2 (ja) | 2019-09-04 |
Family
ID=57763854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015123630A Active JP6569321B2 (ja) | 2015-06-19 | 2015-06-19 | プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6569321B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111506474A (zh) * | 2020-04-14 | 2020-08-07 | 浪潮商用机器有限公司 | 一种电路板可靠性监测装置和一种服务器 |
| CN113660773A (zh) * | 2021-07-14 | 2021-11-16 | 深圳市景旺电子股份有限公司 | 可靠性测试板及可靠性测试板的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08340163A (ja) * | 1995-06-13 | 1996-12-24 | Sony Corp | プリント配線板 |
| JPH09178796A (ja) * | 1995-12-26 | 1997-07-11 | Sony Corp | 検査方法及び検査基板 |
| JPH11160379A (ja) * | 1997-11-27 | 1999-06-18 | Hitachi Chem Co Ltd | 銅張積層板の絶縁信頼性評価パターン |
| JP2009218277A (ja) * | 2008-03-07 | 2009-09-24 | Hitachi Chem Co Ltd | プリント配線板層間接続回路部の絶縁信頼性評価構造体及びその絶縁信頼性評価試験方法 |
-
2015
- 2015-06-19 JP JP2015123630A patent/JP6569321B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08340163A (ja) * | 1995-06-13 | 1996-12-24 | Sony Corp | プリント配線板 |
| JPH09178796A (ja) * | 1995-12-26 | 1997-07-11 | Sony Corp | 検査方法及び検査基板 |
| JPH11160379A (ja) * | 1997-11-27 | 1999-06-18 | Hitachi Chem Co Ltd | 銅張積層板の絶縁信頼性評価パターン |
| JP2009218277A (ja) * | 2008-03-07 | 2009-09-24 | Hitachi Chem Co Ltd | プリント配線板層間接続回路部の絶縁信頼性評価構造体及びその絶縁信頼性評価試験方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111506474A (zh) * | 2020-04-14 | 2020-08-07 | 浪潮商用机器有限公司 | 一种电路板可靠性监测装置和一种服务器 |
| CN111506474B (zh) * | 2020-04-14 | 2023-07-21 | 浪潮商用机器有限公司 | 一种电路板可靠性监测装置和一种服务器 |
| CN113660773A (zh) * | 2021-07-14 | 2021-11-16 | 深圳市景旺电子股份有限公司 | 可靠性测试板及可靠性测试板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6569321B2 (ja) | 2019-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420130B2 (en) | Wiring board and method for fabricating the same | |
| KR101082729B1 (ko) | 절연 수지 조성물의 제조 방법, 절연 수지 조성물, 다층배선판 및 그의 제조 방법 | |
| TWI406614B (zh) | 印刷配線基板及其製造方法 | |
| US8878076B2 (en) | Wiring substrate and manufacturing method for wiring substrate | |
| Rudra et al. | Assessing time-to-failure due to conductive filament formation in multi-layer organic laminates | |
| JP6569321B2 (ja) | プリント配線板層間接続回路部の絶縁信頼性評価回路及びその絶縁信頼性評価試験方法 | |
| Kanygina et al. | Optical and electrical control in printed circuit board manufacturing | |
| JP5056489B2 (ja) | プリント配線板層間接続回路部の絶縁信頼性評価構造体及びその絶縁信頼性評価試験方法 | |
| JP2011096836A (ja) | プリント基板の検査方法及び検査装置 | |
| WO2010052783A1 (ja) | 多層プリント配線板、多層プリント配線板の検査方法、および多層プリント配線板の検査システム、多層プリント配線板の製造方法 | |
| Shaddock et al. | Reliability of high temperature laminates | |
| Baszyński et al. | Experimental studies of: Laminate composition, drill bit wear out, and chloride ion concentration as factors affecting CAF formation rate | |
| CN113660773A (zh) | 可靠性测试板及可靠性测试板的制作方法 | |
| Dominkovics et al. | Effects of flux residues on surface insulation resistance and electrochemical migration | |
| Sauter | Electrochemical migration testing results: evaluating PWB design, manufacturing process, and laminate material impacts on CAF resistance | |
| Caputo et al. | PCB Manufacturability and Reliability Solutions for Fine Pitch PCB Server Boards | |
| JP6919268B2 (ja) | 絶縁信頼性評価回路及びその製造方法並びに絶縁信頼性評価試験方法 | |
| Lesniewski | Effects of dielectric material, aspect ratio and copper plating on microvia reliability | |
| US11968780B2 (en) | Method to manufacture conductive anodic filament-resistant microvias | |
| Ramachandran et al. | Insulation reliability of fine-pitch through-vias in glass fiber reinforced halogen-free epoxy substrates | |
| Johander et al. | Printed circuit boards for lead‐free soldering: materials and failure mechanisms | |
| Rogers | An analytical and experimental investigation of filament formation in glass/epoxy composites | |
| Navarro | Standardizing a Test Method for Conductive Anodic Filament Growth Failure | |
| CN115200462A (zh) | 柔性线路板上孔铜厚度的检测方法 | |
| CN112672507A (zh) | 一种镶嵌铜块的散热线路板的制备工艺及其制品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190722 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6569321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |