CN115173686A - 一种降低输出电压纹波的电路结构 - Google Patents

一种降低输出电压纹波的电路结构 Download PDF

Info

Publication number
CN115173686A
CN115173686A CN202211094020.0A CN202211094020A CN115173686A CN 115173686 A CN115173686 A CN 115173686A CN 202211094020 A CN202211094020 A CN 202211094020A CN 115173686 A CN115173686 A CN 115173686A
Authority
CN
China
Prior art keywords
current
voltage
circuit
switching tube
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211094020.0A
Other languages
English (en)
Other versions
CN115173686B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202211094020.0A priority Critical patent/CN115173686B/zh
Publication of CN115173686A publication Critical patent/CN115173686A/zh
Application granted granted Critical
Publication of CN115173686B publication Critical patent/CN115173686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/20—Charging or discharging characterised by the power electronics converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本申请是一种降低输出电压纹波的电路结构，具体涉及电池供电的技术领域。所述电路结构包括同步降压电路以及控制电路；控制电路包括第一运算放大器A1、电压电流转换器A2、电流比较器A3、电压电流转换比较器A4、第一驱动电路A5、第二驱动电路A6、RS触发器E1、斜坡补偿器E2、斜坡补偿电路；斜坡补偿器E2的第二输入端接入斜坡补偿电路生成的斜坡补偿电流Islope；RS触发器E1的第二输出端通过第一驱动电路A5控制同步降压电路中第二功率开关管M2的导通状态。基于上述电路结构，使得控制回路得到合适的补偿值，以控制第一功率开关管和第二功率开关管的导通状态，减小同步降压电路的输出电压纹波。

Description

一种降低输出电压纹波的电路结构
技术领域
本申请涉及电池供电技术领域，具体涉及一种降低输出电压纹波的电路结构。
背景技术
在DC-DC变换电路中，同步降压电路是较为常见的电池充电或者电池供电电路拓扑结构，但是现有的同步降压电路中易出现次谐波振荡，从而导致同步降压电路的输出电压纹波较大。
现有技术中，为了减小同步降压电路的输出电压纹波，通常需要在控制回路中设置斜坡补偿电路。斜坡补偿能增加电路稳定性，使得电感电流平均值不随占空比变化，并减小峰值和平均值的误差，还能抑制次谐波振荡和振铃电感电流。然而，由于在不同的输入或者输出条件下，同步降压电路的控制回路实际所需的斜坡补偿值是不相同的，故此时，并非所有的输入输出条件下，同步降压电路的控制回路都能达到实际所需的补偿效果，从而导致在某些应用场合，同步降压电路的输出电压纹波仍较大；此外，当电路处于调节状态，即电路未达稳态时，电路不停变换状态会使得控制回路实际所需的补偿值也是不固定的，因此，若在某一特定的输入输出条件下，也使用固定的斜坡补偿值，同样会导致同步降压电路的输出电压纹波较大。
发明内容
本申请提供了一种降低输出电压纹波的电路结构，使得控制回路得到合适的补偿值，减小同步降压电路的输出电压纹波，该技术方案如下。
提供了一种降低输出电压纹波的电路结构，所述电路结构包括同步降压电路以及控制电路；所述控制电路包括第一运算放大器A1、电压电流转换器A2、电流比较器A3、电压电流转换比较器A4、第一驱动电路A5、第二驱动电路A6、RS触发器E1、斜坡补偿器E2、斜坡补偿电路；
在所述控制电路中，所述第一运算放大器A1的同相输入端接入基准电压BG，所述第一运算放大器A1的反相输入端接入所述同步降压电路中的输出采样电压；
所述第一运算放大器A1的输出端通过电压电流转换器A2生成第一电流IA，将第一电流IA传输至电流比较器A3的反相输入端；
所述电流比较器A3的同相输入端与所述斜坡补偿器E2的输出端连接；所述斜坡补偿器E2的第一输入端接入第二电流IB，所述斜坡补偿器E2的第二输入端接入所述斜坡补偿电路生成的斜坡补偿电流Islope；所述第二电流IB与所述同步降压电路中的功率电感L1上的电流正相关；
所述电流比较器A3的输出端连接至RS触发器E1的第一输入端；所述RS触发器E1的第二输入端接入时钟信号；所述RS触发器E1的第一输出端通过第二驱动电路A6控制所述同步降压电路中第一功率开关管M1的导通状态；所述RS触发器E1的第二输出端通过第一驱动电路A5控制所述同步降压电路中第二功率开关管M2的导通状态。
在一种可能的实现方式中，在所述同步降压电路中，输入电压端通过第一功率开关管M1连接至第一节点SW；所述第一节点SW依次通过功率电感L1以及第三电阻R3连接至输出电压端；
所述输入电压端还通过第一电容C1接地；所述第一节点还通过第二功率开关管M2接地；
所述输出电压端还通过第二电容C2接地；
所述输出电压端还依次通过第一电阻R1以及第二电阻R2接地；所述输出采样电压为所述第二电阻R2上的电压。
在一种可能的实现方式中，所述电路结构还包括LDO电路；所述LDO电路的输出端通过第四电容C4接地；
所述LDO电路的输出端还依次通过第一二极管D1、第三电容C3连接至所述同步降压电路中的第一节点SW；
所述LDO电路的输出端还通过第一二极管D1连接至所述第二驱动电路A6的正电源端；所述第二驱动电路A6的负电源端接入第一节点SW；
所述LDO电路的输出端还连接至所述第一驱动电路A5的正电源端；所述第一驱动电路A5的负电源端接地。
在一种可能的实现方式中，所述电路结构还包括电压电流转换比较器A4；
所述第一节点SW通过所述功率电感L1连接至所述电压电流转换比较器A4的同相输入端；所述输出电压端连接至所述电压电流转换比较器A4的反相输入端。
在一种可能的实现方式中，所述RS触发器E1的第一输入端为R端、第二输入端为S端、第一输出端是
Figure 499508DEST_PATH_IMAGE002
端、第二输出端是
Figure 947807DEST_PATH_IMAGE004
端。
在一种可能的实现方式中，所述电压电流转换器A2中包括第三开关管M3、第四开关管M4、第五开关管M5、第六电阻R6以及第二运算放大器A7；所述第五开关管M5与所述第四开关管M4为电流镜结构；
在所述电压电流转换器A2中，控制电路电压VREF依次通过第五开关管M5、第三开关管M3以及第六电阻R6接地；
所述控制电路电压VREF通过第四开关管M4连接至所述电压电流转换器A2的电流输出端，所述电压电流转换器A2的电流输出端输出所述第一电流IA；
所述第三开关管M3的控制端与第二运算放大器A7的输出端连接；所述第二运算放大器A7的同相输入端与所述第一运算放大器A1的输出端连接。
在一种可能的实现方式中，所述第四开关管M4和第五开关管M5为PMOS管；
或者，所述第四开关管M4和第五开关管M5为PNP三极管。
在一种可能的实现方式中，所述第三开关管M3为NMOS管；
或者，所述第三开关管M3为NPN三极管。
在一种可能的实现方式中，所述第一运算放大器A1还通过第六电容C6接地；所述第一运算放大器A1还依次通过第四电阻R4以及第五电容C5接地。
在一种可能的实现方式中，所述斜坡补偿电路包括时钟输入端，电流控制端C与电流输出端；
所述时钟控制端接入所述时钟信号；所述电流控制端C通过第五电阻R5接地；所述电流输出端用于根据第五电阻R5输出对应大小的斜坡补偿电流Islope。
在一种可能的实现方式中，所述第一运算放大器A1、电压电流转换器A2、电流比较器A3、电压电流转换比较器A4、第一驱动电路A5、第二驱动电路A6、RS触发器E1、斜坡补偿器E2、斜坡补偿电路位于集成电路控制芯片内部；
所述第五电阻R5位于所述集成电路控制芯片外部。
在一种可能的实现方式中，所述斜坡补偿电路包括第一电流镜、第二电流镜、第三电流镜、第四电流镜；
所述斜坡补偿电路中还包括电源电压端；所述电源电压端接入控制电路电压VREF；
所述电源电压端依次通过所述第二电流镜的第一支路、第九开关管M9以及第一电流源I接地；
所述电源电压端依次通过所述第二电流镜的第二支路、第十开关管M10以及第一电流源I接地；
所述电源电压端依次通过所述第一电流镜的第一支路、第八开关管M8连接至所述电流控制端C；所述电流控制端C与所述第十开关管M10的控制端连接；
所述电源电压端依次通过第一电流镜的第二支路、第三电流镜的第一支路连接至第二节点；所述第二节点通过第七电容C7接地；所述第二节点还通过第十七开关管M17接地；所述第十七开关管M17的控制端通过所述时钟控制端接入所述时钟信号；
所述电源电压端还依次通过第四电流镜的第一支路、第三电流镜的第二支路以及第七电阻R7接地；
所述电源电压端还通过第四电流镜的第二支路连接至所述电流输出端。
在一种可能的实现方式中，所述第九开关管M9的控制端接入所述基准电压BG。
在一种可能的实现方式中，所述同步降压电路的电压输出端依次通过第九电阻R9与第八电阻R8接地；
所述同步降压电路还通过第九电阻R9连接至所述第九开关管M9的控制端。
在一种可能的实现方式中，所述第一电流镜的第一支路包括第六开关管M6；所述第一电流镜的第二支路包括第七开关管M7；
所述电源电压端依次通过所述第六开关管M6、第八开关管M8连接至所述电流控制端C；
所述电源电压端依次通过第七开关管M7、第三电流镜的第一支路连接至第二节点。
在一种可能的实现方式中，所述第六开关管M6与第七开关管M7为PMOS管；或者，所述第六开关管M6与第七开关管M7为PNP三极管。
在一种可能的实现方式中，所述第八开关管M8、第九开关管M9和第十开关管M10为NMOS管；
或者，所述第八开关管M8、第九开关管M9和第十开关管M10为NPN三极管。
在一种可能的实现方式中，所述第二电流镜的第一支路包括第十一开关管M11，所述第二电流镜的第二支路包括第十二开关管M12；
所述电源电压端依次通过所述第十一开关管M11、第九开关管M9以及第一电流源I接地；
所述电源电压端依次通过所述第十二开关管M12、第十开关管M10以及第一电流源I接地。
在一种可能的实现方式中，所述第十一开关管M11和第十二开关管M12为 PMOS管；或者，所述第十一开关管M11和第十二开关管M12为 PNP三极管。
在一种可能的实现方式中，所述第三电流镜的第一支路包括第十五开关管M15，所述第三电流镜的第二支路包括第十六开关管M16；
所述电源电压端依次通过第一电流镜的第二支路、第十五开关管M15连接至第二节点；
所述电源电压端还依次通过第四电流镜的第一支路、第十六开关管M16以及第七电阻R7接地。
在一种可能的实现方式中，所述第十五开关管M15、第十六开关管M16和第十七开关管M17为 NMOS管；或者，第十五开关管M15、第十六开关管M16和第十七开关管M17为 NPN三极管。
在一种可能的实现方式中，所述第四电流镜的第一支路包括第十三开关管M13，所述第四电流镜的第二支路包括第十四开关管M14；
所述电源电压端还依次通过第十三开关管M13、第三电流镜的第二支路以及第七电阻接地；
所述电源电压端还通过第十四开关管M14连接至所述电流输出端。
在一种可能的实现方式中，所述第十三开关管M13和第十四开关管M14为PMOS管；或者所述第十三开关管M13和第十四开关管M14为PNP三极管。
本申请提供的技术方案可以包括以下有益效果：
在电池充电或电池供电场景中，设置降低输出电压波纹的电路结构，该电路结构包括同步降压电路以及控制电路；在该控制电路中，该第一运算放大器A1的同相输入端接入基准电压BG，该第一运算放大器A1的反相输入端接入该同步降压电路中的输出采样电压；该第一运算放大器A1的输出端通过电压电流转换器A2生成第一电流IA，将第一电流IA传输至电流比较器A3的反相输入端；该电流比较器A3的同相输入端与该斜坡补偿器E2的输出端连接；该斜坡补偿器E2的第一输入端接入第二电流IB，该斜坡补偿器E2的第二输入端接入该斜坡补偿电路生成的斜坡补偿电流Islope；该第二电流IB与该同步降压电路中的功率电感L1上的电流正相关；该电流比较器A3的输出端连接至RS触发器E1的第一输入端；该RS触发器E1的第二输入端接入时钟信号；该RS触发器E1的第一输出端通过第二驱动电路A6控制该同步降压电路中第一功率开关管M1的导通状态；该RS触发器E1的第二输出端通过第一驱动电路A5控制该同步降压电路中第二功率开关管M2的导通状态。
在电池充电或电池供电场景中，当同步降压电路的输出电压偏离设定值时，将输出采样电压与基准电压通过第一运算放大器A1作比较，再通过电压电流转换器A2将第一运算放大器A1的输出转换为电流，与斜坡补偿器E2的输出电流分别作为电流比较器A3的两个输入电流，而电流比较器A3的输出作为触发器E1的一端的输入；再将时钟信号作为触发器E1的另一端的输入，通过时钟信号与电流比较器A3的输出的变化，控制触发器E1的输出，进而控制第一功率开关管M1与第二功率开关管M2的导通状态，以减小同步降压电路的输出电压纹波。
进一步的，可以通过设计斜坡补偿电路，将斜坡补偿电路的电流控制端C通过外置的第五电阻R5接地，通过第五电阻R5中生成的第一控制电流对电流控制端C的电压进行控制，进而控制多个电流镜结构中开关管的导通状态，以将电流控制端C的电压调整到与基准电压大小相同，此时，将多个电流镜结构中的第十四开关管中流过的电流作为斜坡补偿电流；因此，即可通过调节第五电阻R5的大小来调节斜坡补偿电流的大小，使得在不同的电池充电供电场合下，均能减小同步降压电路的输出电压纹波；
因此，在不同的电池充电供电场合下，同步降压电路的输出电压可以通过上述电路结构对斜坡补偿电流进行调节，斜坡补偿电流即随着同步降压电路的输出电压的增大而增大，斜坡补偿电流也随着同步降压电路的输出电压的减小而减小，这使得在不同的电池充电供电场合下，电路的输出电压纹波均能得到减小。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种降低输出电压波纹的电路结构的结构示意图。
图2示出了本申请实施例涉及的各电流信号随时钟信号clk变化的波形图。
图3示出了本申请实施例涉及的功率电感L1的电流IL随
Figure 461965DEST_PATH_IMAGE006
信号变化而变化的波形图。
图4示出了本申请实施例涉及的一种电压电流转换器A2的电路结构示意图。
图5示出了本申请实施例涉及的一种斜坡补偿电路的结构示意图。
图6示出了本申请实施例涉及的一种斜坡补偿电路的斜坡补偿电流Islope随时钟信号clk变化的波形图。
图7示出了本申请实施例涉及的另一种斜坡补偿电路的结构示意图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是根据一示例性实施例示出的一种降低输出电压波纹的电路结构的结构示意图。该电路结构可以应用于电池充电或电池供电场景，以在电池充电或电池供电场景下，降低输出电压的波纹。如图1所示，该电路结构包括同步降压电路以及控制电路；该控制电路包括第一运算放大器A1、电压电流转换器A2、电流比较器A3、电压电流转换比较器A4、第一驱动电路A5、第二驱动电路A6、RS触发器E1、斜坡补偿器E2、斜坡补偿电路。
在该控制电路中，该第一运算放大器A1的同相输入端接入基准电压BG，该第一运算放大器A1的反相输入端接入该同步降压电路中的输出采样电压。
该第一运算放大器A1的输出端通过电压电流转换器A2生成第一电流IA，将第一电流IA传输至电流比较器A3的反相输入端。
该电流比较器A3的同相输入端与该斜坡补偿器E2的输出端连接；该斜坡补偿器E2的第一输入端接入第二电流IB，该斜坡补偿器E2的第二输入端接入该斜坡补偿电路生成的斜坡补偿电流Islope；该第二电流IB与该同步降压电路中的功率电感L1上的电流正相关。
该电流比较器A3的输出端连接至RS触发器E1的第一输入端；该RS触发器E1的第二输入端接入时钟信号；该RS触发器E1的第一输出端通过第二驱动电路A6控制该同步降压电路中第一功率开关管M1的导通状态；该RS触发器E1的第二输出端通过第一驱动电路A5控制该同步降压电路中第二功率开关管M2的导通状态。
在一种可能的实现方式中，在该同步降压电路中，输入电压端通过第一功率开关管M1连接至第一节点SW；该第一节点SW依次通过功率电感L1以及第三电阻R3连接至输出电压端。
该输入电压端还通过第一电容C1接地；该第一节点还通过第二功率开关管M2接地。
该输出电压端还通过第二电容C2接地。
该输出电压端还依次通过第一电阻R1以及第二电阻R2接地；该输出采样电压为该第二电阻R2上的电压。
在一种可能的实现方式中，该电路结构还包括LDO电路；该LDO电路的输出端通过第四电容C4接地。
该LDO电路的输出端还依次通过第一二极管D1、第三电容C3连接至该同步降压电路中的第一节点SW。
该LDO电路的输出端还通过第一二极管D1连接至该第二驱动电路A6的正电源端；该第二驱动电路A6的负电源端接入第一节点SW。
具体的，该LDO电路、第一二极管D1和第三电容C3构成压差保持电路，第二驱动电路A6由压差保持电路供电。
该LDO电路的输出端还连接至该第一驱动电路A5的正电源端；该第一驱动电路A5的负电源端接地。
在一种可能的实现方式中，该电路结构还包括电压电流转换比较器A4。
该第一节点SW通过该功率电感L1连接至该电压电流转换比较器A4的同相输入端；该输出电压端连接至该电压电流转换比较器A4的反相输入端。
在一种可能的实现方式中，该RS触发器E1的第一输入端为R端、第二输入端为S端、第一输出端是
Figure 653912DEST_PATH_IMAGE008
端、第二输出端是
Figure 202705DEST_PATH_IMAGE010
端。
在一种可能的实现方式中，该第一运算放大器A1还通过第六电容C6接地；该第一运算放大器A1还依次通过第四电阻R4以及第五电容C5接地。
在一种可能的实现方式中，该斜坡补偿电路包括时钟输入端，电流控制端与电流输出端。
该时钟控制端接入该时钟信号；该电流控制端通过第五电阻R5接地；该电流输出端用于根据第五电阻R5输出对应大小的斜坡补偿电流Islope。
在一种可能的实现方式中，虚线框图中的控制回路部分位于集成电路控制芯片内部，控制回路中的第五电阻R5位于集成电路控制芯片外部。
图1示出的降低输出电压波纹的电路结构的工作原理如下：
当同步降压电路的输出电压VOUT低于设定值时，由于该输出电压端还依次通过第一电阻R1以及第二电阻R2接地，即第二电阻R2上的电压即为输出采样电压，且该输出采样电压与输出电压VOUT正相关，因此，输出采样电压小于基准电压BG；因此，基准电压BG与此时（输出电压VOUT低于设定值时）的输出采样电压的差值为正，且大于当输出电压VOUT为设定值时的基准电压BG与输出采样电压之间的差值，故第一运算放大器A1的输出端所输出的电压为高电平（接近第一运算放大器电源电压的正值）。
此时，由第四电阻R4、第五电容C5以及第六电容C6组成相位补偿电路，对第一运算放大器A1的输出端所输出的电压进行相位补偿，得到相位补偿后的电压信号VA。将电压信号VA输入电压电流转换器A2中，得到第一电流IA。
由于第一电流IA与电压信号VA成正比例关系，故此时（输出电压VOUT低于设定值时）的第一电流IA比当输出电压VOUT为设定值时的第一电流IA大。
同时，由于功率电感L1和第三电阻R3串联，故第三电阻R3的采样电压反映了功率电感L1的电流IL的大小。因此，第三电阻R3的采样电压输入电压电流转换比较器A4后，电压电流转换比较器A4的输出电流IB=K×(VS-VB)，且电压电流转换比较器A4的输出电流IB通过斜坡补偿器E2的第一输入端输入至斜坡补偿器E2中。其中，K为系数，VS为电压电流转换比较器A4的同相输入端的电压，VB为电压电流转换比较器A4的反相输入端的电压。
优选的，斜坡补偿器E2为加法器。
故此时，电流比较器A3的同相输入端输入的电流为IB+Islope，电流比较器A3的反相输入端输入的电流为IA。将电流比较器A3的同相输入端输入的电流假设为IB，则对应的，电流比较器A3的反相输入端输入的电流相当于IA-Islope。图2示出了本申请实施例涉及的各电流信号随时钟信号clk变化的波形图。
可选的，当RS触发器E1的第一输入端S端为高电平，第二输入端R端为低电平时，RS触发器E1的第一输出端
Figure 821905DEST_PATH_IMAGE012
端为高电平；当RS触发器E1的第一输入端S端为低电平，第二输入端R端为高电平时，RS触发器E1的第一输出端
Figure 823359DEST_PATH_IMAGE012
端为低电平。
因此，当同步降压电路的输出电压VOUT低于设定值时，电流比较器A3的反相输入端输入的第一电流IA增大，则IA-Islope也增大。此时，电压电流转换比较器A4的输出电流IB是与增大之前的第一电流IA作比较，因此，增大后的IA- Islope大于输出电流IB，故电流比较器A3输出低电平，即RS触发器的第二输入端R端为低电平。
因此，当时钟信号clk变化为高电平时，RS触发器E1的第一输入端S端为高电平时，RS触发器E1的第一输出端
Figure 818997DEST_PATH_IMAGE012
端为高电平，即
Figure 222296DEST_PATH_IMAGE014
信号为高电平，第一功率开关管M1导通；RS触发器E1的第二输出端
Figure 12398DEST_PATH_IMAGE010
端为低电平，即
Figure 501148DEST_PATH_IMAGE016
信号为低电平，第二功率开关管M2关断。此时，功率电感L1处于充电状态，功率电感L1的电流IL增大。
当功率电感L1的电流IL对应的电压电流转换比较器A4的输出电流IB增大到增大后的IA- Islope的大小时，电流比较器A3输出高电平，即RS触发器E1的第二输入端R端为高电平，由图2可知，由于时钟信号clk为低电平，即RS触发器E1的第一输入端S端为低电平，因此RS触发器E1的第一输出端
Figure 49546DEST_PATH_IMAGE012
端为低电平，即
Figure 307352DEST_PATH_IMAGE014
信号为低电平，第一功率开关管M1关断；RS触发器E1的第二输出端
Figure 533934DEST_PATH_IMAGE010
端为高电平，即
Figure 509980DEST_PATH_IMAGE016
信号为高电平，第二功率开关管M2导通。此时，功率电感L1处于放电状态。
此时，由于增大后的IA- Islope大于增大前的IA- Islope（即时钟信号clk处于上一周期时的IA- Islope），因此，功率电感L1的充电电量大于时钟信号clk处于上一周期时的功率电感L1的充电电量，则同步降压电路的输出电压VOUT升高。由于运算放大器具有虚短特性，即同相输入端与反相输入端等电位，故输出采样电压最终被调节为与基准电压BG相等，则同步降压电路的输出电压VOUT升高到设定值。图3示出了本申请实施例涉及的功率电感L1的电流IL随
Figure 581841DEST_PATH_IMAGE014
信号变化而变化的波形图。
当同步降压电路的输出电压VOUT高于设定值时，由于该输出电压端还依次通过第一电阻R1以及第二电阻R2接地，即第二电阻R2上的电压即为输出采样电压，且该输出采样电压与输出电压VOUT正相关，因此，输出采样电压大于基准电压BG；因此，基准电压BG与此时（输出电压VOUT高于设定值时）的输出采样电压的差值为负，且小于当输出电压VOUT为设定值时的基准电压BG与输出采样电压之间的差值，故第一运算放大器A1的输出端所输出的电压为低电平（接近0V的正值）。
此时，由第四电阻R4、第五电容C5以及第六电容C6组成相位补偿电路，对第一运算放大器A1的输出端所输出的电压进行相位补偿，得到相位补偿后的电压信号VA。将电压信号VA输入电压电流转换器A2中，得到第一电流IA。
由于第一电流IA与电压信号VA成正比例关系，故此时（输出电压VOUT高于设定值时）的第一电流IA比当输出电压VOUT为设定值时的第一电流IA小。
同时，由于功率电感L1和第三电阻R3串联，故第三电阻R3的采样电压反映了功率电感L1的电流IL的大小。因此，第三电阻R3的采样电压输入电压电流转换比较器A4后，电压电流转换比较器A4的输出电流IB=K×(VS-VB)，且电压电流转换比较器A4的输出电流IB通过斜坡补偿器E2的第一输入端输入至斜坡补偿器E2中。其中，K为系数，VS为电压电流转换比较器A4的同相输入端的电压，VB为电压电流转换比较器A4的反相输入端的电压。
优选的，斜坡补偿器E2为加法器。
故此时，电流比较器A3的同相输入端输入的电流为IB+Islope，电流比较器A3的反相输入端输入的电流为IA。将电流比较器A3的同相输入端输入的电流假设为IB，则对应的，电流比较器A3的反相输入端输入的电流相当于IA-Islope。
当RS触发器E1的第一输入端S端为高电平，第二输入端R端为低电平时，RS触发器E1的第一输出端
Figure 959733DEST_PATH_IMAGE018
端为高电平；当RS触发器E1的第一输入端S端为低电平，第二输入端R端为高电平时，RS触发器E1的第一输出端
Figure 91637DEST_PATH_IMAGE018
端为低电平。
因此，当同步降压电路的输出电压VOUT高于设定值时，电流比较器A3的反相输入端输入的第一电流IA减小，则IA-Islope也减小。此时，电压电流转换比较器A4的输出电流IB是与减小之前的第一电流IA作比较，因此，减小后的IA- Islope小于输出电流IB，故电流比较器A3输出高电平，即RS触发器的第二输入端R端为高电平。
因此，当时钟信号clk变化为低电平时，RS触发器E1的第一输入端S端为低电平时，RS触发器E1的第一输出端
Figure 554980DEST_PATH_IMAGE018
端为低电平，即
Figure 430532DEST_PATH_IMAGE020
信号为低电平，第一功率开关管M1关断；RS触发器E1的第二输出端
Figure 662930DEST_PATH_IMAGE022
端为高电平，即
Figure 231315DEST_PATH_IMAGE024
信号为高电平，第二功率开关管M2导通。此时，功率电感L1处于放电状态，功率电感L1的电流IL减小。
当功率电感L1的电流IL对应的电压电流转换比较器A4的输出电流IB减小到减小后的IA- Islope的大小时，电流比较器A3输出低电平，即RS触发器E1的第二输入端R端为低电平，由图2可知，由于时钟信号clk为高电平，即RS触发器E1的第一输入端S端为高电平，因此RS触发器E1的第一输出端
Figure 916374DEST_PATH_IMAGE018
端为高电平，即
Figure 595617DEST_PATH_IMAGE020
信号为高电平，第一功率开关管M1导通；RS触发器E1的第二输出端
Figure 682522DEST_PATH_IMAGE022
端为低电平，即
Figure 421807DEST_PATH_IMAGE024
信号为低电平，第二功率开关管M2关断。此时，功率电感L1处于充电状态。
此时，由于减小后的IA- Islope小于减小前的IA- Islope（即时钟信号clk处于上一周期时的IA-Islope），因此，功率电感L1的充电电量小于时钟信号clk处于上一周期时的功率电感L1的充电电量，则同步降压电路的输出电压VOUT降低。由于运算放大器具有虚短特性，即同相输入端与反相输入端等电位，故输出采样电压最终被调节为与基准电压BG相等，则同步降压电路的输出电压VOUT降低到设定值。
进一步的，该电路结构包含以电压为外环、以电流为内环的双环控制结构，从而提高暂态闭环响应速度。
可选的，电压发生器生成基准电压BG以及控制电路电压VREF。
图4示出了本申请实施例涉及的一种电压电流转换器A2的电路结构示意图。如图4所示，该电压电流转换器A2中包括第三开关管M3、第四开关管M4、第五开关管M5、第六电阻R6以及第二运算放大器A7；该第五开关管M5与该第四开关管M4为电流镜结构。
在该电压电流转换器A2中，控制电路电压VREF依次通过第五开关管M5、第三开关管M3以及第六电阻R6接地。
该控制电路电压VREF通过第四开关管M4连接至该电压电流转换器A2的电流输出端，该电压电流转换器A2的电流输出端输出该第一电流IA。
该第三开关管M3的控制端与第二运算放大器A7的输出端连接；该第二运算放大器A7的同相输入端与该第一运算放大器A1的输出端连接。
在一种可能的实现方式中，该第四开关管M4和第五开关管M5为PMOS管。
或者，该第四开关管M4和第五开关管M5为PNP三极管。
在一种可能的实现方式中，该第三开关管M3为NMOS管时。
或者，该第三开关管M3为NPN三极管。
图4示出的电压电流转换器A2的电路结构的工作原理如下：
初始状态时，第二运算放大器A7的同相输入端输入电压信号VA或是高电平（接近第一运算放大器A1电源电压的正值），或是低电平（接近0V的正值），第二运算放大器A7的反相输入端的输入为0V。
可选的，第三开关管M3为NMOS管，第四开关管M4和第五开关管M5为PMOS管。
此时，第二运算放大器A7输出高电平，则第三开关管M3导通，则第四开关管M4和第五开关管M5的栅极电压被拉低，第四开关管M4和第五开关管M5导通。此时，第五开关管M5、第三开关管M3以及第六电阻R6构成的支路产生电流，则第六电阻R6的端电压，即第二运算放大器A7的反相输入端的输入电压升高。
当该电流增大到使得第六电阻R6的端电压大于第二运算放大器A7的同相输入端的输入电压信号VA时，第二运算放大器A7输出低电平，则第三开关管M3关断，第六电阻R6的端电压下降。
因此，当最终达到稳态时，第二运算放大器A7的反相输入端电压等于第二运算放大器A7的同相输入端电压，即第六电阻R6的端电压等于电压信号VA，则第五开关管M5、第三开关管M3以及第六电阻R6构成的支路产生的电流大小为
Figure 594163DEST_PATH_IMAGE026
。此时，由于第五开关管M5和第四开关管M4构成电流镜结构，则流过第四开关管M4的电流等于流过第五开关管M5的电流，则流过第四开关管M4的电流等于
Figure 811517DEST_PATH_IMAGE026
，即最终电压电流转换器A2的输出电流
Figure 18508DEST_PATH_IMAGE028
。
为了在电池充电或电池供电场景下，降低同步降压电路的输出电压纹波，可以对斜坡补偿电路进行特殊设计。请参考图5，图5示出了本申请实施例涉及的一种斜坡补偿电路的结构示意图。如图5所示，该斜坡补偿电路包括第一电流镜、第二电流镜、第三电流镜、第四电流镜。
该斜坡补偿电路中还包括电源电压端；该电源电压端接入控制电路电压VREF。
该电源电压端依次通过该第二电流镜的第一支路、第九开关管M9以及第一电流源I接地。
该电源电压端依次通过该第二电流镜的第二支路、第十开关管M10以及第一电流源I接地。
该电源电压端依次通过该第一电流镜的第一支路、第八开关管M8连接至该电流控制端C；该电流控制端C与该第十开关管M10的控制端连接；且电流控制端C通过第五电阻R5接地。
且在本申请实施例涉及的电路结构中包含集成电路控制芯片，该第一运算放大器A1、电压电流转换器A2、电流比较器A3、电压电流转换比较器A4、第一驱动电路A5、第二驱动电路A6、RS触发器E1、斜坡补偿器E2、斜坡补偿电路位于集成电路控制芯片内部；
该第五电阻R5位于该集成电路控制芯片外部。
该电源电压端依次通过第一电流镜的第二支路、第三电流镜的第一支路连接至第二节点；该第二节点通过第七电容C7接地；该第二节点还通过第十七开关管M17接地；该第十七开关管M17的控制端通过该时钟控制端接入该时钟信号。
该电源电压端还依次通过第四电流镜的第一支路、第三电流镜的第二支路以及第七电阻R7接地。
该电源电压端还通过第四电流镜的第二支路连接至该电流输出端。
在一种可能的实现方式中，该第一电流镜的第一支路包括第六开关管M6；该第一电流镜的第二支路包括第七开关管M7。
该电源电压端依次通过该第六开关管M6、第八开关管M8连接至该电流控制端C。
该电源电压端依次通过第七开关管M7、第三电流镜的第一支路连接至第二节点。
在一种可能的实现方式中，该第六开关管M6与第七开关管M7为PMOS管；或者，该第六开关管M6与第七开关管M7为PNP三极管。
在一种可能的实现方式中，该第八开关管M8、第九开关管M9和第十开关管M10为NMOS管。
该第八开关管M8、第九开关管M9和第十开关管M10为NPN三极管。
在一种可能的实现方式中，该第二电流镜的第一支路包括第十一开关管M11，该第二电流镜的第二支路包括第十二开关管M12。
该电源电压端依次通过该第十一开关管M11、第九开关管M9以及第一电流源I接地。
该电源电压端依次通过该第十二开关管M12、第十开关管M10以及第一电流源I接地。
在一种可能的实现方式中，该第十一开关管M11和第十二开关管M12为 PMOS管；或者，该第十一开关管M11和第十二开关管M12为 PNP三极管。
在一种可能的实现方式中，该第三电流镜的第一支路包括第十五开关管M15，该第三电流镜的第二支路包括第十六开关管M16。
该电源电压端依次通过第一电流镜的第二支路、第十五开关管M15连接至第二节点。
该电源电压端还依次通过第四电流镜的第一支路、第十六开关管M16以及第七电阻R7接地。
在一种可能的实现方式中，该第十五开关管M15、第十六开关管M16和第十七开关管M17为 NMOS管；或者，第十五开关管M15、第十六开关管M16和第十七开关管M17为 NPN三极管。
在一种可能的实现方式中，该第四电流镜的第一支路包括第十三开关管M13，该第四电流镜的第二支路包括第十四开关管M14。
该电源电压端还依次通过第十三开关管M13、第三电流镜的第二支路以及第七电阻接地。
该电源电压端还通过第十四开关管M14连接至该电流输出端。
在一种可能的实现方式中，该第十三开关管M13和第十四开关管M14为PMOS管；或者该第十三开关管M13和第十四开关管M14为PNP三极管。
在一种可能的实现方式中，该第九开关管M9的控制端接入该基准电压BG。
图5示出的斜坡补偿电路的工作原理如下：
该斜坡补偿电路的输入为基准电压BG和控制电路电压VREF，输出为斜坡补偿电流Islope。
可选的，该斜坡补偿电路中的开关管均为MOS管。
当该斜坡补偿电路刚通电时，第九开关管M9的栅极的输入为基准电压BG。此时，第九开关管M9导通，则第十一开关管M11和第十二开关管M12的栅极电压被拉低，第十一开关管M11和第十二开关管M12导通。第八开关管的栅极连接至第二电流镜的第二支路上的D点，此时，D点的电压被第十二开关管M12拉高，即第八开关管M8的栅极电压被拉高，则第八开关管M8导通。此时，第六开关管M6的栅极通过第八开关管M8和第五电阻R5接地，第六开关管M6的栅极被拉低，第六开关管M6导通。
因此，第五电阻R5中生成第一控制电流I1，该第一控制电流I1流经第五电阻R5后，电流控制端C点电压升高，则第十开关管M10导通。此时，由于第十一开关管M11和第十二开关管M12组成第二电流镜，因此，流过第十一开关管M11的电流等于流过第十二开关管M12的电流，即流过第九开关管M9的电流等于流过第十开关管M10的电流，故第九开关管M9的栅极和源极的电压差等于第十开关管M10的栅极和源极的电压差。并且，由于第九开关管M9的源极与第十开关管M10的源极相连，因此，第九开关管M9的栅极电压等于第十开关管M10的栅极电压，即电流控制端C点的电压等于基准电压BG。
此时，若电流控制端C点的电压高于基准电压BG，则流过第十开关管M10的电流增大，则与第十开关管M10串联的D点的电压降低，又因为D点与第八开关管的栅极相连，因此流过第八开关管M8的电流减小，则电流控制端C点电压降低；若电流控制端C点的电压低于基准电压BG，则流过第十开关管M10的电流减小，则与第十开关管M10串联的D点的电压升高，又因为D点与第八开关管的栅极相连，因此流过第八开关管M8的电流增大，则电流控制端C点电压升高。
因此，当该斜坡补偿电路达到最终稳态时，电流控制端C点的电压与基准电压BG相等，故此时，第五电阻R5中产生的第一控制电流
Figure 928695DEST_PATH_IMAGE030
。
由于第六开关管M6与第五电阻R5串联，故流过第六开关管M6中的电流也为第一控制电流I1。此时，可通过第一电流镜电路，将该第一控制电流I1镜像到第七开关管M7中，即流过第七开关管M7的电流也为第一控制电流I1，则第七开关管M7导通，第十五开关管M15和第十六开关管M16的栅极电压被拉到控制电路电压VREF。因此，第十五开关管M15和第十六开关管M16导通，通过第一电流镜而镜像到第七开关管M7中的第一控制电流I1通过第十五开关管M15为第七电容C7充电。
同时，由于第十七开关管M17的栅极输入为时钟信号clk，因此，当时钟信号clk为高电平时，第十七开关管M17导通，第七电容C7迅速放电到0；当时钟信号clk为低电平时，第十七开关管M17关断，第一控制电流I1对第七电容C7进行充电。由于
Figure 588347DEST_PATH_IMAGE032
，其中，C7为第七电容C7的电容值，V为充电后第七电容C7的端电压，
Figure 609392DEST_PATH_IMAGE034
为第一控制电流的电流大小，
Figure 405310DEST_PATH_IMAGE036
为充电时间，且
Figure 486398DEST_PATH_IMAGE038
，T为时钟信号clk一个周期的时间长度，
Figure 633346DEST_PATH_IMAGE040
为时钟信号clk当中低电平的占空比。故此时，
Figure 458082DEST_PATH_IMAGE042
。
根据图5可知，第七电容C7的端电压即为第十五开关管M15的源极电压VS1，因此，
Figure 374086DEST_PATH_IMAGE044
。
此时，由于第十六开关管M16导通，因此，第十三开关管M13的栅极通过第十六开关管M16和第七电阻R7接地，则第十三开关管M13的栅极信号为低电平，第十三开关管M13导通，第七电阻R7中生成第二控制电流
Figure 360496DEST_PATH_IMAGE046
。
根据图5可知，可选的，将第十五开关管M15和第十六开关管M16设计为参数相同的MOS管，则第十五开关管M15和第十六开关管M16正常导通后，第十五开关管M15的栅极与源极之间的电压差和第十六开关管M16的栅极与源极之间的电压差相等，定义为Vgs。而由于第十五开关管M15和第十六开关管M16的栅极相连，因此，第十五开关管M15和第十六开关管M16正常导通后，第十五开关管M15的源极电压VS1等于第十六开关管M16的源极电压VS2。因此，当时钟信号clk为低电平时，第七电容C7处于充电阶段，则第七电阻R7中产生的第二控制电流
Figure DEST_PATH_IMAGE048
；当时钟信号clk为高电平时，第七电容C7处于放电阶段，第十六开关管M16的源极电压VS2随着第十五开关管M15的源极电压VS1迅速放电到0。因此，第七电阻R7中产生的第二控制电流
Figure 791478DEST_PATH_IMAGE046
迅速由最大值变为0。
由于输出电路中的第十三开关管M13和第十四开关管M14构成第四电流镜，因此，流过第十四开关管M14中的斜坡补偿电流Islope即等于流过第十三开关管M13中的第二控制电流
Figure 92009DEST_PATH_IMAGE046
。
图6示出了本申请实施例涉及的一种斜坡补偿电路的斜坡补偿电流Islope随时钟信号clk变化的波形图。如图6所示，斜坡补偿电流Islope处于上升阶段时，斜坡补偿电流Islope的大小为
Figure DEST_PATH_IMAGE050
。此时，即可通过调节外置的第五电阻R5的大小，实现对斜坡补偿电流Islope的调节，从而使得该斜坡补偿电路输出合适的补偿值，确保在电池充电或电池供电场景下，均能减小电池充电或电池供电场景下同步降压电路的输出电压纹波。
图7示出了本申请实施例涉及的另一种斜坡补偿电路的结构示意图。如图7所示，该斜坡补偿电路与图6所示出的斜坡补偿电路不同之处在于，该同步降压电路的电压输出端依次通过第九电阻R9与第八电阻R8接地；该同步降压电路的电压输出端还通过第九电阻R9连接至该第九开关管M9的控制端。
因此，该斜坡补偿电路的输入由基准电压BG变为与第九开关管M9的控制端相连接的E点的电压VE，且
Figure DEST_PATH_IMAGE052
。
此时，该斜坡补偿电路的斜坡补偿电流Islope处于上升阶段时，其大小为
Figure DEST_PATH_IMAGE054
。
因此，当采用图7中示出的斜坡补偿电路时，首先根据同步降压电路的应用场合，即根据稳态时同步降压电路的输入输出值，调节外置的第五电阻R5的大小，从而得到合适的
Figure DEST_PATH_IMAGE056
的常数值；之后，斜坡补偿电路即可根据电路此时的状态，具体为，根据此时的电感电流下降沿斜率
Figure DEST_PATH_IMAGE058
，即根据此时电路的输出电压调节斜坡补偿电流Islope。若此时的电感电流下降沿斜率越大，即电路的输出电压越大，斜坡补偿电流Islope也越大；若此时的电感电流下降沿斜率越小，即电路的输出电压越小，斜坡补偿电流Islope也越小。因此，根据以上两个步骤，最终得到合适的补偿值，确保同步降压电路在电池充电或电池供电场景下的特定输入下，均能减小电路的输出电压纹波。
综上所述，在电池充电或电池供电场景中，设置降低输出电压波纹的电路结构，该电路结构包括同步降压电路以及控制电路；在该控制电路中，该第一运算放大器A1的同相输入端接入基准电压BG，该第一运算放大器A1的反相输入端接入该同步降压电路中的输出采样电压；该第一运算放大器A1的输出端通过电压电流转换器A2生成第一电流IA，将第一电流IA传输至电流比较器A3的反相输入端；该电流比较器A3的同相输入端与该斜坡补偿器E2的输出端连接；该斜坡补偿器E2的第一输入端接入第二电流IB，该斜坡补偿器E2的第二输入端接入该斜坡补偿电路生成的斜坡补偿电流Islope；该第二电流IB与该同步降压电路中的功率电感L1上的电流正相关；该电流比较器A3的输出端连接至RS触发器E1的第一输入端；该RS触发器E1的第二输入端接入时钟信号；该RS触发器E1的第一输出端通过第二驱动电路A6控制该同步降压电路中第一功率开关管M1的导通状态；该RS触发器E1的第二输出端通过第一驱动电路A5控制该同步降压电路中第二功率开关管M2的导通状态。在电池充电或电池供电场景中，当同步降压电路的输出电压偏离设定值时，将输出采样电压与基准电压通过第一运算放大器A1作比较，再通过电压电流转换器A2将第一运算放大器A1的输出转换为电流，与斜坡补偿器E2的输出电流分别作为电流比较器A3的两个输入电流，而电流比较器A3的输出作为触发器E1的一端的输入；再将时钟信号作为触发器E1的另一输入，通过时钟信号与电流比较器A3的输出的变化，控制触发器E1的输出，进而控制第一功率开关管M1与第二功率开关管M2的导通状态，以减小同步降压电路的输出电压纹波。
进一步的，可以通过设计斜坡补偿电路，将斜坡补偿电路的电流控制端C通过外置的第五电阻R5接地，通过第五电阻R5中生成的第一控制电流对电流控制端C的电压进行控制，进而控制多个电流镜结构中开关管的导通状态，以将电流控制端C的电压调整到与基准电压大小相同，此时，将多个电流镜结构中的第十四开关管中流过的电流作为斜坡补偿电流；因此，即可通过调节第五电阻R5的大小来调节斜坡补偿电流的大小，使得在不同的电池充电供电场合下，均能减小同步降压电路的输出电压纹波；
因此，在不同的电池充电供电场合下，同步降压电路的输出电压可以通过上述电路结构对斜坡补偿电流进行调节，斜坡补偿电流即随着同步降压电路的输出电压的增大而增大，斜坡补偿电流也随着同步降压电路的输出电压的减小而减小，这使得在不同的电池充电供电场合下，电路的输出电压纹波均能得到减小。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (23)

1.一种降低输出电压波纹的电路结构，其特征在于，所述电路结构包括同步降压电路以及控制电路；所述控制电路包括第一运算放大器A1、电压电流转换器A2、电流比较器A3、电压电流转换比较器A4、第一驱动电路A5、第二驱动电路A6、RS触发器E1、斜坡补偿器E2、斜坡补偿电路；
在所述控制电路中，所述第一运算放大器A1的同相输入端接入基准电压BG，所述第一运算放大器A1的反相输入端接入所述同步降压电路中的输出采样电压；
所述第一运算放大器A1的输出端通过电压电流转换器A2生成第一电流IA，将第一电流IA传输至电流比较器A3的反相输入端；
所述电流比较器A3的同相输入端与所述斜坡补偿器E2的输出端连接；所述斜坡补偿器E2的第一输入端接入第二电流IB，所述斜坡补偿器E2的第二输入端接入所述斜坡补偿电路生成的斜坡补偿电流Islope；所述第二电流IB与所述同步降压电路中的功率电感L1上的电流正相关；
所述电流比较器A3的输出端连接至RS触发器E1的第一输入端；所述RS触发器E1的第二输入端接入时钟信号；所述RS触发器E1的第一输出端通过第二驱动电路A6控制所述同步降压电路中第一功率开关管M1的导通状态；所述RS触发器E1的第二输出端通过第一驱动电路A5控制所述同步降压电路中第二功率开关管M2的导通状态。
2.根据权利要求1所述的电路结构，其特征在于，在所述同步降压电路中，输入电压端通过第一功率开关管M1连接至第一节点SW；所述第一节点SW依次通过功率电感L1以及第三电阻R3连接至输出电压端；
所述输入电压端还通过第一电容C1接地；所述第一节点还通过第二功率开关管M2接地；
所述输出电压端还通过第二电容C2接地；
所述输出电压端还依次通过第一电阻R1以及第二电阻R2接地；所述输出采样电压为所述第二电阻R2上的电压。
3.根据权利要求2所述的电路结构，其特征在于，所述电路结构还包括LDO电路；所述LDO电路的输出端通过第四电容C4接地；
所述LDO电路的输出端还依次通过第一二极管D1、第三电容C3连接至所述同步降压电路中的第一节点SW；
所述LDO电路的输出端还通过第一二极管D1连接至所述第二驱动电路A6的正电源端；所述第二驱动电路A6的负电源端接入第一节点SW；
所述LDO电路的输出端还连接至所述第一驱动电路A5的正电源端；所述第一驱动电路A5的负电源端接地。
4.根据权利要求2所述的电路结构，其特征在于，所述电路结构还包括电压电流转换比较器A4；
所述第一节点SW通过所述功率电感L1连接至所述电压电流转换比较器A4的同相输入端；所述输出电压端连接至所述电压电流转换比较器A4的反相输入端。
5.根据权利要求1至4任一所述的电路结构，所述RS触发器E1的第一输入端为R端、第二输入端为S端、第一输出端是
Figure 196043DEST_PATH_IMAGE002
端、第二输出端是
Figure 769107DEST_PATH_IMAGE004
端。
6.根据权利要求1至4任一所述的电路结构，其特征在于，所述电压电流转换器A2中包括第三开关管M3、第四开关管M4、第五开关管M5、第六电阻R6以及第二运算放大器A7；所述第五开关管M5与所述第四开关管M4为电流镜结构；
在所述电压电流转换器A2中，控制电路电压VREF依次通过第五开关管M5、第三开关管M3以及第六电阻R6接地；
所述控制电路电压VREF通过第四开关管M4连接至所述电压电流转换器A2的电流输出端，所述电压电流转换器A2的电流输出端输出所述第一电流IA；
所述第三开关管M3的控制端与第二运算放大器A7的输出端连接；所述第二运算放大器A7的同相输入端与所述第一运算放大器A1的输出端连接。
7.根据权利要求6所述的电路结构，其特征在于，所述第四开关管M4和第五开关管M5为PMOS管；
或者，所述第四开关管M4和第五开关管M5为PNP三极管。
8.根据权利要求6所述的电路结构，其特征在于，所述第三开关管M3为NMOS管；或者，所述第三开关管M3为NPN三极管。
9.根据权利要求6所述的电路结构，其特征在于，所述第一运算放大器A1还通过第六电容C6接地；所述第一运算放大器A1还依次通过第四电阻R4以及第五电容C5接地。
10.根据权利要求1所述的电路结构，其特征在于，所述斜坡补偿电路包括时钟输入端，电流控制端C与电流输出端；
所述时钟控制端接入所述时钟信号；所述电流控制端C通过第五电阻R5接地；所述电流输出端用于根据第五电阻R5输出对应大小的斜坡补偿电流Islope。
11.根据权利要求10所述的电路结构，其特征在于，所述第一运算放大器A1、电压电流转换器A2、电流比较器A3、电压电流转换比较器A4、第一驱动电路A5、第二驱动电路A6、RS触发器E1、斜坡补偿器E2、斜坡补偿电路位于集成电路控制芯片内部；
所述第五电阻R5位于所述集成电路控制芯片外部。
12.根据权利要求11所述的电路结构，其特征在于，所述斜坡补偿电路包括第一电流镜、第二电流镜、第三电流镜、第四电流镜；
所述斜坡补偿电路中还包括电源电压端；所述电源电压端接入控制电路电压VREF；
所述电源电压端依次通过所述第二电流镜的第一支路、第九开关管M9以及第一电流源I接地；
所述电源电压端依次通过所述第二电流镜的第二支路、第十开关管M10以及第一电流源I接地；
所述电源电压端依次通过所述第一电流镜的第一支路、第八开关管M8连接至所述电流控制端C；所述电流控制端C与所述第十开关管M10的控制端连接；
所述电源电压端依次通过第一电流镜的第二支路、第三电流镜的第一支路连接至第二节点；所述第二节点通过第七电容C7接地；所述第二节点还通过第十七开关管M17接地；所述第十七开关管M17的控制端通过所述时钟控制端接入所述时钟信号；
所述电源电压端还依次通过第四电流镜的第一支路、第三电流镜的第二支路以及第七电阻R7接地；
所述电源电压端还通过第四电流镜的第二支路连接至所述电流输出端。
13.根据权利要求12所述的电路结构，其特征在于，所述第九开关管M9的控制端接入所述基准电压BG。
14.根据权利要求12所述的电路结构，其特征在于，所述同步降压电路的电压输出端依次通过第九电阻R9与第八电阻R8接地；
所述同步降压电路还通过第九电阻R9连接至所述第九开关管M9的控制端。
15.根据权利要求12至14任一所述的电路结构，其特征在于，所述第一电流镜的第一支路包括第六开关管M6；所述第一电流镜的第二支路包括第七开关管M7；
所述电源电压端依次通过所述第六开关管M6、第八开关管M8连接至所述电流控制端C；
所述电源电压端依次通过第七开关管M7、第三电流镜的第一支路连接至第二节点。
16.根据权利要求15所述的电路结构，其特征在于，所述第六开关管M6与第七开关管M7为PMOS管；或者，所述第六开关管M6与第七开关管M7为PNP三极管。
17.根据权利要求13或14所述的电路结构，其特征在于，所述第八开关管M8、第九开关管M9和第十开关管M10为NMOS管；
或者，所述第八开关管M8、第九开关管M9和第十开关管M10为NPN三极管。
18.根据权利要求12至14任一所述的电路结构，其特征在于，所述第二电流镜的第一支路包括第十一开关管M11，所述第二电流镜的第二支路包括第十二开关管M12；
所述电源电压端依次通过所述第十一开关管M11、第九开关管M9以及第一电流源I接地；
所述电源电压端依次通过所述第十二开关管M12、第十开关管M10以及第一电流源I接地。
19.根据权利要求18所述的电路结构，其特征在于，所述第十一开关管M11和第十二开关管M12为 PMOS管；或者，所述第十一开关管M11和第十二开关管M12为 PNP三极管。
20.根据权利要求12至14任一所述的电路结构，其特征在于，所述第三电流镜的第一支路包括第十五开关管M15，所述第三电流镜的第二支路包括第十六开关管M16；
所述电源电压端依次通过第一电流镜的第二支路、第十五开关管M15连接至第二节点；
所述电源电压端还依次通过第四电流镜的第一支路、第十六开关管M16以及第七电阻R7接地。
21.根据权利要求20所述的电路结构，其特征在于，所述第十五开关管M15、第十六开关管M16和第十七开关管M17为 NMOS管；
或者，第十五开关管M15、第十六开关管M16和第十七开关管M17为 NPN三极管。
22.根据权利要求12至14任一所述的电路结构，其特征在于，所述第四电流镜的第一支路包括第十三开关管M13，所述第四电流镜的第二支路包括第十四开关管M14；
所述电源电压端还依次通过第十三开关管M13、第三电流镜的第二支路以及第七电阻接地；
所述电源电压端还通过第十四开关管M14连接至所述电流输出端。
23.根据权利要求22所述的电路结构，其特征在于，所述第十三开关管M13和第十四开关管M14为PMOS管；或者所述第十三开关管M13和第十四开关管M14为PNP三极管。
CN202211094020.0A 2022-09-08 2022-09-08 一种降低输出电压纹波的电路结构 Active CN115173686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211094020.0A CN115173686B (zh) 2022-09-08 2022-09-08 一种降低输出电压纹波的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211094020.0A CN115173686B (zh) 2022-09-08 2022-09-08 一种降低输出电压纹波的电路结构

Publications (2)

Publication Number Publication Date
CN115173686A true CN115173686A (zh) 2022-10-11
CN115173686B CN115173686B (zh) 2022-12-09

Family

ID=83482396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211094020.0A Active CN115173686B (zh) 2022-09-08 2022-09-08 一种降低输出电压纹波的电路结构

Country Status (1)

Country Link
CN (1) CN115173686B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117013845A (zh) * 2023-10-08 2023-11-07 成都市易冲半导体有限公司 斜坡补偿电路、dcdc转换器及充电芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795070A (zh) * 2010-04-02 2010-08-04 日银Imp微电子有限公司 一种线性调节斜坡补偿电压斜率的系统
CN103345289A (zh) * 2013-06-26 2013-10-09 矽力杰半导体技术(杭州)有限公司 斜率补偿和环路带宽自适应控制电路及应用其的开关电源
CN104184321A (zh) * 2013-05-23 2014-12-03 美格纳半导体有限公司 斜坡电路及其直流至直流转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795070A (zh) * 2010-04-02 2010-08-04 日银Imp微电子有限公司 一种线性调节斜坡补偿电压斜率的系统
CN104184321A (zh) * 2013-05-23 2014-12-03 美格纳半导体有限公司 斜坡电路及其直流至直流转换器
CN103345289A (zh) * 2013-06-26 2013-10-09 矽力杰半导体技术(杭州)有限公司 斜率补偿和环路带宽自适应控制电路及应用其的开关电源

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117013845A (zh) * 2023-10-08 2023-11-07 成都市易冲半导体有限公司 斜坡补偿电路、dcdc转换器及充电芯片
CN117013845B (zh) * 2023-10-08 2024-01-19 成都市易冲半导体有限公司 斜坡补偿电路、dcdc转换器及充电芯片

Also Published As

Publication number Publication date
CN115173686B (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
JP4054714B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータ
JP3697695B2 (ja) チャージポンプ型ｄｃ／ｄｃコンバータ
CN114825938B (zh) 升压变换器
CN111869072B (zh) 一种电压转换电路的控制电路
US20130021108A1 (en) Oscillator apparatus and method with wide adjustable frequency range
CN108512422A (zh) 一种固定导通时间控制的降压型dc-dc转换器
CN111934547B (zh) Rbcot架构降压变换器电路、纹波补偿方法及芯片
WO2022142625A1 (zh) 一种开关变换器的振荡器和开关变换器
CN114629440B (zh) 可编程振荡器电路及电源管理芯片
CN111490679A (zh) 一种升压dc-dc控制电路
CN111725996B (zh) 恒定关断时间控制模式伪定频提高精度的控制电路及方法
CN112104231B (zh) 斜坡补偿电路、生成斜坡补偿电流的方法及转换器
CN112104203B (zh) 开关限流电路及电源芯片
CN115173686B (zh) 一种降低输出电压纹波的电路结构
US20220321009A1 (en) Voltage converter
US20220352816A1 (en) Scc-based dc-dc power conversion system capable of receiving switching control adjustable by output voltage thereof, and power conversion method thereof
CN114865913A (zh) 具有低功耗功能的导通时间产生器
CN114094824A (zh) 一种开关电源电路及控制方法
CN108462388B (zh) 自举电源的实现电路
CN116131594A (zh) 一种关断时间产生电路及芯片
CN115173685B (zh) 一种高稳定性的电路
CN115149905B (zh) 一种降低次谐波振荡电路
CN110719027A (zh) 一种适用于高压输入的dc-dc电路
JP2003088105A (ja) スイッチングレギュレータ
CN218298801U (zh) 直流转换器及其导通时间状态切换控制电路、电源管理芯片、可穿戴蓝牙设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant