CN115173685B - 一种高稳定性的电路 - Google Patents

一种高稳定性的电路 Download PDF

Info

Publication number
CN115173685B
CN115173685B CN202211094002.2A CN202211094002A CN115173685B CN 115173685 B CN115173685 B CN 115173685B CN 202211094002 A CN202211094002 A CN 202211094002A CN 115173685 B CN115173685 B CN 115173685B
Authority
CN
China
Prior art keywords
switching tube
resistor
tube
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211094002.2A
Other languages
English (en)
Other versions
CN115173685A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202211094002.2A priority Critical patent/CN115173685B/zh
Publication of CN115173685A publication Critical patent/CN115173685A/zh
Application granted granted Critical
Publication of CN115173685B publication Critical patent/CN115173685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/20—Charging or discharging characterised by the power electronics converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请提供了一种高稳定性的电路，包括控制回路和功率回路，该功率回路为BOOST电路，该控制回路包括运算放大器、可控电流源、第十一电阻、第四电容、比较器、第十电阻、斜坡补偿电路、第九电阻、斜坡补偿器、振荡器、RS触发器、PWM控制器以及第一电阻；其中，斜坡补偿电路根据应用场合，调节外置的第一电阻的阻值大小；同时结合输入电压和输出电压，调节斜坡补偿电路的补偿值，最终得到合适的补偿值；此时，根据该斜坡补偿电路配合设计BOOST电路的控制回路，确保在各个应用场合的特定输入下，均能减小电池充电电路中出现的次谐波振荡，确保电池充电电路的稳定性。

Description

一种高稳定性的电路
技术领域
本申请涉及电池供电技术领域，具体涉及一种高稳定性的电路。
背景技术
电池充电电路应用于生活中的各个领域，电池充电电路中常见的功率回路为BOOST电路，也叫升压斩波电路，可以使输出电压高于输入电压，以实现电池充电的目的。
然而在电池充电电路中，当开关管的导通时间与工作周期之比，即占空比较大时，电路会出现次谐波振荡，次谐波振荡表现为交替出现的宽脉冲与窄脉冲，出现次谐波振荡时，变换器暂态响应能力剧烈下降，也就是说，负载变化时，电路输出电压极不稳定，纹波变大，抗干扰能力变差，在严重的情况下，还会导致开关管开关频率减半，输出功率下降的问题。
因此，有效减少电池充电电路中出现的次谐波振荡，对提高电池充电电路的稳定性来说至关重要。
发明内容
本申请提供了一种高稳定性的电路，有效减少电池充电电路中出现的次谐波振荡，所述电路包括：功率回路以及控制回路；所述功率回路为BOOST电路；所述控制回路包括运算放大器E1、可控电流源G1、第十一电阻R11、第四电容C4、比较器E2、第十电阻R10、斜坡补偿电路、第九电阻R9、斜坡补偿器F1、振荡器、RS触发器E3、PWM控制器以及第一电阻R1；
所述运算放大器E1的同相输入端输入基准电压VF，所述运算放大器E1的反相输入端接入所述功率回路的采样电压；所述运算放大器E1的输出端与所述可控电流源G1的正极控制端连接，所述运算放大器E1的输出端还依次通过所述第十一电阻R11以及所述第四电容C4接地；
所述可控电流源G1的负极控制端接入第一电压V1，所述可控电流源G1的输入端接入电源基准电压VREF，所述可控电流源G1的输出端与所述比较器E2的反相输入端连接，所述可控电流源G1的输出端还通过所述第十电阻R10接地；
所述斜坡补偿电路的电压输入端接入输入电压VIN以及输出电压VOUT，所述斜坡补偿电路的电流输出端依次通过所述斜坡补偿器F1以及所述第九电阻接入所述功率回路中的功率开关管M20的源极；所述斜坡补偿器F1还与所述比较器E2的正输入端连接；所述斜坡补偿电路还通过所述第一电阻R1接地；
所述比较器E2的输出端与RS触发器E3的第一端连接；所述振荡器与所述斜坡补偿电路的时钟输入端连接；所述振荡器还与所述RS触发器E3的第二端连接；所述RS触发器E3的输出端连接至所述PWM控制器的信号输入端；所述PWM控制器的信号输出端连接至所述功率开关管M20的栅极。
在一种可能的实施方式中，所述斜坡补偿电路中包括第一电流镜、第二电流镜、第三电流镜；
所述电源基准电压VREF通过所述第一电流镜的有源支路接地；
所述输入电压VIN依次通过第三电阻R3、第十七开关管M17以及第一电流镜的第一无源支路接地；所述输出电压VOUT依次通过第四电阻R4、第十八开关管M18以及第一电流镜的第二无源支路接地；
所述输出电压VOUT还依次通过所述第四电阻R4、第十九开关管M19以及第五电阻R5接地；所述第五电阻R5上的电压用于控制第九开关管M9的导通状态；
所述电源基准电压VREF还依次通过所述第三电流镜的第一支路以及所述第九开关管M9连接至第二电流源A2的输入端；所述电源基准电压VREF还依次通过所述第三电流镜的第二支路、第十开关管M10连接至所述第二电流源A2的输入端；所述第二电流源A2的输出端接地；
所述电源基准电压VREF还依次通过所述第二电流镜中的第一支路、第三开关管M3以及所述控制回路中的所述第一电阻R1接地；所述电源基准电压VREF还依次通过第二电流镜中的第二支路、第二十一开关管Q1以及第一电容C1接地；所述电源基准电压VREF还依次通过第二电流镜中的第二支路、所述第二十一开关管Q1以及第四开关管M4接地；所述第四开关管M4的控制端接入时钟信号clk；
所述电源基准电压VREF还依次通过第四电流镜的第一支路、第二十二开关管Q2以及第二电阻R2接地；所述电源基准电压VREF还通过第四电流镜的第二支路连接至所述斜坡补偿电路的电流输出端。
在一种可能的实施方式中，所述第一电流镜的有源支路包括第十一开关管M11以及第十二开关管M12；所述第一电流镜的第一无源支路包括第十三开关管M13以及第十四开关管M14；所述第一电流镜的第二无源支路包括第十五开关管M15以及第十六开关管M16；
所述电源基准电压VREF依次通过第一电流源A1、所述第十一开关管M11以及所述第十二开关管M12接地；
所述输入电压VIN依次通过所述第三电阻R3、所述第十七开关管M17、所述第十三开关管M13以及所述第十四开关管M14接地；
所述输出电压VOUT依次通过所述第四电阻R4、所述第十八开关管M18、所述第十五开关管M15以及所述第十六开关管M16接地。
在一种可能的实施方式中，所述第十一开关管M11、第十二开关管M12、第十三开关管M13、第十四开关管M14、第十五开关管M15以及所述第十六开关管M16为NMOS管；或者，所述第十一开关管M11、第十二开关管M12、第十三开关管M13、第十四开关管M14、第十五开关管M15以及所述第十六开关管M16为NPN三极管。
在一种可能的实施方式中，所述第十七开关管M17与所述第十八开关管M18为PMOS管；
或者，所述第十七开关管M17与所述第十八开关管M18为PNP三极管。
在一种可能的实施方式中，所述输入电压VIN还通过所述第十七开关管M17连接至所述第十九开关管M19的控制端。
在一种可能的实施方式中，所述第十九开关管M19为PMOS管；或者，所述第十九开关管M19为PNP三极管。
在一种可能的实施方式中，所述第三电流镜的第一支路包括第七开关管M7；所述第三电流镜的第二支路包括第八开关管M8；
所述电源基准电压VREF还依次通过所述第七开关管M7以及所述第九开关管M9连接至所述第二电流源A2的输入端；
所述电源基准电压VREF还依次通过所述第八开关管M8以及所述第十开关管M10连接至所述第二电流源A2的输入端；
所述电源基准电压VREF还通过所述第八开关管M8连接至所述第三开关管M3的控制端以控制所述第三开关管M3的导通状态。
在一种可能的实施方式中，所述第七开关管M7与所述第八开关管M8为PMOS管；
或者，所述第七开关管M7与所述第八开关管M8为PNP三极管。
在一种可能的实施方式中，所述第九开关管M9、所述第十开关管M10与所述第三开关管M3为NMOS管；
或者，所述第九开关管M9、所述第十开关管M10与所述第三开关管M3为NPN三极管。
在一种可能的实施方式中，所述第二电流镜的第一支路包括第一开关管M1；所述第二电流镜中的第二支路包括第二开关管M2；
所述电源基准电压VREF还依次通过所述第一开关管M1、所述第三开关管M3以及所述控制回路中的所述第一电阻R1接地；
所述电源基准电压VREF还依次通过所述第一开关管M1、所述第三开关管M3连接至所述第十开关管M10的控制端；
所述电源基准电压VREF还依次通过所述第二开关管M2、所述第二十一开关管Q1以及所述第一电容C1接地；
所述电源基准电压VREF还依次通过所述第二开关管M2、所述第二十一开关管Q1以及所述第四开关管M4接地。
在一种可能的实施方式中，所述第一开关管M1与所述第二开关管M2为PMOS管；
或者，所述第一开关管M1与所述第二开关管M2为PNP三极管。
在一种可能的实施方式中，所述第四电流镜的第一支路包括第五开关管M5；所述第四电流镜的第二支路包括第六开关管M6；
所述电源基准电压VREF依次通过所述第五开关管M5、所述第二十二开关管Q2以及所述第二电阻R2接地；
所述电源基准电压VREF还通过所述第六开关管M6连接至所述斜坡补偿电路的电流输出端。
在一种可能的实施方式中，所述第二十一开关管Q1与所述第二十二开关管Q2为NMOS管；
或者，所述第二十一开关管Q1与所述第二十二开关管Q2为NPN三极管。
在一种可能的实施方式中，所述第四开关管M4为NMOS管；或者，所述第四开关管为NPN三极管。
在一种可能的实施方式中，当所述第五开关管M5与所述第六开关管M6为PMOS管；
或者，所述第五开关管M5与所述第六开关管M6为PNP三极管。
在一种可能的实施方式中，所述RS触发器E3的第一端为R端；所述RS触发器E3的第二端为S端；
或者，所述RS触发器E3的第一端为S端；所述RS触发器E3的第二端为R端。
在一种可能的实施方式中，所述功率回路包括：功率电感L1、功率开关管M20、第二电容C2、第三电容C3、第一二极管D1、第六电阻R6、第七电阻R7以及第八电阻R8；
所述输入电压VIN通过所述第二电容C2接地；
所述输入电压VIN依次通过所述功率电感L1连接至所述第一二极管D1的正极，所述输入电压VIN还通过所述功率电感L1连接至所述功率开关管M20的漏极，所述功率开关管M20的源极与所述控制回路的所述第九电阻R9连接，所述功率开关管M20的源极还通过所述第六电阻R6接地；
所述第一二极管D1的负极通过所述第三电容C3接地，所述第一二极管D1的负极还依次通过所述第七电阻R7以及所述第八电阻R8接地；
所述第八电阻R8上的电压为采样电压。
本申请提供的技术方案可以包括以下有益效果：
上述高稳定性的电池充电电路结构中包括控制回路以及功率回路，该功率回路为BOOST电路，该控制回路包括运算放大器E1、可控电流源G1、第十一电阻R11、第四电容C4、比较器E2、第十电阻R10、斜坡补偿电路、第九电阻R9、斜坡补偿器F1、振荡器、RS触发器E3、PWM控制器以及第一电阻R1；其中，该斜坡补偿电路根据具体的应用场合需要，根据调节后的第一电阻R1的阻值大小、控制回路的输入电压VIN以及输出电压VOUT，生成合适的补偿值，此时，电池充电电路中的控制回路即可根据该合适的补偿值的，有效减小电池充电电路中出现的次谐波振荡，尽可能避免了负载变化时，电路输出电压极不稳定、纹波变大、抗干扰能力变差、开关管开关频率减半、输出功率下降等情况的发生，从而提高电池充电电路的稳定性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种高稳定性的电路的结构示意图。
图2是根据一示例性实施例示出的各个采样电压随clk时钟信号变化的波形图。
图3是根据一示例性实施例示出的采样电压VIL随SWON信号变化的波形图。
图4是根据一示例性实施例示出的一种斜坡补偿电路的结构示意图。
图5是根据一示例性实施例示出的斜坡补偿电路的输出电流Islope随clk时钟信号变化的波形图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应理解，在本申请实施例的描述中，术语“对应”可表示两者之间具有直接对应或间接对应的关系，也可以表示两者之间具有关联关系，也可以是指示与被指示、配置与被配置等关系。
图1是根据一示例性实施例示出的一种高稳定性的电路的结构示意图。如图1所示，该电路构成了一种高稳定性的电池充电电路结构，该电路包括：功率回路以及控制回路。
该功率回路为BOOST电路；该控制回路包括：运算放大器E1、可控电流源G1、第十一电阻R11、第四电容C4、比较器E2、第十电阻R10、斜坡补偿电路、第九电阻R9、斜坡补偿器F1、振荡器、RS触发器E3、PWM控制器以及第一电阻R1；
该运算放大器E1的同相输入端输入基准电压VF，该运算放大器E1的反相输入端接入该功率回路的采样电压；该运算放大器E1的输出端与该可控电流源G1的正极控制端连接，该运算放大器E1的输出端还依次通过该第十一电阻R11以及该第四电容C4接地；
该可控电流源G1的负极控制端接入第一电压V1，该可控电流源G1的输入端接入电源基准电压VREF，该可控电流源G1的输出端与该比较器E2的反相输入端连接，该可控电流源G1的输出端还通过该第十电阻R10接地；
该斜坡补偿电路的电压输入端接入输入电压VIN以及输出电压VOUT，该斜坡补偿电路的电流输出端依次通过该斜坡补偿器F1以及该第九电阻接入该功率回路中的功率开关管M20的源极；该斜坡补偿器F1还与该比较器E2的正输入端连接；该斜坡补偿电路还通过该第一电阻R1接地；
该比较器E2的输出端与RS触发器E3的第一端连接；该振荡器与该斜坡补偿电路的时钟输入端连接；该振荡器还与该RS触发器E3的第二端连接；该RS触发器E3的输出端连接至该PWM控制器的信号输入端；该PWM控制器的信号输出端连接至该功率开关管M20的栅极。
进一步的，如图1所示，该控制回路还包括电压发生器，该电压发生器用于提供基准电压VF、第一电压V1以及电源基准电压VREF。
进一步的，如图1所示，该运算放大器E1的反相输入端接入该功率回路中第八电阻R8上对应的采样电压。
进一步的，如图1所示，该第十一电阻R11和该第四电容C4组成串联结构，其目的是为了给该运算放大器E1的输出进行相位补偿。
进一步的，如图1所示，该运算放大器E1的输出信号为模拟信号，由于RS触发器E3的输入端必须输入数字信号，因此需要将E2设计为比较器，该比较器E2输出信号为数字信号。
进一步的，如图1所示，该高稳定性的电路被设计成电压外环、电流内环的双环控制结构，其目的是为了提高暂态闭环响应速度。
优选的，该斜坡补偿器F1可以为加法器。
进一步的，如图1所示，在该控制回路中，运算放大器E1、可控电流源G1、比较器E2、第十电阻R10、斜坡补偿电路、第九电阻R9、斜坡补偿器F1、振荡器、RS触发器E3、PWM控制器以及电压发生器均位于电池充电电路的集成电路控制芯片内部。
在一种可能的实施方式中，如图1所示，该功率回路包括：功率电感L1、功率开关管M20、第二电容C2、第三电容C3、第一二极管D1、第六电阻R6、第七电阻R7以及第八电阻R8；
该输入电压VIN通过该第二电容C2接地；
该输入电压VIN依次通过该功率电感L1连接至该第一二极管D1的正极，该输入电压VIN还通过该功率电感L1连接至该功率开关管M20的漏极，该功率开关管M20的源极与该控制回路的该第九电阻R9连接，该功率开关管M20的源极还通过该第六电阻R6接地；
该第一二极管D1的负极通过该第三电容C3接地，该第一二极管D1的负极还依次通过该第七电阻R7以及该第八电阻R8接地；
该第八电阻R8上的电压为采样电压。
在一种可能的实施方式中，该RS触发器E3的第一端为R端；该RS触发器E3的第二端为S端；
或者，该RS触发器E3的第一端为S端；该RS触发器E3的第二端为R端。
基于图1的电路结构，其工作原理可以如下所示：
当该输出电压VOUT低于目标值（该目标值可以为根据实际情况进行设置或调节的设定值）时，该功率回路中第八电阻R8上的采样电压也会相应降低，则电压发生器发出的基准电压VF与该采样电压之间的差值为正（且该差值大于当输出电压VOUT为目标值时，基准电压VF与采样电压之间的差值），此时该运算放大器E1输出高电平。
此时，由于该运算放大器E1输出高电平，可控电流源G1控制端的电压差值会大于输出电压VOUT为目标值的情况下，该可控电流源G1控制端对应的电压差值，其中，该可控电流源G1控制端的电压差值为运算放大器E1的输出电压减去第一电压V1的值。因此，可控电流源G1的输出电流变大。
而又由于比较器E2的反相输入端无法流入电流，所以，可控电流源G1变大后的输出电流全部流入该第十电阻R10，该比较器E2的反相输入端电压VIcon也就反映出了可控电流源G1的输出电流的大小，因此，当输出电压VOUT低于目标值时，该比较器E2的反相输入端电压VIcon增大。
同时，该第六电阻R6上的电压VIL反映了功率电感L1的充电电流IL的大小，又由于比较器E2的同相输入端也无法流入电流，斜坡补偿电路的输出电流Islope只能依次流过斜坡补偿器F1、第九电阻R9和第六电阻R6，因此，第九电阻R9两端的电压差VIslope反映了斜坡补偿电路的输出电流Islope的大小，综上，比较器E2同相输入端的输入电压为VIL和VIslope之和，该比较器E2的反相输入端的输入电压为VIcon，若比较器E2同相输入端相当于仅输入VIL时，比较器E2的反相输入端则相当于输入VIcon-VIslope，因此，各个采样电压VIslope、VIcon、VIcon-VIslope以及VIL随clk时钟信号变化的波形图如图2所示。
另外，基于触发器的原理可知，当该RS触发器E3的S端输入高电平，R端输入低电平时，该RS触发器E3的Q端可输出高电平，而当RS触发器E3的S端输入低电平，R端输入高电平时，RS触发器E3的Q端输出低电平。由上已知当输出电压VOUT低于目标值时，该比较器E2的反相输入端电压VIcon增大，故VIcon-VIslope也会相应增大，此时，由于采样电压VIL所比较的基准值相当于VIcon在增大之前，比较器E2的反相输入端电压VIcon-VIslope，因此，增大后的VIcon-VIslope大于该采样电压VIL（初始采样电压），该比较器E2输出低电平，RS触发器E3的R端输入低电平，此时，若 clk时钟信号为高电平，RS触发器E3的S端输入高电平时，该RS触发器E3的Q端输出高电平（SWON信号为高电平），接着，功率回路中的功率开关管M20导通，功率电感L1进行充电，充电电流IL增大。
充电电流IL不断增大，该充电电流IL对应的采样电压VIL也会不断增大，当该采样电压VIL增大到比先前增大的VIcon-VIslop大时，该比较器E2输出高电平，RS触发器E3的R端输入高电平，此时，由图2可知，由于clk时钟信号为低电平，RS触发器E3的S端输入低电平，RS触发器E3的Q端输出低电平（SWON信号为低电平），则该功率开关管M20断开，功率电感L1又进行放电，而由于增大后VIcon-VIslope大于之前clk周期的VIcon-VIslope，故功率电感L1的充电电量大于之前clk周期功率电感L1的充电电量，因此，电池充电电路的输出电压VOUT升高，再基于运算放大器E1的虚短特性，得出第八电阻R8上的采样电压最终会被调节到等于该基准电压VF位置，此时，输出电压VOUT对应升高到目标值，综上，可得出如图3所示的采样电压VIL随SWON信号变化的波形图。
当该输出电压VOUT高于目标值（该目标值可以为根据实际情况进行设置或调节的设定值）时，该功率回路中第八电阻R8上的采样电压也会相应提高，则电压发生器发出的基准电压VF与该采样电压之间的差值为负，因此，该运算放大器E1输出低电平（且该差值小于当输出电压VOUT为目标值时，基准电压VF与采样电压之间的差值）。
此时，由于该运算放大器E1输出低电平，可控电流源G1控制端的电压差值会小于输出电压VOUT为目标值的情况下，该可控电流源G1控制端对应的电压差值，其中，该可控电流源G1控制端的电压差值为运算放大器E1的输出电压减去第一电压V1的值。因此，可控电流源G1的输出电流变小。
而又由于比较器E2的反相输入端无法流入电流，所以，可控电流源G1变小后的输出电流全部流入该第十电阻R10，该比较器E2的反相输入端电压VIcon也就反映出了可控电流源G1的输出电流的大小，因此，当输出电压VOUT高于目标值时，该比较器E2的反相输入端电压VIcon减小。
同时，该第六电阻R6上的电压VIL反映了功率电感L1的充电电流IL的大小，又由于比较器E2的同相输入端也无法流入电流，斜坡补偿电路的输出电流Islope只能依次流过斜坡补偿器F1、第九电阻R9和第六电阻R6，因此，第九电阻R9两端的电压差VIslope反映了斜坡补偿电路的输出电流Islope的大小，综上，比较器E2同相输入端的输入电压为VIL和VIslope之和，该比较器E2的反相输入端的输入电压为VIcon，若比较器E2同相输入端相当于仅输入VIL时，比较器E2的反相输入端则相当于输入VIcon-VIslope。
另外，基于触发器的原理可知，当该RS触发器E3的S端输入高电平，R端输入低电平时，该RS触发器E3的Q端可输出高电平，而当RS触发器E3的S端输入低电平，R端输入高电平时，RS触发器E3的Q端输出低电平。由上已知当输出电压VOUT高于目标值时，该比较器E2的反相输入端电压VIcon减小，故VIcon-VIslope也会相应减小，此时，由于采样电压VIL所比较的基准值相当于VIcon在减小之前，比较器E2的反相输入端电压VIcon-VIslope，因此，减小后的VIcon-VIslope小于该采样电压VIL，该比较器E2输出高电平，RS触发器E3的R端输入高电平，此时，若clk时钟信号为低电平，RS触发器E3的S端输入低电平时，该RS触发器E3的Q端输出低电平（SWON信号为低电平），接着，功率回路中的功率开关管M20关断，功率电感L1进行放电，充电电流IL减小。
充电电流IL不断减小，该充电电流IL对应的采样电压VIL也会不断减小，当该采样电压VIL减小到比先前减小的VIcon-VIslope小时，该比较器E2输出低电平，RS触发器E3的R端输入低电平，此时，由图2可知，由于clk时钟信号为高电平，RS触发器E3的S端输入高电平，RS触发器E3的Q端输出高电平（SWON信号为高电平），则该功率开关管M20导通，功率电感L1又进行充电，当减小后的采样电压VIL增大比新的VIcon-VIslope大时，该比较器E2输出高电平，RS触发器E3的R端输入高电平，此时，由图2可知，由于clk时钟信号为低电平，RS触发器E3的S端输入低电平，RS触发器E3的Q端输出低电平（SWON信号为低电平），则该功率开关管M20断开，功率电感L1又进行放电，而由于此时新的VIcon-VIslope小于之前clk周期的VIcon-VIslope，故功率电感L1的充电电量小于之前clk周期功率电感L1的充电电量，因此，电池充电电路的输出电压VOUT降低，再基于运算放大器E1的虚短特性，得出第八电阻R8上的采样电压最终会被调节到等于该基准电压VF位置，此时，输出电压VOUT对应降低到目标值。
进一步的，在本申请实施例中还可以采用如下所示的斜坡补偿电路以得到合适的斜坡补偿电流。
图4是根据一示例性实施例示出的一种斜坡补偿电路的结构示意图。如图4所示，该斜坡补偿电路中包括第一电流镜、第二电流镜、第三电流镜；
该电源基准电压VREF通过该第一电流镜的有源支路接地；
该输入电压VIN依次通过第三电阻R3、第十七开关管M17以及第一电流镜的第一无源支路接地；该输出电压VOUT依次通过第四电阻R4、第十八开关管M18以及第一电流镜的第二无源支路接地；
该输出电压VOUT还依次通过该第四电阻R4、第十九开关管M19以及第五电阻R5接地；该第五电阻R5上的电压用于控制第九开关管M9的导通状态；
该电源基准电压VREF还依次通过该第三电流镜的第一支路以及该第九开关管M9连接至第二电流源A2的输入端；该电源基准电压VREF还依次通过该第三电流镜的第二支路、第十开关管M10连接至该第二电流源A2的输入端；该第二电流源A2的输出端接地；
该电源基准电压VREF还依次通过该第二电流镜中的第一支路、第三开关管M3以及该控制回路中的该第一电阻R1接地；该电源基准电压VREF还依次通过第二电流镜中的第二支路、第二十一开关管Q1以及第一电容C1接地；该电源基准电压VREF还依次通过第二电流镜中的第二支路、该第二十一开关管Q1以及第四开关管M4接地；该第四开关管M4的控制端接入时钟信号clk；
该电源基准电压VREF还依次通过第四电流镜的第一支路、第二十二开关管Q2以及第二电阻R2接地；该电源基准电压VREF还通过第四电流镜的第二支路连接至该斜坡补偿电路的电流输出端。
在一种可能的实施方式中，该第一电流镜的有源支路包括第十一开关管M11以及第十二开关管M12；该第一电流镜的第一无源支路包括第十三开关管M13以及第十四开关管M14；该第一电流镜的第二无源支路包括第十五开关管M15以及第十六开关管M16；
该电源基准电压VREF依次通过该第一电流源A1、该第十一开关管M11以及该第十二开关管M12接地；
该输入电压VIN依次通过该第三电阻R3、该第十七开关管M17、该第十三开关管M13以及该第十四开关管M14接地；
该输出电压VOUT依次通过该第四电阻R4、该第十八开关管M18、该第十五开关管M15以及该第十六开关管M16接地。
在一种可能的实施方式中，该第十一开关管M11、第十二开关管M12、第十三开关管M13、第十四开关管M14、第十五开关管M15以及该第十六开关管M16为NMOS管；或者，该第十一开关管M11、第十二开关管M12、第十三开关管M13、第十四开关管M14、第十五开关管M15以及该第十六开关管M16为NPN三极管。
在一种可能的实施方式中，该第十七开关管M17与该第十八开关管M18为PMOS管；
或者，该第十七开关管M17与该第十八开关管M18为PNP三极管。
在一种可能的实施方式中，该输入电压VIN还通过该第十七开关管M17连接至该第十九开关管M19的控制端。
在一种可能的实施方式中，该第十九开关管M19为PMOS管；或者，该第十九开关管M19为PNP三极管，且当该第十九开关管M19为PMOS管时，该第十九开关管M19的控制端为该第十九开关管M19的栅极；
当该第十九开关管M19为PNP三极管时，该第十九开关管M19的控制端为该第十九开关管M19的基极。
在一种可能的实施方式中，该第三电流镜的第一支路包括第七开关管M7；该第三电流镜的第二支路包括第八开关管M8；
该电源基准电压VREF还依次通过该第七开关管M7以及该第九开关管M9连接至该第二电流源A2的输入端；
该电源基准电压VREF还依次通过该第八开关管M8以及该第十开关管M10连接至该第二电流源A2的输入端；
该电源基准电压VREF还通过该第八开关管M8连接至该第三开关管M3的控制端以控制该第三开关管M3的导通状态。
在一种可能的实施方式中，该第七开关管M7与该第八开关管M8为PMOS管；
或者，该第七开关管M7与该第八开关管M8为PNP三极管。
在一种可能的实施方式中，该第九开关管M9、该第十开关管M10与该第三开关管M3为NMOS管；或者，该第九开关管M9、该第十开关管M10与该第三开关管M3为NPN三极管，且当该第九开关管M9、该第十开关管M10与该第三开关管M3为NMOS管时，该第九开关管M9、该第十开关管M10与该第三开关管M3的控制端分别为该第九开关管M9、该第十开关管M10与该第三开关管M3的栅极；
当该第九开关管M9、该第十开关管M10与该第三开关管M3为NPN三极管时，该第九开关管M9、该第十开关管M10与该第三开关管M3的控制端分别为该第九开关管M9、该第十开关管M10与该第三开关管M3的基极。
在一种可能的实施方式中，该第二电流镜的第一支路包括第一开关管M1；该第二电流镜中的第二支路包括第二开关管M2；
该电源基准电压VREF还依次通过该第一开关管M1、该第三开关管M3以及该控制回路中的该第一电阻R1接地；
该电源基准电压VREF还依次通过该第一开关管M1、该第三开关管M3连接至该第十开关管M10的控制端；
该电源基准电压VREF还依次通过该第二开关管M2、该第二十一开关管Q1以及该第一电容C1接地；
该电源基准电压VREF还依次通过该第二开关管M2、该第二十一开关管Q1以及该第四开关管M4接地；该第四开关管M4的控制端接入时钟信号clk。
在一种可能的实施方式中，该第一开关管M1与该第二开关管M2为PMOS管；
或者，该第一开关管M1与该第二开关管M2为PNP三极管。
在一种可能的实施方式中，该第四电流镜的第一支路包括第五开关管M5；该第四电流镜的第二支路包括第六开关管M6；
该电源基准电压VREF依次通过该第五开关管M5、该第二十二开关管Q2以及该第二电阻R2接地；
该电源基准电压VREF还通过该第六开关管M6连接至该斜坡补偿电路的电流输出端。
在一种可能的实施方式中，该第二十一开关管Q1与该第二十二开关管Q2为NMOS管；
或者，该第二十一开关管Q1与该第二十二开关管Q2为NPN三极管。
在本申请实施例中，第二十一开关管Q1和第二十二开关管Q2优选为NPN三极管。
在一种可能的实施方式中，该第四开关管M4为NMOS管；或者，该第四开关管为NPN三极管。
在一种可能的实施方式中，该第五开关管M5与该第六开关管M6为PMOS管；
或者，该第五开关管M5与该第六开关管M6为PNP三极管。
进一步的，如图4所示，该第一电阻R1位于集成电路控制芯片外部，其余元器件均位于集成电路控制芯片内部。
进一步的，基于图4的电路结构，该斜坡补偿电路的输入为电源基准电压VREF、输入电压VIN和输出电压VOUT，输出为电流Islope，且由于电池充电电路的功率回路为升压电路，因此，输出电压VOUT大于输入电压VIN。
需要注意的是，在图4中，将第二十一开关管Q1与第二十二开关管Q2设计为三极管，且将其他开关管设计为MOS管仅为一种示意性的电路结构，设计人员可以按照电路的实际应用场景，将斜坡补偿电路中的各个开关管设定为MOS管或三极管，以控制各条支路中的电流情况。以图4所示出的结构为例，以下对本申请实施例所涉及的斜坡补偿电路的原理进行解释：
在该斜坡补偿电路刚上电时，该第一电流源A1依次给该第十一开关管M11、该第十三开关管M13以及该第十五开关管M15的控制端充电，当该第十一开关管M11、该第十三开关管M13以及该第十五开关管M15的控制端电压差达到开通阈值条件时，该第十一开关管M11、该第十三开关管M13以及该第十五开关管M15导通。然后，该第一电流源A1再通过该第十一开关管M11依次给该第十二开关管M12、该第十四开关管M14以及该第十六开关管M16的控制端充电，当该第十二开关管M12、该第十四开关管M14以及该第十六开关管M16的控制端电压差达到开通阈值条件时，该第十二开关管M12、该第十四开关管M14以及该第十六开关管M16导通。
在该第十一开关管M11~该第十六开关管M16导通后，该第十七开关管M17以及第十八开关管M18的控制端电压被接地的第十六开关管M16通过第十五开关管M15拉低，此时，拉低后的该第十七开关管M17以及该第十八开关管M18即可导通；此外，该第十九开关管M19的控制端电压被接地的第十四开关管M14通过该第十三开关管M13拉低，此时，拉低后的该第十九开关管M19即可导通。
在第一电流镜中，流过该第十一开关管M11~该第十六开关管M16中的电流均为第一电流源A1产生的第一电流
Figure 556988DEST_PATH_IMAGE002
，且因为第十七开关管M17与第十三开关管M13串联，第十八开关管M18与第十五开关管M15串联，串联电流相同，因此，流过该第十一开关管M11~该第十八开关管M18中的电流均相等，为第一电流
Figure 67604DEST_PATH_IMAGE002
。所以，该第十七开关管M17的栅源电压差（栅极与源极之间的电压差）等于第十八开关管M18的栅源电压差（栅极与源极之间的电压差），由于第十七开关管M17的控制端与第十八开关管M18的控制端连接，即第十七开关管M17的栅极电压与该第十八开关管M18的栅极电压相等，则该第十七开关管M17的源极电压与该第十八开关管M18的源极电压相等，另该第三电阻R3的阻值等于第四电阻R4的阻值，则该第十九开关管M19的对应电流即为输入电压VIN与输出电压VOUT的电压差和第四电阻R4阻值之间的比值。
此外，由BOOST电路原理可知，输入电压
Figure 112920DEST_PATH_IMAGE003
，在该式 中，D为该功率回路中功率开关管M20目标时刻（目标时刻可为当前时刻）的导通占空比，因 此，求得流入该第十九开关管M19中的电流为
Figure 976971DEST_PATH_IMAGE004
；
图4中的A点的对应电压为
Figure 116310DEST_PATH_IMAGE005
，又由于A点的对应电压为该第 九开关管M9的控制端电压，此时，第九开关管M9即可导通，则该第七开关管M7以及该第八开 关管M8的控制端电压被该第九开关管M9拉低，该第七开关管M7以及第八开关管M8导通。
该第七开关管M7以及第八开关管M8导通后，图4中B点对应的电压被该第八开关管 M8拉高，即该第三开关管M3的控制端电压被拉高，第三开关管M3导通；由于该第一开关管M1 的控制端依次通过第三开关管M3和第一电阻R1接地，此时该第一开关管M1的控制端电压为 低电平，第一开关管M1导通，因此，第一电阻R1中产生第二电流
Figure 407614DEST_PATH_IMAGE006
，该第二电流
Figure 940226DEST_PATH_IMAGE006
流经第一 电阻R1后，C点电压升高，该第十开关管M10导通；此时，又由于该第三电流镜包括该第七开 关管M7和该第八开关管M8，电流镜的各支路电流相同，因此，流过该第七开关管M7的电流等 于流过该第八开关管M8的电流，因为该第九开关管M9与该第七开关管M7串联，该第十开关 管M10与该第八开关管M8串联，则该第七开关管M7、该第八开关管M8、第九开关管M9以及该 第十开关管M10的电流均相同，故第九开关管M9的栅源电压差（栅极与源极之间的电压差） 等于第十开关管M10的栅源电压差（栅极与源极之间的电压差），并且由于第九开关管M9的 源极与第十开关管M10的源极连接，即第九开关管M9的源极电压与第十开关管M10的源极电 压相等，因此，第九开关管M9的控制端电压与该第十开关管M10的控制端电压相等，即C点电 压VC等于A点电压VA。
当C点电压VC高于A点电压VA时，则流过该第十开关管M10的电流增大，B点电压相应 降低，流过该第三开关管M3电流减小，C点电压相应降低，当C点电压VC低于A点电压VA时，则 流过该第十开关管M10的电流减小，B点电压相应增大，流过第三开关管M3电流增大，C点电 压相应升高，达到最终稳态时，C点电压稳定到与该A点电压VA相等，第一电阻R1中产生的第 二电流
Figure 467022DEST_PATH_IMAGE007
。
由于该第一开关管M1与该第一电阻R1串联，则流过该第一开关管M1的电流与该第 一电阻R1流过的电流相等，也为
Figure 604743DEST_PATH_IMAGE006
，此时，由于第二电流镜中包括该第一开关管M1以及第二 开关管M2，则该第二电流
Figure 863686DEST_PATH_IMAGE006
镜像到第二开关管M2中，第二开关管M2导通，该第二十一开关管 Q1以及该第二十二开关管Q2的控制端电压被该第二开关管M2拉到电源基准电压VREF，因此， 该第二十一开关管Q1以及第二十二开关管Q2导通，该第二开关管M2流入的第二电流
Figure 211490DEST_PATH_IMAGE006
通过 该第二十一开关管Q1给该第一电容C1充电；此时，当该第四开关管M4控制端输入的时钟信 号clk为高时，该第四开关管M4导通，该第一电容C1迅速放电到0，当该第四开关管M4控制端 输入的时钟信号clk为低时，该第四开关管M4关断，该第二电流
Figure 745240DEST_PATH_IMAGE006
对第一电容C1进行充电； 因此，由于
Figure 534204DEST_PATH_IMAGE008
，其中C1为该第一电容C1的电容值，V为充电后该第一电 容C1的端电压，
Figure 167311DEST_PATH_IMAGE009
为该第二电流
Figure 2412DEST_PATH_IMAGE009
的大小，
Figure 543115DEST_PATH_IMAGE010
为充电时间，且
Figure 389848DEST_PATH_IMAGE011
，T为clk时钟 信号的一个周期的时间长度，d为clk时钟信号中低电平的占空比，因此，
Figure 990594DEST_PATH_IMAGE012
。
另外，由图4可知，该第一电容C1的端电压即为该第二十一开关管Q1的发射极电压 Ve1，因此，
Figure 312990DEST_PATH_IMAGE013
。
在该第二十二开关管Q2导通后，该第五开关管M5的控制端依次通过第二十二开关 管Q2以及该第二电阻R2接地，此时，该第五开关管M5为低电平，第五开关管M5导通，该第二 电阻R2中产生第三电流
Figure 595067DEST_PATH_IMAGE014
。
而由图4可知，令该第二十一开关管Q1和该第二十二开关管Q2为参数相同的三极 管后，该第二十一开关管Q1和该第二十二开关管Q2正常导通后的基极与发射极之间的电压 差Vbe相等，又由于该第二十一开关管Q1和该第二十二开关管Q2的控制端（基极）相连，因此， 该第二十一开关管Q1和该第二十二开关管Q2正常导通后，第二十一开关管Q1的发射极电压 Ve1等于第二十二开关管Q2的发射极电压Ve2，因此，当clk时钟信号为低电平，电容处于充电 阶段时，该第二电阻R2中产生的第三电流
Figure 686520DEST_PATH_IMAGE015
；当clk时钟信号 为高电平，电容处于放电阶段时，该第二十二开关管Q2的发射极电压Ve2随着第二十一开关 管Q1的发射极电压Ve1迅速放电到0，因此，该第二电阻R2中产生的第三电流
Figure 723746DEST_PATH_IMAGE014
迅速由最大 值放电到0。
最后，由于第四电流镜包括第五开关管M5和第六开关管M6，则该第六开关管M6中 流过的输出电流Islope等于该第五开关管M5中流过的第三电流
Figure 877647DEST_PATH_IMAGE014
。
图5中示出了斜坡补偿电路的输出电流Islope随clk时钟信号变化的波形图，其中该 输出电流Islope处于上升阶段时，该输出电流Islope为
Figure 353628DEST_PATH_IMAGE016
，此时，首先根据 电池充电电路的应用场合，即根据稳态时电路的输入电压VIN与输出电压VOUT，调节外置的第 一电阻R1的大小，从而得到合适的
Figure 971691DEST_PATH_IMAGE017
的常数值；之后，斜坡补偿电路 即可根据电路的当前状态，具体为，根据当前的电感电流下降沿斜率
Figure 117501DEST_PATH_IMAGE018
，即根据 当前功率开关管M20的导通占空比以及输出电压VOUT对输出电流Islope进行调节，若此时的电 感电流下降沿斜率越大，即功率开关管M20的导通占空比以及输出电压VOUT越大，则输出电 流Islope也越大，若此时的电感电流下降沿斜率越小，即功率开关管M20的导通占空比以及输 出电压VOUT越小，输出电流Islope也越小。因此，该斜坡补偿电路通过调节外置的第一电阻R1 的阻值大小，同时结合实时采样得到的输入电压VIN和输出电压VOUT，调节斜坡补偿电路的补 偿值，从而最终得到合适的补偿值，确保在各个应用场合的特定输入下，均能减小该高稳定 性的电池充电电路中出现的次谐波振荡，确保电池充电电路的稳定性。
综上所述，上述高稳定性的电池充电电路结构中包括控制回路以及功率回路，该功率回路为BOOST电路，该控制回路包括运算放大器E1、可控电流源G1、第十一电阻R11、第四电容C4、比较器E2、第十电阻R10、斜坡补偿电路、第九电阻R9、斜坡补偿器F1、振荡器、RS触发器E3、PWM控制器以及第一电阻R1；其中，该斜坡补偿电路根据具体的应用场合需要，根据调节后的第一电阻R1的阻值大小、控制回路的输入电压VIN以及输出电压VOUT，生成合适的补偿值，此时，电池充电电路中的控制回路即可根据该合适的补偿值的，有效减小电池充电电路中出现的次谐波振荡，尽可能避免了负载变化时，电路输出电压极不稳定、纹波变大、抗干扰能力变差、开关管开关频率减半、输出功率下降等情况的发生，从而提高电池充电电路的稳定性。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (17)

1.一种高稳定性的电路，其特征在于，所述电路包括：功率回路以及控制回路；所述功率回路为BOOST电路；所述控制回路包括运算放大器E1、可控电流源G1、第十一电阻R11、第四电容C4、比较器E2、第十电阻R10、斜坡补偿电路、第九电阻R9、斜坡补偿器F1、振荡器、RS触发器E3、PWM控制器以及第一电阻R1；所述第一电阻R1为外置电阻；
所述运算放大器E1的同相输入端输入基准电压VF，所述运算放大器E1的反相输入端接入所述功率回路的采样电压；所述运算放大器E1的输出端与所述可控电流源G1的正极控制端连接，所述运算放大器E1的输出端还依次通过所述第十一电阻R11以及所述第四电容C4接地；
所述可控电流源G1的负极控制端接入第一电压V1，所述可控电流源G1的输入端接入电源基准电压VREF，所述可控电流源G1的输出端与所述比较器E2的反相输入端连接，所述可控电流源G1的输出端还通过所述第十电阻R10接地；
所述斜坡补偿电路的电压输入端接入输入电压VIN以及输出电压VOUT，所述斜坡补偿电路的电流输出端依次通过所述斜坡补偿器F1以及所述第九电阻接入所述功率回路中的功率开关管M20的源极；所述斜坡补偿器F1还与所述比较器E2的正输入端连接；所述斜坡补偿电路还通过所述第一电阻R1接地；
所述比较器E2的输出端与RS触发器E3的第一端连接；所述振荡器与所述斜坡补偿电路的时钟输入端连接；所述振荡器还与所述RS触发器E3的第二端连接；所述RS触发器E3的输出端连接至所述PWM控制器的信号输入端；所述PWM控制器的信号输出端连接至所述功率开关管M20的栅极；
所述斜坡补偿电路中包括第一电流镜、第二电流镜、第三电流镜；
所述电源基准电压VREF通过所述第一电流镜的有源支路接地；
所述输入电压VIN依次通过第三电阻R3、第十七开关管M17以及第一电流镜的第一无源支路接地；所述输出电压VOUT依次通过第四电阻R4、第十八开关管M18以及第一电流镜的第二无源支路接地；
所述输出电压VOUT还依次通过所述第四电阻R4、第十九开关管M19以及第五电阻R5接地；所述输出电压VOUT还依次通过所述第四电阻R4、第十九开关管M19连接至第九开关管M9的控制端；
所述电源基准电压VREF还依次通过所述第三电流镜的第一支路以及所述第九开关管M9连接至第二电流源A2的输入端；所述电源基准电压VREF还依次通过所述第三电流镜的第二支路、第十开关管M10连接至所述第二电流源A2的输入端；所述第二电流源A2的输出端接地；
所述电源基准电压VREF还依次通过所述第二电流镜中的第一支路、第三开关管M3以及所述控制回路中的所述第一电阻R1接地；所述电源基准电压VREF还依次通过第二电流镜中的第二支路、第二十一开关管Q1以及第一电容C1接地；所述电源基准电压VREF还依次通过第二电流镜中的第二支路、所述第二十一开关管Q1以及第四开关管M4接地；所述第四开关管M4的控制端接入时钟信号clk；
所述电源基准电压VREF还依次通过第四电流镜的第一支路、第二十二开关管Q2以及第二电阻R2接地；所述电源基准电压VREF还通过第四电流镜的第二支路连接至所述斜坡补偿电路的电流输出端。
2.根据权利要求1所述的电路，其特征在于，所述第一电流镜的有源支路包括第十一开关管M11以及第十二开关管M12；所述第一电流镜的第一无源支路包括第十三开关管M13以及第十四开关管M14；所述第一电流镜的第二无源支路包括第十五开关管M15以及第十六开关管M16；
所述电源基准电压VREF依次通过第一电流源A1、所述第十一开关管M11以及所述第十二开关管M12接地；
所述输入电压VIN依次通过所述第三电阻R3、所述第十七开关管M17、所述第十三开关管M13以及所述第十四开关管M14接地；
所述输出电压VOUT依次通过所述第四电阻R4、所述第十八开关管M18、所述第十五开关管M15以及所述第十六开关管M16接地。
3.根据权利要求2所述的电路，其特征在于，所述第十一开关管M11、第十二开关管M12、第十三开关管M13、第十四开关管M14、第十五开关管M15以及所述第十六开关管M16为NMOS管；或者，所述第十一开关管M11、第十二开关管M12、第十三开关管M13、第十四开关管M14、第十五开关管M15以及所述第十六开关管M16为NPN三极管。
4.根据权利要求2所述的电路，其特征在于，所述第十七开关管M17与所述第十八开关管M18为PMOS管；
或者，所述第十七开关管M17与所述第十八开关管M18为PNP三极管。
5.根据权利要求1所述的电路，其特征在于，所述输入电压VIN还通过所述第十七开关管M17连接至所述第十九开关管M19的控制端。
6.根据权利要求5所述的电路，其特征在于，所述第十九开关管M19为PMOS管；或者，所述第十九开关管M19为PNP三极管。
7.根据权利要求1所述的电路，其特征在于，所述第三电流镜的第一支路包括第七开关管M7；所述第三电流镜的第二支路包括第八开关管M8；
所述电源基准电压VREF还依次通过所述第七开关管M7以及所述第九开关管M9连接至所述第二电流源A2的输入端；
所述电源基准电压VREF还依次通过所述第八开关管M8以及所述第十开关管M10连接至所述第二电流源A2的输入端；
所述电源基准电压VREF还通过所述第八开关管M8连接至所述第三开关管M3的控制端以控制所述第三开关管M3的导通状态。
8.根据权利要求7所述的电路，其特征在于，所述第七开关管M7与所述第八开关管M8为PMOS管；
或者，所述第七开关管M7与所述第八开关管M8为PNP三极管。
9.根据权利要求7所述的电路，其特征在于，所述第九开关管M9、所述第十开关管M10与所述第三开关管M3为NMOS管；
或者，所述第九开关管M9、所述第十开关管M10与所述第三开关管M3为NPN三极管。
10.根据权利要求1所述的电路，其特征在于，所述第二电流镜的第一支路包括第一开关管M1；所述第二电流镜中的第二支路包括第二开关管M2；
所述电源基准电压VREF还依次通过所述第一开关管M1、所述第三开关管M3以及所述控制回路中的所述第一电阻R1接地；
所述电源基准电压VREF还依次通过所述第一开关管M1、所述第三开关管M3连接至所述第十开关管M10的控制端；
所述电源基准电压VREF还依次通过所述第二开关管M2、所述第二十一开关管Q1以及所述第一电容C1接地；
所述电源基准电压VREF还依次通过所述第二开关管M2、所述第二十一开关管Q1以及所述第四开关管M4接地。
11.根据权利要求10所述的电路，其特征在于，所述第一开关管M1与所述第二开关管M2为PMOS管；
或者，所述第一开关管M1与所述第二开关管M2为PNP三极管。
12.根据权利要求10所述的电路，其特征在于，所述第四电流镜的第一支路包括第五开关管M5；所述第四电流镜的第二支路包括第六开关管M6；
所述电源基准电压VREF依次通过所述第五开关管M5、所述第二十二开关管Q2以及所述第二电阻R2接地；
所述电源基准电压VREF还通过所述第六开关管M6连接至所述斜坡补偿电路的电流输出端。
13.根据权利要求12所述的电路，其特征在于，所述第二十一开关管Q1与所述第二十二开关管Q2为NMOS管；
或者，所述第二十一开关管Q1与所述第二十二开关管Q2为NPN三极管。
14.根据权利要求12所述的电路，其特征在于，所述第四开关管M4为NMOS管；或者，所述第四开关管为NPN三极管。
15.根据权利要求12所述的电路，其特征在于，所述第五开关管M5与所述第六开关管M6为PMOS管；
或者，所述第五开关管M5与所述第六开关管M6为PNP三极管。
16.根据权利要求1至15任一所述的电路，其特征在于，所述RS触发器E3的第一端为R端；所述RS触发器E3的第二端为S端；
或者，所述RS触发器E3的第一端为S端；所述RS触发器E3的第二端为R端。
17.根据权利要求1至15任一所述的电路，其特征在于，所述功率回路包括：功率电感L1、功率开关管M20、第二电容C2、第三电容C3、第一二极管D1、第六电阻R6、第七电阻R7以及第八电阻R8；
所述输入电压VIN通过所述第二电容C2接地；
所述输入电压VIN依次通过所述功率电感L1连接至所述第一二极管D1的正极，所述输入电压VIN还通过所述功率电感L1连接至所述功率开关管M20的漏极，所述功率开关管M20的源极与所述控制回路的所述第九电阻R9连接，所述功率开关管M20的源极还通过所述第六电阻R6接地；
所述第一二极管D1的负极通过所述第三电容C3接地，所述第一二极管D1的负极还依次通过所述第七电阻R7以及所述第八电阻R8接地；
所述第八电阻R8上的电压为采样电压。
CN202211094002.2A 2022-09-08 2022-09-08 一种高稳定性的电路 Active CN115173685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211094002.2A CN115173685B (zh) 2022-09-08 2022-09-08 一种高稳定性的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211094002.2A CN115173685B (zh) 2022-09-08 2022-09-08 一种高稳定性的电路

Publications (2)

Publication Number Publication Date
CN115173685A CN115173685A (zh) 2022-10-11
CN115173685B true CN115173685B (zh) 2022-12-09

Family

ID=83482388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211094002.2A Active CN115173685B (zh) 2022-09-08 2022-09-08 一种高稳定性的电路

Country Status (1)

Country Link
CN (1) CN115173685B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184321A (zh) * 2013-05-23 2014-12-03 美格纳半导体有限公司 斜坡电路及其直流至直流转换器
CN107134925A (zh) * 2017-07-18 2017-09-05 电子科技大学 一种适用于降压变换器的自适应分段斜坡补偿电路
CN112104231A (zh) * 2020-09-18 2020-12-18 上海艾为电子技术股份有限公司 斜坡补偿电路、生成斜坡补偿电流的方法及转换器
CN112542948A (zh) * 2020-10-30 2021-03-23 北京时代民芯科技有限公司 一种新型斜坡补偿电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184321A (zh) * 2013-05-23 2014-12-03 美格纳半导体有限公司 斜坡电路及其直流至直流转换器
CN107134925A (zh) * 2017-07-18 2017-09-05 电子科技大学 一种适用于降压变换器的自适应分段斜坡补偿电路
CN112104231A (zh) * 2020-09-18 2020-12-18 上海艾为电子技术股份有限公司 斜坡补偿电路、生成斜坡补偿电流的方法及转换器
CN112542948A (zh) * 2020-10-30 2021-03-23 北京时代民芯科技有限公司 一种新型斜坡补偿电路

Also Published As

Publication number Publication date
CN115173685A (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
TWI405062B (zh) 切換式調整器及其操作控制方法
US4975820A (en) Adaptive compensating ramp generator for current-mode DC/DC converters
US9035638B2 (en) DC/DC converter arrangement and method for DC/DC conversion
JP5347748B2 (ja) Ｄｃ／ｄｃコンバータ及びｄｃ／ｄｃコンバータの制御方法
CN115173686B (zh) 一种降低输出电压纹波的电路结构
CN107870649B (zh) 基准电压电路与集成电路
US20040090215A1 (en) DC-dc converter
WO2022142625A1 (zh) 一种开关变换器的振荡器和开关变换器
CN111725996B (zh) 恒定关断时间控制模式伪定频提高精度的控制电路及方法
KR20170091039A (ko) 전압 전류 변환 회로 및 이것을 구비한 스위칭 레귤레이터
US9099924B2 (en) Target voltage generator for a DC to DC converter, a combination of a target voltage generator and a DC to DC converter, and a method of operating a DC to DC converter
CN113825279B (zh) Led驱动系统及其驱动方法
JP2010246305A (ja) 電源電圧制御回路、電源電圧制御方法及びｄｃ−ｄｃコンバータ
CN114744869B (zh) 一种三电平降压直流变换器
US9374007B2 (en) DC/DC converter
CN116015061A (zh) 一种斜坡补偿电路、生成斜波补偿信号的方法及电子芯片
US10171035B2 (en) Power factor correction circuit and multiplier
CN115173685B (zh) 一种高稳定性的电路
CN115378246B (zh) 具有过冲保护的开关电源
WO2023032577A1 (ja) スイッチング電源装置
JP2004048880A (ja) スイッチドキャパシタ型安定化電源装置
US20110062931A1 (en) Dc-dc converter
CN115149905B (zh) 一种降低次谐波振荡电路
JP2003088105A (ja) スイッチングレギュレータ
CN109617393B (zh) 一种前馈通路模块及集成升压型转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant