CN115172316A - 半导体封装结构及制备方法 - Google Patents

半导体封装结构及制备方法 Download PDF

Info

Publication number
CN115172316A
CN115172316A CN202210758922.3A CN202210758922A CN115172316A CN 115172316 A CN115172316 A CN 115172316A CN 202210758922 A CN202210758922 A CN 202210758922A CN 115172316 A CN115172316 A CN 115172316A
Authority
CN
China
Prior art keywords
groove
substrate layer
chip
semiconductor package
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210758922.3A
Other languages
English (en)
Inventor
高杰
鲍漫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Semiconductor Jiangyin Co Ltd
Original Assignee
Stats Chippac Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Semiconductor Jiangyin Co Ltd filed Critical Stats Chippac Semiconductor Jiangyin Co Ltd
Priority to CN202210758922.3A priority Critical patent/CN115172316A/zh
Publication of CN115172316A publication Critical patent/CN115172316A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体封装结构及制备方法，半导体封装结构包括引线框架、贴设于所述引线框架的基岛上的芯片、电性连接所述芯片与所述引线框架的内管脚的焊线、包覆所述芯片以及所述焊线的塑封体，所述内管脚具有与所述焊线的第二焊点相结合的打线区；所述打线区具有凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸，所述第二焊点结合于所述凹槽内；填充体，填充于所述凹槽内，所述填充体的组分中具有形成所述塑封体的环氧树脂；能够增强所述第二焊点与所述内管脚之间的结合力，改善第二焊点脱线或拉力不足的问题，且能够增强所述填充体与所述塑封体之间的结合力，从而使引线框架与塑封体之间不易分层，提高半导体封装结构的可靠性。

Description

半导体封装结构及制备方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种半导体封装结构及制备方法。
背景
目前，半导体封装结构一般采用引线框架作为芯片的载体，通过焊线(金、银、铜线等)将芯片与引线框架的内管脚相电性连接，从而达到电路连通的目的，另外通过引线框架上的外管脚与PCB板相连。
但是，焊线与内管脚相结合的第二焊点是通过劈刀下压形成，即，是通过压合的方式将第二焊点结合至内管脚的打线区上的，本身容易造成第二焊点与内管脚之间的结合力较小。同时，在第二焊点打线后，受到后续工序以及环境温度湿度的影响，也易造成第二焊点脱落或者拉力不足的问题，影响产品的可靠性，最终影响产品寿命。
有鉴于此，有必要提供一种新的半导体封装结构及制备方法以解决上述问题。
发明内容
本发明的目的在于提供一种半导体封装结构及制备方法。
为实现上述发明目的，本发明采用如下技术方案：一种半导体封装结构，包括引线框架、贴设于所述引线框架的基岛上的芯片、电性连接所述芯片与所述引线框架的内管脚的焊线、包覆所述芯片以及所述焊线的塑封体，所述内管脚具有与所述焊线的第二焊点相结合的打线区；所述打线区具有：
凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸，所述第二焊点结合于所述凹槽内；
填充体，填充于所述凹槽内，所述填充体的组分中具有形成所述塑封体的环氧树脂。
作为本发明进一步改进的技术方案，所述填充体的材料为导电环氧树脂。
作为本发明进一步改进的技术方案，所述凹槽内具有镀银层，所述填充体的组分中的导电性材料为银。
作为本发明进一步改进的技术方案，所述填充体的材料与所述塑封体的材料相同；所述填充体与所述塑封体一体成型。
作为本发明进一步改进的技术方案，所述打线区具有基材层、位于所述基材层的上表面的镀银层，所述凹槽形成于所述基材层上，所述镀银层形成于所述凹槽内。
作为本发明进一步改进的技术方案，所述打线区具有基材层，所述凹槽形成于所述基材层上，所述凹槽的深度为所述基材层的厚度的一半。
作为本发明进一步改进的技术方案，所述内管脚具有基材层，所述基材层具有与所述打线区相对应的第一区域、位于所述打线区的周侧的第二区域；所述第一区域的粗糙度大于所述第二区域的粗糙度。
为实现上述发明目的，本发明还提供一种半导体封装结构的制备方法，所述制备方法包括如下步骤：
在引线框架内管脚的打线区成型用以与焊线的第二焊点相结合的凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸；
将芯片贴装于引线框架的基岛上，并在所述芯片与所述凹槽之间进行打线形成电性连接所述芯片与所述内管脚的焊线；
在所述凹槽内填充液态的填充料并固化形成填充体；
利用塑封料形成包覆芯片以及所述焊线的塑封体；
其中，填充料与塑封料的组分中均具有环氧树脂。
作为本发明进一步改进的技术方案，所述填充料为导电环氧树脂。
作为本发明进一步改进的技术方案，所述凹槽内具有镀银层，所述填充料为含银的导电环氧树脂。
作为本发明进一步改进的技术方案，所述填充料与所述塑封料相同；“在所述凹槽内填充液态的填充料并固化形成填充体”以及“利用塑封料形成包覆芯片以及所述引线框架的塑封体；”具体为：利用塑封料填充所述凹槽并包覆芯片以及所述焊线，固化后形成所述填充体以及所述塑封体。
作为本发明进一步改进的技术方案，“在引线框架内管脚的打线区成型用以与焊线的第二焊点相结合的凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸”具体包括如下步骤：
在内管脚与打线区相对应的基材层上成型凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸；
在所述基材层上与打线区相对应的区域成型镀银层。
作为本发明进一步改进的技术方案，“在所述基材层上与打线区相对应的区域成型镀银层”具体为：在所述凹槽内成型镀银层。
作为本发明进一步改进的技术方案，所述凹槽的深度为所述基材层的厚度的一半。
作为本发明进一步改进的技术方案，在步骤“在内管脚与打线区相对应的基材层上成型凹槽”之后，以及在步骤“在所述基材层上与打线区相对应的区域成型镀银层”之前，所述半导体封装结构的制备方法还包括如下步骤：
粗化所述基材层上与打线区相对应的区域。
本发明的有益效果是：本发明中的半导体封装结构中，通过在内管脚的打线区设置与焊线的第二焊点相结合的凹槽，并将槽口的尺寸设置为小于凹槽的内部尺寸，同时在凹槽内成型组分中具有环氧树脂的填充体。增大了焊线与内管脚之间的结合面积，能够增强所述第二焊点与所述内管脚之间的结合力，改善第二焊点脱线或拉力不足的问题，提高所述半导体封装结构的可靠性与电性能，且能够增强所述填充体与所述塑封体之间的结合力，从而使引线框架与塑封体之间不易分层，提高半导体封装结构的可靠性。
附图说明
图1为本发明一具体实施方式中的半导体封装结构的结构示意图，其中省略了塑封体；
图2为图1中的管脚的结构示意图，其中，焊线的第二焊点结合至所述凹槽内；
图3为图2的A-A向剖视图；
图4为本发明中的制备方法的流程图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述，请参照图1-图4所示，为本发明的较佳实施方式。但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
同时，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、清晰地辅助说明本发明中的各实施方式。
需要说明的是，本文所述的半导体封装结构的制备方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略，或一些本文中未描述的其他步骤可被添加到该半导体封装结构的制备方法中。
请参图1-图3所示，本发明提供一种半导体封装结构10，包括引线框架1、贴设于所述引线框架1的基岛11上的芯片2、电性连接所述芯片2与所述引线框架1的内管脚12的焊线3、包覆所述芯片2以及所述焊线3的塑封体。
所述焊线3具有与所述芯片2上的外接端子相结合的第一焊点、与所述内管脚12上的打线区相结合的第二焊点31。以实现芯片2与所述内管脚12之间的电性连接。
进一步地，所述打线区具有向下凹设的凹槽121，所述第二焊点31结合于所述凹槽121内。且，所述凹槽121内填充有填充体122，相当于增大了焊线3与内管脚12之间的结合面积，能够增强所述第二焊点31与所述内管脚12之间的结合力，改善第二焊点31脱线或拉力不足的问题，避免第二焊点31脱落，从而，提高所述半导体封装结构10的可靠性与电性能。
具体地，所述内管脚12具有基材层123、设于所述基材层123的上表面的镀银层124。所述基材层123具有与所述打线区相对应的第一区域、位于所述打线区的周侧的第二区域，所述镀银层124设置于所述第一区域。
可以理解的是，所述基材层123中除了与所述打线区相对应的第一区域以外均为所述第二区域。
所述凹槽121形成于所述基材层123上且位于所述第一区域，即，在形成所述镀银层124之前，先在所述基材层123上成型所述凹槽121。
于一具体实施方式中，仅在所述凹槽121内成型所述镀银层124，从而，能够减少塑封体与镀银层124之间的接触，使引线框架1与塑封体之间不易分层，提高半导体封装结构10的可靠性。当然，并不以此为限，于其他实施方式中，也可以在整个所述基材层123上与打线区相对应的位置处均成型所述镀银层124。
进一步地，所述凹槽121的深度为所述基材层123的厚度的一半。以兼顾所述引线框架1的强度以及所述焊线3与所述内管脚12之间的结合力。
进一步地，所述凹槽121的槽口尺寸小于所述凹槽121的内部尺寸，能够使填充体122不易脱离所述凹槽121，间接避免第二焊点31脱落，从而，提高所述半导体封装结构10的可靠性与电性能。
具体地，所述凹槽121的横截面可以呈圆形，所述凹槽121的纵截面可以呈梯形或如图3中所示的上下两端小、中间大的形状。当然，并不以此为限。
进一步地，所述第一区域的粗糙度大于所述第二区域的粗糙度，可以理解的是，所述凹槽121的内侧也属于所述第一区域，能够提高所述第二焊点31与凹槽121之间的结合力，同时提高所述填充体122与凹槽121之间的结合力，以增强所述第二焊点31与所述内管脚12之间的结合力，改善第二焊点31脱线或拉力不足的问题，避免第二焊点31脱落；同时，也能够提高塑封体与内管脚12之间的结合力，从而，提高所述半导体封装结构10的可靠性与电性能。
进一步地，所述填充体122的组分中具有形成所述塑封体的环氧树脂，即，形成所述填充体122的填充料中具有环氧树脂，能够提高所述填充体122与所述塑封体之间的结合力，从而使引线框架1与塑封体之间不易分层，提高半导体封装结构10的可靠性。同时，所述填充体122在固化之前具有一定的流动性，便于注入所述凹槽121内并填满所述凹槽121。
本实施方式中，所述填充体122的材料为导电环氧树脂，有利于提高所述焊线3与内管脚12之间的导电性能；同时，导电环氧树脂中的导电性材料与凹槽121内的镀银层124相结合也能够提高所述填充体122与所述凹槽121之间的结合力，进一步使填充体122不易脱离所述凹槽121。当然，并不以此为限，于其他实施方式中，所述填充体122的材料也可以设置为与所述塑封体的材料相同，此时，填充体122与塑封体可一体成型，简化所述半导体封装结构10的制备工艺。
进一步地，在所述填充体122的材料为具有导电性能的所述导电环氧树脂的实施方式中，所述第二焊点31结合于所述凹槽121内可以是所述第二焊点31直接焊接于所述凹槽121内的镀银层124上，或者也可以是所述第二焊点31位于所述填充体122内，通过所述填充体122与所述镀银层124间接电性连接。
具体地，在所述凹槽121内的金属导电层为镀银层124的实施方式中，所述导电环氧树脂可选用导电性材料为银的导电环氧树脂。当然，并不以此为限。进一步地，请参图4所示，结合图1-图3，本发明还提供一种制备上述半导体封装结构10的制备方法，包括如下步骤：
在引线框架1内管脚12的打线区成型用以与焊线3的第二焊点31相结合的凹槽121，所述凹槽121的槽口尺寸小于所述凹槽121的内部尺寸；
将芯片2贴装于引线框架1的基岛11上，并在所述芯片2与所述凹槽121之间进行打线形成电性连接所述芯片2与所述内管脚12的焊线3；
在所述凹槽121内填充液态的填充料并固化形成填充体122；
利用塑封料形成包覆芯片2以及所述引线框架1的塑封体；
其中，填充料与塑封料的组分中均具有环氧树脂。
本发明中的半导体封装结构10的制备方法中，通过在内管脚12的打线区设置与焊线3的第二焊点31相结合的凹槽121，同时在凹槽121内成型填充体122，相当于增大了焊线3与内管脚12之间的结合面积，能够增强所述第二焊点31与所述内管脚12之间的结合力，改善第二焊点31脱线或拉力不足的问题，避免第二焊点31脱落，从而，提高所述半导体封装结构10的可靠性与电性能。且，形成所述填充体122的填充料与塑封料的组分中均具有环氧树脂，能够增强所述填充体122与所述塑封体之间的结合力，从而使引线框架1与塑封体之间不易分层，提高半导体封装结构10的可靠性。
同时，将所述凹槽121的尺寸设置为：槽口尺寸小于所述凹槽121的内部尺寸，能够使填充体122不易脱离所述凹槽121，间接避免第二焊点31脱落，从而，提高所述半导体封装结构10的可靠性与电性能。
进一步地，“在引线框架1内管脚12的打线区成型用以与焊线3的第二焊点31相结合的凹槽121，所述凹槽121的槽口尺寸小于所述凹槽121的内部尺寸”具体包括如下步骤：
在内管脚12与打线区相对应的基材层123上成型凹槽121，所述凹槽121的槽口尺寸小于所述凹槽121的内部尺寸；
在所述基材层123上与打线区相对应的区域成型镀银层124。
于一具体实施方式中，通过蚀刻工艺在内管脚12与打线区相对应的基材层123上成型凹槽121，以使所述凹槽121的槽口尺寸小于所述凹槽121的内部尺寸。当然，并不以此为限。
蚀刻工艺可采用现有的蚀刻工艺，于此，不再赘述。
具体地，所述凹槽121的深度为所述基材层123的厚度的一半。以兼顾所述引线框架1的强度以及所述焊线3与所述内管脚12之间的结合力。
进一步地，“在所述基材层123上与打线区相对应的区域成型镀银层124”具体为：在所述凹槽121内成型镀银层124。从而，能够减少塑封体与镀银层124之间的接触，使引线框架1与塑封体之间不易分层，提高半导体封装结构10的可靠性。当然，并不以此为限，于其他实施方式中，也可以在整个所述基材层123上与打线区相对应的位置处均成型所述镀银层124。
进一步地，所述填充料为导电环氧树脂。有利于提高所述焊线3与内管脚12之间的导电性能；同时，导电环氧树脂中的导电性材料与凹槽121内的镀银层124相结合也能够提高所述填充体122与所述凹槽121之间的结合力，进一步使填充体122不易脱离所述凹槽121。此时，在打线完成后，先在所述凹槽121内填充液态的填充料并固化形成填充体122后，再利用塑封料形成包覆芯片2以及所述引线框架1的塑封体。
当然，并不以此为限，于其他实施方式中，所述填充体122的材料也可以设置为与所述塑封体的材料相同，此时，“在所述凹槽121内填充液态的填充料并固化形成填充体122”以及“利用塑封料形成包覆芯片2以及所述引线框架1的塑封体；”具体为：利用塑封料填充所述凹槽121并包覆芯片2以及所述引线框架1，固化后形成所述填充体122以及所述塑封体。即，所述填充体122与塑封体可一体成型，简化所述半导体封装结构10的制备工艺。
在所述凹槽121内的金属导电层为镀银层124的实施方式中，所述填充料为含银的导电环氧树脂，以进一步增强所述填充体122与所述镀银层124之间的结合力，增强所述填充体122与所述凹槽121之间的结合力。当然，并不以此为限。
进一步地，在步骤“在内管脚12与打线区相对应的基材层123上成型凹槽121”之后，以及在步骤“在所述基材层123上与打线区相对应的区域成型镀银层124”之前，所述半导体封装结构10的制备方法还包括如下步骤：
粗化所述基材层123上与打线区相对应的区域。
可以理解的是，所述凹槽121的内侧也属于所述基材层123上与打线区相对应的区域，能够提高所述第二焊点31与凹槽121之间的结合力，同时提高所述填充体122与凹槽121之间的结合力，以增强所述第二焊点31与所述内管脚12之间的结合力，改善第二焊点31脱线或拉力不足的问题，避免第二焊点31脱落；同时，也能够提高塑封体与内管脚12之间的结合力，从而，提高所述半导体封装结构10的可靠性与电性能。
与现有技术相比，本发明中的半导体封装结构10中，通过在内管脚12的打线区设置与焊线3的第二焊点31相结合的凹槽121，并将槽口的尺寸设置为小于凹槽121的内部尺寸，同时在凹槽121内成型组分中具有环氧树脂的填充体122。增大了焊线3与内管脚12之间的结合面积，能够增强所述第二焊点31与所述内管脚12之间的结合力，改善第二焊点31脱线或拉力不足的问题，提高所述半导体封装结构10的可靠性与电性能，且能够增强所述填充体122与所述塑封体之间的结合力，从而使引线框架1与塑封体之间不易分层，提高半导体封装结构10的可靠性。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (15)

1.一种半导体封装结构，包括引线框架、贴设于所述引线框架的基岛上的芯片、电性连接所述芯片与所述引线框架的内管脚的焊线、包覆所述芯片以及所述焊线的塑封体，所述内管脚具有与所述焊线的第二焊点相结合的打线区；其特征在于：所述打线区具有：
凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸，所述第二焊点结合于所述凹槽内；
填充体，填充于所述凹槽内，所述填充体的组分中具有形成所述塑封体的环氧树脂。
2.如权利要求1所述的半导体封装结构，其特征在于：所述填充体的材料为导电环氧树脂。
3.如权利要求2所述的半导体封装结构，其特征在于：所述凹槽内具有镀银层，所述填充体的组分中的导电性材料为银。
4.如权利要求1所述的半导体封装结构，其特征在于：所述填充体的材料与所述塑封体的材料相同；所述填充体与所述塑封体一体成型。
5.如权利要求1所述的半导体封装结构，其特征在于：所述打线区具有基材层、位于所述基材层的上表面的镀银层，所述凹槽形成于所述基材层上，所述镀银层形成于所述凹槽内。
6.如权利要求1所述的半导体封装结构，其特征在于：所述打线区具有基材层，所述凹槽形成于所述基材层上，所述凹槽的深度为所述基材层的厚度的一半。
7.如权利要求1所述的半导体封装结构，其特征在于：所述内管脚具有基材层，所述基材层具有与所述打线区相对应的第一区域、位于所述打线区的周侧的第二区域；所述第一区域的粗糙度大于所述第二区域的粗糙度。
8.一种半导体封装结构的制备方法，其特征在于：所述制备方法包括如下步骤：
在引线框架内管脚的打线区成型用以与焊线的第二焊点相结合的凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸；
将芯片贴装于引线框架的基岛上，并在所述芯片与所述凹槽之间进行打线形成电性连接所述芯片与所述内管脚的焊线；
在所述凹槽内填充液态的填充料并固化形成填充体；
利用塑封料形成包覆芯片以及所述焊线的塑封体；
其中，填充料与塑封料的组分中均具有环氧树脂。
9.如权利要求8所述的半导体封装结构的制备方法，其特征在于：所述填充料为导电环氧树脂。
10.如权利要求9所述的半导体封装结构的制备方法，其特征在于：所述凹槽内具有镀银层，所述填充料为含银的导电环氧树脂。
11.如权利要求8所述的半导体封装结构的制备方法，其特征在于：所述填充料与所述塑封料相同；“在所述凹槽内填充液态的填充料并固化形成填充体”以及“利用塑封料形成包覆芯片以及所述引线框架的塑封体；”具体为：利用塑封料填充所述凹槽并包覆芯片以及所述焊线，固化后形成所述填充体以及所述塑封体。
12.如权利要求8所述的半导体封装结构的制备方法，其特征在于：“在引线框架内管脚的打线区成型用以与焊线的第二焊点相结合的凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸”具体包括如下步骤：
在内管脚与打线区相对应的基材层上成型凹槽，所述凹槽的槽口尺寸小于所述凹槽的内部尺寸；
在所述基材层上与打线区相对应的区域成型镀银层。
13.如权利要求12所述的半导体封装结构的制备方法，其特征在于：“在所述基材层上与打线区相对应的区域成型镀银层”具体为：在所述凹槽内成型镀银层。
14.如权利要求12所述的半导体封装结构的制备方法，其特征在于：所述凹槽的深度为所述基材层的厚度的一半。
15.如权利要求12所述的半导体封装结构的制备方法，其特征在于：在步骤“在内管脚与打线区相对应的基材层上成型凹槽”之后，以及在步骤“在所述基材层上与打线区相对应的区域成型镀银层”之前，所述半导体封装结构的制备方法还包括如下步骤：
粗化所述基材层上与打线区相对应的区域。
CN202210758922.3A 2022-06-29 2022-06-29 半导体封装结构及制备方法 Pending CN115172316A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210758922.3A CN115172316A (zh) 2022-06-29 2022-06-29 半导体封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210758922.3A CN115172316A (zh) 2022-06-29 2022-06-29 半导体封装结构及制备方法

Publications (1)

Publication Number Publication Date
CN115172316A true CN115172316A (zh) 2022-10-11

Family

ID=83489322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210758922.3A Pending CN115172316A (zh) 2022-06-29 2022-06-29 半导体封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN115172316A (zh)

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
US8981575B2 (en) Semiconductor package structure
CN105826209B (zh) 一种封装结构及其制造方法
JP2005191240A (ja) 半導体装置及びその製造方法
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
US20040036154A1 (en) High performance thermally enhanced package and method of fabricating the same
CN102446775B (zh) 无载具的半导体封装件及其制造方法
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US20040021231A1 (en) Semiconductor device and its manufacturing method
US20050194665A1 (en) Semiconductor package free of substrate and fabrication method thereof
CN115172316A (zh) 半导体封装结构及制备方法
US8304295B2 (en) Method of manufacturing an electronic device with a package locking system
CN115995440A (zh) 半导体封装结构及其制造方法
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
CN106298749B (zh) 发光二极管、电子器件及其制作方法
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
CN219658704U (zh) 基板及封装结构
JP3938525B2 (ja) 半導体装置の製造方法
KR20110030089A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination