CN115148690A - 半导体元件及其制备方法 - Google Patents

半导体元件及其制备方法 Download PDF

Info

Publication number
CN115148690A
CN115148690A CN202210049806.4A CN202210049806A CN115148690A CN 115148690 A CN115148690 A CN 115148690A CN 202210049806 A CN202210049806 A CN 202210049806A CN 115148690 A CN115148690 A CN 115148690A
Authority
CN
China
Prior art keywords
barrier layer
layer
hole
disposed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210049806.4A
Other languages
English (en)
Inventor
周良宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN115148690A publication Critical patent/CN115148690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供一种半导体元件以及该半导体元件的制备方法。该半导体元件包括一目标层；一孔洞，从该目标层的一上表面朝内设置，并具有一下表面以及邻接该下表面的两端的二侧壁；一第一阻障层，共形地设置在该孔洞的该下表面上以及在该孔洞的该二侧壁上；一第二阻障层，共形地设置在该第一阻障层上；以及一上导电层，设置在该第二阻障层上。该第一阻障层设置在该孔洞的该下表面上的一厚度，大于该第一阻障层设置在该孔洞的该二侧壁上的一厚度。该第二阻障层具有一大致均匀厚度。

Description

半导体元件及其制备方法
技术领域
本申请案主张2021年3月31日申请的美国正式申请案第17/218,990号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开关于一种半导体元件及该半导体元件的制备方法。特别是有关于一种具有双阻障层的半导体元件以及具有该双阻障层的该半导体元件的制备方法。
背景技术
半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
上文的「先前技术」说明仅提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体元件，包括一目标层；一孔洞，从该目标层的一上表面朝内设置，并包括一下表面以及邻接该下表面的两端的二侧壁；一第一阻障层，共形地设置在该孔洞的该下表面上以及设置在该孔洞的该二侧壁上；一第二阻障层，共形地设置在该第一阻障层上；以及一上导电层，设置在该第二阻障层上。该第一阻障层设置在该孔洞的该下表面上的一厚度，大于该第一阻障层设置在该孔洞的该二侧壁上的一厚度。该第二阻障层具有一大致均匀厚度。
在一些实施例中，该孔洞的该二侧壁呈弯曲且相互面对。
在一些实施例中，该二侧壁具有均匀斜率。
在一些实施例中，该目标层包括一下层；一第一介电层，设置在该下层上；以及一第二介电层，设置在该第一介电层上。该孔洞沿着该第一介电层与该第二介电层设置。该孔洞的该下表面大致与该下层的一上表面为共面。
在一些实施例中，该孔洞的一深宽比介于大约1：1到大约1：25之间。
在一些实施例中，该第一阻障层包含钛、氮化钛、硅化钛或其组合。
在一些实施例中，该第二阻障层包含氮化钛。
本公开的另一实施例提供一种半导体元件，包括一目标层；一孔洞，从该目标层的一上表面朝内设置，并包括一下表面以及邻接该下表面的两端的二侧壁；一第一阻障层，包括一下部，共形地设置在该孔洞的该下表面上；以及二侧部，共形地设置在该孔洞的该二侧壁上，并连接到该下部的两端；一第二阻障层，共形地设置在该第一阻障层上；一中间隔离层，共形地设置在该第二阻障层上；以及一上导电层，设置在该中间隔离层上。该第一阻障层的该下部的一厚度大于该第一阻障层的该二侧部的各厚度。该第二阻障层具有一大致均匀厚度。
在一些实施例中，该孔洞的该二侧壁呈弯曲且相互面对。
在一些实施例中，该目标层包括一下层；一第一介电层，设置在该下层上；以及一第二介电层，设置在该第一介电层上。该孔洞沿着该第一介电层与该第二介电层设置。该孔洞的该下表面大致与该下层的一上表面为共面。
本公开的再另一实施例提供一种半导体元件的制备方法，包括提供一目标层；形成一孔洞在该目标层中；共形地形成一第一阻障层在该孔洞中；共形地形成一第二阻障层在该第一阻障层上；以及形成一上导电层在该第二阻障层上以填满该孔洞。该孔洞包括一下表面以及邻接该下表面的两段的二侧壁。该第一阻障层形成在该孔洞的该下表面上的一厚度大于该第一阻障层形成在该孔洞的该二侧壁上的一厚度。该第二阻障层具有一大致均匀厚度。
在一些实施例中，该第一阻障层的制作技术包含经由化学气相沉积使用含有一前驱物以及一还原剂的一源气体。
在一些实施例中，该前驱物为四氯化钛(titanium tetrachloride)，而该还原剂为氢气。
在一些实施例中，共形地形成该第一阻障层的该步骤包括将含有一前驱物的一源气体引入到该孔洞上，以形成一连续薄膜在该孔洞上；以及流动一反应物以将该连续薄膜转变成该第一阻障层。
在一些实施例中，该前驱物为四氯化钛，而该还原剂为氨水。
在一些实施例中，共形地形成该第二阻障层在该第一阻障层上的该步骤包括将含有一前驱物的一源气体引入到该第一阻障层上，以形成一连续薄膜在该第一阻障层上；以及引入该反应物以将该连续薄膜转变成该第二阻障层。
在一些实施例中，该前驱物为四氯化钛，而该还原剂为氨水。
在一些实施例中，共形地形成该第二阻障层在该第一阻障层上的该步骤包括将含有一前驱物的一源气体引入到该第一阻障层上，以形成一单层在该第一阻障层上；以及引入一反应物以将该单层转变成该第二阻障层。
在一些实施例中，该前驱物为四氯化钛，而该还原剂为氨水。
在一些实施例中，该第一阻障层包含钛、氮化钛、硅化钛或其组合。
由于本公开该半导体元件的设计，可改善对孔洞(holes)的阶梯覆盖(stepcoverage)。结果，无须形成空隙(void)即可进行接续的该上导电层的充填。因此，可提升该半导体元件的可靠度。
上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号指相同的元件。
图1是流程示意图，例示本公开一实施例的半导体元件的制备方法。
图2及图3是剖视示意图，例示本公开一实施例制备半导体元件的部分流程。
图4是图表，例示本公开一实施例形成第一阻障层的多个制程状况的例子。
图5是剖视示意图，例示本公开一实施例制备半导体元件的部分流程。
图6及图7是图表，例示本公开一实施例形成第二阻障层的多个制程状况的例子。
图8及图9是剖视示意图，例示本公开一实施例制备半导体元件的部分流程。
图10是剖视示意图，例示本公开另一实施例的半导体元件。
图11及图12是剖视示意图，例示本公开另一实施例制备半导体元件的部分流程。
图13是图表，例示本公开另一实施例形成第一阻障层的多个制程状况的例子。
图14及图15是剖视示意图，例示本公开另一实施例制备半导体元件的部分流程。
图16到图18是剖视示意图，例示本公开一些实施例的各半导体元件。
图19到图22是剖视示意图，例示本公开另一实施例制备半导体元件的部分流程。
图23及图24是剖视示意图，例示本公开另一实施例制备半导体元件的部分流程。
其中，附图标记说明如下：
1A：半导体元件
1B：半导体元件
1C：半导体元件
1D：半导体元件
1E：半导体元件
1F：半导体元件
1G：半导体元件
1H：半导体元件
101：孔洞
101BS：下表面
101SW：侧壁
101V：凹谷
200：目标层
200TS：上表面
201：下层
201TS：上表面
203：第一介电层
205：第二介电层
207：蚀刻终止层
301：第一导电层
303：第二导电层
401：第一阻障层
401B：下部
401S：侧部
501：第二阻障层
601：中间隔离层
603：上导电层
D1：深度
H1：垂直距离
P1：时段
P2：时段
P3：期间
P4：期间
P5：期间
P6：期间
P7：期间
P8：期间
P9：期间
P10：期间
P11：时段
P12：时段
P13：时段
P14：时段
S11：步骤
S13：步骤
S15：步骤
S17：步骤
T1B：厚度
T1S：厚度
W1：宽度
Z：方向
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他量测(measures)时，则如在本文中所使用的例如「同样的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，但其意指在可接受的差异内，包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，而举例来说，所述可接受的差异可因为制造流程(manufacturing processes)而发生。术语「大致地(substantially)」可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，为精确地相同的、相等的，或是平坦的，或者是其可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异可因为制造流程而发生。
在本公开中，一半导体元件通常意指可借由利用半导体特性(semiconductorcharacteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，均包括在半导体元件的范畴中。
应当理解，在本公开的描述中，上方(above)(或之上(up))对应Z方向箭头的该方向，而下方(below)(或之下(down))对应Z方向箭头的相对方向。
图1是流程示意图，例示本公开一实施例的半导体元件1A的制备方法。图2及图3是剖视示意图，例示本公开一实施例制备半导体元件1A的部分流程。图4是图表，例示本公开一实施例形成第一阻障层的多个制程状况的例子。
请参考图1及图2，在步骤S11，一孔洞101可形成在一目标层200中。在一些实施例中，目标层200可包括块状硅(bulk silicon)或其他适合的半导体材料。在一些实施例中，目标层200可包括一含硅材料。适合于目标层200的该等含硅材料的例子可包括硅、硅锗、掺碳的硅锗、碳化硅锗、掺碳的硅、碳化硅以及其多层，但并不以此为限。在本实施例中，目标层200可包含硅，并可视为一基底。
在一些实施例中，目标层200可掺杂有多个杂质。掺杂的目标层200可具有一导电类型，例如p型或n型。P型是指多个杂质添加到一本质半导体，其造成缺乏多个价电子。在一含硅材料中，例如该等杂质的多个p型掺杂物的例子包括硼、铝、镓及铟，但并不以此为限。N型是指多个杂质的添加，其贡献多个自由电子给一本质半导体。在一含硅材料中，例如该等杂质的多个n型掺杂物的例子包括锑、砷及磷，但并不以此为限。
在一些实施例中，目标层200可具有多个装置元件(图未示)，该等装置元件形成在目标层200的一下部中。举例来说，该等装置元件可为双极性接面型晶体管(bipolarjunction transistor)、金属氧化物半导体场效晶体管、二极管、系统大型集成(systemlarge-scale integration)、快闪存储器、动态随机存取存储器、静态随机存取存储器、电可抹除可编程只读存储器(electrically erasable programmable read-only memory)、影像感测器、微机电系统、主动元件或被动元件。
请参考图2，孔洞101可形成在目标层200中。孔洞101可从目标层200的一上表面200TS朝内凹陷。在一些实施例中，孔洞101的制作技术可包含激光钻孔(laser drilling)、喷粉微加工(powder blast micromachining)、一或多个蚀刻制程，举例来说，蚀刻制程为深反应离子蚀刻(deep reactive-ion etching)或是使用氢氧化物的湿蚀刻，氢氧化物例如氢氧化钾(potassium hydroxide)、氢氧化钠(sodium hydroxide)、氢氧化铷(rubidiumhydroxide)、氢氧化铵(ammonium hydroxide)或是四甲基氢氧化铵(tetramethylammonium hydroxide)。
孔洞101可包括一下表面101BS以及二侧壁101SW。在剖视图中，下表面101BS可水平设置。二侧壁101SW可连接到下表面101BS的两端。在一些实施例中，下表面101BS可为平坦的。在一些实施例中，下表面101BS可为圆凸状。在半导体元件1A的操作期间，圆凸下表面101BS可降低缺陷密度并减少电场集中。
在一些实施例中，孔洞101的开孔的宽度W1可介于大约1μm到大约22μm之间，或是介于大约5μm到大约15μm之间。在一些实施例中，孔洞101的深度D1可介于大约20μm到大约160μm之间，或是介于大约50μm到大约130μm之间。在一些实施例中，孔洞101的宽度对深度的深宽比可介于大约1：1到大约1：25之间、介于大约1：2到大约1：15之间或是介于大约1：3到大约1：10之间。
在一些实施例中，在剖视图中，二侧壁101SW可为弯曲。换言之，二侧壁101SW的斜率并不均匀。在一些实施例中，二侧壁101SW可为一朝右凹面以及一朝左凹面，且相互面对。在一些实施例中，一垂直距离H1介于二侧壁101SW的凹谷101V与目标层200的上表面200TS之间，而垂直距离H1对孔洞101的深度D1的一比值可介于大约1：10到大约7：10之间。在一些实施例中，孔洞101可视为一弯曲孔(bowing hole)。该弯曲孔可能是由于在蚀刻期间离子轨道的过度蚀刻和变形所形成的。
请参考图1、图3及图4，在步骤S13，一第一阻障层401可共形地形成在孔洞101中。
请参考图3及图4，第一阻障层401可共形地形成在孔洞101中以及在目标层200的上表面200TS上。第一阻障层401形成在孔洞101的下表面101BS上的厚度T1B，可大于第一阻障层401形成在孔洞101的二侧壁101SW上的厚度T1S。
在一些实施例中，举例来说，第一阻障层401可包含一金属硅化物，例如硅化钛、硅化镍、硅化镍铂、硅化钽或硅化钴。在本实施例中，第一阻障层401则包含硅化钛。
在一些实施例中，第一阻障层401的制作技术可包含一沉积制程，例如化学气相沉积、原子层沉积或类似制程。在本实施例中，第一阻障层401的制作技术为化学气相沉积。在一些实施例中，请参考图4，第一阻障层401的形成可包括一源气体引入步骤以及接续的一清除步骤(purging step)。该源气体引入步骤与该清除步骤可视为一循环。可执行多个循环以获得第一阻障层401的预定厚度。
如图2所描述的中间半导体元件可载放在一反应腔室中，并可预热到一确定温度。在该源气体引入步骤中，在一时段P1期间，含有一前驱物以及一还原剂的多个源气体可引入到该反应腔室。应当理解，该前驱物与该还原剂可使用不同进气阀注入，但并不以此为限。该前驱物可扩散跨经该边界层并到达如图2所描述的中间半导体元件的表面(意即目标层200的上表面200TS以及孔洞101的下表面101BS与二侧壁101SW)。前驱物可吸附在前述的该表面上并接续在其上迁移。吸附的该前驱物可与在前述的该表面上的还原剂进行反应，并产生固态副产品以及气态副产品。该等固态副产品可在前述的该表面上形成核(nuclei)。该核可生长成多个岛状物，该等岛状物可以在前述的该表面上合并成一连续薄膜。在该清除步骤中，在一时段P2期间，例如氩气的一清除气体可注入该反应腔室中，以清除掉该等气态副产品、未反应的前驱物以及未反应的还原剂。当一制程温度在550℃之上或是执行一热处理时，则可能发生该连续薄膜的硅化(silicidation)。在硅化之后，该连续薄膜可转变成第一阻障层401。在一些实施例中，热处理可为一动态表面退火制程。
举例来说，目标层200可包含硅。该前驱物可为四氯化钛(titaniumtetrachloride)。该还原剂可为氢气。四氯化钛与氢气可在该表面上进行反应，并形成一钛膜以及气态氯化氢(gaseous hydrogen chloride)。该钛膜的多个金属原子(意即钛原子)可与目标层200的多个硅原子进行化学反应，以形成包含硅化钛的第一阻障层401。可执行一清洗制程以移除未反应的钛膜。清洗制程可使用蚀刻剂，例如过氧化氢(hydrogenperoxide)以及SC1(standard clean-1，第一标准清洗)溶液。
在一些实施例中，在该等周期期间，该制程温度可设定为高于550℃，以便在形成该连续薄膜之后，可立即进行硅化。在一些实施例中，在完全形成该连续薄膜之后，即可执行热处理。
在一些实施例中，可用等离子体的辅助以使用化学气相沉积执行第一阻障层401的形成。举例来说，等离子体的来源可为氩气、氢气或其组合。
图5是剖视示意图，例示本公开一实施例制备半导体元件1A的部分流程。图6及图7是图表，例示本公开一实施例形成第二阻障层的多个制程状况的例子。图8及图9是剖视示意图，例示本公开一实施例制备半导体元件1A的部分流程。
请参考图1及图5到图7，在步骤S15，一第二阻障层501可共形地形成在第一阻障层401上。
请参考图5，第二阻障层501可共形地形成在第一阻障层401上。应当理解，孔洞101并未完全被第二阻障层501所填满。第二阻障层501可具有一大致均匀厚度。在一些实施例中，第二阻障层501形成在邻近孔洞101的下表面101BS的厚度与第二阻障层501形成在邻近孔洞101的二侧壁101SW的厚度可大致相同。在一些实施例中，举例来说，第二阻障层501可包含金属氮化物，例如氮化钛或氮化钽。在本实施例中，第二阻障层501包含氮化钛。
请参考图6，在一些实施例中，第二阻障层501的制作技术可包含化学气相沉积。在一些实施例中，第二阻障层501的形成可包括一源气体引入步骤、一第一清除步骤、一反应物流动步骤以及一第二清除步骤。该源气体引入步骤、该第一清除步骤、该反应物流动步骤以及该第二清除步骤可视为一循环。可执行多个循环以获得第二阻障层501的预定厚度。
在一些实施例中，如图3所描述的中间半导体元件可载放在一反应腔室中。在该源气体引入步骤中，在一时段P3期间，含有一前驱物以及一反应物的源气体可引入到该反应腔室中。该前驱物与该反应物可扩散跨经该边界层并到达如图3所描述的中间半导体元件的表面(意即第一阻障层401的表面)。该前驱物与该反应物可吸附在前述的该表面上并接续在其上迁移。吸附的该前驱物与吸附的该反应物可在前述的该表面上进行反应，并产生固态副产品。该等固态副产品可在前述的该表面上形成核(nuclei)。该核可生长成多个岛状物，该等岛状物可以在前述的该表面上合并成一连续薄膜。在该第一清除步骤中，在一时段P4期间，例如氩气的一清除气体可注入该反应腔室中，以清除掉该等气态副产品、未反应的前驱物以及未反应的反应物。
在该反应物流动步骤中,在一时段P5期间，该反应物可单独引入到该反应腔室中，以将该连续薄膜转变成第二阻障层501。在该第二清除步骤中，在一时段P6期间，例如氩气的一清除气体可注入该反应腔室中，以清除掉该等气态副产品以及未反应的反应物。
在一些实施例中，可用等离子体的辅助以使用化学气相沉积执行第二阻障层501的形成。举例来说，等离子体的来源可为氩气、氢气或其组合。
举例来说，该前驱物可为四氯化钛。该反应物可为氨水(ammonia)。由于四氯化钛和氨水之间的反应不完全，四氯化钛与氨水可在该表面上进行反应，并形成包含高氯化物污染的一氮化钛膜。在该反应物流动步骤中的氨水可降低该氮化钛膜的氯含量。在氨水处理之后，该氮化钛膜可视为第二阻障层501。
请参考图7，在一些实施例中，第二阻障层501的制作技术可包含原子层沉积，例如光辅助原子层沉积或液体注入原子层沉积。在一些实施例中，第二阻障层501的形成可包括一第一前驱物引入步骤、一第一清除步骤、一第二前驱物引入步骤以及一第二清除步骤。该第一前驱物引入步骤、该第一清除步骤、该第二前驱物引入步骤以及该第二清除步骤可视为一循环。可执行多个循环以获得第二阻障层501的预定厚度。
在一些实施例中，如图3所描述的中间半导体元件可载放在一反应腔室中。在该第一前驱物引入步骤中，在一时段P7期间，一第一前驱物可引入到该反应腔室中。该第一前驱物可扩散跨经该边界层并到达如图3所描述的中间半导体元件的表面(意即第一阻障层401的表面)。该第一前驱物可吸附在前述的该表面上以在一单一原子层位面形成一单层。在该第一清除步骤中，在一时段P8期间，例如氩气的一清除气体可注入该反应腔室中，以清除掉未反应的第一前驱物。
在该第二前驱物引入步骤中，在一时段P9期间，一第二前驱物可引入到该反应腔室中。该第二前驱物可与该单层进行反应，并将该单层转变成第二阻障层501。在该第二清除步骤中，在一时段P10期间，例如氩气的一清除气体可注入该反应腔室中，以清除掉未反应的第二前驱物以及气态副产品。相较于化学气相沉积，因为该第一前驱物与该第二前驱物是分开引入的，所以可以抑制由气相反应引起的粒子产生。
举例来说，该第一前驱物可为四氯化钛。该第二前驱物可为氨水。吸附的四氯化钛可形成一氮化钛单层。在该第二前驱物引入步骤中的氨水可与该四氯化钛单层进行反应，并将该四氯化钛单层转变成第二阻障层501。
在一些实施例中，可用等离子体的辅助以使用化学气相沉积执行第二阻障层501的形成。举例来说，等离子体的来源可为氩气、氢气、氧气或其组合。在一些实施例中，举例来说，氧气源可为水、氧气或臭氧。在一些实施例中，共反应物(co-reactants)可引入到该反应腔室中。该等共反应物可选自氢、氢等离子体、氧、空气、水、氨水、肼(hydrazines)、烷基肼(alkylhydrazines)、硼烷(boranes)、硅烷(silanes)、臭氧及其组合。
在一些实施例中，第二阻障层501的形成可使用下列制程状况执行。基底温度可介于大约160℃到大约300℃之间。蒸发气温度(evaporator temperature)可为大约175℃。该反应腔室的压力可大约为5mbar。用于该第一前驱物与该第二前驱物的溶剂可为甲苯(toluene)。
请参考图1、图8及图9，在步骤S17，一上导电层603可形成在第二阻障层501上。
请参考图8，上导电层603可形成在第二阻障层501上，以完全填满孔洞101。举例来说，上导电层603可包括铜、钨、铝、银、钛、钽、钴、锆、钌、金属碳化物(例如碳化钽、碳化钛、碳化钽镁)、金属氮化物(例如氮化钛)、过渡金属铝化物、多晶硅、掺杂多晶硅、多晶锗、掺杂多晶锗、多晶硅锗、掺杂多晶硅锗或其或其组合。举例来说，上导电层603的制作技术可包含化学气相沉积、物理气相沉积、喷溅、电镀或类似物。
请参考图9，可执行一平坦化制程，例如化学机械研磨，直到目标层200的上表面200TS暴露为止，以移除多余材料，提供一大致平坦表面给接下来的处理步骤。在孔洞101中的第一阻障层401、在孔洞101中的第二阻障层501以及在孔洞101中的上导电层603一起配置成一导电特征。借由运用具有不同厚度组成的第一阻障层401以及第二阻障层501，可改善对孔洞101的阶梯覆盖。结果，无须形成空隙(void)即可进行接续的上导电层603的充填。因此，可提升半导体元件1A的可靠度。
图10是剖视示意图，例示本公开另一实施例的半导体元件1B。
请参考图10，半导体元件1B可具有类似于如图9所描述的一结构。在图10中相同或类似于图9的元件已被标示成类似元件编号，并省略其重复地描述。
半导体元件1B可包括一第一导电层301。第一导电层301可设置在第一阻障层401下方，并接触第一阻障层401。举例来说，第一导电层301可包含铜、钨、铝、银、钛、钽、钴、锆、钌或其组合。在一些实施例中，第一导电层301可视为一垫层或是在后段(back-end-of-line)处的一导电线。
第一阻障层401可包括一下部401B以及二侧部401S。下部401B可设置在第一导电层301上。二侧部401S可连接到下部401B的两端，并设置在孔洞101的二侧壁101SW上。换言之，二侧部401S可接触目标层200。第一阻障层401的制作技术可类似于图3及图4的一程序。形成在第一导电层301上的该连续薄膜并未与目标层200的硅原子进行反应。因此，所得的下部401B可包含钛。反之，形成在孔洞101的二侧壁101SW上的该连续薄膜可与目标层200的硅原子进行反应。因此，所得的二侧部401S可包含硅化钛。
图11及图12是剖视示意图，例示本公开另一实施例制备半导体元件1C的部分流程。图13是图表，例示本公开另一实施例形成第一阻障层的多个制程状况的例子。图14及图15是剖视示意图，例示本公开另一实施例制备半导体元件1C的部分流程。
请参考图11，一孔洞101可形成在一目标层200中。目标层200可包括一下层201、一第一介电层203以及一第二介电层205。第一介电层203可形成在下层201上。第二介电层205可形成在第一介电层203上。在一些实施例中，举例来说，下层201可包含硅、锗、硅锗或类似物。在本实施例中，下层201包含硅。举例来说，第一介电层203与第二介电层205可包含氮化硅、氧化硅、氮氧化硅、氧化氮化硅、可流动氧化物、未掺杂硅酸盐玻璃、硼硅玻璃(borosilica glass)、磷硅玻璃(phosphosilica glass)、硼磷硅玻璃(borophosphosilicaglass)、等离子体增强四乙氧基硅烷(plasma-enhanced tetraethyl orthosilicate)、氟硅酸盐玻璃(fluoride silicate glass)、碳掺杂氧化硅(carbon-doped silicon oxide)、多孔聚合材料(porous polymeric material)或其组合。
请参考图11，孔洞101可沿着第二介电层205与第一介电层203所形成。孔洞101可包括一下表面101BS以及二侧壁101SW。下表面101BS可大致与下层201的上表面201TS为共面。下层201的上表面201TS的一部分可经由孔洞101而暴露。二侧壁101SW可连接到下表面101BS的两端。在一些实施例中，如图2所描述，二侧壁101SW可具有弯曲剖面轮廓。
请参考图12，一第一阻障层401可共形地形成在孔洞101中以及在目标层200的上表面上。第一阻障层401可包括一下部401B以及二侧部401S。下部401B可形成在下层201上。二侧部401S可连接到下部401B的两端，并设置在孔洞101的二侧壁101SW上。下部401B的厚度T1B可大于二侧壁401S的厚度T1S。
请参考图13，在本公开中，第一阻障层401的制作技术包含化学气相沉积。在一些实施例中，第一阻障层401的形成可包括一源气体引入步骤、一第一清除步骤、一反应物流动步骤以及一第二清除步骤。该源气体引入步骤、该第一清除步骤、该反应物流动步骤以及该第二清除步骤可视为一循环。可执行多个循环以获得第一阻障层401的预定厚度。
如图12所描述的中间半导体元件可载放在一反应腔室中，并可预热到一确定温度。在该源气体引入步骤中，在一时段P11期间，含有一前驱物以及一还原剂的多个源气体可引入到该反应腔室。应当理解，该前驱物与该还原剂可使用不同进气阀注入，但并不以此为限。该前驱物可扩散跨经该边界层并到达如图12所描述的中间半导体元件的表面(意即目标层200的上表面以及孔洞101的下表面101BS与二侧壁101SW)。该前驱物可吸附在前述的该表面上并接续在其上迁移。吸附的该前驱物可与在前述的该表面上的还原剂进行反应，并产生固态副产品以及气态副产品。该等固态副产品可在前述的该表面上形成核(nuclei)。该核可生长成多个岛状物，该等岛状物可以在前述的该表面上合并成一连续薄膜。在该清除步骤中，在一时段P12期间，例如氩气的一清除气体可注入该反应腔室中，以清除掉该等气态副产品、未反应的前驱物以及未反应的还原剂。
当一制程温度在550℃之上或是执行一热处理时，则可能发生该连续薄膜的硅化(silicidation)。在硅化之后，形成在下层201上的该连续薄膜可转变成第一阻障层401的下部401B。在一些实施例中，热处理可为一动态表面退火制程。
在该反应物流动步骤中，在一时段P13期间，该反应物可单独引入到该反应腔室中，以将形成在二侧壁101SW上的该连续薄膜转变成第一阻障层401的二侧部401S。在该第二清除步骤中，在一时段P14期间，例如氩气的一清除气体可注入该反应腔室中，以清除掉该等气态副产品以及未反应的反应物。
举例来说，下层201可包含硅。该前驱物可为四氯化钛。该还原剂可为氢气。该反应物可为氨水。在该源气体引入步骤中，四氯化钛与氢气可在该表面上进行反应，并形成一钛膜以及气态氯化氢。该钛膜形成在下层201上的多个金属原子(例如钛原子)可与下层201的硅原子进行化学反应，以形成第一阻障层401的下部401B。换言之，第一阻障层401的下部401B包含硅化钛。在该反应物流动步骤中，氨水可与形成在孔洞101的二侧壁101SW上的该钛膜进行反应，并将二侧壁101SW转变成包含氮化钛的二侧部401S。
在一些实施例中，在该等周期期间，该制程温度可设定为高于550℃，以便在形成该连续薄膜之后，可立即进行硅化。在一些实施例中，在完全形成该连续薄膜之后，即可执行热处理。
在一些实施例中，可用等离子体的辅助以使用化学气相沉积执行第一阻障层401的形成。举例来说，等离子体的来源可为氩气、氢气或其组合。
请参考图14及图15，一第二阻障层501可以类似于如图5到图7所描述的一程序而共形地形成在第一阻障层401上。一上导电层603的制作技术可类似于如图8所描述的一程序。可接着执行一平坦化制程，例如化学机械研磨，直到第二介电层205的上表面暴露为止，以移除多余材料，并提供一大致平坦表面给接下来的处理步骤。
图16到图18是剖视示意图，例示本公开一些实施例的各半导体元件1D、1E、1F。
请参考图16，半导体元件1D可具有类似于如图15所描述的一结构。在图16中相同或类似于图15的元件已被标示成类似元件编号，并省略其重复地描述。举例来说，半导体元件1D的下层201可包含氮化硅、氧化硅、氮氧化硅、氧化氮化硅、可流动氧化物、未掺杂硅酸盐玻璃、硼硅玻璃(borosilica glass)、磷硅玻璃(phosphosilica glass)、硼磷硅玻璃(borophosphosilica glass)、等离子体增强四乙氧基硅烷(plasma-enhanced tetraethylorthosilicate)、氟硅酸盐玻璃(fluoride silicate glass)、碳掺杂氧化硅(carbon-doped silicon oxide)、多孔聚合材料(porous polymeric material)或其组合。下层201可视为在中段(middle-end-of-line)或是后段(back-end-of-line)处的一层间介电层。
由于下层201的材料，所以没有硅原子可与该钛膜进行反影以形成硅化钛。结果，形成在下层201上的该钛膜亦可与氨水进行反应，以转变成氮化钛。因此，第一阻障层401可全部包含氮化钛。
请参考图17，半导体元件1E可具有类似于如图16所描述的一结构。在图17中相同或类似于图16的元件已被标示成类似元件编号，并省略其重复地描述。下层201可包含如图6所描述的相同材料。一第二导电层303可设置在下层201中，并接触第一阻障层401。第二导电层303可视为一接触点、一通孔(via)、一导电线或一垫层。
在一些实施例中，举例来说，第二导电层303可包含多晶硅、掺杂多晶硅、多晶锗、掺杂多晶锗、多晶硅锗、掺杂多晶硅锗或其组合。在一些实施例中，第二导电层303包含多晶硅或掺杂多晶硅。包含硅原子的第二导电层303可与形成在下层201上的该钛膜进行反应，以形成硅化钛。因此，第一阻障层401的下部401B可包含硅化钛，且第一阻障层401的二侧部401S可包含氮化钛。
或者是，在一些其他实施例中，举例来说，第二导电层303可包含铜、钨、铝、银、钛、钽、钴、锆、钌或其组合。由于第二导电层303的材料，所以没有硅原子可与该钛膜进行反应以形成硅化钛。结果，形成在下层201上的该钛膜亦可与氨水进行反应以转变成氮化钛。因此，第一阻障层401的下部401B与二侧部401S可全部包含氮化钛。
请参考图18，半导体元件1F可具有类似于如图17所描述的一结构。在图18中相同或类似于图17的元件已被标示成类似元件编号，并省略其重复地描述。半导体元件1F可包括一蚀刻终止层207，设置在第一介电层203与下层201之间。举例来说，蚀刻终止层207可包含氮化硅、氮化硅碳、碳氧化硅或其组合。
图19到图22是剖视示意图，例示本公开另一实施例制备半导体元件1G的部分流程。
请参考图19，孔洞101、第二导电层303以及具有下层201、第一介电层203与第二介电层205的目标层200，可以类似于如图17所描述的一程序进行制造。第一阻障层401可共形地形成在孔洞101中以及在第二介电层205的上表面上。第一阻障层401可包括下部401B与二侧部401S。下部401B的厚度T1B可大于二侧部401S的厚度T1S。举例来说，二侧部401S可包含氮化钛。举例来说，下部401B可包含氮化钛或硅化钛。第二阻障层501可共形地形成在第一阻障层401上。
请参考图20，可移除形成在第二介电层205上方的第一阻障层401与第二阻障层501。举例来说，一光阻层可形成在孔洞101中，以保护在孔洞101中的第一阻障层401与第二阻障层501，并可执行一回蚀制程以移除在第二介电层205的上表面上的第一阻障层401与第二阻障层501。
请参考图21，一中间隔离层601可共形地形成在孔洞101中以及在第二介电层205的上表面上。中间隔离层601可具有一厚度，介于大约0.5nm到大约5.0nm之间。在一些实施例中，中间隔离层601的厚度可介于大约0.5nm到大约2.5nm之间。举例来说，中间隔离层601可包含一高介电常数(high-k)材料，例如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆或其组合。
在一些实施例中，中间隔离层601可包含氧化铪、氧化硅铪、氮氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪、氧化镧铪、氧化镧、氧化锆、氧化钛、氧化钽、氧化钇、氧化钛锶、氧化钛钡、氧化锆钡、氧化硅镧、氧化硅铝、氧化铝、氮化硅、氮氧化硅、氧化氮化硅或其组合。在其他实施例中，中间隔离层601可为一多层结构，举例来说，该多层结构包括一层氧化硅以及另一层高介电常数材料，由氧化硅-氮化硅-氧化硅所组成的多层，或是由氧化锆-氧化铝-氧化锆所组成的多层。
请参考图22，一上导电层603可形成在中间隔离层601上，且完全填满孔洞101。举例来说，上导电层603可包含铜、钨、铝、银、钛、钽、钴、锆、钌、金属碳化物、金属氮化物、过渡金属铝化物、多晶硅、掺杂多晶硅、多晶锗、掺杂多晶锗、多晶硅锗、掺杂多晶硅锗或其或其组合。上导电层603、中间隔离层601、第二阻障层501以及第一阻障层401可一起配置成一电容器结构。第一阻障层401与第二阻障层501可视为该电容器结构的一下电极。
图23及图24是剖视示意图，例示本公开另一实施例制备半导体元件1H的部分流程。
请参考图23，目标层200可包含类似于如图2所描述的结构与材料。孔洞101可包括一下表面101BS以及二侧壁101SW。在剖视图中，下部101BS可水平设置。二侧壁101SW可连接到下表面101BS的两端。二侧壁101SW具有倾斜剖面轮廓。二侧壁101SW的宽度可沿着方向Z而从下到上逐渐变得更宽。换言之，每一侧壁101SW可具有一均匀斜率。
第一阻障层401可以类似于如图3及图4所描述的一程序而共形地形成在孔洞101中以及在第二介电层205的上表面上。第一阻障层401形成在孔洞101的下表面101BS上的厚度T1B可大于第一阻障层401形成在孔洞101的二侧壁101SW上的厚度T1S。第二阻障层501与上导电层603的制作技术可类似于如图5到图8所描述的一程序。
请参考图24，可执行一平坦化制程，例如化学机械研磨，直到目标层200的上表面暴露为止，以移除多余材料，提供一大致平坦表面给接下来的处理步骤，且同时形成导电特征，而该导电特征是由第一阻障层401、第二阻障层501以及上导电层603所配置。
本公开的一实施例提供一种半导体元件，包括一目标层；一孔洞，从该目标层的一上表面朝内设置，并包括一下表面以及邻接该下表面的两端的二侧壁；一第一阻障层，共形地设置在该孔洞的该下表面上以及设置在该孔洞的该二侧壁上；一第二阻障层，共形地设置在该第一阻障层上；以及一上导电层，设置在该第二阻障层上。该第一阻障层设置在该孔洞的该下表面上的一厚度，大于该第一阻障层设置在该孔洞的该二侧壁上的一厚度。该第二阻障层具有一大致均匀厚度。
本公开的另一实施例提供一种半导体元件，包括一目标层；一孔洞，从该目标层的一上表面朝内设置，并包括一下表面以及邻接该下表面的两端的二侧壁；一第一阻障层，包括一下部，共形地设置在该孔洞的该下表面上；以及二侧部，共形地设置在该孔洞的该二侧壁上，并连接到该下部的两端；一第二阻障层，共形地设置在该第一阻障层上；一中间隔离层，共形地设置在该第二阻障层上；以及一上导电层，设置在该中间隔离层上。该第一阻障层的该下部的一厚度大于该第一阻障层的该二侧部的各厚度。该第二阻障层具有一大致均匀厚度。
本公开的再另一实施例提供一种半导体元件的制备方法，包括提供一目标层；形成一孔洞在该目标层中；共形地形成一第一阻障层在该孔洞中；共形地形成一第二阻障层在该第一阻障层上；以及形成一上导电层在该第二阻障层上以填满该孔洞。该孔洞包括一下表面以及邻接该下表面的两段的二侧壁。该第一阻障层形成在该孔洞的该下表面上的一厚度大于该第一阻障层形成在该孔洞的该二侧壁上的一厚度。该第二阻障层具有一大致均匀厚度。
由于本公开该半导体元件的设计，可改善对孔洞101的阶梯覆盖(stepcoverage)。结果，无须形成空隙(void)即可进行接续的上导电层603的充填。因此，可提升半导体元件1A的可靠度。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (20)

1.一种半导体元件，包括：
一目标层；
一孔洞，从该目标层的一上表面朝内设置，并包括一下表面以及邻接该下表面的两端的二侧壁；
一第一阻障层，共形地设置在该孔洞的该下表面上以及设置在该孔洞的该二侧壁上；
一第二阻障层，共形地设置在该第一阻障层上；以及
一上导电层，设置在该第二阻障层上；
其中该第一阻障层设置在该孔洞的该下表面上的一厚度，大于该第一阻障层设置在该孔洞的该二侧壁上的一厚度；
其中该第二阻障层具有一大致均匀厚度。
2.如权利要求1所述的半导体元件，其中该孔洞的该二侧壁呈弯曲且相互面对。
3.如权利要求1所述的半导体元件，其中该二侧壁具有均匀斜率。
4.如权利要求2所述的半导体元件，其中该目标层包括一下层；一第一介电层，设置在该下层上；以及一第二介电层，设置在该第一介电层上；该孔洞沿着该第一介电层与该第二介电层设置，且该孔洞的该下表面大致与该下层的一上表面为共面。
5.如权利要求2所述的半导体元件，其中该孔洞的一深宽比介于大约1：1到大约1：25之间。
6.如权利要求5所述的半导体元件，其中该第一阻障层包含钛、氮化钛、硅化钛或其组合。
7.如权利要求5所述的半导体元件，其中该第二阻障层包含氮化钛。
8.一种半导体元件，包括：
一目标层；
一孔洞，从该目标层的一上表面朝内设置，并包括一下表面以及邻接该下表面的两端的二侧壁；
一第一阻障层，包括一下部，共形地设置在该孔洞的该下表面上；以及二侧部，共形地设置在该孔洞的该二侧壁上，并连接到该下部的两端；
一第二阻障层，共形地设置在该第一阻障层上；
一中间隔离层，共形地设置在该第二阻障层上；以及
一上导电层，设置在该中间隔离层上；
其中该第一阻障层的该下部的一厚度大于该第一阻障层的该二侧部的各厚度；
其中该第二阻障层具有一大致均匀厚度。
9.如权利要求8所述的半导体元件，其中该孔洞的该二侧壁呈弯曲且相互面对。
10.如权利要求8所述的半导体元件，其中该目标层包括一下层；一第一介电层，设置在该下层上；以及一第二介电层，设置在该第一介电层上；该孔洞沿着该第一介电层与该第二介电层设置，且该孔洞的该下表面大致与该下层的一上表面为共面。
11.一种半导体元件的制备方法，包括：
提供一目标层；
形成一孔洞在该目标层中，其中该孔洞包括一下表面以及邻接该下表面的两段的二侧壁；
共形地形成一第一阻障层在该孔洞中，其中该第一阻障层形成在该孔洞的该下表面上的一厚度大于该第一阻障层形成在该孔洞的该二侧壁上的一厚度；
共形地形成一第二阻障层在该第一阻障层上，其中该第二阻障层具有一大致均匀厚度；以及
形成一上导电层在该第二阻障层上以填满该孔洞。
12.如权利要求11所述的半导体元件的制备方法，其中该第一阻障层的制作技术包含经由化学气相沉积使用含有一前驱物以及一还原剂的一源气体。
13.如权利要求12所述的半导体元件的制备方法，其中该前驱物为四氯化钛，而该还原剂为氢气。
14.如权利要求11所述的半导体元件的制备方法，其中共形地形成该第一阻障层的步骤包括：
将含有一前驱物的一源气体引入到该孔洞上，以形成一连续薄膜在该孔洞上；以及
流动一反应物以将该连续薄膜转变成该第一阻障层。
15.如权利要求14所述的半导体元件的制备方法，其中该前驱物为四氯化钛，而该反应物为氨水。
16.如权利要求11所述的半导体元件的制备方法，其中共形地形成该第二阻障层在该第一阻障层上的步骤包括：
将含有一前驱物的一源气体引入到该第一阻障层上，以形成一连续薄膜在该第一阻障层上；以及
引入该反应物以将该连续薄膜转变成该第二阻障层。
17.如权利要求16所述的半导体元件的制备方法，其中该前驱物为四氯化钛，而该反应物为氨水。
18.如权利要求11所述的半导体元件的制备方法，其中共形地形成该第二阻障层在该第一阻障层上的步骤包括：
将含有一前驱物的一源气体引入到该第一阻障层上，以形成一单层在该第一阻障层上；以及
引入一反应物以将该单层转变成该第二阻障层。
19.如权利要求18所述的半导体元件的制备方法，其中该前驱物为四氯化钛，而该反应物为氨水。
20.如权利要求11所述的半导体元件的制备方法，其中该第一阻障层包含钛、氮化钛、硅化钛或其组合。
CN202210049806.4A 2021-03-31 2022-01-17 半导体元件及其制备方法 Pending CN115148690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/218,990 US20220319991A1 (en) 2021-03-31 2021-03-31 Semiconductor device with dual barrier layers and method for fabricating the same
US17/218,990 2021-03-31

Publications (1)

Publication Number Publication Date
CN115148690A true CN115148690A (zh) 2022-10-04

Family

ID=83405190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210049806.4A Pending CN115148690A (zh) 2021-03-31 2022-01-17 半导体元件及其制备方法

Country Status (3)

Country Link
US (1) US20220319991A1 (zh)
CN (1) CN115148690A (zh)
TW (1) TWI793763B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118053806A (zh) * 2024-04-15 2024-05-17 合肥晶合集成电路股份有限公司 导线型深沟槽隔离结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4169950B2 (ja) * 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004063556A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20050082606A1 (en) * 2003-10-20 2005-04-21 Stephan Grunow Low K dielectric integrated circuit interconnect structure
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US7229918B2 (en) * 2005-02-14 2007-06-12 Infineon Technologies Ag Nitrogen rich barrier layers and methods of fabrication thereof
JP5207615B2 (ja) * 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
US7625819B2 (en) * 2007-06-01 2009-12-01 Macronix International Co., Ltd. Interconnection process
US20100314765A1 (en) * 2009-06-16 2010-12-16 Liang Wen-Ping Interconnection structure of semiconductor integrated circuit and method for making the same
KR102429608B1 (ko) * 2016-08-17 2022-08-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10629708B2 (en) * 2017-11-14 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with barrier layer and method for forming the same
US10790362B2 (en) * 2017-11-30 2020-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US10651084B1 (en) * 2019-07-18 2020-05-12 Micron Technology, Inc. Microelectronic devices comprising manganese-containing conductive structures, and related electronic systems and methods
US11264561B2 (en) * 2019-08-20 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory device and formation method thereof
KR20210032679A (ko) * 2019-09-17 2021-03-25 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118053806A (zh) * 2024-04-15 2024-05-17 合肥晶合集成电路股份有限公司 导线型深沟槽隔离结构及其制备方法
CN118053806B (zh) * 2024-04-15 2024-06-21 合肥晶合集成电路股份有限公司 导线型深沟槽隔离结构及其制备方法

Also Published As

Publication number Publication date
US20220319991A1 (en) 2022-10-06
TWI793763B (zh) 2023-02-21
TW202240824A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
US8350335B2 (en) Semiconductor device including off-set spacers formed as a portion of the sidewall
CN107887325A (zh) 半导体结构的形成方法
CN103081063B (zh) 半导体元件的制造方法
TWI775304B (zh) 半導體裝置及其製造方法
TW202029305A (zh) 製造半導體裝置的方法
CN115148690A (zh) 半导体元件及其制备方法
US7851324B2 (en) Method of forming metal-insulator-metal structure
US20230180462A1 (en) Semiconductor device with air gap
US8273630B2 (en) Method for manufacturing semiconductor device
JP2022027655A (ja) 半導体装置及びその製造方法
US11706912B2 (en) Method for fabricating semiconductor device with air gap
TWI817900B (zh) 具有複合接觸結構的半導體元件
TWI793662B (zh) 具有突出接觸點之半導體元件及其製備方法
US20240304696A1 (en) Semiconductor device with capping layer
TWI817338B (zh) 具有氣隙的半導體元件的製備方法
US20240178288A1 (en) Semiconductor device with energy-removable layer
US20230402388A1 (en) Semiconductor device with composite contact structure
US20230399738A1 (en) Method for fabricating semiconductor device with composite contact structure
US20240304552A1 (en) Semiconductor device with filling layer
US20240222371A1 (en) Semiconductor device with work function layer
CN116471838A (zh) 一种半导体结构的制备方法及半导体结构
TW202305892A (zh) 積體電路結構及其形成方法
TW202331844A (zh) 導電特徵及半導體元件的製備方法
CN118782538A (zh) 具有填充层的半导体元件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination