JP2022027655A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2022027655A
JP2022027655A JP2021124808A JP2021124808A JP2022027655A JP 2022027655 A JP2022027655 A JP 2022027655A JP 2021124808 A JP2021124808 A JP 2021124808A JP 2021124808 A JP2021124808 A JP 2021124808A JP 2022027655 A JP2022027655 A JP 2022027655A
Authority
JP
Japan
Prior art keywords
precursor material
precursor
time
seconds
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021124808A
Other languages
English (en)
Inventor
▲えん▼貽 高
Wan-Yi Kao
洪正 林
Hung Cheng Lin
俊堯 王
Chunyao Wang
永誠 盧
Yung-Cheng Lu
志安 徐
Zhi An Xu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022027655A publication Critical patent/JP2022027655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】誘電体フィンを形成して隣接する半導体フィンを分離することに役立つ半導体装置及び製造方法を提供する。【解決手段】ＦｉｎＦＥＴの製造方法は、堆積プロセスを用いて誘電体フィン５２を形成する。ここで堆積時間及び温度は、誘電体フィンの後続のエッチングプロセスに対する耐性を増加させるために用いられる。【選択図】図２１Ａ

Description

本開示は、半導体装置及び製造方法に関する。
半導体デバイスは様々な電子応用に用いられ、例えば、パーソナルコンピュータ、携帯電話、デジタルカメラ及び他の電子機器である。半導体デバイスは、一般的に、半導体基板上に絶縁又は誘電体材料層、導電性材料層及び半導体材料層を順に堆積し、且つフォトリソグラフィを用いて様々な材料層をパターン化してその上に回路アセンブリ及び素子を形成する方式で製造される。
半導体工業は最小の特徴寸法を絶えず減少させることにより様々な電子部品（例えば、トランジスタ、ダイオード、抵抗器、コンデンサなど）の集積密度を持続的に改善し、これはより多くの部品が所定の領域に集積されることを可能にする。
本開示の一実施例によれば、半導体デバイスの製造方法を提供し、前記方法は、半導体フィンの間に位置する誘電体材料内に開口を形成することと、前記開口内に第１の誘電体材料を堆積することと、含み、前記第１の誘電体材料を堆積することは、パルス方式で、第１の前駆体材料を２０秒～１２０秒の間の第１の時間輸送することと、パルス方式で、前記第１の前駆体材料と異なる第２の前駆体材料を７０秒～２００秒の間の第２の時間輸送することと、パルス方式で、前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なる第３の前駆体材料を２０秒～１２０秒の間の第３の時間輸送することと、を含む。
本開示の別の実施例によれば、半導体デバイスの製造方法を提供し、前記方法は、バリア層を堆積して、半導体フィンの間の誘電体材料の開口にライニングすることと、体材料を堆積することにより、前記開口の残りの部分を充填することと、を含み、前記バリア層を堆積することは、第１の前駆体材料を導入して第１の時間持続することと、前記第１の前駆体材料を導入した後、第２の前駆体材料を第２の時間導入し、前記第２の前駆体材料は前記第１の前駆体材料と異なることと、前記第２の前駆体材料を導入した後、第３の前駆体材料を導入して第３の時間持続し、前記第３の前駆体材料は前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なることと、を含み、前記体材料を堆積することは、前記第１の前駆体材料を前記第１の時間より長い第４の時間導入することと、前記第１の前駆体材料を導入して前記体材料を堆積させた後、前記第２の前駆体材料を導入して前記第２の時間より長い第５の時間を続けることと、前記第２の前駆体材料を導入して前記体材料を堆積させた後、前記第３の前駆体材料を導入して前記第３の時間より長い第６の時間を続けることと、を含む。
本開示の別の実施例によれば、半導体装置を提供し、それは、誘電体材料を貫通して延びる半導体フィンと、前記誘電体材料内から延伸する混合誘電体フィンと、を含み、前記混合誘電体フィンは、第１の成分を有する第１の材料を含む前記バリア層と、前記第１の成分と異なる第２の成分を有する前記第１の材料を含み、前記第２の成分が前記第１の成分よりも大きい炭素濃度を有するバルク材料と、を含む。
図面を参照して以下の具体的な実施形態を読む場合、以下の具体的な実施形態から本開示の各態様を最適に理解することができる。注意すべきことは、業界の標準的なやり方に応じて、様々な特徴は比率に応じて描画されない。実際に、議論を明確にするために、様々な特徴のサイズは任意に増加するか又は減少する可能性がある。
いくつかの実施形態に係る三次元ビューにおけるＦｉｎＦＥＴの一例を示す図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。 いくつかの実施例に係るＦｉｎＦＥＴの製造途中段階の断面図である。
また、以下の開示は、課題を解決するためになされたものであり、発明の要旨を逸脱しない範囲で種々の変更を行うことが可能である。以下、本発明を簡略化するために具体的な構成例を説明する。もちろん、これらは一例に過ぎず、これらに限定されるものではない。例えば、以下の説明において、第１の特徴と第２の特徴とを重ねて又は重ねて形成するとは、第１の特徴と第２の特徴とが直接接して形成されている態様を含んでもよいし、第１の特徴と第２の特徴とが直接接していなくてもよいように、第１の特徴と第２の特徴との間に付加的な特徴が形成されている態様を含んでもよい。また、本開示は、各実施例において、参照符号を繰り返してもよい。この繰り返しは、説明を簡単にするためのものであり、記載された各種の実施形態及び／又は構成との関係を示すものではない。
また、本明細書において、「下」、「下側」、「下方」、「上」、「上側」、「上方」などの空間的な相対的な用語は、図示するように、他の要素や地物との間で、「１つの要素又は特徴」の関係を記述するために、説明を容易にするために用いられてもよい。空間的な相対的な用語は、図に示した向きに加えて、使用時や操作時の機器の向きが異なることを意図している。当該装置は、他の向き（９０度回転又はその他の向き）であってもよく、ここで用いる空間的な相対的な記述子についても同様に解釈することができる。
ここで、分離領域内に混合誘電体フィンを形成する具体的な実施例を挙げて説明する。しかしながら、本明細書に説明された実施例は説明された正確な実施例に限定されるものではなく、且つ様々な用途でこれらの考えを実現することができる。これらの用途は全て実施例の範囲に含まれることを意図するものである。
図１は、いくつかの実施形態に係る三次元ビューにおけるＦｉｎＦＥＴの一例を示す図である。ＦｉｎＦＥＴは基板５０（例えば、半導体基板）上のフィン５２を含む。分離領域５６は基板５０内に設置され、且つフィン５２は隣接する分離領域５６の上方にそれらの間から突出する。分離領域５６は基板５０から分離されるように記述／図示されるが、本明細書で使用されるように、用語“基板”は半導体基板又は分離領域を含む半導体基板のみを指すことに用いることができる。また、フィン５２を基板５０と同じ単一の連続材料として図示するが、フィン５２及び／又は基板５０は単一の材料又は複数の材料を含むことができる。このコンテキストにおいて、フィン５２は隣接する分離領域５６の間に延在する部分を指す。
ゲート誘電体層９２は側壁に沿い且つフィン５２の上面の上に位置し、且つゲート電極９４はゲート誘電体層９２の上に位置する。ソース・ドレイン領域８２は、ゲート絶縁膜９２及びゲート電極９４を挟んでフィン５２の反対側に設けられている。図１は、後の図で用いる基準断面をさらに示している。断面ＡーＡは、ゲート電極９４の縦軸に沿っており、例えばＦｉｎＦＥＴのソース・ドレイン領域８２間の電流方向に垂直な方向である。断面ＢーＢは、断面ＡーＡに垂直であり、フィン５２の縦軸に沿って、例えばＦｉｎＦＥＴのソース・ドレイン領域８２間の電流の方向に沿っている。断面ＣーＣは、断面ＡーＡと平行であり、ＦｉｎＦＥＴのソース／ドレイン領域を貫通している。明確にするために、後続の図はこれらの参照断面を参照する。
ここで検討されている実施例のいくつかは、ゲートラストプロセスを用いて形成されたＦｉｎＦＥＴのコンテキストで検討されている。他の実施例において、ゲートプロセス（ｇａｔｅ－ｆｉｒｓｔ ｐｒｏｃｅｓｓ）を使用することができる。また、いくつかの実施例はフラットデバイスに使用される態様を考慮し、例えばフラットＦＥＴ、ナノ構造（例えば、ナノシート、ナノワイヤ、ゲート周回式構造（ｇａｔｅ－ａｌｌ－ａｒｏｕｎｄ）など）電界効果トランジスタ（ＮＳＦＥＴ）などである。
図２～図２０Ｂは、いくつかの実施形態に係るＦｉｎＦＥＴの製造途中段階の断面図である。図２～図７Ａ及び図８～図１１は図１に示された基準断面Ａ－Ａを示し、複数のフィン／ＦｉｎＦＥＴ以外である。図１２Ａ、図１３Ａ、図１４Ａ、図１５Ａ、図１６Ａ、図１７Ａ、図１８Ａ、図１９Ａ及び図２０Ａは図１に示された参照断面Ａ－Ａに沿って示され、図１２Ｂ、図１３Ｂ、図１４Ｂ、図１５Ｂ、図１６Ｂ、図１７Ｂ、図１８Ｂ、図１８Ｃ、図１９Ｂ及び図２０Ｂは図１に示された類似断面Ｂ－Ｂに沿って示され、複数のフィン／ＦｉｎＦＥＴ以外である。図１４Ｃ及び図１４Ｄは図１に示された参照断面Ｃ－Ｃに沿って示され、複数のフィン／ＦｉｎＦＥＴ以外である。
図２において、基板５０を提供する。基板５０は半導体基板であってもよく、例えばバルク半導体、絶縁体半導体（ＳＯＩ）基板等であり、それはドープ（例えば、ｐ型又はｎ型ドーパントでドープされる）又はドープされないものであってもよい。基板５０はウェハであってもよく、例えばシリコンウェハである。一般的に、ＳＯＩ基板は絶縁体層に形成された半導体材料層である。絶縁体層は、例えば、埋め込み酸化物（ＢＯＸ）層、酸化シリコン層などであってもよい。絶縁体層は基板に設置され、一般的にシリコン又はガラス基板である。さらに他の基板、例えば多層又は傾斜基板を使用することができる。いくつかの実施例において、基板５０の半導体材料はシリコン；ゲルマニウム；化合物半導体であって、炭化ケイ素、ヒ化ガリウム、リン化ガリウム、リン化インジウム、ヒ化インジウム及び／又はアンチモンを含むもの；合金半導体であって、シリコンゲルマニウム、リンヒ化ガリウム、ヒ化アルミニウムインジウム、ヒ化アルミニウムガリウム、ヒ化ガリウムインジウム、リン化ガリウムインジウム及び／又はリンヒ化ガリウムインジウムを含むもの；又はそれらの組み合わせを含むもの。
基板５０は、ｎ型領域５０Ｎとｐ型領域５０Ｐとを有する。ｎ型領域５０Ｎはｎ型デバイス、例えばＮＭＯＳトランジスタ、例えばｎ型ＦｉｎＦＥＴを形成するために用いられる。ｐ型領域５０Ｐはｐ型デバイス、例えばＰＭＯＳトランジスタ、例えばｐ型ＦｉｎＦＥＴを形成するために用いられる。ｎ型領域５０Ｎはｐ型領域５０Ｐと物理的に分離することができ（例えば分離物５１に示すとおりである）、且つｎ型領域５０Ｎとｐ型領域５０Ｐとの間に任意の数の素子特徴（例えば、他の能動素子、ドープ領域、分離構造など）を設置することができる。
図３において、フィン５２は基板５０内に形成される。フィン５２は、半導体バーである。いくつかの実施例において、基板５０内に溝をエッチングすることにより基板５０内にフィン５２を形成することができる。エッチングは任意の許容可能なエッチングプロセスであってもよく、例えば反応性イオンエッチング（ＲＩＥ）、中性ビームエッチング（ＮＢＥ）等又はそれらの組み合わせである。エッチングプロセスは異方性であってもよい。
フィンを任意の適切な方法でパターニングすることができる。例えば、一種以上のフォトリソグラフィプロセス（二重パターン化又は多パターン化プロセスを含む）を使用してフィン５２をパターン化することができる。一般的に、二重パターン化又は多パターン化プロセスはフォトリソグラフィと自己整合プロセスを結合し、パターンの作成は例えば単一の直接フォトリソグラフィプロセスを使用して他の方式で取得された間隔より小さい間隔を有することを可能にする。例えば、一実施例において、犠牲層は基板の上に形成され且つフォトリソグラフィプロセスを用いてパターン化される。パターニングされた犠牲層に沿って、セルフアラインを用いてスペーサを形成する。その後に犠牲層を除去し、且つその後に残りのスペーサを用いてフィンをパターン化することができる。いくつかの実施例において、マスク（又は他の層）はフィン５２に保持することができる。
図４において、絶縁材料５４は基板５０の上と隣接するフィン５２との間に形成される。絶縁材料５４は酸化物であってもよく、例えば酸化シリコン、窒化物等又はそれらの組み合わせであり、且つ高密度プラズマ化学気相堆積（ＨＤＰ－ＣＶＤ）、流動性ＣＶＤ（ＦＣＶＤ）（例えば、リモートプラズマシステムにおけるＣＶＤに基づく材料堆積及び後硬化によりそれを別の材料に変換し、例えば酸化物）等又はそれらの組み合わせで形成することができる。その他、任意のプロセスにより形成された絶縁性材料を用いてもよい。示された実施例において、絶縁材料５４はＦＣＶＤプロセスにより形成された酸化シリコンである。絶縁材料を形成すると、アニールプロセスを実行することができる。実施例において、絶縁材料５４は余分な絶縁材料５４がフィン５２を覆うように形成される。絶縁材料５４は単層として図示されるが、いくつかの実施例は多層を利用することができる。例えば、いくつかの実施例において、まず基板５０及びフィン５２の表面に沿ってライナー（図示せず）を形成することができる。その後、ライナーの上に充填材料を形成することができ、例えば上記のような充填材料である。
図５において、絶縁材料５４に除去プロセスを適用してフィン５２の上の余分な絶縁材料５４を除去する。いくつかの実施例において、平坦化プロセス、例えば化学機械研磨（ＣＭＰ）、エッチバックプロセス、それらの組み合わせ等を利用することができる。平坦化プロセスはフィン５２を露出させることにより、平坦化プロセスが完了した後にフィン５２と絶縁材料５４の上面は面一である。マスクがフィン５２に残された実施例において、平坦化プロセスはマスクを露出させるか又はマスクを除去することができ、それにより平坦化プロセスが完了した後にマスク又はフィン５２の上面はそれぞれ絶縁材料５４と同一平面にある。
図６は第１の開口６０１を形成する除去プロセスを示し、それにより誘電体混合フィン９０１（図６に示されていないが、以下に図９を参照してそれを図示し説明する）を形成するためのプロセスを開始する。実施例において、一種以上の適切なフォトリソグラフィマスク及びエッチングプロセスを使用して第１の開口６０１を形成することができる。また、任意の適切なサイズを利用することができる。
図７Ａ～図７Ｂは第１の開口６０１をライニングするためのバリア層７０１の形成を示す。実施例において、バリア層７０１は後に形成された材料（例えば、本体材料８０１）を絶縁材料５４から分離することに役立つ誘電体材料であってもよい。例えば、いくつかの実施例において、バリア層７０１は例えば炭窒化ケイ素（ＳｉＣＮ）等の誘電体材料であってもよく、しかしながら、任意の適切な材料を使用することができる。
図７Ｂは前駆体材料を受けてバリア層７０１の堆積を補助するために用いられる堆積システム７３１を示す。実施例において、堆積システム７３１は複数の前駆体送達システム（例えば、第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び第３の前駆体送達システム７０５）から前駆体材料を受け取り、且つ堆積室７３３内に材料層を基板５０に形成する。
実施例において、第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び第３の前駆体送達システム７０５は互いに協働して一種又は複数種の異なる前駆体材料を堆積室７３３に供給することができ、堆積室７３３内に一つ又は複数の基板５０が配置される。しかしながら、第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び第３の前駆体送達システム７０５は互いに類似するエンティティ構成要素を有することができる。例えば、第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び第３の前駆体送達システム７０５はそれぞれガス供給源７０９及び流量制御器７１１を含むことができる。第１の前駆体が気体状態で貯蔵される実施例において、気体供給源７０９は第１の前駆体を堆積室７３３に供給することができる。ガス供給源７０９はガス貯蔵タンクのような容器であってもよく、該容器は堆積室７３３のローカルに位置するか又は堆積室７３３から離れる。代替的に、ガス供給源７０９は第１の前駆体を独立して製造し且つそれを流量制御器７１１に送達する施設であってもよい。第１の前駆体のための任意の適切なソースはガス供給源７０９として用いることができ、且つ全てのこのようなソースは実施例の範囲内に含まれることを完全に意図する。
ガス供給源７０９は、流量制御器７１１に所望の前駆体を供給することができる。流量制御器７１１は前駆体流が一つ又は複数の前駆体ガス制御器７１３に流れるように制御することができ、且つ最終的に堆積室７３３に流れ、それにより堆積室７３３内の圧力を制御することに役立つ。流量制御器７１１は、例えば、比例弁、調製弁、ニードル弁、圧力調整器、マスフローコントローラ、液源コントローラ気化器、これらの組み合わせ等であってよい。しかしながら、第１の前駆体の流れを制御し調整するための任意の適切な方法を利用することができ、且つ全てのこれらの構成要素及び方法は実施例の範囲内に完全に含まれることを意図する。
また、第１の前駆体を固体又は液体で貯蔵する実施例において、ガス供給源７０９はキャリアガスを貯蔵することができ、且つキャリアガスを前駆体タンクに導入することができ、該前駆体タンクは第１の前駆体を固体又は液体で貯蔵する。キャリアガスはその後に第１の前駆体を推進して輸送するために用いられ、第１の前駆体が前駆体ガスコントローラ７１３に送信される前に前駆体タンクのガス部分に蒸発するか又は昇華するためである。任意の適切な方法及びユニット組み合わせを利用して第１の前駆体を提供することができ、且つ全てのこのようなユニット組み合わせは実施例の範囲内に完全に含まれることを意図する。
第１の前駆体供給系７０２、第２の前駆体供給系７０３及び第３の前駆体供給系７０５は、一の前駆体材料を一連の前駆体ガス制御部７１３に供給することができる。前駆体ガスコントローラ７１３は第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び第３の前駆体送達システム７０５を堆積室７３３に接続し且つ隔離することにより、必要な前駆体材料を堆積室７３３に送達する。前駆体ガスコントローラ７１３はバルブ、流量計、センサなどの装置を含むことができ、それにより各前駆体の送達速度を制御し、且つ制御ユニット７１５から受信した指令により制御することができる。
前駆体ガスコントローラ７１３は制御ユニット７１５からの指令を受信する場合、バルブを開閉することができ、それにより第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び第３の前駆体送達システム７０５のうちの一つ又は複数を堆積室７３３に接続し、且つ必要な前駆体材料を一つ又は複数のマニホールド（ｍａｎｉｆｏｌｄ）７１７により堆積室７３３及び一つ又は複数の注入ユニット７１９に導入する。注入ユニット７１９は選択された（一種以上の）前駆体材料を堆積室７３３内に分散するために用いられ、且つ前駆体材料を均一に分散するように設計されてもよく、それにより不均一な分散に起因する可能性のある所望しないプロセス条件を最小化する。特定の実施例において、注入ユニット７１９は例えば連続管（ｃｏｉｌｅｄ ｔｕｂｉｎｇ）で形成されてもよく、該連続管は管全体に分布する複数の孔を含み、前駆体材料が堆積室７３３に均一に分散することを可能にする。しかしながら、任意の適切な形状を使用することができる。
しかしながら、当業者に理解されるように、前記のような単一のユニットにより前駆体材料を堆積室７３３に導入することは単に例示的なものであり、実施例に限定される意図ではない。任意の数の単独で独立した注入器、例えば三つの単独で独立した注入器、又は前駆体材料を堆積室７３３の他の開口に導入することができる。このような組み合わせやその他の導入点は全て実施例の範囲に含まれることを意図している。
堆積室７３３は必要な前駆体材料を収容し且つ前記前駆体材料を基板５０に露出させることができ、且つ堆積室７３３は任意の必要な形状であってもよく、それは前記前駆体材料を分散し且つ前記前駆体材料を基板５０に接触させることに適する。図７Ｂに示す実施例において、堆積室７３３は円筒形の側壁及び底部を有する。しかしながら、堆積室７３３は円筒形に限定されず、且つ任意の他の適切な形状、例えば中空方形管、八角形等を使用することができる。また、堆積室７３３は様々なプロセス材料に対して不活性な材料で製造されたケース７２３に囲まれてもよい。したがって、ケース７２３は堆積プロセスに係る化学反応及び圧力に耐えることができる任意の適切な材料であってもよいが、一つの実施例において、ケース７２３は鋼、ステンレス鋼、ニッケル、アルミニウム、これらの合金、これらの組み合わせ等であってもよい。
堆積室７３３内に、複数の基板５０は取付フレーム７２５上のフレーム内に配置されてもよく、それにより堆積過程中に基板５０を位置決めし制御する。取付フレーム７２５は加熱機構を含むことができ、それにより堆積過程中に基板５０を加熱する。また、図７Ｂに取付フレーム７２５を示すが、単一のウェハを支持するための単一の取付プラットフォームは堆積室７３３内に含まれてもよい。
また、堆積室７３３は加熱素子及び／又は加熱ランプを含むことができ、該加熱素子及び／又は加熱ランプは堆積室７３３に入る前駆体ガス（例えば、第１の前駆体）及び堆積室７３３から離れる排気ガスの温度を制御するように配置される。実施例によれば、前駆体がマニホールド７１７に入る時、加熱素子は前駆体の温度を前駆体の沸点より高いプロセス温度に保持するか又は上昇させ、前駆体が気相に保持されることを確保し、且つ注入ユニット７１９で前駆体の適切な流速を保持する。また、排気ガスが堆積室７３３から排出される時、加熱素子は排気出口７２７での排気ガスの温度を排気ガスの沸点より高い温度に維持するか又は上昇させ、それにより排気ガスの適切な排出速度を維持する。
いくつかの実施例によれば、堆積室７３３はさらに冷却部品及び冷却剤源を含む。冷却素子は注入ユニット７１９及びフレーム７２５に近い筐体７２３内に位置する。制御ユニット７１５は冷却液源のバルブを制御することにより、冷却剤を冷却部品に放出する。したがって、前駆体ガスが堆積プロセスにおいて注入ユニット７１９から離れ且つ基板５０の位置にある場合、前駆体ガスの温度が所望のプロセス温度に制御される。
一つ又は複数の真空ポンプ７２９（例えば、二つの真空ポンプ７２９であって、一つがＤＣＳのような前駆体に用いられ、もう一つがアンモニア及びプロパンのような他の前駆体に用いられるもの）は堆積室７３３の排気出口７２７に接続されて排気ガスの排出を助けることができる。制御ユニット７１５の制御下で、排気出口７２７はさらに堆積室７３３内の圧力を低下させ且つ所望の圧力に制御するために用いられ、且つ堆積室７３３から前駆体材料を排出することにより、次の前駆体材料を導入することを準備するために用いられる。
制御部７１５は、前駆体ガス制御部７１３、真空ポンプ７２９、発熱体、冷媒源及び／又は冷却体を制御するために用いられる。制御ユニット７１５は任意の形式のコンピュータプロセッサであってもよく、工業環境においてプロセス機器を制御するために用いられる。実施例において、制御ユニット７１５は処理ユニットを含むことができ、例えばデスクトップコンピュータ、ワークステーション、ノート型コンピュータ又は特定のアプリケーションに対してカスタマイズされた専用ユニットである。制御ユニット７１５はディスプレイ及び一つ又は複数の入力／出力コンポーネント、例えばコマンド出力、センサ入力、マウス、キーボード、プリンタ、これらの組み合わせなどを配置することができる。処理部は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、大容量記憶装置、ビデオアダプタ、Ｉ／Ｏインタフェース、及び／又はバスに接続されたネットワークインタフェースを含んでもよい。
バスはメモリバス又はメモリコントローラ、周辺バス又はビデオバスを含む任意のタイプのいくつかのバスアーキテクチャのうちの一つ又は複数であってもよい。ＣＰＵは任意のタイプの電子データプロセッサを含むことができ、且つメモリは任意のタイプのシステムメモリを含むことができ、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はリードオンリーメモリ（ＲＯＭ）である。大容量記憶装置は任意のタイプの記憶装置を含むことができ、前記記憶装置はデータ、プログラム及び他の情報を記憶するように構成され、且つデータ、プログラム及び他の情報をバスを介してアクセスすることができる。大容量記憶装置は、例えば、ハードディスクドライブ、ディスクドライブ、又は光ディスクドライブなどである。
ビデオアダプタやＩ／Ｏインタフェースは、外部の入出力デバイスを処理部に接続するためのインタフェースを提供する。入力及び出力装置の例はビデオアダプタに結合されたディスプレイ及びＩ／Ｏインタフェースに結合されたＩ／Ｏコンポーネントを含むがこれらに限定されず、例えばマウス、キーボード、プリンタ等である。他の装置は処理ユニットに結合することができ、且つ追加の又はより少ないインタフェースカードを使用することができる。例えば、シリアルインタフェースカード（図示せず）はプリンタにシリアルインタフェースを提供するために用いられる。
ネットワークインタフェースは処理ユニットを外部ネットワークに結合してネットワーク通信を促進し且つ一つ又は複数の有線及び／又は無線リンク（例えば、ローカルエリアネットワーク（ＬＡＮ）及び／又はワイドエリアネットワーク（ＷＡＮ））を介して外部リソースへのネットワークアクセスを提供する。ネットワークアクセス及びネットワーク通信は一つ又は複数の回線交換ネットワーク及び／又はパケット交換ネットワークを使用することができる。実施例において、制御ユニット７１５は一つ又は複数の有線及び／又は無線接続により前駆体ガスコントローラ７１３及び／又は真空ポンプ７２９にローカルに接続されたシステムであってもよい。別の実施例において、制御ユニット７１５は前駆体ガスコントローラ７１３及び／又は真空ポンプ７２９から離れたシステムであってもよく、且つ遠隔有線及び／又は無線接続により前駆体ガスコントローラ７１３及び真空ポンプ７２９を接続して制御することができる。実施例において、制御ユニット７１５は分散システム（それは一つ又は複数のネットワークサーバの一つ又は複数の処理ユニットを含む）及び／又は一つ又は複数のネットワークサービスを採用することができ、前駆体ガスコントローラ７１３及び／又は真空ポンプ７２９を制御するために用いられる。
注意すべきことは、制御ユニット７１５は他のコンポーネントを含むことができる。例えば、制御ユニット７１５は電源、ケーブル、マザーボード、リムーバブル記憶媒体、ハウジング等を含むことができる。これらの他のコンポーネントは、図７Ｂに示されていないが、制御ユニット７１５の一部と考えられる。
また、堆積システム７３１はさらに他の堆積プロセスに用いることができる付加的な構造を含むことができ、それにより同じチャンバ内で様々な堆積プロセスを実行することを可能にする。例えば、いくつかの実施例において、堆積システム７３１は追加の前駆体送達システムを含むことができ、例えば第４の前駆体送達システム７３５（酸素のような前駆体を有する）、第５の前駆体送達システム７３７（ヘキサクロロジシラン（ＨＣＤ）のような前駆体を有する）及び第６の前駆体送達システム７３９（トリエチルアミンのような前駆体を有する）である。任意の適切な数の前駆体送達システムを有する任意の適切な送達システムを用いることができる。
堆積プロセスを開始するために、第１の前駆体材料を第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び／又は第３の前駆体送達システム７０５のうちの一つ又は複数に置くことができる。バリア層７０１が炭窒化シリコン（ＳｉＣＮ）である実施例において、第１の前駆体材料はシリコン含有前駆体であってもよく、例えばジクロロシラン（ＤＣＳ）等である。しかしながら、任意の適切な材料に対する任意の適切な前駆体を使用することができる。
第２の前駆体材料は、第１の前駆体移送システム７０２、第２の前駆体移送システム７０３及び／又は第３の前駆体移送システム７０５のいずれか他方に配置されてもよい。バリア層７０１が炭窒化ケイ素（ＳｉＣＮ）であり且つ第１の前駆体材料がジクロロシランである実施例において、第２の前駆体材料は炭素含有前駆体であってもよく、例えばプロパン（Ｃ３Ｈ６）などである。しかしながら、任意の適切な材料に対する任意の適切な前駆体を使用することができる。
第３の前駆体材料を第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び／又は第３の前駆体送達システム７０５のうちの他の一つに配置することができる。バリア層７０１が炭窒化ケイ素（ＳｉＣＮ）であり、第１の前駆体材料がジクロロシランであり、且つ第２の前駆体材料がプロパンである実施例において、第３の前駆体材料は窒素含有前駆体であってもよく、例えばアンモニア（ＮＨ３）等である。しかしながら、任意の適切な材料に対する任意の適切な前駆体を使用することができる。
第１の前駆体材料、第２の前駆体材料及び第３の前駆体材料をそれぞれ第１の前駆体送達システム７０２、第２の前駆体送達システム７０３及び第３の前駆体送達システム７０５に置くと、基板５０（例えば、１００個の基板５０）のうちの一つ又は複数を取付フレーム７２５（例えば、ボート（ｗａｆｅｒ ｂｏａｔ））に置き且つ取付フレーム７２５を堆積室７３３に持ち上げることによりバリア層７０１の形成を開始することができる。
取付フレーム７２５が配置されると、堆積室７３３内の圧力を所望のプロセス圧力に調整することができる。実施例において、圧力を約４６６０Ｐａに調整することができる。また、堆積室７３３内の温度を所望のプロセス温度まで上昇させることができ、例えば温度を約５００℃から約７００℃までの間の所望のプロセス温度まで上昇させ、例えば約６２０℃、６４０℃又は６８０℃である。非常に特定の実施例において、プロセス温度は約３００℃の温度から約６４０℃のプロセス温度まで上昇することができる。しかしながら、任意の適切なプロセス条件を利用することができる。
次に、漏れ検査の後、選択可能なプレパージを実行することができる。実施例において、原子層堆積サイクル（以下でさらに検討する）を開始する前に第１の前駆体材料、第２の前駆体材料又は第３の前駆体材料のうちの一種又は複数種を堆積室７３３に導入することによりプレパージを実行することができる。例えば、バリア層７０１がアンモニアを第３の前駆体材料として形成された炭窒化ケイ素である実施例において、任意の適切な流速及び時間で第３の前駆体材料を堆積室７３３に導入することによりプレパージを実行することができる。
プレパージ（存在すれば）が完了すると、制御ユニット７１５は前駆体ガスコントローラ７１３に指令を送信することにより第１の前駆体送達システム７０２を堆積室７３３に接続して原子層堆積サイクルを開始することができる。接続されると、第１の前駆体送達システム７０２は前駆体ガス制御器７１３及びマニホールド７１７により第１の前駆体材料を注入ユニット７１９に送達することができる。注入ユニット７１９はその後に第１の前駆体材料を堆積室７３３内に分散することができ、ここで第１の前駆体材料は吸着され且つ各露出表面と反応することができる。
バリア層７０１が炭窒化ケイ素である実施例において、第１の前駆体材料（例えばＤＣＳ）は任意の適切な流速で堆積室７３３に流入することができ、ここでキャリアガスは任意の適切な流速で導入される。また、基板５０を回転することにより基板５０を均一に流れることを確保することに役立つ。しかしながら、任意の適切な流速を使用することができる。
また、バリア層７０１内の各元素の組成をよりよく制御するために、第１の前駆体材料がパルス方式で堆積室７３３に入る時間を制御する。例えば、一つの実施例において、第１の前駆体材料は約３秒と約２０秒との間（例えば約１２秒）の第１の時間内にパルス方式で伝送することができる。しかしながら、任意の適切な時間を利用することができる。
図７Ｃは絶縁材料５４の表面の近視図を示し、且つジクロロシランを使用して炭窒化シリコン層を形成することが望ましい実施例において、これらのプロセス条件で、ジクロロシランは露出した表面（例えば、絶縁材料５４）と反応して、以下の表面を提供する。該表面において、シリコンは化学的方式で下層表面に結合され、反対の表面は堆積室７３３内に露出した環境大気の水素原子及び塩素原子に停止する。また、ジクロロシランと下層構造との反応は自制限的であり、該ステップが完了すると単層分子を提供する。
自己制限反応が完了した後、第１のパージプロセスを使用して堆積室７３３内の第１の前駆体材料をパージすることができる。例えば、制御ユニット７１５は前駆体ガス制御器７１３に第１の前駆体供給システム７０２（堆積室７３３からパージされる第１の前駆体材料を含む）をオフにし、且つパージガス供給システム７０７に接続してパージガスを堆積室７３３に供給するように指示することができる。実施例において、パージガス供給システム７０７はガスタンク又は他の設備であってもよく、それは堆積室７３３にパージガス（例えば窒素ガス、アルゴンガス、キセノンガス又は他のガス）を供給し、約２ｓｌｍ～約２０ｓｌｍの間（例えば、約１０ｓｌｍ）のパージ流に用いられて約３ｓ～約２０ｓの期間を持続する。また、制御ユニット７１５はさらに真空ポンプ７２９を起動することにより、堆積室７３３に圧力差を印加して、第１の前駆体材料を除去することに役立つことができる。パージガスは、真空ポンプ７２９とともに、第１の前駆体材料を成膜室７３３からパージしてもよい。
第１の前駆体材料に対するパージを完了した後、堆積室７３３に第２の前駆体材料（例えば、プロパン）を導入することは制御ユニット７１５により開始することができ、制御ユニット７１５は前駆体ガスコントローラ７１３に指令を送信してパージガス供給システム７０７をオフにし且つ第２の前駆体供給システム７０３（第２の前駆体材料を含む）を堆積室７３３に接続する。接続されると、第２の前駆体送達システム７０３は第２の前駆体材料を注入ユニット７１９に送達することができる。次に、注入ユニット７１９は第２の前駆体材料を堆積室７３３に分散することができる。
上記ジクロロシランを第１の前駆体材料としてプロパンを第２の前駆体材料として炭窒化ケイ素層を形成する実施例において、第２の前駆体材料は任意の適切な流速で堆積室７３３に導入することができ、ここでキャリアガスは任意の適切な流速にある。しかしながら、当業者に理解されるように、これらの流速は単に説明することを意図するものであり、実施例の範囲内に保持すると同時に任意の適切なプロセス条件を利用することができるからである。
また、バリア層７０１内の各元素の組成をよりよく制御するために、第２の前駆体材料がパルス方式で堆積室７３３に入る時間を制御する。例えば、一つの実施例において、パルス方式で第２の前駆体材料を輸送し、約３秒～約７０秒（例えば、約６０秒）の間の第２の時間持続することができる。しかしながら、任意の適切な時間を利用することができる。
図７Ｄはバリア層７０１の表面の近視図を示し、且つジクロロシランを第１の前駆体材料として使用しプロパンを第２の前駆体材料として使用して炭窒化ケイ素層を形成することを望む実施例において、これらのプロセス条件で、プロパンは露出表面（例えば、第１の前駆体材料の反応生成物）と反応して、以下の表面を提供する。該表面において、炭素は化学的に下層表面（例えば、ケイ素）に結合され、反対の表面は堆積室７３３内の雰囲気に露出した水素原子で停止する。
第２の前駆体材料の反応が完了した後、第２のパージプロセスを使用して堆積室７３３内の第２の前駆体材料をパージすることができる。例えば、制御ユニット７１５は前駆体ガス制御器７１３に第２の前駆体送達システム７０３（堆積室７３３からパージされる第２の前駆体材料を含む）を切断し且つパージガス送達システム７０７に接続するように指示してパージガスを堆積室７３３に送達することができる。実施例において、パージガス供給システム７０７は約２ｓｌｍ～約２０ｓｌｍの間（例えば、約１０ｓｌｍ）の流量でパージガスを供給し、約３ｓ～約７０ｓの間の時間を持続することができる。また、制御ユニット７１５はさらに真空ポンプ７２９を起動することにより、堆積室７３３に圧力差を印加して、第２の前駆体材料を除去することに役立つ。パージガスは、真空ポンプ７２９とともに、第２の前駆体材料を成膜室７３３からパージしてもよい。
第２の前駆体材料に対するパージを完了した後、堆積室７３３に第３の前駆体材料（例えば、アンモニア）を導入することは制御ユニット７１５により開始することができ、制御ユニット７１５は前駆体ガスコントローラ７１３に指令を送信してパージガス供給システム７０７をオフにし且つ第３の前駆体供給システム７０５（第３の前駆体材料を含む）を堆積室７３３に接続する。接続されると、第３の前駆体送達システム７０５は第３の前駆体材料を注入ユニット７１９に送達することができる。次に、注入ユニット７１９は第３の前駆体材料を堆積室７３３に分散することができる。
上記ジクロロシランを第１の前駆体材料とし、プロパンを第２の前駆体材料としアンモニアを第３の前駆体材料として炭窒化ケイ素層を形成する実施例において、第３の前駆体材料は任意の適切な流速で堆積室７３３に導入することができ、ここでキャリアガスは任意の適切な流速にある。しかしながら、当業者に理解されるように、これらの流速は単に説明することを意図するものであり、実施例の範囲内に保持すると同時に任意の適切なプロセス条件を利用することができるからである。
また、バリア層７０１内の各元素の組成をよりよく制御するために、第３の前駆体材料がパルス方式で堆積室７３３に入る時間を制御する。例えば、一つの実施例において、パルス方式で第３の前駆体材料を輸送し、約３秒～約２０秒（例えば、約１６秒）の間の第３の時間持続することができる。しかしながら、任意の適切な時間を利用することができる。
図７Ｅはバリア層７０１の表面の近視図を示し、且つジクロロシランを第１の前駆体材料とし、プロパンを第２の前駆体材料としアンモニアを第３の前駆体材料として使用して炭窒化ケイ素層を形成することを望む実施例において、これらのプロセス条件で、アンモニアは露出表面と反応して、以下の表面を提供する。該表面において、窒素は化学的に下層表面（例えば、ケイ素及び炭素）に結合され、反対の表面は堆積室７３３内の環境大気に露出した水素原子で停止する。
第３の前駆体材料の反応が完了した後、第３のパージプロセスを使用して堆積室７３３内の第３の前駆体材料をパージすることができる。例えば、制御ユニット７１５は前駆体ガス制御器７１３に第３の前駆体送達システム７０５（堆積室７３３からパージされる第３の前駆体材料を含む）を切断し且つパージガス送達システム７０７に接続するように指示してパージガスを堆積室７３３に送達することができる。実施例において、パージガス供給システム７０７は約２ｓｌｍ～約２０ｓｌｍの間（例えば、約１０ｓｌｍ）の流量でパージガスを供給することにより、約３ｓ～約２０ｓの間の時間を持続することができる。また、制御ユニット７１５はさらに真空ポンプ７２９を起動することにより、堆積室７３３に圧力差を印加して、第３の前駆体材料を除去することに役立つ。パージガスは、真空ポンプ７２９とともに、第３の前駆体材料を成膜室７３３からパージしてもよい。
第３のパージプロセスを使用して堆積室７３３をパージした後、バリア層７０３を形成するための第１のサイクルを完了し、且つ第１のサイクルと類似する第２のサイクルを開始することができる。例えば、繰り返しサイクルは第１の前駆体材料を導入し、パージガスでパージし、パルス方式で第２の前駆体材料を輸送し、パージガスでパージし、パルス方式で第３の前駆体材料を輸送し且つパージガスでパージすることができる。
分かるように、第１の前駆体材料、第２の前駆体材料及び第３の前駆体材料の各サイクルはバリア層７０１のための別の所望の材料（例えば、ＳｉＣＮ）を堆積することができる。また、各サイクルはさらに露出表面をリセットすることにより、露出表面は第１の前駆体材料、第２の前駆体材料及び第３の前駆体材料を受け取る次のサイクルを準備する。これらのサイクルを任意の適切な回数繰り返すことによりバリア層７０１を任意の所望の厚さに形成することができる。
堆積サイクルが完了すると、除去プロセスを実行して堆積システム７３１から基板５０を除去することができる。一つの実施例において、除去プロセスはガスラインパージ（ｇａｓ ｌｉｎｅ ｐｕｒｇｅ）、アフターパージ（例えば第３の前駆体材料を使用する）、温度を例えば６４０℃から約３００℃まで斜めに降下させ且つ堆積室内の環境を環境大気に埋め戻すことを含むことができる。該操作を実行すると、堆積システム７３１から基板５０を除去することができる。
前記のようなプロセス及び時間を利用することにより、所望の第１の成分でバリア層７０１を形成することができる。例えば、前記のような時間及び温度を用いて、バリア層は約３９．３％の原子百分率から約４２．１３％の原子百分率までのシリコン成分、約１５．１％の原子百分率から約１７．９３％の原子百分率までの炭素成分、及び約３７．１％の原子百分率から約３９．９３％の原子百分率までの窒素成分を有するように形成することができる。しかしながら、任意の適切な成分を使用することができる。
図８Ａは本体材料８０１の形成を示し、それによりバリア層７０１の上の第１の開口６０１を充填し及び／又は充填しすぎる。実施例において、本体材料８０１はバリア層７０１を補充して混合誘電体フィン９０１を形成する誘電体材料である。特定の実施例において、本体材料８０１はバリア層７０１と同じ材料（例えば、ＳｉＣＮ）であり、他の実施例において、本体材料８０１の材料はバリア層７０１の材料と異なってもよい。
バルク材料８０１がバリア層７０１の材料と同じ材料である実施例において、堆積パラメータを調整することにより同じ前駆体（例えば、第１の前駆体材料（例えば、ＤＣＳ）、第２の前駆体材料（例えば、プロパン）及び第３の前駆体材料（例えば、アンモニア））を使用し、堆積バリア層７０１と同じ堆積室７３３にバルク材料８０１を堆積することができる。
例えば、バリア層７０１が第１の成分を有するように形成されると、バルク材料８０１を形成するための原子層堆積サイクルは制御ユニット７１５により開始することができ、制御ユニット７１５は堆積室７３３の温度をバリア層７０１の堆積温度より高い第２の温度、例えば、約６４０℃に傾斜して上昇させる。しかし、任意の適切な温度を利用することができる。
温度が安定すると、制御ユニット７１５は前駆体ガス制御器７１３に指令を送信して第１の前駆体送達システム７０２を堆積室７３３に接続することができる。接続されると、第１の前駆体送達システム７０２は前駆体ガス制御器７１３及びマニホールド７１７により第１の前駆体材料を注入ユニット７１９に送達することができる。注入ユニット７１９はその後に第１の前駆体材料を堆積室７３３内に分散することができ、ここで第１の前駆体材料は吸着され且つ各露出表面と反応することができる。
炭化窒化シリコン層を形成してバルク材料８０１とする実施例において、第１の前駆体材料（例えば、ＤＣＳ）は任意の適切な流速で堆積室７３３に流入することができ、ここでキャリアガスは任意の適切な流速にある。しかしながら、任意の適切な流速を使用することができる。
また、ホスト材料８０１内の各元素の成分をよりよく制御するために、第１の前駆体材料がパルス方式で堆積室７３３に入る時間を制御する。例えば、一つの実施例において、第１の前駆体材料はパルス方式で第４の時間輸送し続けることができ、該第４の時間は第１の時間（バリア層７０１を堆積するために用いられる）より長く、且つ約２０秒～約１２０秒の間（例えば、約６０秒）である。しかしながら、任意の適切な時間を利用することができる。
第１の前駆体材料の反応が完了した後、第４のパージプロセスを使用して堆積室７３３内の第１の前駆体材料をパージすることができる。例えば、制御ユニット７１５は前駆体ガス制御器７１３に第１の前駆体送達システム７０２（堆積室７３３からパージされる第１の前駆体材料を含む）を切断し且つパージガス送達システム７０７に接続するように指示してパージガスを堆積室７３３に送達することができる。実施例において、パージガスは約２ｓｌｍ～約２０ｓｌｍの間（例えば、約１０ｓｌｍ）のパージ流で導入することができる。また、制御ユニット７１５はさらに真空ポンプ７２９を起動することにより、堆積室７３３に圧力差を印加して、第１の前駆体材料を除去することに役立つことができる。パージガスは、真空ポンプ７２９とともに、第１の前駆体材料を成膜室７３３からパージしてもよい。
また、バルク材料８０１のための材料の堆積は第１の前駆体材料の流れに対してより長いパルス時間を使用するため、第４のパージプロセスも延長すべきである。第１の前駆体材料をパルス方式で約２０秒～約１２０秒の間の時間に輸送する実施例において、第４のパージプロセスを約２０秒～約１２０秒の間の時間に実行することができる。しかしながら、任意の適切な時間を利用することができる。
第１の前駆体材料に対するパージを完了した後、堆積室７３３に第２の前駆体材料（例えば、プロパン）を導入することは制御ユニット７１５により開始することができ、制御ユニット７１５は前駆体ガスコントローラ７１３に指令を送信してパージガス供給システム７０７をオフにし且つ第２の前駆体供給システム７０３（第２の前駆体材料を含む）を堆積室７３３に接続する。接続されると、第２の前駆体送達システム７０３は第２の前駆体材料を注入ユニット７１９に送達することができる。次に、注入ユニット７１９は第２の前駆体材料を堆積室７３３に分散することができる。
上記ジクロロシランを第１の前駆体材料としてプロパンを第２の前駆体材料として炭窒化ケイ素層を形成する実施例において、第２の前駆体材料は任意の適切な流速で堆積室７３３に導入することができ、ここでキャリアガスは任意の適切な流速にある。しかしながら、当業者に理解されるように、これらの流速は説明を目的とするだけであり、実施例の範囲内に保持すると同時に任意の適切なプロセス条件を利用することができるからである。
また、ホスト材料８０１内の各元素の成分をよりよく制御するために、第２の前駆体材料がパルス方式で堆積室７３３に入る時間を制御する。例えば、一つの実施例において、第２の前駆体材料はパルス方式で第５の時間輸送し続けることができ、該第５の時間は第２の時間より長く（例えば、バリア層７０１を堆積する期間にパルス方式で第２の前駆体材料を輸送する）、且つ約７０秒～約２００秒の間（例えば、約１２０秒）である。しかしながら、任意の適切な時間を利用することができる。
第２の前駆体材料の反応が完了した後、第５のパージプロセスを使用して堆積室７３３内の第２の前駆体材料をパージすることができる。例えば、制御ユニット７１５は前駆体ガス制御器７１３に第２の前駆体送達システム７０３（堆積室７３３からパージされる第２の前駆体材料を含む）を切断し且つパージガス送達システム７０７に接続するように指示してパージガスを堆積室７３３に送達することができる。実施例において、パージガス供給システム７０７は約２ｓｌｍ～約２０ｓｌｍの間（例えば、約１０ｓｌｍ）の流量でパージガスを供給することができる。また、制御ユニット７１５はさらに真空ポンプ７２９を起動することにより、堆積室７３３に圧力差を印加して、第２の前駆体材料を除去することに役立つ。パージガスは、真空ポンプ７２９とともに、第２の前駆体材料を成膜室７３３からパージしてもよい。
また、バルク材料８０１のための材料の堆積は第２の前駆体材料の流れに対してより長いパルス時間を使用するため、第５のパージプロセスも延長すべきである。第２の前駆体材料をパルス方式で約７０秒～約２００秒の間の時間に輸送する実施例において、第５のパージプロセスを約７０秒～約２００秒の間の時間に実行することができる。しかしながら、任意の適切な時間を利用することができる。
第２の前駆体材料に対するパージを完了した後、堆積室７３３に第３の前駆体材料（例えば、アンモニア）を導入することは制御ユニット７１５により開始することができ、制御ユニット７１５は前駆体ガスコントローラ７１３に指令を送信してパージガス供給システム７０７をオフにし且つ第３の前駆体供給システム７０５（第３の前駆体材料を含む）を堆積室７３３に接続する。接続されると、第３の前駆体送達システム７０５は第３の前駆体材料を注入ユニット７１９に送達することができる。次に、注入ユニット７１９は第３の前駆体材料を堆積室７３３に分散することができる。
上記ジクロロシランを第１の前駆体材料とし、プロパンを第２の前駆体材料としアンモニアを第３の前駆体材料として炭窒化ケイ素層を形成する実施例において、第３の前駆体材料は任意の適切な流速で堆積室７３３に導入することができ、ここでキャリアガスは任意の適切な流速にある。しかしながら、当業者に理解されるように、これらの流速は説明を目的とするだけであり、実施例の範囲内に保持すると同時に任意の適切なプロセス条件を利用することができるからである。
また、ホスト材料８０１内の各元素の成分をよりよく制御するために、第３の前駆体材料がパルス方式で堆積室７３３に入る時間を制御する。例えば、一つの実施例において、第３の前駆体材料はパルス方式で約２０秒～約１２０秒の間（例えば、約６０秒）の第６の時間を輸送することができる。しかしながら、任意の適切な時間を利用することができる。
第３の前駆体材料の反応が完了した後、第６のパージプロセスを使用して堆積室７３３内の第３の前駆体材料をパージすることができる。例えば、制御ユニット７１５は前駆体ガス制御器７１３に第３の前駆体送達システム７０５（堆積室７３３からパージされる第３の前駆体材料を含む）を切断し且つパージガス送達システム７０７に接続するように指示してパージガスを堆積室７３３に送達することができる。実施例において、パージガス供給システム７０７は約２ｓｌｍ～約２０ｓｌｍの間（例えば、約１０ｓｌｍ）の流量でパージガスを供給することができる。また、制御ユニット７１５はさらに真空ポンプ７２９を起動することにより、堆積室７３３に圧力差を印加して、第３の前駆体材料を除去することに役立つ。パージガスは、真空ポンプ７２９とともに、第３の前駆体材料を成膜室７３３からパージしてもよい。
また、バルク材料８０１のための材料の堆積は第３の前駆体材料の流れに対してより長いパルス時間を使用するため、第６のパージ過程も延長すべきである。第３の前駆体材料をパルス方式で約２０秒～約１２０秒の間の時間に輸送する実施例において、第６のパージプロセスを約２０秒～約１２０秒の間の時間に実行することができる。しかしながら、任意の適切な時間を利用することができる。
第６のパージプロセスを使用して堆積室７３３をパージした後、バルク材料８０１を形成するための第１のサイクルを完了し、且つ第１のサイクルと類似する第２のサイクルを開始することができる。例えば、繰り返しサイクルは第１の前駆体材料を導入し、パージガスでパージし、パルス方式で第２の前駆体材料を輸送し、パージガスでパージし、パルス方式で第３の前駆体材料を輸送し且つパージガスでパージすることができる。
分かるように、第１の前駆体材料、第２の前駆体材料及び第３の前駆体材料の各サイクルはバルク材料８０１のための別の所望の材料（例えば、ＳｉＣＮ）を堆積することができる。また、各サイクルはさらに露出表面をリセットすることにより、露出表面は第１の前駆体材料、第２の前駆体材料及び第３の前駆体材料を受け取る次のサイクルを準備する。これらのサイクルを任意の適切な回数繰り返すことによりバリア層８０１を任意の厚さに形成することができる。
図８Ｂは、図８Ａにおいて８０３と表記した点線枠の近視図を示している。分かるように、第１の開口６０１内のバルク材料８０１の堆積過程において、バルク材料８０１の材料は各表面から成長し、且つ最終的に、二つの表面が互いに接触する時に融合する。したがって、いくつかの実施例において、本体材料８０１は本体材料８０１内に位置する継ぎ目８０５を有することができる。他の実施例において、その後のアニールプロセス又は上昇した温度はバルク材料８０１の材料を膨張させて任意の隙間を閉じることに役立つことができる。
前記のような時間及び温度を利用することにより、バルク材料８０１はバリア層７０１の第１の成分と異なる所望の第２の成分を有するように形成することができる。例えば、前記のような時間を使用し、体材料８０１は以下の成分を有するように形成することができる。シリコン成分はバリア層７０１より大きく且つ約４５．７％の原子百分率と約４８．７３％の原子百分率との間にあり、炭素成分はバリア層７０１より大きく且つ約１９．１％の原子百分率と約２２．１３％の原子百分率との間にあり、且つ窒素成分はバリア層７０１より小さく且つ約２６．１％の原子百分率と約２９．１３％の原子百分率との間にある。しかしながら、任意の適切な成分を使用することができる。
図９は本体材料８０１が堆積されると、本体材料８０１及びバリア層７０１と絶縁材料５４及びフィン５２を平坦化することにより、第１の開口６０１の外部からバリア層７０１及び本体材料８０１の余分な材料を除去し且つ誘電体混合材料フィン９０１を形成することを示す。実施例において、化学機械研磨プロセスを用いて平坦化を実行することができる。しかしながら、任意の適切な平坦化プロセス（例えば、研磨プロセス又はエッチバックプロセス）を使用することができる。
バリア層７０１とバルク材料８０１の組み合わせを利用することにより、後続のエッチングプロセス（例えば図１０に関して以下に説明された絶縁材料５４の凹部）中の混合フィン９０１の総エッチング速度を低減することができる。例えば、バリア層７０１は後続のエッチング期間に約１０．９Åの除去を経験する可能性があるが、バルク材料８０１は小さい減少を経験することができ、例えば約６．３Åである。このような減少により混合フィン９０１全体はエッチングプロセスに耐えることができ且つ有害な化学物質のその後の浸透を防止し、それによりより小さいデバイス又はより大きい歩留まりを生成する。
図１０において、絶縁材料５４が凹んでシャロートレンチアイソレーション（ＳＴＩ）領域５６を形成する。絶縁材料５４が凹んで、ｎ型領域５０Ｎとｐ型領域５０Ｐ内のフィン５２と混合フィン９０１の上部を隣接するＳＴＩ領域５６の間から突出させる。また、ＳＴＩ領域５６の上面は図に示すような平坦面、凸面、凹面（例えば円盤状）又はそれらの組み合わせを有することができる。ＳＴＩ領域５６の上面は、適宜のエッチングにより平坦、凸及び／又は凹に形成することができる。ＳＴＩ領域５６は許容可能なエッチングプロセスを用いて凹むことができ、例えば絶縁材料５４の材料に対して選択的なエッチングプロセス（例えば、フィン５２及び混合フィン９０１の材料より速い速度で絶縁材料５４の材料をエッチングする）を有する。例えば、例えば希フッ酸（ｄＨＦ）を利用する酸化物を用いて除去することができる。
なお、図２～図１１に関して説明した工程は、フィン５２の形成方法の一例に過ぎない。いくつかの実施例において、フィンはエピタキシャル成長プロセスにより形成することができる。例えば、誘電体層は基板５０の上面に形成されてもよく、且つ溝は誘電体層をエッチングして貫通して下層基板５０を露出させてもよい。ホモエピタキシャル構造は溝内にエピタキシャル成長することができ、且つ誘電体層が凹んでもよく、それによりホモエピタキシャル構造は誘電体層から突出してフィンを形成する。また、いくつかの実施例において、ヘテロエピタキシャル構造はフィン５２に用いることができる。例えば、図５におけるフィン５２は凹んでもよく、且つフィン５２と異なる材料は凹んだフィン５２の上にエピタキシャル成長してもよい。このような実施例において、フィン５２は凹部材料及び凹部材料の上に設置されたエピタキシャル成長材料を含む。さらなる実施例において、誘電体層は基板５０の上面に形成され、且つ誘電体層を貫通して溝をエッチングすることができる。次に基板５０と異なる材料を用いて溝内にヘテロエピタキシャル構造をエピタキシャル成長させることができ、且つ誘電体層を凹ませることができ、ヘテロエピタキシャル構造を誘電体層から突出させてフィン５２を形成する。ホモエピタキシャル又はヘテロエピタキシャル構造がエピタキシャル成長であるいくつかの実施例において、エピタキシャル成長の材料は成長中にインサイチュでドープすることができ、これは前と後の注入を回避することができ、インサイチュと注入ドープを一緒に使用することができる。
さらに、ｐ型領域５０Ｐ（例えば、ＰＭＯＳ領域）における材料と異なるｎ型領域５０Ｎ（例えば、ＮＭＯＳ領域）における材料をエピタキシャル成長させることは有利である可能性がある。様々な実施例において、フィン５２の上部はシリコンゲルマニウム（ＳｉｘＧｅ１－ｘ、ここで、ｘは０～１の範囲内にある）、炭化ケイ素、純粋又は基本的な純粋なゲルマニウム、ＩＩＩ－Ｖ化合物半導体、ＩＩ－ＶＩ化合物半導体などで形成されてもよい。例えば、ＩＩＩ－Ｖ化合物半導体を形成するための使用可能な材料はヒ化インジウム、ヒ化アルミニウム、ヒ化ガリウム、リン化インジウム、窒化ガリウム、ヒ化インジウムガリウム、ヒ化インジウムアルミニウム、アンチモン化ガリウム、アンチモン化アルミニウム、リン化アルミニウム、リン化ガリウム等を含むがこれらに限定されない。
また、図１０において、フィン５２及び／又は基板５０に適切なウェル（図示せず）を形成することができる。いくつかの実施例において、ｎ型領域５０ＮにＰウェルを形成することができ、且つＰ型領域５０Ｐにｎウェルを形成することができる。いくつかの実施例において、ｎ型領域５０ＮとＰ型領域５０Ｐの両方にＰウェル又はＮウェルを形成する。
異なるウェル型を有する実施例において、ｎ型領域５０Ｎとｐ型領域５０Ｐの異なる注入ステップはフォトレジスト及び／又は他のマスク（図示せず）を用いて実現することができる。例えば、ｎ型領域５０Ｎ内のフィン５２及びＳＴＩ領域５６の上にフォトレジストを形成することができる。フォトレジストは、基板５０のｐ型領域５０Ｐを露出するようにパターニングされている。フォトレジストはスピンコート技術を用いて形成することができ、且つ許容可能なフォトリソグラフィ技術を用いてパターン化することができる。フォトレジストがパターン化されると、ｐ型領域５０Ｐにｎ型不純物の注入を行い、且つフォトレジストをマスクとしてｎ型不純物がｎ型領域５０Ｎに注入されることを実質的に防止することができる。ｎ型不純物はリン、ヒ素、アンチモンなどであってもよく、該領域に注入されたｎ型不純物濃度は１０１８ｃｍ－３以下であり、例えば約１０１６ｃｍ－３と約１０１８ｃｍ－３との間にある。注入した後、例えば許容可能なアッシングプロセスによりフォトレジストを除去することができる。
ｐ型領域５０Ｐを注入した後、ｐ型領域５０Ｐ内のフィン５２及びＳＴＩ領域５６の上にフォトレジストを形成する。このフォトレジストをパターニングして、基板５０のｎ型領域５０Ｎを露出させる。フォトレジストはスピンコート技術を用いて形成することができ、且つ許容可能なフォトリソグラフィ技術を用いてパターン化することができる。フォトレジストがパターン化されると、ｎ型領域５０Ｎにおいてｐ型不純物の注入を行い、且つフォトレジストをマスクとしてｐ型不純物がｐ型領域５０Ｐに注入されることを実質的に防止することができる。ｐ型不純物はホウ素、フッ化ホウ素、インジウム等であってもよく、該領域に注入されたｐ型不純物濃度は１０１８ｃｍ－３以下であり、例えば約１０１６ｃｍ－３と約１０１８ｃｍ－３との間にある。注入した後、例えば許容可能なアッシングプロセスによりフォトレジストを除去することができる。
ｎ型領域５０Ｎ及びｐ型領域５０Ｐを注入した後、アニールを実行して注入ダメージを修復し、且つ注入されたｐ型及び／又はｎ型不純物を活性化することができる。いくつかの実施例において、成長期間にエピタキシャルフィンの成長材料をインサイチュでドープすることができ、これは注入を回避することができるが、インサイチュと注入ドープを一緒に使用することができる。
図１１において、フィン５２にダミー誘電体層６０を形成する。ダミー誘電体層６０は例えば酸化シリコン、窒化シリコン、それらの組み合わせ等であってもよく、且つ許容可能な技術に基づいて堆積又は熱成長を行うことができる。ダミー誘電体層６０の上にダミーゲート層６２を形成し、且つダミーゲート層６２の上にマスク層６４を形成する。ダミーゲート層６２はダミー誘電体層６０の上に堆積されてもよく、そして（例えば、ＣＭＰにより）平坦化される。マスク層６４は、ダミーゲート層６２上に堆積されてもよい。ダミーゲート層６２は導電性又は非導電性材料であってもよく、且つ以下の項目を含む群から選択することができる。非晶質シリコン、多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）、多結晶シリコンゲルマニウム（多結晶ＳｉＧｅ）、金属窒化物、金属シリサイド、金属酸化物及び金属。ダミーゲート層６２は、物理的気相成長法（ＰＶＤ法）、ＣＶＤ法、スパッタ法、又は、選択された材料を成膜するための他の手法により成膜することができる。ダミーゲート層６２は他の材料で製造されてもよく、これらの他の材料は分離領域（例えば、ＳＴＩ領域５６及び／又はダミー誘電体層６０）のエッチングに対する高いエッチング選択性を有する。マスク層６４は、例えば、窒化シリコン又は酸窒化シリコンなどを一層又は複数層含んでいてもよい。該例において、ｎ型領域５０Ｎとｐ型領域５０Ｐに跨って単一のダミーゲート層６２と単一のマスク層６４を形成する。なお、説明の目的のみのために、ダミー誘電体層６０はフィン５２のみを覆うように示される。いくつかの実施例において、ダミー誘電体層６０はダミー誘電体層６０がＳＴＩ領域５６を覆うように堆積されてもよく、それによりＳＴＩ領域の上且つダミーゲート層６２とＳＴＩ領域５６との間に延在する。
図１２Ａ～図２０Ｂは、実施の形態のデバイスの製造における各種追加工程を示す図である。図１２Ａ～図２０Ｂは、ｎ型領域５０Ｎ及びｐ型領域５０Ｐのいずれかの特性を示している。例えば、図１２Ａ～図２０Ｂに示す構造はｎ型領域５０Ｎとｐ型領域５０Ｐの両方に適用することができる。ｎ型領域５０Ｎとｐ型領域５０Ｐとの構造の違いは、図面に添付した文言の中で説明する。
図１２Ａ及び図１２Ｂにおいて、許容可能なフォトリソグラフィ及びエッチング技術を用いてマスク層６４（図１１参照）をパターン化してマスク７４を形成することができる。そして、マスク７４のパターンをダミーゲート層６２に転写してもよい。いくつかの実施例（図示せず）において、許容可能なエッチング技術によりマスク７４のパターンをダミー誘電体層６０に転移することにより、ダミーゲート７２を形成することができる。ダミーゲート７２は、フィン５２のチャネル領域５８を覆っている。マスク７４のパターンは、各ダミーゲート７２を隣接するダミーゲートから物理的に分離するために用いられてもよい。ダミーゲート７２の長手方向は、エピタキシャルウエハ５２の長手方向に対して略垂直であってもよい。
また、図１２Ａ及び図１２Ｂにおいて、ダミーゲート７２、マスク７４及び／又はフィン５２の露出表面にゲートシールスペーサ８０を形成することができる。熱酸化や堆積（異方性エッチングを伴う）により、ゲートシールスペーサ８０を形成することができる。ゲートシールスペーサ８０は、酸化シリコン、窒化シリコン、酸窒化シリコンなどで形成することができる。
ゲートシールスペーサ８０を形成した後、低濃度ソース／ドレイン（ＬＤＤ）領域（明確に示されていない）のための注入を実行することができる。異なるデバイスタイプを有する実施例において、上記図１０に説明した注入と同様に、ｎ型領域５０Ｎの上にマスク（例えば、フォトレジスト）を形成することができ、同時にｐ型領域５０Ｐを露出させ、且つ適切なタイプ（例えば、ｐ型）の不純物をｐ型領域５０Ｐ内の露出したフィン５２に注入することができる。その後、マスクを除去してもよい次に、ｐ型領域５０Ｐの上にマスク（例えば、フォトレジスト）を形成し、同時にｎ型領域５０Ｎを露出させ、且つ適切なタイプ（例えば、ｎ型）の不純物をｎ型領域５０Ｎ内の露出したフィン５２に注入することができる。その後、マスクを除去してもよいｎ型不純物は前述の任意のｎ型不純物であってもよく、且つｐ型不純物は前述の任意のｐ型不純物であってもよい。低濃度のソース・ドレイン領域の不純物濃度は、１０１５ｃｍー３～１０１９ｃｍー３程度とすることができる。アニールにより、注入ダメージを修復し、注入された不純物を活性化することができる。
図１３Ａ及び図１３Ｂにおいて、ダミーゲート７２及びマスク７４の側壁に沿ってゲートシールスペーサ８０にゲートスペーサ８６を形成する。ゲートスペーサ８６は、絶縁材料をコンフォーマルに成膜した後、絶縁材料を異方性エッチングすることにより形成することができる。ゲートスペーサ８６の絶縁材料は、酸化シリコン、窒化シリコン、酸窒化シリコン、炭窒化シリコン、これらの組み合わせ等であってもよい。
注意すべきことは、上記開示内容はスペーサ及びＬＤＤ領域を形成するプロセスを一般的に説明する。他のプロセスやシーケンスを用いてもよい。例えば、より少ないか又は付加的なスペーサを利用してもよく、又は異なるステップ順序を利用してもよい（例えば、ゲート封止スペーサ８０はゲートスペーサ８６を形成する前にエッチングされなくてもよく、“Ｌ字形”ゲート封止スペーサを生成し、スペーサは形成され且つ除去されてもよく、等）。また、ｎ型及びｐ型デバイスは異なる構造及びステップを用いて形成することができる。例えば、ｎ型デバイスのＬＤＤ領域はゲートシールスペーサ８０を形成する前に形成することができ、ｐ型デバイスのＬＤＤ領域はゲートシールスペーサ８０を形成した後に形成することができる。
図１４Ａ及び図１４Ｂにおいて、フィン５２内にエピソース／ドレイン領域８２を形成する。フィン５２内にエピソース／ドレイン領域８２を形成することにより、各ダミーゲート７２は対応するエピソース／ドレイン領域８２の隣接する対の間に設置される。いくつかの実施例において、エピソース／ドレイン領域８２はフィン５２内に延伸することができ、且つフィン５２を貫通することができる。いくつかの実施例において、ゲートスペーサ８６はエピソース／ドレイン領域８２とダミーゲート７２を適切な横方向距離に分離することにより、エピソース／ドレイン領域８２が得られたＦｉｎＦＥＴの後に形成されたゲートを短絡させないために用いられる。エピソース／ドレイン領域８２の材料を選択することにより、対応するチャネル領域５８に応力を印加し、それにより性能を改善することができる。
ｎ型領域５０Ｎのエピソース・ドレイン領域８２は、ｐ型領域５０Ｐをマスクし、ｎ型領域５０Ｎのフィン５２のソース・ドレイン領域をエッチングすることにより、フィン５２に凹部を形成することにより形成することができる。次に、ｎ型領域５０Ｎ内のエピソース／ドレイン領域８２は凹部内にエピタキシャル成長する。エピソース／ドレイン領域８２は任意の（例えば、ｎ型ＦｉｎＦＥＴに適する）許容可能な材料を含むことができる。例えば、フィン５２がシリコンであれば、ｎ型領域５０Ｎ内のエピソース／ドレイン領域８２はチャネル領域５８内に引張歪みを印加する材料を含むことができ、例えば、シリコン、炭化ケイ素、リンがドープされた炭化ケイ素、リン化シリコン等である。ｎ型領域５０Ｎ内のエピソース／ドレイン領域８２はフィン５２の対応する表面から突起した表面を有することができ、且つ小さい平面を有することができる。
ｐ型領域５０Ｐのエピソース・ドレイン領域８２は、ｎ型領域５０Ｎをマスクし、ｐ型領域５０Ｐのフィン５２のソース・ドレイン領域をエッチングすることにより、フィン５２に凹部を形成することにより形成することができる。次に、ｐ型領域５０Ｐ内のエピソース／ドレイン領域８２は凹部内にエピタキシャル成長する。エピソース／ドレイン領域８２は任意の（例えば、ｐ型ＦｉｎＦＥＴに適する）許容可能な材料を含むことができる。例えば、フィン５２がシリコンであれば、ｐ型領域５０Ｐ内のエピソース／ドレイン領域８２はチャネル領域５８内に圧縮応力を印加する材料を含むことができ、例えば、シリコンゲルマニウム、ホウ素がドープされたシリコンゲルマニウム、ゲルマニウム、ゲルマニウムスズ等である。ｐ型領域５０Ｐ内のエピソース／ドレイン領域８２はフィン５２の対応する表面から突起した表面を有することができ、且つ小さい平面を有することができる。
ドーパントをエピソース／ドレイン領域８２及び／又はフィン５２に注入してソース／ドレイン領域を形成することができ、前に検討された低濃度ソース／ドレイン領域を形成するためのプロセスと類似し、その後にアニールを実行する。ソース・ドレイン領域の不純物濃度は、１０１９ｃｍー３～１０２１ｃｍー３程度とすることができる。ソース／ドレイン領域に用いられるｎ型及び／又はｐ型不純物は、上述したいずれの不純物であってもよい。いくつかの実施例において、エピソース／ドレイン領域８２は成長期間にインサイチュでドープすることができる。
ｎ型領域５０Ｎ及びｐ型領域５０Ｐにエピソース／ドレイン領域８２を形成するためのエピプロセスの結果として、エピソース／ドレイン領域の上面は横方向に外向きに拡張してフィン５２の側壁を超える小さな平面を有する。いくつかの実施例において、これらのファセットは同じＦｉｎＦＥＴの隣接するソース／ドレイン領域８２を合併させ、図１４Ｃに示すとおりである。他の実施例において、エピタキシャルプロセスが完了した後、隣接するソース／ドレイン領域８２は分離を保持し、図１４Ｄに示すとおりである。図１４Ｃ及び図１４Ｄに示す実施例において、ゲートスペーサ８６を形成してフィン５２の側壁の一部を覆い、それはＳＴＩ領域５６の上方に延伸し、それによりエピタキシャル成長を阻止する。いくつかの他の実施例において、ゲートスペーサ８６を形成するためのスペーサのエッチングを調整することによりスペーサ材料を除去することができ、それによりエピタキシャル成長領域がＳＴＩ領域５６の表面まで延伸することを可能にする。
図１５Ａ及び図１５Ｂにおいて、第１の層の間の誘電体（ＩＬＤ）８８は図１４Ａ及び図１４Ｂに示す構造の上に堆積される。第１のＩＬＤ８８は誘電体材料で形成されてもよく、且つ任意の適切な方法で堆積されてもよく、例えば、ＣＶＤ、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）又はＦＣＶＤである。誘電体材料は、リンシリケートガラス（ＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、ボロンドープリンシリケートガラス（ＢＰＳＧ）、ノンドープケイ酸ガラス（ＵＳＧ）等を含むことができる。その他、任意のプロセスで形成された絶縁性材料を用いてもよい。いくつかの実施例において、接触エッチング停止層（ＣＥＳＬ）８７は第１のＩＬＤ８８とエピソース／ドレイン領域８２、マスク７４及びゲートスペーサ８６との間に設置される。ＣＥＳＬ８７は誘電体材料（例えば、窒化ケイ素、酸化ケイ素、酸窒化ケイ素など）を含むことができ、それは被覆された第１のＩＬＤ８８の材料より低いエッチングレートを有する。
図１６Ａ及び図１６Ｂにおいて、ＣＭＰのような平坦化プロセスを実行して第１のＩＬＤ８８の上面をダミーゲート７２又はマスク７４の上面と同一平面にすることができる。平坦化プロセスはさらにダミーゲート７２上のマスク７４を除去することができ、且つマスク７４の側壁に沿ったゲートシールスペーサ８０及びゲートスペーサ８６のうちのいくつかの部分を除去することができる。平坦化プロセスの後、ダミーゲート７２、ゲートシールスペーサ８０、ゲートスペーサ８６及び第１のＩＬＤ８８の上面は面一である。したがって、ダミーゲート７２の上面はＩＬＤ８８により露出される。いくつかの実施例において、マスク７４を保留することができ、この場合に、平坦化プロセスは第１のＩＬＤ８８の上面とマスク７４の上面とを面一にする。
図１７Ａ及び図図１７Ｂにおいて、（一つ又は複数の）エッチングステップにおいてダミーゲート７２及びマスク７４（存在すれば）を除去し、それにより凹部９０を形成する。凹部９０のうちダミー誘電体層６０の部分を除去してもよい。いくつかの実施例において、ダミーゲート７２のみを除去し、且つダミー誘電体層６０を残し且つ凹部９０により露出する。いくつかの実施例において、ダミー誘電体層６０はダイの第１の領域（例えば、コア論理領域）内の凹部９０から除去され、且つダイの第２の領域（例えば、入力／出力領域）内の凹部９０内に残される。いくつかの実施例において、異方性ドライエッチングプロセスによりダミーゲート７２を除去する。例えば、エッチングプロセスは（一種以上）の反応ガスを使用するドライエッチングプロセスを含むことができ、該反応ガスはダミーゲート７２を選択的にエッチングし、第１のＩＬＤ８８又はゲートスペーサ８６を少なく又はエッチングしない。凹部９０は、フィン５２のチャネル領域５８を露出及び／又は覆う。各チャネル領域５８は、隣り合う一対のエピソース・ドレイン領域８２の間に設けられている。除去中に、ダミーゲート７２をエッチングする時に、ダミー誘電体層６０はエッチング停止層として使用することができる。次に、ダミーゲート７２を除去した後、ダミー誘電体層６０を任意に除去することができる。
図１８Ａ及び図１８Ｂにおいて、ゲートを取り替えるためのゲート誘電体層９２及びゲート電極９４を形成する。図１８Ｃは、図１８Ｂの領域８９の詳細図を示す。ゲート誘電体層９２は凹部９０内に堆積された一層又は複数層を含むことができ、例えば、フィン５２の上面及び側壁に堆積され且つゲートシールスペーサ８０／ゲートスペーサ８６の側壁に堆積される。ゲート絶縁膜９２は、第１のＩＬＤ８８の上面上に形成されていてもよい。いくつかの実施例において、ゲート誘電体層９２は一つ又は複数の誘電体層を含み、例えば、一つ又は複数の層の酸化ケイ素、窒化ケイ素、金属酸化物、金属ケイ酸塩などである。例えば、いくつかの実施例において、ゲート誘電体層９２は熱又は化学酸化により形成された酸化シリコンの界面層及び被覆されたｈｉｇｈーｋ誘電体材料を含み、例えば、金属酸化物又はハフニウム、アルミニウム、ジルコニウム、ランタン、マンガン、バリウム、チタン、鉛及びそれらの組み合わせのケイ酸塩である。ゲート誘電体層９２は、ｋ値が７．０よりも大きい誘電体層を含んでいてもよい。ゲート絶縁膜９２の形成方法としては、分子線蒸着（ＭＢＤ）、ＡＬＤ、ＰＥＣＶＤ等を挙げることができる。ダミー誘電体層６０の一部が凹部９０内に残された実施例において、ゲート誘電体層９２はダミー誘電体層６０の材料（例えば、ＳｉＯ２）を含むことができる。
ゲート電極９４はそれぞれゲート誘電体層９２の上に堆積され、且つ凹部９０の残りの部分を充填する。ゲート電極９４は金属含有材料を含むことができ、例えば、窒化チタン、酸化チタン、窒化タンタル、炭化タンタル、コバルト、ルテニウム、アルミニウム、タングステン、それらの組み合わせ又はそれらの多層である。例えば、図１８Ｂに単層ゲート電極９４を示すが、ゲート電極９４は任意の数のライニング層９４Ａ、任意の数の仕事関数調整層９４Ｂ及び充填材料９４Ｃを含むことができ、図１８Ｃに示すとおりである。凹部９０を充填した後、ＣＭＰのような平坦化プロセスを実行してゲート誘電体層９２及びゲート電極９４の材料の余分な部分を除去することができ、これらの余分な部分はＩＬＤ８８の上面の上に位置する。したがって、ゲート電極９４とゲート誘電体層９２の材料の残りの部分は取得されたＦｉｎＦＥＴの置換ゲートを形成する。ゲート電極９４とゲート絶縁膜９２とを総称して「ゲートスタック」と呼ぶ場合がある。ゲート及びゲートスタックは、フィン５２のチャネル領域５８の側壁に沿って延在していてもよい。
ｎ型領域５０Ｎとｐ型領域５０Ｐにゲート誘電体層９２を形成することは同時に発生することができ、それにより各領域におけるゲート誘電体層９２は同じ材料で形成され、且つゲート電極９４を形成することは同時に発生することができ、それにより各領域におけるゲート電極９４は同じ材料で形成される。いくつかの実施例において、各領域におけるゲート誘電体層９２は異なるプロセスにより形成されてもよく、それによりゲート誘電体層９２は異なる材料であってもよく、且つ各領域におけるゲート電極９４は異なるプロセスにより形成されてもよく、それによりゲート電極９４は異なる材料であってもよい。異なるプロセスを使用する場合、様々なマスキングステップを使用して適切な領域をマスキングし露出させることができる。
図１９Ａ及び図１９Ｂにおいて、ゲートマスク９６はゲートスタック（ゲート誘電体層９２及び対応するゲート電極９４を含む）の上に形成され、且つゲートマスクはゲートスペーサ８６の対向部分の間に設置されてもよい。いくつかの実施例において、ゲートマスク９６を形成することはゲートスタックを凹ませることにより、ゲートスタックの直上で且つゲートスペーサ８６の対向部分の間に凹部を形成することを含む。凹部内に一層又は複数層の誘電体材料（例えば、窒化ケイ素、酸窒化ケイ素等）を含むゲートマスク９６を充填し、その後に平坦化プロセスを実行して第１のＩＬＤ８８上に延在する誘電体材料の余分な部分を除去する。
さらに図１９Ａ及び図１９Ｂに示すように、第２のＩＬＤ１０８は第１のＩＬＤ８８の上に堆積される。いくつかの実施例において、第２のＩＬＤ１０８は流動性ＣＶＤ方法により形成された流動性膜である。いくつかの実施例において、第２のＩＬＤ１０８はＰＳＧ、ＢＳＧ、ＢＰＳＧ、ＵＳＧのような誘電体材料で形成され、且つＣＶＤ及びＰＥＣＶＤのような任意の適切な方法で堆積することができる。その後に形成されたゲートコンタクト１１０（図２０Ａ及び図２０Ｂ）は第２のＩＬＤ１０８及びゲートマスク９６を貫通することにより、凹んだゲート電極９４の上面に接触する。
図２０Ａ及び図２０Ｂにおいて、いくつかの実施例によれば、ゲートコンタクト１１０及びソース／ドレインコンタクト１１２は第２のＩＬＤ１０８及び第１のＩＬＤ８８を貫通するように成形される。ソース／ドレインコンタクト１１２用の開口は第１のＩＬＤ８８及び第２のＩＬＤ１０８を貫通するように形成され、且つゲートコンタクト１１０用の開口は第２のＩＬＤ１０８及びゲートマスク９６を貫通するように形成される。開口部は、フォトリソグラフィ技術及びエッチング技術を用いて形成することができる。開口部には、拡散バリア層や接着層などのライナー（図示せず）や導電性材料が形成されている。ライナは、チタン、窒化チタン、タンタル、窒化タンタルなどを含むことができる。導電材は、銅、銅合金、銀、金、タングステン、コバルト、アルミニウム、ニッケル等であってもよい。ＣＭＰ等の平坦化処理を行うことにより、第２ののＩＬＤ１０８の表面から余分な材料を除去することができる。残りのライナー及び導電性材料は開口内にソース／ドレインコンタクト１１２及びゲートコンタクト１１０を形成する。アニール処理を行うことにより、エピソース・ドレイン領域８２とソースドレインコンタクト１１２との界面にシリサイドを形成することができる。ソース／ドレインコンタクト１１２はエピソース／ドレイン領域８２に実体的且つ電気的に結合され、且つゲートコンタクト１１０はゲート電極１０６に実体的且つ電気的に結合される。ソース／ドレインコンタクト１１２とゲートコンタクト１１０は異なるプロセスで形成されてもよく、又は同じプロセスで形成されてもよい。各ソース／ドレインコンタクト１１２及びゲートコンタクト１１０は同じ断面を有するように形成されるように示されるが、理解されるように、各ソース／ドレインコンタクト１１２及びゲートコンタクト１１０は異なる断面を有するように形成されてもよく、これはコンタクトの短絡を回避することができる。
開示されたＦｉｎＦＥＴ実施例はさらにナノ構造デバイスに適用することができ、例えば、ナノ構造（例えば、ナノシート、ナノワイヤ、ゲート全周など）電界効果トランジスタ（ＮＳＦＥＴ）である。ＮＳＦＥＴ実施例において、フィンはチャネル層と犠牲層の交互層の積層をパターン化することにより形成されたナノ構造に代替される。ダミーゲートスタック及びソース・ドレイン領域は、上記実施の形態と同様にして形成される。ダミーゲートスタックが除去された後、犠牲層はチャネル領域において一部又は全部除去されてもよい。置換ゲート構造は上記実施例と類似する方式で形成され、置換ゲート構造は犠牲層を除去することにより残された開口を部分的又は完全に充填することができ、且つ置換ゲート構造はＮＳＦＥＴデバイスのチャネル領域におけるチャネル層を部分的又は完全に取り囲むことができる。上述した実施形態と同様に、ＩＬＤと、ゲート構造とソース／ドレイン領域とを置換するコンタクトとを形成することができる。ナノ構造デバイスは米国特許出願公開Ｎｏ．２０１６／０３６５４１４に開示されるように形成することができ、該特許公開は全体を引用することにより本明細書に組み込まれる。
図２１Ａ～図２１Ｂはさらに別の実施例を示し、そのうちバリア層７０１及び本体材料８０１は中間材料２１０１により第１の開口６０１内に接続され、図２１Ｂは図２１Ａにおける破線２１０３の近視図を示す。該実施例において、バリア層７０１を堆積した後、堆積体材料８０１の前に中間材料２１０１を堆積する。実施例において、上記バルク材料８０１と同じ前駆体及び同じプロセスを用いて中間材料２１０１を堆積することができる。しかしながら、該実施例において、堆積プロセスの温度はバルク材料８０１と異なる堆積プロセスに変更される。例えば、ここで６４０℃の温度で堆積体材料８０１の実施例において、任意の適切な温度を利用することができるが、中間材料２１０１の堆積プロセスはより低い温度で実行することができ、例えばバリア層７０１の堆積に用いられる温度であり、例えば約６２０℃である。いくつかの実施例において、中間材料２１０１を任意の適切な厚さに堆積することができる。
前記のようなプロセス及び温度を利用することにより、中間材料２１０１はバリア層７０１又はバルク材料８０１と異なる成分を有するように形成されてもよい。例えば、中間材料２１０１が約６２０℃の温度で形成される場合、中間材料２１０１は以下の成分を有するように形成されてもよい。シリコン成分が約４２．９％の原子百分率から約４６．２３％の原子百分率までの間にあり、炭素成分が約１６．６％の原子百分率から約１９．９３％の原子百分率までの間にあり、且つ窒素成分が約３０．５％の原子百分率から約３３．８３％の原子百分率までの間にある。しかしながら、任意の適切な成分を使用することができる。
中間材料２１０１を堆積すると、第１の開口６０１の残りの部分を充填し及び／又は過剰に充填するようにバルク材料８０１を堆積することができる。いくつかの実施例において、図８に関して前述したように、６４０℃のような温度を用いて材料８０１を堆積することができる。しかしながら、任意の適切なプロセスを使用することができる。
また、バルク材料８０１を堆積すると、前記のように該プロセスの残りの部分を実行することができる。例えば、本体材料８０１、中間材料２１０１及びバリア層７０１は平坦化されてもよく、分離領域５６は凹んでフィン５２を露出させ、且つゲートを形成することができる。しかしながら、任意の適切なプロセスを使用することができる。
本明細書に記載の混合フィン９０１を中間材料２１０１と共に使用することにより、後続のエッチングプロセス（例えば図１０に記載の絶縁材料５４の凹部に関する）中の混合フィン９０１の総エッチング速度を低減することができる。例えば、バリア層７０１は後続のエッチング期間に約１０．９Åの除去を経験する可能性があるが、中間材料２１０１は小さい減少を経験することができ、例えば７．９Åであり、本体材料８０１はさらに小さい減少を経験することができ、例えば約６．３Åである。このような減少により混合フィン９０１全体はエッチングプロセスに耐えることができ且つ有害な化学物質のその後の浸透を防止し、それによりより小さいデバイス又はより大きい歩留まりをもたらす。
実施例によれば、半導体デバイスの製造方法であって、前記方法は、半導体フィンの間に位置する誘電体材料内に開口を形成することと、前記開口内に第１の誘電体材料を堆積することと、含み、前記第１の誘電体材料を堆積することは、パルス方式で、第１の前駆体材料を２０秒～１２０秒の間の第１の時間輸送することと、パルス方式で、前記第１の前駆体材料と異なる第２の前駆体材料を７０秒～２００秒の間の第２の時間輸送することと、パルス方式で、前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なる第３の前駆体材料を２０秒～１２０秒の間の第３の時間輸送することと、を含む。実施例において、前記方法は、前記第１の誘電体材料を堆積する前に、前記開口内にバリア層を堆積することをさらに含み、前記バリア層を堆積することは、パルス方式で、前記第１の前駆体材料を前記第１の時間より小さい第４の時間輸送することと、パルス方式で、前記第２の前駆体材料を前記第２の時間より小さい第５の時間輸送することと、パルス方式で、前記第３の前駆体材料を前記第３の時間より小さい第６の時間輸送することと、を含む。実施例において、前記第４の時間は３秒～２０秒の間にあり、そのうち、前記第５の時間は３秒～７０秒の間にあり、且つそのうち、前記第６の時間は３秒～２０秒の間にある。実施例において、前記第１の前駆体材料はジクロロシランを含み、そのうち、前記第２の前駆体材料はプロパンを含み、且つそのうち、前記第３の前駆体材料はアンモニアを含む。実施例において、前記第１の誘電体材料は炭窒化ケイ素を含む。実施例において、前記炭窒化ケイ素は約４５．７％～４８．７３％の間のケイ素濃度、約１９．１％～約２２．１３％の間の炭素濃度、及び約２６．１％～約２９．１３％の間の窒素濃度を有する。実施例において、前記バリア層は約３９．３％～約４２．１３％の間のシリコン濃度、約１５．１％～１７．９３％の間の炭素濃度、及び約３７．１％～３９．９３％の間の窒素濃度を有する。
別の実施例によれば、半導体デバイスの製造方法であって、前記方法は、バリア層を堆積して、半導体フィンの間の誘電体材料の開口にライニングすることと、体材料を堆積することにより、前記開口の残りの部分を充填することと、を含み、前記バリア層を堆積することは、第１の前駆体材料を導入して第１の時間持続することと、前記第１の前駆体材料を導入した後、第２の前駆体材料を第２の時間導入し、前記第２の前駆体材料は前記第１の前駆体材料と異なることと、前記第２の前駆体材料を導入した後、第３の前駆体材料を導入して第３の時間持続し、前記第３の前駆体材料は前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なることと、を含み、前記体材料を堆積することは、前記第１の前駆体材料を前記第１の時間より長い第４の時間導入することと、前記第１の前駆体材料を導入して前記体材料を堆積させた後、前記第２の前駆体材料を導入して前記第２の時間より長い第５の時間を続けることと、前記第２の前駆体材料を導入して前記体材料を堆積させた後、前記第３の前駆体材料を導入して前記第３の時間より長い第６の時間を続けることと、を含む。実施例において、前記方法は、前記バリア層と前記誘電体材料及び前記半導体フィンを平坦化することと、前記誘電体材料を凹ませて前記半導体フィンの側壁及び前記バリア層の側壁を露出させることと、をさらに含む。実施例において、前記第４の時間は約２０秒～約１２０秒の間にあり、ここで、前記第５の時間は約７０秒～約２００秒の間にあり、且つここで、前記第６の時間は約２０秒～約１２０秒の間にある。実施例において、前記第１の時間は約３秒～約２０秒の間にあり、且つ、前記第２の時間は約３秒～約７０秒の間にあり、且つそのうち、前記第３の時間は約３秒～約２０秒の間にある。実施例において、前記方法は、前記開口の残りの部分を充填する前に中間材料を堆積することをさらに含み、前記中間材料を堆積することは、前記第１の前駆体材料を前記第４の時間継続して導入することと、前記第１の前駆体材料を導入して前記中間材料を堆積させた後、前記第２の前駆体材料を導入して前記第５の時間継続することと、前記第２の前駆体材料を導入して前記中間材料を堆積した後、前記第３の前駆体材料を導入して前記第６の時間継続し、ここで、前記中間材料の堆積は前記バリア層の堆積と同じ温度で行われることと、を含む。実施例において、前記バルク材料は約４５．７％～４８．７３％の間のシリコン濃度、約１９．１％～約２２．１３％の間の炭素濃度、及び約２６．１％～約２９．１３％の間の窒素濃度を有する。実施例において、前記バリア層は約３９．３％～約４２．１３％の間のシリコン濃度、約１５．１％～１７．９３％の間の炭素濃度、及び約３７．１％～３９．９３％の間の窒素濃度を有する。
別の実施例によれば、半導体装置は、誘電体材料を貫通して延びる半導体フィンと、前記誘電体材料内から延伸する混合誘電体フィンと、を含み、前記混合誘電体フィンは、第１の成分を有する第１の材料を含む前記バリア層と、前記第１の成分と異なる第２の成分を有する前記第１の材料を含み、前記第２の成分が前記第１の成分よりも大きい炭素濃度を有するバルク材料と、を含む。実施例において、前記第１の材料は炭窒化ケイ素である。実施例において、前記第２の成分は約１９．１％の炭素濃度を有する。実施例において、前記第２の成分のシリコン濃度は前記第１の成分のシリコン濃度より大きい。実施例において、前記第２の成分の窒素濃度は前記第１の成分の窒素濃度より小さい。実施例において、前記第２の成分は約４５．７％～４８．７３％の間のシリコン濃度、約１９．１％～約２２．１３％の間の炭素濃度、及び約２６．１％～約２９．１３％の間の窒素濃度を含む。
以上にいくつかの実施例の特徴を概説することにより、当業者は本開示の各態様をよりよく理解することができる。当業者であれば理解されるように、彼らは本開示を設計するか又は他のプロセス及び構造を修正することにより本明細書に紹介された実施例の同じ目的を実現し及び／又は本明細書に紹介された実施例の同じ利点を実現する基礎として容易に使用することができる。当業者であれば、このような等価構造は本開示の精神及び範囲から逸脱せず、且つそれらは本開示の精神及び範囲から逸脱することなく本明細書において様々な変更、置換及び変更を行うことができると理解すべきである。
例１は半導体デバイスの製造方法であり、前記方法は、半導体フィンの間に位置する誘電体材料内に開口を形成することと、前記開口内に第１の誘電体材料を堆積することと、含み、前記第１の誘電体材料を堆積することは、パルス方式で、第１の前駆体材料を２０秒～１２０秒の間の第１の時間輸送することと、パルス方式で、前記第１の前駆体材料と異なる第２の前駆体材料を７０秒～２００秒の間の第２の時間輸送することと、パルス方式で、前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なる第３の前駆体材料を２０秒～１２０秒の間の第３の時間輸送することと、を含む。
例２は例１に記載の方法であり、前記第１の誘電体材料を堆積する前に、前記開口内にバリア層を堆積することをさらに含み、前記バリア層を堆積することは、パルス方式で、前記第１の前駆体材料を前記第１の時間より小さい第４の時間輸送することと、パルス方式で、前記第２の前駆体材料を前記第２の時間より小さい第５の時間輸送することと、パルス方式で、前記第３の前駆体材料を前記第３の時間より小さい第６の時間輸送することと、を含む。
例３は例２に記載の方法であり、そのうち、前記第４の時間は約３秒～約２０秒の間にあり、ここで、前記第５の時間は約３秒～約７０秒の間にあり、且つここで、前記第６の時間は約３秒～約２０秒の間にある。
例４は例３に記載の方法であり、そのうち、前記第１の前駆体材料はジクロロシランを含み、ここで、前記第２の前駆体材料はプロパンを含み、且つここで、前記第３の前駆体材料はアンモニアを含む。
例５は例４に記載の方法であり、そのうち、前記第１の誘電体材料は炭窒化ケイ素を含む。
例６は例５に記載の方法であり、そのうち、前記炭窒化ケイ素は約４５．７％～４８．７３％の間のケイ素濃度、約１９．１％～約２２．１３％の間の炭素濃度、及び約２６．１％～約２９．１３％の間の窒素濃度を有する。
例７は例６に記載の方法であり、そのうち、前記バリア層は約３９．３％～約４２．１３％の間のシリコン濃度、約１５．１％～１７．９３％の間の炭素濃度、及び約３７．１％～３９．９３％の間の窒素濃度を有する。
例８は半導体装置の製造方法であり、前記方法は、バリア層を堆積して、半導体フィンの間の誘電体材料の開口にライニングすることと、体材料を堆積することにより、前記開口の残りの部分を充填することと、を含み、前記バリア層を堆積することは、第１の前駆体材料を導入して第１の時間持続することと、前記第１の前駆体材料を導入した後、第２の前駆体材料を第２の時間導入し、前記第２の前駆体材料は前記第１の前駆体材料と異なることと、前記第２の前駆体材料を導入した後、第３の前駆体材料を導入して第３の時間持続し、前記第３の前駆体材料は前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なることと、を含み、前記体材料を堆積することは、前記第１の前駆体材料を前記第１の時間より長い第４の時間導入することと、前記第１の前駆体材料を導入して前記体材料を堆積させた後、前記第２の前駆体材料を導入して前記第２の時間より長い第５の時間を続けることと、前記第２の前駆体材料を導入して前記体材料を堆積させた後、前記第３の前駆体材料を導入して前記第３の時間より長い第６の時間を続けることと、を含む。
実施例９は例８に記載の方法であり、前記バリア層と前記誘電体材料及び前記半導体フィンを平坦化することと、前記誘電体材料を凹ませて前記半導体フィンの側壁及び前記バリア層の側壁を露出させることと、をさらに含む。
例１０は例８に記載の方法であり、そのうち、前記第４の時間は約２０秒～約１２０秒の間であり、ここで、前記第５の時間は約７０秒～約２００秒の間であり、且つここで、前記第６の時間は約２０秒～約１２０秒の間である。
例１１は例１０に記載の方法であり、そのうち、前記第１の時間は約３秒～約２０秒の間であり、且つ、前記第２の時間は約３秒～約７０秒の間であり、且つここで、前記第３の時間は約３秒～約２０秒の間である。
例１２は例８に記載の方法であり、前記開口の残りの部分を充填する前に中間材料を堆積することをさらに含み、前記中間材料を堆積することは、前記第１の前駆体材料を前記第４の時間継続して導入することと、前記第１の前駆体材料を導入して前記中間材料を堆積させた後、前記第２の前駆体材料を導入して前記第５の時間継続することと、前記第２の前駆体材料を導入して前記中間材料を堆積した後、前記第３の前駆体材料を導入して前記第６の時間継続し、ここで、前記中間材料の堆積は前記バリア層の堆積と同じ温度で行われることと、を含む。
例１３は例８に記載の方法であり、そのうち、前記バルク材料は約４５．７％～４８．７３％の間のシリコン濃度、約１９．１％～約２２．１３％の間の炭素濃度、及び約２６．１％～約２９．１３％の間の窒素濃度を有する。
例１４は例８に記載の方法であり、そのうち、前記バリア層は約３９．３％～約４２．１３％の間のシリコン濃度、約１５．１％～１７．９３％の間の炭素濃度、及び約３７．１％～３９．９３％の間の窒素濃度を有する。
例１５は半導体装置であり、それは、誘電体材料を貫通して延びる半導体フィンと、前記誘電体材料内から延伸する混合誘電体フィンと、を含み、前記混合誘電体フィンは、第１の成分を有する第１の材料を含む前記バリア層と、前記第１の成分と異なる第２の成分を有する前記第１の材料を含み、前記第２の成分が前記第１の成分よりも大きい炭素濃度を有するバルク材料と、を含む。
例１６は例１５に記載の半導体装置であり、そのうち、前記第１の材料は炭窒化ケイ素である。
例１７は例１５に記載の半導体装置であり、そのうち、前記第２の成分は約１９．１％の炭素濃度を有する。
例１８は例１５に記載の半導体装置であり、そのうち、前記第２の成分のシリコン濃度は前記第１の成分のシリコン濃度より大きい。
例１９は例１５に記載の半導体装置であり、そのうち、前記第２の成分の窒素濃度は前記第１の成分の窒素濃度より小さい。
例２０は例１５に記載の半導体装置であり、そのうち、前記第２の成分は約４５．７％～４８．７３％の間のシリコン濃度、約１９．１％～約２２．１３％の間の炭素濃度、及び約２６．１％～約２９．１３％の間の窒素濃度を含む。

Claims (20)

  1. 半導体デバイスの製造方法であって、
    半導体フィンの間に位置する誘電体材料内に開口を形成することと、
    前記開口内に第１の誘電体材料を堆積することと、
    含み、
    前記第１の誘電体材料を堆積することは、
    パルス方式で、第１の前駆体材料を２０秒～１２０秒の間の第１の時間輸送することと、
    パルス方式で、前記第１の前駆体材料と異なる第２の前駆体材料を７０秒～２００秒の間の第２の時間輸送することと、
    パルス方式で、前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なる第３の前駆体材料を２０秒～１２０秒の間の第３の時間輸送することと、
    を含む半導体デバイスの製造方法。
  2. 前記第１の誘電体材料を堆積する前に、前記開口内にバリア層を堆積することをさらに含み、
    前記バリア層を堆積することは、
    パルス方式で、前記第１の前駆体材料を前記第１の時間より小さい第４の時間輸送することと、
    パルス方式で、前記第２の前駆体材料を前記第２の時間より小さい第５の時間輸送することと、
    パルス方式で、前記第３の前駆体材料を前記第３の時間より小さい第６の時間輸送することと、
    を含む請求項１に記載の半導体デバイスの製造方法。
  3. 前記第４の時間は３秒～２０秒の間にあり、そのうち、前記第５の時間は３秒～７０秒の間にあり、且つそのうち、前記第６の時間は３秒～２０秒の間にある、
    請求項２に記載の半導体デバイスの製造方法。
  4. 前記第１の前駆体材料はジクロロシランを含み、そのうち、前記第２の前駆体材料はプロパンを含み、且つそのうち、前記第３の前駆体材料はアンモニアを含む、
    請求項３に記載の半導体デバイスの製造方法。
  5. 前記第１の誘電体材料は炭窒化ケイ素を含む、
    請求項４に記載の半導体デバイスの製造方法。
  6. 前記炭窒化ケイ素は４５．７％～４８．７３％の間のケイ素濃度、１９．１％～２２．１３％の間の炭素濃度、及び２６．１％～２９．１３％の間の窒素濃度を有する、
    請求項５に記載の半導体デバイスの製造方法。
  7. 前記バリア層は３９．３％～４２．１３％の間のシリコン濃度、１５．１％～１７．９３％の間の炭素濃度、及び３７．１％～３９．９３％の間の窒素濃度を有する、
    請求項６に記載の半導体デバイスの製造方法。
  8. 半導体デバイスの製造方法であって、
    バリア層を堆積して、半導体フィンの間の誘電体材料の開口にライニングすることと、
    体材料を堆積することにより、前記開口の残りの部分を充填することと、
    を含み、
    前記バリア層を堆積することは、
    第１の前駆体材料を導入して第１の時間持続することと、
    前記第１の前駆体材料を導入した後、第２の前駆体材料を第２の時間導入し、前記第２の前駆体材料は前記第１の前駆体材料と異なることと、
    前記第２の前駆体材料を導入した後、第３の前駆体材料を導入して第３の時間持続し、前記第３の前駆体材料は前記第１の前駆体材料及び前記第２の前駆体材料の両方と異なることと、
    を含み、
    前記体材料を堆積することは、
    前記第１の前駆体材料を前記第１の時間より長い第４の時間導入することと、
    前記第１の前駆体材料を導入して前記体材料を堆積させた後、前記第２の前駆体材料を導入して前記第２の時間より長い第５の時間を続けることと、
    前記第２の前駆体材料を導入して前記体材料を堆積させた後、前記第３の前駆体材料を導入して前記第３の時間より長い第６の時間を続けることと、
    を含む半導体デバイスの製造方法。
  9. 前記バリア層と前記誘電体材料及び前記半導体フィンを平坦化することと、
    前記誘電体材料を凹ませて前記半導体フィンの側壁及び前記バリア層の側壁を露出させることと、
    をさらに含む請求項８に記載の半導体デバイスの製造方法。
  10. 前記第４の時間は２０秒～１２０秒の間にあり、そのうち、前記第５の時間は７０秒～２００秒の間にあり、且つそのうち、前記第６の時間は２０秒～１２０秒の間にある、
    請求項８に記載の半導体デバイスの製造方法。
  11. 前記第１の時間は３秒～２０秒の間にあり、且つ、前記第２の時間は３秒～７０秒の間にあり、且つそのうち、前記第３の時間は３秒～２０秒の間にある、
    請求項１０に記載の半導体デバイスの製造方法。
  12. 前記開口の残りの部分を充填する前に中間材料を堆積することをさらに含み、
    前記中間材料を堆積することは、
    前記第１の前駆体材料を前記第４の時間継続して導入することと、
    前記第１の前駆体材料を導入して前記中間材料を堆積させた後、前記第２の前駆体材料を導入して前記第５の時間継続することと、
    前記第２の前駆体材料を導入して前記中間材料を堆積した後、前記第３の前駆体材料を導入して前記第６の時間継続し、ここで、前記中間材料の堆積は前記バリア層の堆積と同じ温度で行われることと、
    を含む請求項８に記載の半導体デバイスの製造方法。
  13. 前記バルク材料は４５．７％～４８．７３％の間のシリコン濃度、１９．１％～２２．１３％の間の炭素濃度、及び２６．１％～２９．１３％の間の窒素濃度を有する、
    請求項８に記載の半導体デバイスの製造方法。
  14. 前記バリア層は３９．３％～４２．１３％の間のシリコン濃度、１５．１％～１７．９３％の間の炭素濃度、及び３７．１％～３９．９３％の間の窒素濃度を有する、
    請求項８に記載の半導体デバイスの製造方法。
  15. 半導体装置であって、
    誘電体材料を貫通して延びる半導体フィンと、
    前記誘電体材料内から延伸する混合誘電体フィンと、
    を含み、
    前記混合誘電体フィンは、
    第１の成分を有する第１の材料を含む前記バリア層と、
    前記第１の成分と異なる第２の成分を有する前記第１の材料を含み、前記第２の成分が前記第１の成分よりも大きい炭素濃度を有するバルク材料と、
    を含む半導体装置。
  16. 前記第１の材料は炭窒化ケイ素である、
    請求項１５に記載の半導体装置。
  17. 前記第２の成分は１９．１％の炭素濃度を有する、
    請求項１５に記載の半導体装置。
  18. 前記第２の成分のシリコン濃度は、前記第１の成分のシリコン濃度よりも大きい、
    請求項１５に記載の半導体装置。
  19. 前記第２の成分の窒素濃度は、前記第１の成分の窒素濃度よりも小さい、
    請求項１５に記載の半導体装置。
  20. 前記第２の成分は４５．７％～４８．７３％の間のシリコン濃度、１９．１％～２２．１３％の間の炭素濃度、及び２６．１％～２９．１３％の間の窒素濃度を含む、
    請求項１５に記載の半導体装置。
JP2021124808A 2020-07-30 2021-07-29 半導体装置及びその製造方法 Pending JP2022027655A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063058654P 2020-07-30 2020-07-30
US63/058,654 2020-07-30
US17/157,182 2021-01-25
US17/157,182 US11764221B2 (en) 2020-07-30 2021-01-25 Semiconductor device and method of manufacture

Publications (1)

Publication Number Publication Date
JP2022027655A true JP2022027655A (ja) 2022-02-10

Family

ID=77411536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021124808A Pending JP2022027655A (ja) 2020-07-30 2021-07-29 半導体装置及びその製造方法

Country Status (7)

Country Link
US (2) US11764221B2 (ja)
EP (1) EP3958328A1 (ja)
JP (1) JP2022027655A (ja)
KR (1) KR102594993B1 (ja)
CN (1) CN113539970A (ja)
DE (1) DE102021102218A1 (ja)
TW (1) TWI752874B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268426A1 (en) * 2022-02-21 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy fin structures and methods of forming same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
JP5651451B2 (ja) 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
US9647071B2 (en) 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
US9941279B2 (en) 2016-05-23 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having fins and method for manufacturing the same
US9824937B1 (en) 2016-08-31 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flowable CVD quality control in STI loop
KR20180068229A (ko) 2016-12-13 2018-06-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10236220B1 (en) 2017-08-31 2019-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
KR102601000B1 (ko) * 2018-09-11 2023-11-13 삼성전자주식회사 반도체 장치 및 제조방법
US10847409B2 (en) 2018-09-27 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20230326927A1 (en) 2023-10-12
US11764221B2 (en) 2023-09-19
US20220037321A1 (en) 2022-02-03
TW202205445A (zh) 2022-02-01
DE102021102218A1 (de) 2022-02-03
EP3958328A1 (en) 2022-02-23
CN113539970A (zh) 2021-10-22
KR102594993B1 (ko) 2023-10-26
TWI752874B (zh) 2022-01-11
KR20220015307A (ko) 2022-02-08

Similar Documents

Publication Publication Date Title
KR102445600B1 (ko) 반도체 디바이스 및 제조 방법
US11527653B2 (en) Semiconductor device and method of manufacture
TW201818504A (zh) 半導體裝置及其製造方法
US20240162333A1 (en) Semiconductor device and method of manufacture
US20230326927A1 (en) Semiconductor Device and Method of Manufacture
US11532731B2 (en) Semiconductor devices and methods of manufacture
US20230163197A1 (en) Semiconductor Device and Method of Manufacture
US10522387B2 (en) Semiconductor device and multi-wafer deposition apparatus
TWI766438B (zh) 半導體元件的製造方法
US11955370B2 (en) Semiconductor devices and methods of manufacture
US12002875B2 (en) Semiconductor devices and methods of manufacture
US20230387273A1 (en) System and methods of manufacturing semiconductor devices