CN113539970A - 半导体器件及制造方法 - Google Patents

半导体器件及制造方法 Download PDF

Info

Publication number
CN113539970A
CN113539970A CN202110404397.0A CN202110404397A CN113539970A CN 113539970 A CN113539970 A CN 113539970A CN 202110404397 A CN202110404397 A CN 202110404397A CN 113539970 A CN113539970 A CN 113539970A
Authority
CN
China
Prior art keywords
precursor
precursor material
time
seconds
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110404397.0A
Other languages
English (en)
Inventor
高琬贻
林洪正
王俊尧
卢永诚
徐志安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113539970A publication Critical patent/CN113539970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开涉及半导体器件及制造方法。提供了一种半导体器件和制造方法。在实施例中，形成电介质鳍以帮助隔离相邻半导体鳍。使用沉积工艺形成电介质鳍，其中沉积时间和温度用于增加电介质鳍对后续蚀刻工艺的抗性。

Description

半导体器件及制造方法
技术领域
本公开涉及半导体器件及制造方法。
背景技术
半导体器件被用于各种电子应用，例如，个人计算机、手机、数码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上按顺序地沉积绝缘或电介质材料层、导电材料层和半导体材料层，并使用光刻对各种材料层进行图案化以在其上形成电路组件和元件。
半导体工业通过不断减小最小特征尺寸来持续改进各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多组件被集成到给定区域中。
发明内容
根据本公开的一个实施例，提供了一种制造半导体器件的方法，所述方法包括：在电介质材料内形成开口，所述电介质材料位于半导体鳍之间；以及在所述开口内沉积第一电介质材料，沉积所述第一电介质材料包括：以脉冲方式输送第一前驱物材料持续约20秒到约120秒之间的第一时间；以脉冲方式输送第二前驱物材料持续约70秒到约200秒之间的第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及以脉冲方式输送第三前驱物材料持续约20秒到约120秒之间的第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者。
根据本公开的另一实施例，提供了一种制造半导体器件的方法，所述方法包括：沉积阻挡层以内衬于在半导体鳍之间的电介质材料中的开口，沉积所述阻挡层包括：引入第一前驱物材料持续第一时间；在引入所述第一前驱物材料之后，引入第二前驱物材料持续第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及在引入所述第二前驱物材料之后，引入第三前驱物材料持续第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者；通过沉积体材料来填充所述开口的剩余部分，沉积所述体材料包括：引入所述第一前驱物材料持续比所述第一时间长的第四时间；在引入所述第一前驱物材料以沉积所述体材料之后，引入所述第二前驱物材料持续比所述第二时间长的第五时间；以及在引入所述第二前驱物材料以沉积所述体材料之后，引入所述第三前驱物材料持续比所述第三时间长的第六时间。
根据本公开的又一实施例，提供了一种半导体器件，包括：半导体鳍，延伸穿过电介质材料；以及混合电介质鳍，从所述电介质材料内延伸，所述混合电介质鳍包括：阻挡层，所述阻挡层包括具有第一成分的第一材料；以及体材料，所述体材料包括具有不同于所述第一成分的第二成分的所述第一材料，所述第二成分具有比所述第一成分更大的碳浓度。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
图1示出了根据一些实施例的三维视图中的FinFET的示例。
图2、图3、图4、图5、图6、图7A、图7B、图7C、图7D、图7E、图8A、图8B、图9、图10、图11、图12A、图12B、图13A、图13B、图14A、图14B、图14C、图14D、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图18C、图19A、图19B、图20A、图20B、图21A和图21B是根据一些实施例的制造FinFET的中间阶段的截面图。
具体实施方式
下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
另外，在本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
现在将参考在隔离区域内形成混合电介质鳍的特定实施例来描述实施例。然而，本文所描述的实施例并不意在局限于所描述的精确实施例，并且可以在各种用途中实现这些想法。所有这些用途完全意在被包括在实施例的范围内。
图1示出了根据一些实施例的三维视图中的FinFET的示例。FinFET包括衬底50(例如，半导体衬底)上的鳍52。隔离区域56设置在衬底50中，并且鳍52在相邻隔离区域56上方从它们之间突出。尽管隔离区域56被描述/图示为与衬底50分隔开，但如本文所使用的，术语“衬底”可用于仅指代半导体衬底或包括隔离区域的半导体衬底。另外，尽管将鳍52图示为与衬底50一样的单一连续材料，但是鳍52和/或衬底50可以包括单一材料或多种材料。在此上下文中，鳍52指代在相邻隔离区域56之间延伸的部分。
栅极电介质层92沿着侧壁并且位于鳍52的顶表面之上，并且栅极电极94位于栅极电介质层92之上。源极/漏极区域82相对于栅极电介质层92和栅极电极94设置在鳍52的相对侧上。图1进一步示出了在后面的图中使用的参考截面。截面A-A沿着栅极电极94的纵轴并且在例如垂直于FinFET的源极/漏极区域82之间的电流方向的方向上。截面B-B垂直于截面A-A并且沿着鳍52的纵轴并且在例如FinFET的源极/漏极区域82之间的电流的方向上。截面C-C平行于截面A-A并且延伸穿过FinFET的源极/漏极区域。为清楚起见，后续图参考了这些参考截面。
本文所讨论的一些实施例在使用后栅极工艺(gate-last process)形成的FinFET的上下文中讨论。在其他实施例中，可以使用先栅极工艺(gate-first process)。另外，一些实施例考虑了在平面器件中使用的方面，例如平面FET、纳米结构(例如，纳米片、纳米线、栅极环绕式结构(gate-all-around)等)场效应晶体管(NSFET)等。
图2至图20B是根据一些实施例的制造FinFET的中间阶段的截面图。图2至图7A和图8-图11示出了图1所示的参考截面A-A，除了多个鳍/FinFET以外。图12A、图13A、图14A、图15A、图16A、图17A、图18A、图19A和图20A沿着图1所示的参考截面A-A示出，而图12B、图13B、图14B、图15B、图16B、图17B、图18B、图18C、图19B和图20B沿着图1所示的类似截面B-B示出，除了多个鳍/FinFET以外。图14C和图14D沿着图1所示的参考截面C-C示出，除了多个鳍/FinFET以外。
在图2中，提供了衬底50。衬底50可以是半导体衬底，例如体半导体、绝缘体上半导体(SOI)衬底等，其可以是掺杂的(例如，用p型或n型掺杂剂掺杂)或未掺杂的。衬底50可以是晶圆，例如硅晶圆。通常，SOI衬底是在绝缘体层上形成的半导体材料层。绝缘体层可以是例如埋置氧化物(BOX)层、氧化硅层等。绝缘体层设置在衬底上，通常为硅或玻璃衬底。还可以使用其他衬底，例如多层或梯度衬底。在一些实施例中，衬底50的半导体材料可以包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和/或磷砷化镓铟；或它们的组合。
衬底50具有n型区域50N和p型区域50P。n型区域50N可用于形成n型器件，例如NMOS晶体管，例如n型FinFET。p型区域50P可用于形成p型器件，例如PMOS晶体管，例如p型FinFET。n型区域50N可以与p型区域50P在物理上分隔开(如分隔物51所示)，并且可以在n型区域50N与p型区域50P之间设置任意数量的器件特征(例如，其他有源器件、掺杂区域、隔离结构等)。
在图3中，鳍52形成在衬底50中。鳍52是半导体条。在一些实施例中，可以通过在衬底50中蚀刻沟槽在衬底50中形成鳍52。蚀刻可以是任何可接受的蚀刻工艺，例如反应离子蚀刻(RIE)、中性束蚀刻(NBE)等或它们的组合。蚀刻工艺可以是各向异性的。
可以通过任何合适的方法对鳍进行图案化。例如，可以使用一种或多种光刻工艺(包括双图案化或多图案化工艺)来对鳍52进行图案化。通常，双图案化或多图案化工艺将光刻和自对准工艺结合起来，允许图案被创建具有例如比使用单一直接光刻工艺以其他方式获得的间距更小的间距。例如，在一个实施例中，牺牲层形成在衬底之上并使用光刻工艺进行图案化。使用自对准工艺沿着图案化牺牲层形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来对鳍进行图案化。在一些实施例中，掩模(或其他层)可以保持在鳍52上。
在图4中，绝缘材料54形成在衬底50之上和相邻鳍52之间。绝缘材料54可以是氧化物，例如氧化硅、氮化物等或它们的组合，并且可以通过高密度等离子体化学气相沉积(HDP-CVD)、可流动CVD(FCVD)(例如，远程等离子体系统中基于CVD的材料沉积和后固化以使其转化为另一种材料，例如氧化物)等或它们的组合形成。可以使用通过任何可接受工艺形成的其他绝缘材料。在所示实施例中，绝缘材料54是通过FCVD工艺形成的氧化硅。一旦形成绝缘材料，就可以执行退火工艺。在实施例中，绝缘材料54被形成为使得多余的绝缘材料54覆盖鳍52。尽管绝缘材料54被图示为单层，但一些实施例可以利用多层。例如，在一些实施例中，可以首先沿衬底50和鳍52的表面形成内衬(未示出)。此后，可以在内衬之上形成填充材料，例如上面讨论的那些填充材料。
在图5中，对绝缘材料54应用去除工艺以去除鳍52之上多余的绝缘材料54。在一些实施例中，可以利用平坦化工艺，例如化学机械抛光(CMP)、回蚀工艺、它们的组合等。平坦化工艺暴露鳍52，使得在平坦化工艺完成之后鳍52和绝缘材料54的顶表面是齐平的。在掩模保留在鳍52上的实施例中，平坦化工艺可以暴露掩模或去除掩模，使得在平坦化工艺完成之后掩模或鳍52的顶表面分别与绝缘材料54齐平。
图6示出了形成第一开口601的去除工艺，以便开始用于形成电介质混合鳍901(图6中未示出，但下面参考图9对其进行图示和描述)的工艺。在实施例中，可以使用一种或多种合适的光刻掩蔽和蚀刻工艺来形成第一开口601。另外，可以利用任何合适的尺寸。
图7A-图7B示出了用于内衬第一开口601的阻挡层701的形成。在实施例中，阻挡层701可以是有助于将随后形成的材料(例如，体材料801)与绝缘材料54隔离的电介质材料。例如，在一些实施例中，阻挡层701可以是诸如碳氮化硅(SiCN)等电介质材料，然而，可以使用任何合适的材料。
图7B示出可用于接收前驱物材料以帮助沉积阻挡层701的沉积系统731。在实施例中，沉积系统731从多个前驱物递送系统(例如，第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705)接收前驱物材料，并且在沉积室733内将材料层形成在衬底50上。
在实施例中，第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705可以彼此协同工作以将一种或多种不同的前驱物材料供应至沉积室733，在沉积室733中放置了一个或多个衬底50。然而，第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705可以具有彼此相似的实体组件。例如，第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705可以各自包括气体供应源709和流量控制器711。在第一前驱物以气态存储的实施例中，气体供应源709可以将第一前驱物供应至沉积室733。气体供应源709可以是诸如储气罐之类的容器，该容器位于沉积室733的本地或远离沉积室733。替代地，气体供应源709可以是独立地制备第一前驱物并将其递送到流量控制器711的设施。用于第一前驱物的任何合适源可以用作气体供应源709，并且所有此类源完全意在被包括在实施例的范围内。
气体供应源709可以向流量控制器711供应所需的前驱物。流量控制器711可以用于控制前驱物流向一个或多个前驱物气体控制器713，并最终流向沉积室733，从而也有助于控制沉积室733内的压力。流量控制器711可以是例如比例阀、调制阀、针阀、压力调节器、质量流量控制器、液体源控制器汽化器、这些的组合等。然而，可以利用用于控制和调节第一前驱物的流动的任何合适的方法，并且所有这些组件和方法完全意在被包括在实施例的范围内。
另外，在第一前驱物以固态或液态储存的实施例中，气体供应源709可以储存载气，并且可以将载气引入前驱物罐中，该前驱物罐以固态或液态储存第一前驱物。载气随后被用于推动和输送第一前驱物，因为第一前驱物在被发送到前驱物气体控制器713之前蒸发或升华成前驱物罐的气体部分。可以利用任何合适的方法和单元组合来提供第一前驱物，并且所有这样的单元组合完全意在被包括在实施例的范围内。
第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705可以将其单个前驱物材料供应到一系列前驱物气体控制器713中的一个或多个。前驱物气体控制器713将第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705与沉积室733连接并隔离，以便将所需的前驱物材料递送到沉积室733。前驱物气体控制器713可以包括诸如阀、流量计、传感器等的设备，以控制每个前驱物的递送速率，并且可以由从控制单元715接收的指令来控制。
前驱物气体控制器713在接收到来自控制单元715的指令时，可以打开和关闭阀门，以便将第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705中的一个或多个连接到沉积室733，并且将所需前驱物材料通过一个或多个歧管(manifold)717导入沉积室733和一个或多个注入单元719。注入单元719可以用于将所选择的(一种或多种)前驱物材料分散到沉积室733中，并且可以被设计为均匀地分散前驱物材料，以便最小化可能由不均匀分散引起的不期望的工艺条件。在特定实施例中，注入单元719可以例如由连续管(coiled tubing)形成，该连续管包括分布在整个管中的多个孔，允许前驱物材料在沉积室733中均匀分散。然而，可以使用任何合适的形状
然而，如本领域普通技术人员将认识到的，通过如上所述的单个单元将前驱物材料引入沉积室733意在仅是说明性的，而不意在局限制于实施例。还可以使用任意数量的单独和独立的注入器，例如三个单独和独立的注入器，或者将前驱物材料引入沉积室733的其他开口。所有这样的组合和其他引入点完全意在被包括在实施例的范围内。
沉积室733可以接收所需前驱物材料并且将所述前驱物材料暴露于衬底50，并且沉积室733可以为任何所需形状，其可适于分散所述前驱物材料并使所述前驱物材料与衬底50接触。在图7B所示的实施例中，沉积室733具有圆柱形侧壁和底部。然而，沉积室733不限于圆柱形，并且可以使用任何其他合适的形状，例如空心方形管、八角形等。另外，沉积室733可以被由对各种工艺材料惰性的材料制成的壳体723包围。因此，尽管壳体723可以是能够承受沉积工艺中涉及的化学反应和压力的任何合适材料，但在一个实施例中，壳体723可以是钢、不锈钢、镍、铝、这些的合金、这些的组合等。
在沉积室733内，多个衬底50可以置于安装架725上的机架内，以便在沉积过程期间定位和控制衬底50。安装架725可以包括加热机构，以便在沉积过程期间加热衬底50。另外，尽管图7B中示出了安装架725，但是用于支撑单个晶圆的单个安装平台可以被包括在沉积室733内。
另外，沉积室733可以包括加热元件和/或加热灯，该加热元件和/或加热灯被配置为控制进入沉积室733的前驱物气体(例如，第一前驱物)和离开沉积室733的排放气体的温度。根据实施例，当前驱物进入歧管717时，加热元件将前驱物的温度保持或升高到高于前驱物沸点的工艺温度，以确保前驱物保持在气相中，并在注入单元719处保持前驱物的适当流速。另外，当排放气体从沉积室733排出时，加热元件将排气出口727处的排放气体温度保持或升高到高于排放气体沸点的温度，以保持排放气体的适当排出速率。
根据一些实施例，沉积室733还包括冷却元件和冷却剂源。冷却元件位于靠近注入单元719和机架725的壳体723内。控制单元715控制冷却液源处的阀，以将冷却剂释放到冷却元件中。因此，当前驱物气体在沉积工艺中离开注入单元719并且在衬底50的位置处时，前驱物气体的温度被控制到期望的工艺温度。
一个或多个真空泵729(例如，两个真空泵729，一个用于诸如DCS之类的一种前驱物，另一个用于诸如氨和丙烷之类的其他前驱物)可以连接到沉积室733的排气出口727以帮助排出排放气体。在控制单元715的控制下，排气出口727还可用于将沉积室733内的压力降低并控制至期望压力，并且还可用于从沉积室733排出前驱物材料，以准备引入下一前驱物材料。
控制单元715可用于控制前驱物气体控制器713、真空泵729、加热元件、冷却剂源和/或冷却元件。控制单元715可以是任何形式的计算机处理器，可以在工业环境中用于控制工艺机器。在实施例中，控制单元715可以包括处理单元，例如台式计算机、工作站、膝上型计算机或针对特定应用定制的专用单元。控制单元715可以配备显示器和一个或多个输入/输出组件，例如指令输出、传感器输入、鼠标、键盘、打印机、这些的组合等。处理单元可以包括中央处理单元(CPU)、存储器、大容量存储设备、视频适配器、I/O接口和/或连接到总线的网络接口。
总线可以是包括存储器总线或存储器控制器、外围总线或视频总线的任意类型的若干总线体系结构中的一个或多个。CPU可以包括任何类型的电子数据处理器，并且存储器可以包括任何类型的系统存储器，例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或只读存储器(ROM)。大容量存储设备可以包括任何类型的存储设备，所述存储设备被配置为存储数据、程序和其他信息，并使得数据、程序和其他信息可经由总线访问。大容量存储设备可以包括例如硬盘驱动器、磁盘驱动器或光盘驱动器中的一者或多者。
视频适配器和I/O接口提供将外部输入和输出设备耦合到处理单元的接口。输入和输出设备的示例包括但不限于耦合到视频适配器的显示器和耦合到I/O接口的I/O组件，例如鼠标、键盘、打印机等。其他设备可以耦合到处理单元，并且可以使用额外的或更少的接口卡。例如，串行接口卡(未示出)可用于为打印机提供串行接口。
网络接口将处理单元耦合到外部网络以促进网络通信并经由一个或多个有线和/或无线链路(例如，局域网(LAN)和/或广域网(WAN))提供对外部资源的网络访问。网络访问和网络通信可以使用一个或多个电路交换网络和/或分组交换网络。在实施例中，控制单元715可以是经由一个或多个有线和/或无线连接本地连接到前驱物气体控制器713和/或真空泵729的系统。在另一实施例中，控制单元715可以是远离前驱物气体控制器713和/或真空泵729的系统，并且可以经由远程有线和/或无线连接来连接和控制前驱物气体控制器713和真空泵729。在实施例中，控制单元715可以是分布式系统(其包括一个或多个网络服务器的一个或多个处理单元)和/或可以采用一个或多个网络服务，以用于控制前驱物气体控制器713和/或真空泵729。
应当注意，控制单元715可以包括其他组件。例如，控制单元715可以包括电源、电缆、母板、可移动存储介质、外壳等。这些其他组件，尽管在图7B中没有示出，但是被认为是控制单元715的一部分。
另外，沉积系统731还可以包括可用于其他沉积工艺的附加结构，从而允许在同一腔室中执行多种沉积工艺。例如，在一些实施例中，沉积系统731可以包括额外的前驱物递送系统，例如第四前驱物递送系统735(具有诸如氧之类的前驱物)、第五前驱物递送系统737(具有诸如六氯二硅烷(HCD)之类的前驱物)以及第六前驱物递送系统739(具有诸如三乙胺之类的前驱物)。可以使用具有任何合适数量的前驱物递送系统的任何合适的递送系统。
为了开始沉积工艺，可以将第一前驱物材料置于第一前驱物递送系统702、第二前驱物递送系统703和/或第三前驱物递送系统705中的一个或多个中。在阻挡层701是碳氮化硅(SiCN)的实施例中，第一前驱物材料可以是含硅前驱物，例如二氯硅烷(DCS)等。然而，可以使用针对任何合适材料的任何合适前驱物。
可以将第二前驱物材料置于第一前驱物递送系统702、第二前驱物递送系统703和/或第三前驱物递送系统705中的另一个中。在阻挡层701是碳氮化硅(SiCN)并且第一前驱物材料是二氯硅烷的实施例中，第二前驱物材料可以是含碳前驱物，例如丙烷(C3H6)等。然而，可以使用针对任何合适材料的任何合适前驱物。
可以将第三前驱物材料置于第一前驱物递送系统702、第二前驱物递送系统703和/或第三前驱物递送系统705中的又一个中。在阻挡层701是碳氮化硅(SiCN)，第一前驱物材料是二氯硅烷、并且第二前驱物材料是丙烷的实施例中，第三前驱物材料可以是含氮前驱物，例如氨(NH3)等。然而，可以使用针对任何合适材料的任何合适前驱物。
一旦将第一前驱物材料、第二前驱物材料和第三前驱物材料分别置于第一前驱物递送系统702、第二前驱物递送系统703和第三前驱物递送系统705中，就可以通过将衬底50(例如，100个衬底50)中的一个或多个置于安装架725(例如，晶舟(wafer boat))中并且然后将安装架725提升到沉积室733中来发起阻挡层701的形成。
一旦安装架725被放置，沉积室733内的压力就可以被调节到期望工艺压力。在实施例中，可以将压力调节至约4660Pa。另外，沉积室733内的温度可以升高至期望工艺温度，例如将温度升高至约500℃至约700℃之间的期望工艺温度，例如约620℃、640℃或680℃。在非常特定的实施例中，工艺温度可以从约300℃的温度升高到约640℃的工艺温度。然而，可以利用任何合适的工艺条件。
然后，在泄漏检查之后，可以执行可选的预吹扫。在实施例中，可以通过在原子层沉积循环(下文进一步讨论的)开始之前将第一前驱物材料、第二前驱物材料或第三前驱物材料中的一种或多种引入沉积室733来执行预吹扫。例如，在阻挡层701是使用氨作为第三前驱物材料形成的碳氮化硅的实施例中，可以通过以任何合适的流速和时间将第三前驱物材料引入沉积室733来执行预吹扫。
一旦完成了预吹扫(如果存在的话)，控制单元715就可以通过向前驱物气体控制器713发送指令以将第一前驱物递送系统702连接到沉积室733来发起原子层沉积循环。一旦连接，第一前驱物递送系统702可以通过前驱物气体控制器713和歧管717将第一前驱物材料递送到注入单元719。注入单元719随后可以将第一前驱物材料分散到沉积室733中，其中第一前驱物材料可以被吸附并与每个暴露表面反应。
在阻挡层701是碳氮化硅的一个实施例中，第一前驱物材料(例如DCS)可以以任何合适的流速流入沉积室733，其中载气以任何合适的流速引入。另外，可以旋转衬底50以帮助确保均匀流过衬底50。然而，可以使用任何合适的流速。
另外，为了更好地控制阻挡层701内各个元素的组成，控制第一前驱物材料以脉冲方式进入沉积室733的时间。例如，在一个实施例中，第一前驱物材料可以在约3秒与约20秒之间(例如约12秒)的第一时间内以脉冲方式传输。然而，可以利用任何合适的时间。
图7C示出了绝缘材料54的表面的近视图，并且示出在期望使用二氯硅烷形成碳氮化硅层的实施例中，在这些工艺条件下，二氯硅烷将与暴露表面(例如，绝缘材料54)起反应，以提供以下表面：在该表面中，硅以化学方式键合到下层表面，而相反的表面终止于暴露于沉积室733内的环境大气的氢原子和氯原子。另外，二氯硅烷与下层结构的反应将是自限性的，一旦该步骤完成就提供单层分子。
在自限性反应完成之后，可以使用第一吹扫工艺来吹扫沉积室733中的第一前驱物材料。例如，控制单元715可以指示前驱物气体控制器713断开第一前驱物递送系统702(包含要从沉积室733吹扫的第一前驱物材料)并且连接吹扫气体递送系统707以将吹扫气体递送到沉积室733。在实施例中，吹扫气体递送系统707可以是气罐或其他设施，其向沉积室733提供吹扫气体(例如氮气、氩气、氙气或其他气体)，用于约2slm到约20slm之间(例如，约10slm)的吹扫流以持续约3s到约20s的时间段。另外，控制单元715还可以启动真空泵729，以便向沉积室733施加压差，以帮助去除第一前驱物材料。吹扫气体连同真空泵729一起可以从沉积室733吹扫第一前驱物材料。
在完成对第一前驱物材料的吹扫之后，向沉积室733引入第二前驱物材料(例如，丙烷)可以通过控制单元715发起，控制单元715向前驱物气体控制器713发送指令以断开吹扫气体递送系统707并将第二前驱物递送系统703(包含第二前驱物材料)连接到沉积室733。一旦连接，第二前驱物递送系统703就可以将第二前驱物材料递送到注入单元719中。然后，注入单元719可以将第二前驱物材料分散到沉积室733中。
在上面讨论的用二氯硅烷作为第一前驱物材料和丙烷作为第二前驱物材料形成碳氮化硅层的实施例中，第二前驱物材料可以以任何合适的流速引入到沉积室733中，其中载气处于任何合适的流速。然而，如本领域普通技术人员将认识到的，这些流速仅意在说明，因为在保持在实施例的范围内的同时可以利用任何合适的工艺条件。
另外，为了更好地控制阻挡层701内各个元素的组成，控制第二前驱物材料以脉冲方式进入沉积室733的时间。例如，在一个实施例中，可以以脉冲方式输送第二前驱物材料，持续约3秒至约70秒(例如，约60秒)之间的第二时间。然而，可以利用任何合适的时间。
图7D示出了阻挡层701的表面的近视图，并且示出了在期望使用二氯硅烷作为第一前驱物材料和丙烷作为第二前驱物材料来形成碳氮化硅层的实施例中，在这些工艺条件下，丙烷将与暴露表面(例如，第一前驱物材料的反应产物)起反应，以提供以下表面：在该表面中，碳以化学方式键合到下层表面(例如，硅)，而相反的表面终止于暴露于沉积室733内的环境大气的氢原子。
在第二前驱物材料的反应已完成之后，可以使用第二吹扫工艺来吹扫沉积室733中的第二前驱物材料。例如，控制单元715可以指示前驱物气体控制器713断开第二前驱物递送系统703(包含要从沉积室733吹扫的第二前驱物材料)并连接吹扫气体递送系统707以将吹扫气体递送到沉积室733。在实施例中，吹扫气体递送系统707可以以约2slm到约20slm之间(例如，约10slm)的流量递送吹扫气体，以持续约3s到约70s之间的时间段。另外，控制单元715还可以启动真空泵729，以便向沉积室733施加压差，以帮助去除第二前驱物材料。吹扫气体连同真空泵729一起可以从沉积室733吹扫第二前驱物材料。
在完成对第二前驱物材料的吹扫之后，向沉积室733引入第三前驱物材料(例如，氨)可以通过控制单元715发起，控制单元715向前驱物气体控制器713发送指令以断开吹扫气体递送系统707并将第三前驱物递送系统705(包含第三前驱物材料)连接到沉积室733。一旦连接，第三前驱物递送系统705就可以将第三前驱物材料递送至注入单元719。然后，注入单元719可以将第三前驱物材料分散到沉积室733中。
在上面讨论的用二氯硅烷作为第一前驱物材料、丙烷作为第二前驱物材料和氨作为第三前驱物材料来形成碳氮化硅层的实施例中，第三前驱物材料可以以任何合适的流速引入到沉积室733中，其中载气处于任何合适的流速。然而，如本领域普通技术人员将认识到的，这些流速仅意在说明，因为在保持在实施例的范围内的同时可以利用任何合适的工艺条件。
另外，为了更好地控制阻挡层701内各个元素的组成，控制第三前驱物材料以脉冲方式进入沉积室733的时间。例如，在一个实施例中，可以以脉冲方式输送第三前驱物材料，持续约3秒至约20秒(例如，约16秒)之间的第三时间。然而，可以利用任何合适的时间。
图7E示出了阻挡层701的表面的近视图，并且示出了在期望使用二氯硅烷作为第一前驱物材料、丙烷作为第二前驱物材料和氨作为第三前驱物材料来形成碳氮化硅层的实施例中，在这些工艺条件下，氨将与暴露表面起反应，以提供以下表面：在该表面中，氮以化学方式键合到下层表面(例如，硅和碳)，而相反的表面终止于暴露于沉积室733内的环境大气的氢原子。
在第三前驱物材料的反应已经完成之后，可以使用第三吹扫工艺来吹扫沉积室733中的第三前驱物材料。例如，控制单元715可以指示前驱物气体控制器713断开第三前驱物递送系统705(包含要从沉积室733吹扫的第三前驱物材料)并连接吹扫气体递送系统707以将吹扫气体递送到沉积室733。在实施例中，吹扫气体递送系统707可以以约2slm到约20slm之间(例如，约10slm)的流量递送吹扫气体，以持续约3s到约20s之间的时间段。另外，控制单元715还可以启动真空泵729，以便向沉积室733施加压差，以帮助去除第三前驱物材料。吹扫气体连同真空泵729一起可以从沉积室733吹扫第三前驱物材料。
在已经使用第三吹扫工艺吹扫沉积室733之后，已完成用于形成阻挡层703的第一循环，并且可以开始类似于第一循环的第二循环。例如，重复循环可以引入第一前驱物材料、用吹扫气体吹扫、以脉冲方式输送第二前驱物材料、用吹扫气体吹扫、以脉冲方式输送第三前驱物材料并且用吹扫气体吹扫。
可以看出，第一前驱物材料、第二前驱物材料和第三前驱物材料的每个循环可以沉积用于阻挡层701的另一层期望材料(例如，SiCN)。另外，每个循环还重置暴露表面，使得暴露表面准备好接收第一前驱物材料、第二前驱物材料和第三前驱物材料的下一循环。这些循环可重复任何合适的次数以形成阻挡层701至任何期望厚度。
一旦已完成沉积循环，可以执行去除工艺以从沉积系统731去除衬底50。在一个实施例中，去除工艺可以包括气体管线吹扫(gas line purge)、后吹扫(使用例如第三前驱物材料)、将温度从例如640℃斜降到约300℃以及将沉积室内的环境回填为环境大气。一旦执行了该操作，就可以从沉积系统731去除衬底50。
通过利用如上所述的工艺和时间，可以用期望的第一成分形成阻挡层701。例如，使用如上所述的时间和温度，阻挡层可以形成为具有约39.3％原子百分比至约42.13％原子百分比之间的硅成分、约15.1％原子百分比至约17.93％原子百分比之间的碳成分、以及约37.1％原子百分比至约39.93％原子百分比之间的氮成分。然而，可以使用任何合适的成分。
图8A示出了体材料801的形成，以填充和/或过度填充阻挡层701之上的第一开口601。在实施例中，体材料801是补充阻挡层701以形成混合电介质鳍901的电介质材料。在特定实施例中，体材料801是与阻挡层701相同的材料(例如，SiCN)，尽管在其他实施例中，体材料801的材料可以不同于阻挡层701的材料。
在体材料801是与阻挡层701的材料相同的材料的实施例中，通过调整沉积参数但使用相同的前驱物(例如，第一前驱物材料(例如，DCS)、第二前驱物材料(例如，丙烷)和第三前驱物材料(例如，氨))，可以在与沉积阻挡层701相同的沉积室733中沉积体材料801。
例如，一旦阻挡层701被形成为具有第一成分，则用于形成体材料801的原子层沉积循环可以通过控制单元715发起，控制单元715将沉积室733的温度斜升到高于阻挡层701的沉积温度的第二温度，例如，约640℃。但是，可以利用任何合适的温度。
一旦温度已经稳定，控制单元715就可以向前驱物气体控制器713发送指令以将第一前驱物递送系统702连接到沉积室733。一旦连接，第一前驱物递送系统702可以通过前驱物气体控制器713和歧管717将第一前驱物材料递送到注入单元719。注入单元719随后可以将第一前驱物材料分散到沉积室733中，其中第一前驱物材料可被吸附并与每个暴露表面起反应。
在形成碳氮化硅层作为体材料801的实施例中，第一前驱物材料(例如，DCS)可以以任何合适的流速流入沉积室733，其中载气处于任何合适的流速。然而，可以使用任何合适的流速。
另外，为了更好地控制体材料801内各个元素的成分，控制第一前驱物材料以脉冲方式进入沉积室733的时间。例如，在一个实施例中，第一前驱物材料可以以脉冲方式输送持续第四时间，该第四时间长于第一时间(用于沉积阻挡层701)，并且在约20秒至约120秒之间(例如，约60秒)。然而，可以利用任何合适的时间。
在第一前驱物材料的反应已经完成之后，可以使用第四吹扫工艺来吹扫沉积室733中的第一前驱物材料。例如，控制单元715可以指示前驱物气体控制器713断开第一前驱物递送系统702(包含要从沉积室733吹扫的第一前驱物材料)并连接吹扫气体递送系统707以将吹扫气体递送到沉积室733。在实施例中，吹扫气体可以以约2slm至约20slm之间(例如，约10slm)的吹扫流引入。另外，控制单元715还可以启动真空泵729，以便向沉积室733施加压差，以帮助去除第一前驱物材料。吹扫气体连同真空泵729一起可以从沉积室733吹扫第一前驱物材料。
另外，由于用于体材料801的材料的沉积对于第一前驱物材料的流动使用更长的脉冲时间，因此第四吹扫工艺也应当延长。在第一前驱物材料以脉冲方式输送持续约20秒至约120秒之间的时间的实施例中，可以执行第四吹扫工艺持续约20秒至约120秒之间的时间。然而，可以利用任何合适的时间。
在完成对第一前驱物材料的吹扫之后，向沉积室733引入第二前驱物材料(例如，丙烷)可以通过控制单元715发起，控制单元715向前驱物气体控制器713发送指令以断开吹扫气体递送系统707并将第二前驱物递送系统703(包含第二前驱物材料)连接到沉积室733。一旦连接，第二前驱物递送系统703就可以将第二前驱物材料递送到注入单元719中。然后，注入单元719可以将第二前驱物材料分散到沉积室733中。
在上面讨论的用二氯硅烷作为第一前驱物材料和丙烷作为第二前驱物材料形成碳氮化硅层的实施例中，第二前驱物材料可以以任何合适的流速引入到沉积室733中，其中载气处于任何合适的流速。然而，如本领域普通技术人员将认识到的，这些流速仅旨在说明，因为在保持在实施例的范围内的同时可以利用任何合适的工艺条件。
另外，为了更好地控制体材料801内各个元素的成分，控制第二前驱物材料以脉冲方式进入沉积室733的时间。例如，在一个实施例中，第二前驱物材料可以以脉冲方式输送持续第五时间，该第五时间长于第二时间(例如，在沉积阻挡层701期间以脉冲方式输送第二前驱物材料)，并且在约70秒至约200秒之间(例如，约120秒)。然而，可以利用任何合适的时间。
在第二前驱物材料的反应已经完成之后，可以使用第五吹扫工艺来吹扫沉积室733中的第二前驱物材料。例如，控制单元715可以指示前驱物气体控制器713断开第二前驱物递送系统703(包含要从沉积室733吹扫的第二前驱物材料)并连接吹扫气体递送系统707以将吹扫气体递送到沉积室733。在实施例中，吹扫气体递送系统707可以在约2slm至约20slm之间(例如，约10slm)的流量下递送吹扫气体。另外，控制单元715还可以启动真空泵729，以便向沉积室733施加压差，以帮助去除第二前驱物材料。吹扫气体连同真空泵729一起可以从沉积室733吹扫第二前驱物材料。
另外，由于用于体材料801的材料的沉积对于第二前驱物材料的流动使用更长的脉冲时间，因此第五吹扫工艺也应当延长。在第二前驱物材料以脉冲方式输送持续约70秒至约200秒之间的时间的实施例中，可以执行第五吹扫工艺持续约70秒至约200秒之间的时间。然而，可以利用任何合适的时间。
在完成对第二前驱物材料的吹扫之后，向沉积室733引入第三前驱物材料(例如，氨)可以通过控制单元715发起，控制单元715向前驱物气体控制器713发送指令以断开吹扫气体递送系统707并将第三前驱物递送系统705(包含第三前驱物材料)连接到沉积室733。一旦连接，第三前驱物递送系统705就可以将第三前驱物材料递送至注入单元719。然后，注入单元719可以将第三前驱物材料分散到沉积室733中。
在上面讨论的用二氯硅烷作为第一前驱物材料、丙烷作为第二前驱物材料和氨作为第三前驱物材料来形成碳氮化硅层的实施例中，第三前驱物材料可以以任何合适的流速引入到沉积室733中，其中载气处于任何合适的流速。然而，如本领域普通技术人员将认识到的，这些流速仅旨在说明，因为在保持在实施例的范围内的同时可以利用任何合适的工艺条件。
另外，为了更好地控制体材料801内各个元素的成分，控制第三前驱物材料以脉冲方式进入沉积室733的时间。例如，在一个实施例中，第三前驱物材料可以脉冲方式输送持续约20秒至约120秒之间(例如，约60秒)的第六时间。然而，可以利用任何合适的时间。
在第三前驱物材料的反应已经完成之后，可以使用第六吹扫工艺来吹扫沉积室733中的第三前驱物材料。例如，控制单元715可以指示前驱物气体控制器713断开第三前驱物递送系统705(包含要从沉积室733吹扫的第三前驱物材料)并连接吹扫气体递送系统707以将吹扫气体递送到沉积室733。在实施例中，吹扫气体递送系统707可以在约2slm至约20slm之间(例如，约10slm)的流量下递送吹扫气体。另外，控制单元715还可以启动真空泵729，以便向沉积室733施加压差，以帮助去除第三前驱物材料。吹扫气体连同真空泵729一起可以从沉积室733吹扫第三前驱物材料。
另外，由于用于体材料801的材料的沉积对于第三前驱物材料的流动使用更长的脉冲时间，因此第六吹扫过程也应当延长。在第三前驱物材料以脉冲方式输送持续约20秒至约120秒之间的时间的实施例中，可以执行第六吹扫工艺持续约20秒至约120秒之间的时间。然而，可以利用任何合适的时间。
在已经使用第六吹扫工艺吹扫沉积室733之后，已完成用于形成体材料801的第一循环，并且可以开始类似于第一循环的第二循环。例如，重复循环可以引入第一前驱物材料、用吹扫气体吹扫、以脉冲方式输送第二前驱物材料、用吹扫气体吹扫、以脉冲方式输送第三前驱物材料并且用吹扫气体吹扫。
可以看出，第一前驱物材料、第二前驱物材料和第三前驱物材料的每个循环可以沉积用于体材料801的另一层期望材料(例如，SiCN)。另外，每个循环另外重置暴露表面，使得暴露表面准备好接收第一前驱物材料、第二前驱物材料和第三前驱物材料的下一循环。这些循环可重复任何合适的次数以形成阻挡层801至任何期望厚度。
图8B示出了图8A中标记为803的虚线框的近视图。可以看出，在第一开口601内的体材料801的沉积过程期间，体材料801的材料将从每个表面生长，并且最终，当两个表面相互接触时融合在一起。因此，在一些实施例中，体材料801可以具有位于体材料801内的接缝805。在其他实施例中，随后的退火工艺或升高的温度可以使体材料801的材料膨胀以帮助闭合任何空隙。
通过利用如上所述的时间和温度，体材料801可以被形成为具有不同于阻挡层701的第一成分的期望的第二成分。例如，使用如上所述的时间，体材料801可以被形成为具有以下成分：硅成分大于阻挡层701并且在约45.7％原子百分比和约48.73％原子百分比之间、碳成分大于阻挡层701并且在约19.1％原子百分比和约22.13％原子百分比之间、并且氮成分小于阻挡层701并且在约26.1％原子百分比和约29.13％原子百分比之间。然而，可以使用任何合适的成分。
图9示出了一旦已沉积了体材料801，就可以将体材料801和阻挡层701与绝缘材料54和鳍52进行平坦化，以便从第一开口601的外部去除阻挡层701和体材料801的多余材料并且形成电介质混合材料鳍901。在实施例中，可以使用化学机械抛光工艺来执行平坦化。然而，可以使用任何合适的平坦化工艺(例如，研磨工艺或回蚀工艺)。
通过利用阻挡层701和体材料801的组合，可以降低后续蚀刻工艺(例如下面关于图10描述的绝缘材料54的凹陷)期间的混合鳍901的总蚀刻速率。例如，虽然阻挡层701可能在后续蚀刻期间经历约
Figure BDA0003021669670000201
的去除，但是体材料801可以经历较小的减少，例如约
Figure BDA0003021669670000202
这样的减少使得整个混合鳍901能够更好地承受蚀刻工艺并防止有害化学物质的随后渗透，从而产生更小的器件或更大的成品率。
在图10中，绝缘材料54被凹陷以形成浅沟槽隔离(STI)区域56。绝缘材料54被凹陷，使得n型区域50N和p型区域50P中的鳍52和混合鳍901的上部从相邻STI区域56之间突出。此外，STI区域56的顶表面可以具有如图所示的平坦表面、凸面、凹面(例如碟形)或它们的组合。STI区域56的顶表面可以通过适当的蚀刻被形成为平坦的、凸的和/或凹的。STI区域56可以使用可接受的蚀刻工艺进行凹陷，例如对绝缘材料54的材料具有选择性的蚀刻工艺(例如，以比鳍52和混合鳍901的材料更快的速率蚀刻绝缘材料54的材料)。例如，可以使用利用例如稀氢氟酸(dHF)的氧化物去除。
关于图2到图11所描述的工艺仅仅是可以如何形成鳍52的一个示例。在一些实施例中，鳍可以通过外延生长工艺形成。例如，电介质层可以形成于衬底50的顶表面之上，并且沟槽可以蚀刻穿过电介质层以暴露下层衬底50。同质外延结构可以在沟槽中外延生长，并且电介质层可以凹陷，使得同质外延结构从电介质层突出以形成鳍。另外，在一些实施例中，异质外延结构可用于鳍52。例如，图5中的鳍52可以凹陷，并且不同于鳍52的材料可以在凹陷的鳍52之上外延生长。在这样的实施例中，鳍52包括凹陷材料以及设置在凹陷材料之上的外延生长材料。在更进一步的实施例中，电介质层可以形成在衬底50的顶表面之上，并且穿过电介质层蚀刻沟槽。然后可以使用不同于衬底50的材料在沟槽中外延生长异质外延结构，并且可以使电介质层凹陷，使得异质外延结构从电介质层突出以形成鳍52。在同质外延或异质外延结构是外延生长的一些实施例中，外延生长的材料可以在生长期间原位掺杂，这可以避免先前和随后的注入，尽管原位和注入掺杂可以一起使用。
更进一步地，外延生长与p型区域50P(例如，PMOS区域)中的材料不同的n型区域50N(例如，NMOS区域)中的材料可能是有利的。在各种实施例中，鳍52的上部可以由硅锗(SixGe1-x，其中，x可以在0到1的范围内)、碳化硅、纯或基本纯锗、III-V化合物半导体、II-VI化合物半导体等形成。例如，用于形成III-V化合物半导体的可用材料包括但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓等。
此外，在图10中，可以在鳍52和/或衬底50中形成适当的阱(未示出)。在一些实施例中，可以在n型区域50N中形成P阱，并且可以在P型区域50P中形成n阱。在一些实施例中，在n型区域50N和P型区域50P两者中形成P阱或N阱。
在具有不同阱类型的实施例中，n型区域50N和p型区域50P的不同注入步骤可以使用光致抗蚀剂和/或其他掩模(未示出)来实现。例如，可以在n型区域50N中的鳍52和STI区域56之上形成光致抗蚀剂。光致抗蚀剂被图案化以暴露衬底50的p型区域50P。光致抗蚀剂可以使用旋涂技术形成，并且可以使用可接受的光刻技术来图案化。一旦光致抗蚀剂被图案化，则在p型区域50P中执行n型杂质注入，并且光致抗蚀剂可充当掩模以基本上防止n型杂质被注入到n型区域50N中。n型杂质可以为磷、砷、锑等，注入该区域中的n型杂质浓度等于或小于1018cm-3，例如在约1016cm-3和约1018cm-3之间。在注入之后，可以例如通过可接受的灰化工艺去除光致抗蚀剂。
在p型区域50P的注入之后，在p型区域50P中的鳍52和STI区域56之上形成光致抗蚀剂。光致抗蚀剂被图案化以暴露衬底50的n型区域50N。光致抗蚀剂可以使用旋涂技术形成，并且可以使用可接受的光刻技术来图案化。一旦光致抗蚀剂被图案化，则在n型区域50N中执行p型杂质注入，并且光致抗蚀剂可充当掩模以基本上地防止p型杂质被注入到p型区域50P中。p型杂质可以为硼、氟化硼、铟等，注入该区域中的p型杂质浓度等于或小于等于或小于1018cm-3，例如在约1016cm-3和约1018cm-3之间。在注入之后，可以例如通过可接受的灰化工艺去除光致抗蚀剂。
在n型区域50N和p型区域50P的注入之后，可以执行退火以修复注入损伤并且激活被注入的p型和/或n型杂质。在一些实施例中，可以在生长期间原位掺杂外延鳍的生长材料，这可以避免注入，但原位和注入掺杂可以一起使用。
在图11中，在鳍52上形成虚设电介质层60。虚设电介质层60可以是例如氧化硅、氮化硅、它们的组合等，并且可以根据可接受的技术来进行沉积或热生长。在虚设电介质层60之上形成虚设栅极层62，并且在虚设栅极层62之上形成掩模层64。虚设栅极层62可以被沉积在虚设电介质层60之上，并且然后(例如，通过CMP)被平坦化。掩模层64可以被沉积在虚设栅极层62之上。虚设栅极层62可以是导电或非导电材料，并且可以选自包括以下项的组：非晶硅、多晶硅(polysilicon)、多晶硅锗(多晶SiGe)、金属氮化物、金属硅化物、金属氧化物和金属。虚设栅极层62可以通过物理气相沉积(PVD)、CVD、溅射沉积、或用于沉积所选材料的其他技术来沉积。虚设栅极层62可以由其他材料制成，这些其他材料具有相对于隔离区域(例如，STI区域56和/或虚设电介质层60)的蚀刻的高蚀刻选择性。掩模层64可以包括一层或多层的例如氮化硅、氮氧化硅等。在该示例中，跨n型区域50N和p型区域50P形成单个虚设栅极层62和单个掩模层64。注意，仅为了说明的目的，虚设电介质层60被示出为仅覆盖鳍52。在一些实施例中，虚设电介质层60可以被沉积为使得虚设电介质层60覆盖STI区域56，从而在STI区域之上并且在虚设栅极层62和STI区域56之间延伸。
图12A至图20B示出了在制造实施例器件中的各种附加步骤。图12A至图20B示出了n型区域50N和p型区域50P中的任一个的特征。例如，图12A至图20B中所示的结构可适用于n型区域50N和p型区域50P两者。n型区域50N和p型区域50P的结构中的差异(如果有的话)在每个附图所附的文本中进行描述。
在图12A和图12B中，可以使用可接受的光刻和蚀刻技术对掩模层64(参见图11)进行图案化以形成掩模74。然后可以将掩模74的图案转移到虚设栅极层62。在一些实施例(未示出)中，也可以通过可接受的蚀刻技术将掩模74的图案转移到虚设电介质层60，以形成虚设栅极72。虚设栅极72覆盖鳍52的相应的沟道区域58。掩模74的图案可被用于将每个虚设栅极72与相邻的虚设栅极在物理上分隔开。虚设栅极72还可以具有基本垂直于相应的外延鳍52的长度方向的长度方向。
此外，在图12A和图12B中，可以在虚设栅极72、掩模74和/或鳍52的暴露表面上形成栅极密封间隔件80。热氧化或沉积(跟随有各向异性蚀刻)可以形成栅极密封间隔件80。栅极密封间隔件80可以由氧化硅、氮化硅、氮氧化硅等形成。
在形成栅极密封间隔件80之后，可以执行用于轻掺杂源极/漏极(LDD)区域(未明确示出)的注入。在具有不同器件类型的实施例中，类似于上面在图10中讨论的注入，可以在n型区域50N之上形成掩模(例如，光致抗蚀剂)，同时使p型区域50P暴露，并且可以将适当类型(例如，p型)的杂质注入到p型区域50P中的暴露的鳍52中。然后可以去除掩模。随后，可以在p型区域50P之上形成掩模(例如，光致抗蚀剂)，同时使n型区域50N暴露，并且可以将适当类型(例如，n型)的杂质注入到n型区域50N中的暴露的鳍52中。然后可以去除掩模。n型杂质可以是前面讨论的任何n型杂质，并且p型杂质可以是前面讨论的任何p型杂质。轻掺杂的源极/漏极区域可以具有从约1015cm-3至约1019cm-3的杂质浓度。可以使用退火来修复植入损伤并且激活所注入的杂质。
在图13A和图13B中，沿着虚设栅极72和掩模74的侧壁在栅极密封间隔件80上形成栅极间隔件86。可以通过共形地沉积绝缘材料并且随后对绝缘材料执行各向异性地蚀刻来形成栅极间隔件86。栅极间隔件86的绝缘材料可以是氧化硅、氮化硅、氮氧化硅、碳氮化硅、它们的组合等。
注意，上述公开内容一般性地描述了形成间隔件和LDD区域的工艺。也可以使用其他工艺和顺序。例如，可以利用更少或附加的间隔件，或者可以利用不同的步骤顺序(例如，栅极密封间隔件80可以在形成栅极间隔件86之前不被蚀刻，产生“L形”栅极密封间隔件，间隔件可以被形成并且被去除，等等)。此外，n型和p型器件可以使用不同的结构和步骤来形成。例如，n型器件的LDD区域可以在形成栅极密封间隔件80之前形成，而p型器件的LDD区域可以在形成栅极密封间隔件80之后形成。
在图14A和图14B中，在鳍52中形成外延源极/漏极区域82。在鳍52中形成外延源极/漏极区域82，使得每个虚设栅极72被设置在相应的外延源极/漏极区域82的相邻对之间。在一些实施例中，外延源极/漏极区域82可以延伸到鳍52中，并且还可以穿透鳍52。在一些实施例中，栅极间隔件86用于将外延源极/漏极区域82与虚设栅极72分隔开适当的横向距离，使得外延源极/漏极区域82不会使所得FinFET的随后形成栅极短路。可以选择外延源极/漏极区82的材料，以在相应的沟道区域58中施加应力，从而改进性能。
n型区域50N中的外延源极/漏极区域82可以通过掩蔽p型区域50P并蚀刻n型区域50N中的鳍52的源极/漏极区域以在鳍52中形成凹部来形成。然后，n型区域50N中的外延源极/漏极区域82在凹部中外延生长。外延源极/漏极区域82可以包括任何(例如，适合于n型FinFET的)可接受的材料。例如，如果鳍52是硅，则n型区域50N中的外延源极/漏极区域82可以包括在沟道区域58中施加拉伸应变的材料，例如，硅、碳化硅、磷掺杂的碳化硅、磷化硅等。n型区域50N中的外延源极/漏极区域82可以具有从鳍52的相应表面凸起的表面，并且可以具有小平面。
p型区域50P中的外延源极/漏极区域82可以通过掩蔽n型区域50N并蚀刻p型区域50P中的鳍52的源极/漏极区域以在鳍52中形成凹陷来形成。然后，p型区域50P中的外延源极/漏极区域82在凹部中外延生长。外延源极/漏极区域82可以包括任何(例如，适合于p型FinFET的)可接受的材料。例如，如果鳍52是硅，则p型区域50P中的外延源极/漏极区域82可以包括在沟道区域58中施加压缩应力的材料，例如，硅锗、硼掺杂的硅锗、锗、锗锡等。p型区域50P中的外延源极/漏极区域82可以具有从鳍52的相应表面凸起的表面，并且可以具有小平面。
可以用掺杂剂注入外延源极/漏极区域82和/或鳍52以形成源极/漏极区域，类似于先前讨论的用于形成轻掺杂源极/漏极区域的工艺，然后执行退火。源极/漏极区域的杂质浓度可以在约1019cm-3至约1021cm-3之间。用于源极/漏极区域的n型和/或p型杂质可以是前面讨论的任何杂质。在一些实施例中，外延源极/漏极区域82可以在生长期间原位掺杂。
作为用于在n型区域50N和p型区域50P中形成外延源极/漏极区域82的外延工艺的结果，外延源极/漏极区域的上表面具有横向向外扩展超过鳍52的侧壁的小平面。在一些实施例中，这些小平面使得相同FinFET的相邻源极/漏极区域82合并，如图14C所示。在其他实施例中，在外延工艺完成之后，相邻的源极/漏极区域82保持分隔开，如图14D所示。在图14C和图14D所示的实施例中，形成栅极间隔件86以覆盖鳍52的侧壁的一部分，其在STI区域56上方延伸，从而阻挡外延生长。在一些其它实施例中，用于形成栅极间隔件86的间隔件蚀刻可以被调整以去除间隔件材料，从而允许外延生长区域延伸到STI区域56的表面。
在图15A和图15B中，第一层间电介质(ILD)88被沉积在图14A和图14B所示的结构之上。第一ILD88可以由电介质材料形成，并且可以通过任何合适的方法来沉积，例如，CVD、等离子体增强CVD(PECVD)或FCVD。电介质材料可以包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等。可以使用通过任何可接受的工艺形成的其他绝缘材料。在一些实施例中，接触蚀刻停止层(CESL)87被设置在第一ILD 88与外延源极/漏极区域82、掩模74和栅极间隔件86之间。CESL 87可以包括电介质材料(例如，氮化硅、氧化硅、氮氧化硅等)，其具有低于上覆的第一ILD 88的材料的蚀刻速率。
在图16A和图16B中，可以执行诸如CMP之类的平坦化工艺以使得第一ILD 88的顶表面与虚设栅极72或掩模74的顶表面齐平。平坦化工艺还可以去除虚设栅极72上的掩模74，并且可以去除沿着掩模74的侧壁的栅极密封间隔件80和栅极间隔件86中的一些部分。在平坦化工艺之后，虚设栅极72、栅极密封间隔件80、栅极间隔件86以及第一ILD 88的顶表面是齐平的。因此，虚设栅极72的顶表面通过ILD 88而暴露。在一些实施例中，掩模74可以保留，在这种情况下，平坦化工艺使第一ILD 88的顶表面与掩模74的顶表面齐平。
在图17A和图17B中，在(一个或多个)蚀刻步骤中去除虚设栅极72和掩模74(如果存在)，从而形成凹部90。还可以去除凹部90中虚设电介质层60的部分。在一些实施例中，仅去除虚设栅极72，并且虚设电介质层60保留并且通过凹部90暴露。在一些实施例中，虚设电介质层60从管芯的第一区域(例如，核心逻辑区域)中的凹部90中被去除，并且保留在管芯的第二区域(例如，输入/输出区域)中的凹部90中。在一些实施例中，通过各向异性干法蚀刻工艺去除虚设栅极72。例如，蚀刻工艺可以包括使用(一种或多种)反应气体的干法蚀刻工艺，该反应气体选择性地蚀刻虚设栅极72，而很少或不蚀刻第一ILD 88或栅极间隔件86。每个凹部90暴露和/或覆盖相应鳍52的沟道区域58。每个沟道区域58设置在相邻的一对外延源极/漏极区域82之间。在去除期间，当蚀刻虚设栅极72时，虚设电介质层60可用作蚀刻停止层。然后，在去除虚设栅极72之后，可以任选地去除虚设电介质层60。
在图18A和图18B中，形成用于替换栅极的栅极电介质层92和栅极电极94。图18C示出了图18B的区域89的详细视图。栅极电介质层92可以包括被沉积在凹部90中的一层或多层，例如，被沉积在鳍52的顶表面和侧壁上以及在栅极密封间隔件80/栅极间隔件86的侧壁上。栅极电介质层92也可以形成在第一ILD 88的顶表面上。在一些实施例中，栅极电介质层92包括一个或多个电介质层，例如，一个或多个层的氧化硅、氮化硅、金属氧化物、金属硅酸盐等。例如，在一些实施例中，栅极电介质层92包括通过热或化学氧化形成的氧化硅的界面层和上覆的高k电介质材料，例如，金属氧化物或铪、铝、锆、镧、锰、钡、钛、铅及其组合的硅酸盐。栅极电介质层92可以包括具有大于约7.0的k值的电介质层。栅极电介质层92的形成方法可以包括分子束沉积(MBD)、ALD、PECVD等。在虚设电介质层60的部分保留在凹部90中的实施例中，栅极电介质层92可以包括虚设电介质层60的材料(例如，SiO2)。
栅极电极94被分别沉积在栅极电介质层92之上，并且填充凹部90的剩余部分。栅极电极94可以包括含金属材料，例如，氮化钛、氧化钛、氮化钽、碳化钽、钴、钌、铝、钨、其组合或其多层。例如，虽然图18B中示出了单层栅极电极94，但是栅极电极94可以包括任何数量的衬里层94A、任何数量的功函数调整层94B和填充材料94C，如图18C所示。在填充凹部90之后，可以执行诸如CMP之类的平坦化工艺以去除栅极电介质层92和栅极电极94的材料的多余部分，这些多余部分位于ILD 88的顶表面之上。因此，栅极电极94和栅极电介质层92的材料的剩余部分形成所得FinFET的替换栅极。栅极电极94和栅极电介质层92可以被统称为“栅极堆叠”。栅极和栅极堆叠可以沿着鳍52的沟道区域58的侧壁延伸。
在n型区域50N和p型区域50P中形成栅极电介质层92可以同时发生，使得每个区域中的栅极电介质层92由相同的材料形成，并且形成栅极电极94可以同时发生，使得每个区域中的栅极电极94由相同的材料形成。在一些实施例中，每个区域中的栅极电介质层92可以通过不同的工艺形成，使得栅极电介质层92可以是不同的材料，并且每个区域中的栅极电极94可以通过不同的工艺形成，使得栅极电极94可以是不同的材料。当使用不同的工艺时，可以使用各种掩蔽步骤来掩蔽和暴露适当的区域。
在图19A和图19B中，栅极掩模96形成在栅极堆叠(包括栅极电介质层92和相应的栅极电极94)之上，并且栅极掩模可以被设置在栅极间隔件86的相对部分之间。在一些实施例中，形成栅极掩模96包括使栅极堆叠凹陷，使得在栅极堆叠正上方并且在栅极间隔件86的相对部分之间形成凹部。在凹部中填充包括一层或多层电介质材料(例如，氮化硅、氮氧化硅等)的栅极掩模96，随后执行平坦化工艺以去除在第一ILD 88之上延伸的电介质材料的多余部分。
还如图19A和图19B所示，第二ILD 108被沉积在第一ILD 88之上。在一些实施例中，第二ILD 108是通过可流动CVD方法形成的可流动膜。在一些实施例中，第二ILD 108是由诸如PSG、BSG、BPSG、USG之类的电介质材料形成的，并且可以通过诸如CVD和PECVD之类的任何适当的方法来沉积。随后形成的栅极接触件110(图20A和图20B)穿过第二ILD 108和栅极掩模96，以接触凹陷的栅极电极94的顶表面。
在图20A和20B中，根据一些实施例，栅极接触件110和源极/漏极接触件112被成形为穿过第二ILD 108和第一ILD 88。用于源极/漏极接触件112的开口被形成为穿过第一ILD88和第二ILD 108，并且用于栅极接触件110的开口被形成为穿过第二ILD 108和栅极掩模96。可以使用可接受的光刻和蚀刻技术来形成开口。在开口中形成诸如扩散阻挡层、粘附层等的衬里(未示出)以及导电材料。衬里可以包括钛、氮化钛、钽、氮化钽等。导电材料可以是铜、铜合金、银、金、钨、钴、铝、镍等。可以执行诸如CMP之类的平坦化工艺以从第二ILD 108的表面去除多余的材料。剩余的衬里和导电材料在开口中形成源极/漏极接触件112和栅极接触件110。可以执行退火工艺以在外延源极/漏极区域82和源极/漏极接触件112之间的界面处形成硅化物。源极/漏极接触件112被实体和电气地耦合到外延源极/漏极区域82，并且栅极接触件110被实体和电气地耦合到栅极电极106。源极/漏极接触件112和栅极接触件110可以以不同的工艺形成，或者可以以相同的工艺形成。尽管每个源极/漏极接触件112和栅极接触件110被示出为形成为具有相同的截面，但是应当理解，每个源极/漏极接触件112和栅极接触件110可以被形成为具有不同的截面，这可以避免接触件的短路。
所公开的FinFET实施例还可以应用于纳米结构器件，例如，纳米结构(例如，纳米片、纳米线、栅极全环绕等)场效应晶体管(NSFET)。在NSFET实施例中，鳍被通过对沟道层和牺牲层的交替层的堆叠进行图案化而形成的纳米结构代替。虚拟栅极堆叠和源极/漏极区域以与上述实施例类似的方式而形成。在虚设栅极堆叠被去除之后，牺牲层可以在沟道区域中被部分或全部去除。替换栅极结构以与上述实施例类似的方式形成，替换栅极结构可以部分或完全填充通过去除牺牲层而留下的开口，并且替换栅极结构可以部分或完全围绕NSFET器件的沟道区域中的沟道层。可以以与上述实施例类似的方式形成ILD以及与替换栅极结构和源极/漏极区域的接触件。纳米结构器件可以如美国专利申请公开No.2016/0365414中所公开的那样来形成，该专利公开通过引用整体并入本文。
图21A-图21B示出了又一个实施例，其中阻挡层701和体材料801通过中间材料2101连接在第一开口601内，图21B示出了图21A中虚线2103的近视图。在该实施例中，在已经沉积阻挡层701之后，在沉积体材料801之前沉积中间材料2101。在实施例中，可以使用与上述关于体材料801的相同前驱物和相同工艺沉积中间材料2101。然而，在该实施例中，沉积工艺的温度被修改为不同于体材料801的沉积工艺。例如，在其中在640℃的温度下沉积体材料801的实施例中，尽管可以利用任何合适的温度，但是中间材料2101的沉积工艺可以在较低的温度下执行，例如用于阻挡层701的沉积的温度，例如约620℃。在一些实施例中，可以将中间材料2101沉积到任何合适的厚度。
通过利用如上所述的工艺和温度，中间材料2101可以被形成为具有与阻挡层701或体材料801不同的成分。例如，当中间材料2101在约620℃的温度下形成时，中间材料2101可以被形成为具有以下成分：硅成分在约42.9％原子百分比至约46.23％原子百分比之间、碳成分在约16.6％原子百分比至约19.93％原子百分比之间、并且氮成分在约30.5％原子百分比至约33.83％原子百分比之间。然而，可以使用任何合适的成分。
一旦已经沉积中间材料2101，则可以沉积体材料801以填充和/或过度填充第一开口601的剩余部分。在一些实施例中，如上文关于图8所述，可以使用诸如640℃之类的温度来沉积体材料801。然而，可以使用任何合适的工艺。
另外，一旦沉积了体材料801，可以如上所述执行该工艺的剩余部分。例如，体材料801、中间材料2101和阻挡层701可以被平坦化，隔离区域56可以被凹陷以暴露出鳍52，并且形成栅极。然而，可以使用任何合适的工艺。
通过将本文所述的混合鳍901与中间材料2101一起使用，可以降低后续蚀刻工艺(例如上文关于图10所述的绝缘材料54的凹陷)期间的混合鳍901的总蚀刻速率。例如，虽然阻挡层701可能在后续蚀刻期间经历约
Figure BDA0003021669670000291
的去除，但中间材料2101可以经历较小的减少，例如
Figure BDA0003021669670000292
体材料801可经历甚至更小的减少，例如约
Figure BDA0003021669670000293
这样的减少使得整个混合鳍901能够更好地承受蚀刻工艺并防止有害化学物质的随后渗透，从而导致更小的器件或更大的成品率。
根据实施例，一种制造半导体器件的方法，所述方法包括：在电介质材料内形成开口，所述电介质材料位于半导体鳍之间；以及在所述开口内沉积第一电介质材料，沉积所述第一电介质材料包括：以脉冲方式输送第一前驱物材料持续约20秒到约120秒之间的第一时间；以脉冲方式输送第二前驱物材料持续约70秒到约200秒之间的第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及以脉冲方式输送第三前驱物材料持续约20秒到约120秒之间的第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者。在实施例中，所述方法还包括：在沉积所述第一电介质材料之前，在所述开口内沉积阻挡层，沉积所述阻挡层包括：以脉冲方式输送所述第一前驱物材料持续小于所述第一时间的第四时间；以脉冲方式输送所述第二前驱物材料持续小于所述第二时间的第五时间；以脉冲方式输送所述第三前驱物材料持续小于所述第三时间的第六时间；在实施例中，所述第四时间在约3秒至约20秒之间，其中，所述第五时间在约3秒至约70秒之间，并且其中，所述第六时间在约3秒至约20秒之间。在实施例中，所述第一前驱物材料包括二氯硅烷，其中，所述第二前驱物材料包括丙烷，并且其中，所述第三前驱物材料包括氨。在实施例中，所述第一电介质材料包括碳氮化硅。在实施例中，所述碳氮化硅具有约45.7％至48.73％之间的硅浓度、约19.1％至约22.13％之间的碳浓度、以及约26.1％至约29.13％之间的氮浓度。在实施例中，所述阻挡层具有约39.3％至约42.13％之间的硅浓度、约15.1％至17.93％之间的碳浓度、以及约37.1％至39.93％之间的氮浓度。
根据另一实施例，一种制造半导体器件的方法，所述方法包括：沉积阻挡层以内衬于在半导体鳍之间的电介质材料中的开口，沉积所述阻挡层包括：引入第一前驱物材料持续第一时间；在引入所述第一前驱物材料之后，引入第二前驱物材料持续第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及在引入所述第二前驱物材料之后，引入第三前驱物材料持续第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者；通过沉积体材料来填充所述开口的剩余部分，沉积所述体材料包括：引入所述第一前驱物材料持续比所述第一时间长的第四时间；在引入所述第一前驱物材料以沉积所述体材料之后，引入所述第二前驱物材料持续比所述第二时间长的第五时间；以及在引入所述第二前驱物材料以沉积所述体材料之后，引入所述第三前驱物材料持续比所述第三时间长的第六时间。在实施例中，所述方法还包括：将所述阻挡层与所述电介质材料和所述半导体鳍平坦化；以及使所述电介质材料凹陷以暴露所述半导体鳍的侧壁和所述阻挡层的侧壁。在实施例中，所述第四时间在约20秒至约120秒之间，其中，所述第五时间在约70秒至约200秒之间，并且其中，所述第六时间在约20秒至约120秒之间。在实施例中，所述第一时间在约3秒至约20秒之间，并且，所述第二时间在约3秒至约70秒之间，并且其中，所述第三时间在约3秒至约20秒之间。在实施例中，所述方法还包括：在填充所述开口的剩余部分之前沉积中间材料，其中，沉积所述中间材料包括：引入所述第一前驱物材料持续所述第四时间；在引入所述第一前驱物材料以沉积所述中间材料之后，引入所述第二前驱物材料持续所述第五时间；以及在引入所述第二前驱物材料以沉积所述中间材料之后，引入所述第三前驱物材料持续所述第六时间，其中，沉积所述中间材料是在与沉积所述阻挡层相同的温度下执行的。在实施例中，所述体材料具有约45.7％至48.73％之间的硅浓度、约19.1％至约22.13％之间的碳浓度、以及约26.1％至约29.13％之间的氮浓度。在实施例中，所述阻挡层具有介于约39.3％至约42.13％之间的硅浓度、介于约15.1％至17.93％之间的碳浓度、以及介于约37.1％至39.93％之间的氮浓度。
根据又一实施例，一种半导体器件包括：半导体鳍，延伸穿过电介质材料；以及混合电介质鳍，从所述电介质材料内延伸，所述混合电介质鳍包括：阻挡层，所述阻挡层包括具有第一成分的第一材料；以及体材料，所述体材料包括具有不同于所述第一成分的第二成分的所述第一材料，所述第二成分具有比所述第一成分更大的碳浓度。在实施例中，所述第一材料是碳氮化硅。在实施例中，所述第二成分具有约19.1％的碳浓度。在实施例中，所述第二成分的硅浓度大于所述第一成分的硅浓度。在实施例中，所述第二成分的氮浓度小于所述第一成分的氮浓度。在实施例中，所述第二成分包含约45.7％至48.73％之间的硅浓度、约19.1％至约22.13％之间的碳浓度、以及约26.1％至约29.13％之间的氮浓度。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1是一种制造半导体器件的方法，所述方法包括：在电介质材料内形成开口，所述电介质材料位于半导体鳍之间；以及在所述开口内沉积第一电介质材料，沉积所述第一电介质材料包括：以脉冲方式输送第一前驱物材料持续约20秒到约120秒之间的第一时间；以脉冲方式输送第二前驱物材料持续约70秒到约200秒之间的第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及以脉冲方式输送第三前驱物材料持续约20秒到约120秒之间的第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者。
示例2是示例1所述的方法，还包括：在沉积所述第一电介质材料之前，在所述开口内沉积阻挡层，沉积所述阻挡层包括：以脉冲方式输送所述第一前驱物材料持续小于所述第一时间的第四时间；以脉冲方式输送所述第二前驱物材料持续小于所述第二时间的第五时间；以脉冲方式输送所述第三前驱物材料持续小于所述第三时间的第六时间；
示例3是示例2所述的方法，其中，所述第四时间在约3秒至约20秒之间，其中，所述第五时间在约3秒至约70秒之间，并且其中，所述第六时间在约3秒至约20秒之间。
示例4是示例3所述的方法，其中，所述第一前驱物材料包括二氯硅烷，其中，所述第二前驱物材料包括丙烷，并且其中，所述第三前驱物材料包括氨。
示例5是示例4所述的方法，其中，所述第一电介质材料包括碳氮化硅。
示例6是示例5所述的方法，其中，所述碳氮化硅具有约45.7％至48.73％之间的硅浓度、约19.1％至约22.13％之间的碳浓度、以及约26.1％至约29.13％之间的氮浓度。
示例7是示例6所述的方法，其中，所述阻挡层具有约39.3％至约42.13％之间的硅浓度、约15.1％至17.93％之间的碳浓度、以及约37.1％至39.93％之间的氮浓度。
示例8是一种制造半导体器件的方法，所述方法包括：沉积阻挡层以内衬于在半导体鳍之间的电介质材料中的开口，沉积所述阻挡层包括：引入第一前驱物材料持续第一时间；在引入所述第一前驱物材料之后，引入第二前驱物材料持续第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及在引入所述第二前驱物材料之后，引入第三前驱物材料持续第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者；通过沉积体材料来填充所述开口的剩余部分，沉积所述体材料包括：引入所述第一前驱物材料持续比所述第一时间长的第四时间；在引入所述第一前驱物材料以沉积所述体材料之后，引入所述第二前驱物材料持续比所述第二时间长的第五时间；以及在引入所述第二前驱物材料以沉积所述体材料之后，引入所述第三前驱物材料持续比所述第三时间长的第六时间。
示例9是示例8所述的方法，还包括：将所述阻挡层与所述电介质材料和所述半导体鳍平坦化；以及使所述电介质材料凹陷以暴露所述半导体鳍的侧壁和所述阻挡层的侧壁。
示例10是示例8所述的方法，其中，所述第四时间在约20秒至约120秒之间，其中，所述第五时间在约70秒至约200秒之间，并且其中，所述第六时间在约20秒至约120秒之间。
示例11是示例10所述的方法，其中，所述第一时间在约3秒至约20秒之间，并且，所述第二时间在约3秒至约70秒之间，并且其中，所述第三时间在约3秒至约20秒之间。
示例12是示例8所述的方法，还包括：在填充所述开口的剩余部分之前沉积中间材料，其中，沉积所述中间材料包括：引入所述第一前驱物材料持续所述第四时间；在引入所述第一前驱物材料以沉积所述中间材料之后，引入所述第二前驱物材料持续所述第五时间；以及在引入所述第二前驱物材料以沉积所述中间材料之后，引入所述第三前驱物材料持续所述第六时间，其中，沉积所述中间材料是在与沉积所述阻挡层相同的温度下执行的。
示例13是示例8所述的方法，其中，所述体材料具有约45.7％至48.73％之间的硅浓度、约19.1％至约22.13％之间的碳浓度、以及约26.1％至约29.13％之间的氮浓度。
示例14是示例8所述的方法，其中，所述阻挡层具有介于约39.3％至约42.13％之间的硅浓度、介于约15.1％至17.93％之间的碳浓度、以及介于约37.1％至39.93％之间的氮浓度。
示例15是一种半导体器件，包括：半导体鳍，延伸穿过电介质材料；以及混合电介质鳍，从所述电介质材料内延伸，所述混合电介质鳍包括：阻挡层，所述阻挡层包括具有第一成分的第一材料；以及体材料，所述体材料包括具有不同于所述第一成分的第二成分的所述第一材料，所述第二成分具有比所述第一成分更大的碳浓度。
示例16是示例15所述的半导体器件，其中，所述第一材料是碳氮化硅。
示例17是示例15所述的半导体器件，其中，所述第二成分具有约19.1％的碳浓度。
示例18是示例15所述的半导体器件，其中，所述第二成分的硅浓度大于所述第一成分的硅浓度。
示例19是示例15所述的半导体器件，其中，所述第二成分的氮浓度小于所述第一成分的氮浓度。
示例20是示例15所述的半导体器件，其中，所述第二成分包括约45.7％至48.73％之间的硅浓度、约19.1％至约22.13％之间的碳浓度、以及约26.1％至约29.13％之间的氮浓度。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
在电介质材料内形成开口，所述电介质材料位于半导体鳍之间；以及
在所述开口内沉积第一电介质材料，沉积所述第一电介质材料包括：
以脉冲方式输送第一前驱物材料持续20秒到120秒之间的第一时间；
以脉冲方式输送第二前驱物材料持续70秒到200秒之间的第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及
以脉冲方式输送第三前驱物材料持续20秒到120秒之间的第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者。
2.根据权利要求1所述的方法，还包括：在沉积所述第一电介质材料之前，在所述开口内沉积阻挡层，沉积所述阻挡层包括：
以脉冲方式输送所述第一前驱物材料持续小于所述第一时间的第四时间；
以脉冲方式输送所述第二前驱物材料持续小于所述第二时间的第五时间；
以脉冲方式输送所述第三前驱物材料持续小于所述第三时间的第六时间；
3.根据权利要求2所述的方法，其中，所述第四时间在3秒至20秒之间，其中，所述第五时间在3秒至70秒之间，并且其中，所述第六时间在3秒至20秒之间。
4.根据权利要求3所述的方法，其中，所述第一前驱物材料包括二氯硅烷，其中，所述第二前驱物材料包括丙烷，并且其中，所述第三前驱物材料包括氨。
5.根据权利要求4所述的方法，其中，所述第一电介质材料包括碳氮化硅。
6.根据权利要求5所述的方法，其中，所述碳氮化硅具有45.7％至48.73％之间的硅浓度、19.1％至22.13％之间的碳浓度、以及26.1％至29.13％之间的氮浓度。
7.根据权利要求6所述的方法，其中，所述阻挡层具有39.3％至42.13％之间的硅浓度、15.1％至17.93％之间的碳浓度、以及37.1％至39.93％之间的氮浓度。
8.一种制造半导体器件的方法，所述方法包括：
沉积阻挡层以内衬于在半导体鳍之间的电介质材料中的开口，沉积所述阻挡层包括：
引入第一前驱物材料持续第一时间；
在引入所述第一前驱物材料之后，引入第二前驱物材料持续第二时间，所述第二前驱物材料不同于所述第一前驱物材料；以及
在引入所述第二前驱物材料之后，引入第三前驱物材料持续第三时间，所述第三前驱物材料不同于所述第一前驱物材料和所述第二前驱物材料两者；
通过沉积体材料来填充所述开口的剩余部分，沉积所述体材料包括：
引入所述第一前驱物材料持续比所述第一时间长的第四时间；
在引入所述第一前驱物材料以沉积所述体材料之后，引入所述第二前驱物材料持续比所述第二时间长的第五时间；以及
在引入所述第二前驱物材料以沉积所述体材料之后，引入所述第三前驱物材料持续比所述第三时间长的第六时间。
9.根据权利要求8所述的方法，还包括：
将所述阻挡层与所述电介质材料和所述半导体鳍平坦化；以及
使所述电介质材料凹陷以暴露所述半导体鳍的侧壁和所述阻挡层的侧壁。
10.一种半导体器件，包括：
半导体鳍，延伸穿过电介质材料；以及
混合电介质鳍，从所述电介质材料内延伸，所述混合电介质鳍包括：
阻挡层，所述阻挡层包括具有第一成分的第一材料；以及
体材料，所述体材料包括具有不同于所述第一成分的第二成分的所述第一材料，所述第二成分具有比所述第一成分更大的碳浓度。
CN202110404397.0A 2020-07-30 2021-04-15 半导体器件及制造方法 Pending CN113539970A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063058654P 2020-07-30 2020-07-30
US63/058,654 2020-07-30
US17/157,182 2021-01-25
US17/157,182 US11764221B2 (en) 2020-07-30 2021-01-25 Semiconductor device and method of manufacture

Publications (1)

Publication Number Publication Date
CN113539970A true CN113539970A (zh) 2021-10-22

Family

ID=77411536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110404397.0A Pending CN113539970A (zh) 2020-07-30 2021-04-15 半导体器件及制造方法

Country Status (7)

Country Link
US (2) US11764221B2 (zh)
EP (1) EP3958328A1 (zh)
JP (1) JP2022027655A (zh)
KR (1) KR102594993B1 (zh)
CN (1) CN113539970A (zh)
DE (1) DE102021102218A1 (zh)
TW (1) TWI752874B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268426A1 (en) * 2022-02-21 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy fin structures and methods of forming same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
JP5651451B2 (ja) 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
US9647071B2 (en) 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
US9941279B2 (en) 2016-05-23 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having fins and method for manufacturing the same
US9824937B1 (en) 2016-08-31 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flowable CVD quality control in STI loop
KR20180068229A (ko) 2016-12-13 2018-06-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10236220B1 (en) 2017-08-31 2019-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
KR102601000B1 (ko) * 2018-09-11 2023-11-13 삼성전자주식회사 반도체 장치 및 제조방법
US10847409B2 (en) 2018-09-27 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20230326927A1 (en) 2023-10-12
US11764221B2 (en) 2023-09-19
US20220037321A1 (en) 2022-02-03
TW202205445A (zh) 2022-02-01
DE102021102218A1 (de) 2022-02-03
EP3958328A1 (en) 2022-02-23
KR102594993B1 (ko) 2023-10-26
TWI752874B (zh) 2022-01-11
KR20220015307A (ko) 2022-02-08
JP2022027655A (ja) 2022-02-10

Similar Documents

Publication Publication Date Title
US11942549B2 (en) Semiconductor device and method of manufacture
US11437492B2 (en) Semiconductor device and method of manufacture
US20240162333A1 (en) Semiconductor device and method of manufacture
US20230326927A1 (en) Semiconductor Device and Method of Manufacture
US11532731B2 (en) Semiconductor devices and methods of manufacture
US20230163197A1 (en) Semiconductor Device and Method of Manufacture
US11955370B2 (en) Semiconductor devices and methods of manufacture
TWI766438B (zh) 半導體元件的製造方法
US20230387273A1 (en) System and methods of manufacturing semiconductor devices
US20240079265A1 (en) Deposition Method for Semiconductor Device
US12002875B2 (en) Semiconductor devices and methods of manufacture
TWI843525B (zh) 半導體裝置及其形成方法
US20240186190A1 (en) Semiconductor Device and Methods of Forming the Same
CN117393435A (zh) 半导体器件的沉积方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination