CN115133764B - 低EMI高频Buck控制器电路 - Google Patents

低EMI高频Buck控制器电路 Download PDF

Info

Publication number
CN115133764B
CN115133764B CN202210905915.1A CN202210905915A CN115133764B CN 115133764 B CN115133764 B CN 115133764B CN 202210905915 A CN202210905915 A CN 202210905915A CN 115133764 B CN115133764 B CN 115133764B
Authority
CN
China
Prior art keywords
circuit
output
signal
pmos tube
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210905915.1A
Other languages
English (en)
Other versions
CN115133764A (zh
Inventor
吴殿升
史春杰
邹勇
杨勇
袁波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Grand Microelectronics Technology Co ltd
Original Assignee
Wuxi Grand Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Grand Microelectronics Technology Co ltd filed Critical Wuxi Grand Microelectronics Technology Co ltd
Priority to CN202210905915.1A priority Critical patent/CN115133764B/zh
Publication of CN115133764A publication Critical patent/CN115133764A/zh
Application granted granted Critical
Publication of CN115133764B publication Critical patent/CN115133764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种低EMI高频buck控制器电路，包括反馈电压检测电路、第一电流检测电路、第二电流检测电路、综合补偿电路、输入高压检测电路、补偿比较器电路、控制逻辑电路、输出软启动电路、低EMI振荡器电路、高侧输出驱动电路和低侧输出驱动电路。本发明为限制频率提高而引起的环路稳定性问题，提供了多个反馈控制环路，从而提高Buck控制器的反馈控制精度和环路稳定性。本发明为减小频率提高而引起的EMI干扰增大的问题，一方面提供了一种低EMI振荡器电路，采用抖频时钟对环路和输出驱动开关信号进行控制；另外提供了输出软启动电路减小输出开关控制信号HG上升沿和下降沿可能出现的尖峰干扰。本发明可应用于各类高频开关电源系统中。

Description

低EMI高频Buck控制器电路
技术领域
本发明涉及一种用于DC-DC开关电源系统的buck控制器电路，属于集成电路技术领域。
背景技术
电源管理芯片的种类非常多，从应用上来看应用最广的为AC-DC变换器及DC-DC变换器。Buck变换器属于DC-DC变换器一类，它的输出电压小于输入电压，具有较高的转换效率，因此成为了当下应用最广的电源控制器之一。在整机电源模块朝着小型化、轻型化、便携式发展的过程中，续航能力成为了人们最关注的技术指标之一。为了推出更有竞争力的开关变换器产品，Buck变换器需要具备更高的转换效率、更小的噪声和输出纹波和更快的瞬态响应特性，其终极目标是使用更小的面积做出更高功率和效率的电源转换器。
脉冲宽度调制(PWM)控制模式是Buck变换器的一种最成熟控制模式，它具有结构简单，输出电压稳态误差小等优势。总的来说脉冲宽度调制模式是通过保持Buck变换器的开关频率不变，调整功率开关管的导通时间来调整系统占空比，从而改变输出电压。典型基于buck控制器的开关电源系统框图如图1所示，通过控制每个周期的开关时间实现电能转换的功率电路，它包含功率开关管Q1，续流电感L1，续流管Q2和输出电容COUT。Buck控制器00连接着输入高压信号VIN、开关电源输出电流信号CSP/CSN(电阻R2的两端)、反馈电压FB、高侧输出栅压BST、浮动地SW以及地电压GND。由Buck控制器00生成的PWM信号(HG/LG)控制开关管Q1和Q2的闭合与断开，电感L1和输出电容COUT组成一个二阶滤波网络，将左侧斩波电路生成的幅值为VIN的方波信号进行滤波，从而生成直流电压VOUT。这样，通过控制开关管Q1闭合的时间，就能控制Buck变换器的占空比，我们就能控制输出电压的大小。
Buck控制器通过改变占空比来调整输入到输出的能量转换，从而来生成稳定的输出电压。如果我们希望通过占空比实时调整输出电压，则必须引入负反馈来实现闭环控制。图2为现有的典型PWM调制控制模式的电路结构图，一方面开关电源输出电压经分压后的反馈电压FB输入到误差放大器EA与基准电压共同产生参考电压；另一方面通过将该参考电压与采样的开关电源输出电流信号CSP/CSN进行比较从而确定功率开关管导通或断开的时间点，并且可以加入外置控制电路控制开关频率。这样的结构与最传统的电压PWM控制模式相比要复杂不少，但是引入了电流信号，提升了瞬态响应速度。
提高Buck控制器及开关电源系统功率密度和效率的主要途径为提高开关频率，但是开关频率的提升会带来各种次生非理想因素。在诸多非理想因素中，环路稳定性和电磁干扰(EMI)辐射是最重要的危害。
发明内容
本发明在现有技术基础上，提供了一种高频、高稳定和低EMI的buck控制器电路。本发明为提高Buck控制器的频率，首先采用抖频技术对EMI危害进行限制，另外采用了多环路补偿技术对控制环路进行稳定。
本发明提供的低EMI高频buck控制器电路包括：反馈电压检测电路、第一电流检测电路、第二电流检测电路、综合补偿电路、输入高压检测电路、补偿比较器电路、控制逻辑电路、输出软启动电路、低EMI振荡器电路、高侧输出驱动电路和低侧输出驱动电路；所述反馈电压检测电路用于检测开关电源输出经分压后的反馈电压FB，并产生检测信号Vf；所述第一电流检测电路用于检测开关电源输出电流信号CSP，并产生检测信号Vcs2；所述第二电流检测电路用于同时检测开关电源输出电流信号CSP和CSN，并结合检测信号Vcs2产生检测信号Vcs1；所述输入高压检测电路用于检测输入高压VIN的变化，并产生可调整的参考电压Vadj1和Vadj2；所述综合补偿电路根据开关电源输出经分压后的反馈电压FB、检测信号Vcs1和参考电压Vadj1的大小和变化情况，产生电流补偿信号Vcom；补偿比较器电路对电流补偿信号Vcom和参考电压Vadj2进行比较，得到补偿输出信号Dcom；控制逻辑电路产生控制信号Ctr1～Ctr7分别用于控制反馈电压检测电路、第一电流检测电路、第二电流检测电路、综合补偿电路、输入高压检测电路、补偿比较器电路和输出软启动电路的工作状态，并根据检测信号Vf、检测信号Vcs2和补偿输出信号Dcom，综合处理产生脉冲驱动信号Dh和脉冲驱动信号Dl；高侧输出驱动电路用于将脉冲驱动信号Dh进行电流和电压放大，输出有大电流驱动能力的开关控制信号HG；低侧输出驱动电路用于将脉冲驱动信号Dl进行电流和电压放大，输出有大电流驱动能力的信号LG；输出软启动电路根据脉冲驱动信号Dh的状态，对高侧输出栅压BST提供软启动保护；低EMI振荡器电路用于给芯片所有其他电路提供高频时钟信号；
反馈电压检测电路的输入端连接反馈电压FB、控制信号Ctr1，反馈电压检测电路的输出检测信号Vf连接控制逻辑电路的输入端，第一电流检测电路的输入端连接开关电源输出电流信号CSP、控制信号Ctr2，第一电流检测电路的输出检测信号Vcs2连接控制逻辑电路的输入端和第二电流检测电路的输入端，第二电流检测电路的输入端还连接开关电源输出电流信号CSP和CSN、反馈电压FB、控制信号Ctr3，第二电流检测电路的输出检测信号Vcs1连接综合补偿电路的输入端，输入高压检测电路的输入端连接输入高压VIN和控制信号Ctr5，输入高压检测电路输出的参考电压Vadj1连接到综合补偿电路的输入端，输入高压检测电路输出的参考电压Vadj2连接到补偿比较器电路的输入端；综合补偿电路的输入端还连接反馈电压FB、控制信号Ctr4，综合补偿电路的输出电流补偿信号Vcom连接补偿比较器电路的输入端，补偿比较器电路的输入端还连接控制信号Ctr6，控制逻辑电路的输出驱动信号Dh连接高侧输出驱动电路的输入端和输出软启动电路的输入端，控制逻辑电路的输出脉冲驱动信号Dl连接低侧输出驱动电路的输入端；输出软启动电路的输入端还连接高侧输出栅压BST和控制信号Ctr7；高侧输出驱动电路还连接BST引脚和SW引脚，低侧输出驱动电路连接GND引脚。
芯片上电之后，所述控制逻辑电路最先工作，然后按照先后次序分别输出控制信号Ctr1～Ctr7；控制逻辑电路输出控制信号Ctr1～Ctr7的先后优先次序为：首先，同时输出控制信号Ctr3、Ctr4、Ctr6、Ctr7，分别控制第二电流检测电路、综合补偿电路、补偿比较器电路和输出软启动电路开始工作，使反馈电压FB、电流信号CSP和电流信号CSN形成一个简单控制环路，并输出脉冲驱动信号Dh和脉冲驱动信号Dl使SW输出一个初始输出电压；然后，输出控制控制信号Ctr1和控制信号Ctr2，分别控制反馈电压检测电路和第一电流检测电路开始工作；最后，输出控制信号Ctr7改变输入高压检测电路的参考电压Vadj1的模式，使其受输入高压VIN前馈控制；此时整体Buck控制器的所有控制环路开启，芯片形成多环路控制模式。
具体的，所述控制逻辑电路包括第一输入滤波电路、第二输入滤波电路、控制寄存器、计数器和综合判别控制电路；高频时钟信号同时输入到第二输入滤波电路、第一输入滤波电路、计数器和综合判别控制电路；所述第二输入滤波电路在高频时钟的控制下，对检测信号Vf进行滤波处理，得到补偿数据Dc2；所述第一输入滤波电路在高频时钟的控制下，对检测信号Vcs2进行滤波处理，得到补偿数据Dc1；所述计数器根据综合判别控制电路输入的计数选择信号Sel情况选择计数器计数输出Count，并将计数输出Count输出给综合判别控制电路；综合判别控制电路根据输入的计数输出Count、补偿数据Dc2、补偿数据Dc1和补偿输出信号Dcom的状态，首先产生输出给控制寄存器的状态控制信号Set，然后综合处理产生脉冲驱动信号Dh和脉冲驱动信号Dl；
上电后，上述电路中首先高频时钟信号同时输入到第一输入滤波电路、第二输入滤波电路、计数器和综合判别控制电路；紧接着，综合判别控制电路先产生第一种状态控制信号Set并输出给控制寄存器，控制寄存器根据第一种状态控制信号Set先输出控制信号Ctr3、控制信号Ctr4和控制信号Ctr6，同时将脉冲驱动信号Dh和脉冲驱动信号Dl均设置为一种固定频率的方波脉冲；经过一段延时时间td1，待补偿输出信号Dcom由初始状态开始改变为脉冲信号时，综合判别控制电路将会解锁脉冲驱动信号Dh和脉冲驱动信号Dl，使之改为由补偿输出信号Dcom控制；然后经过一段延时时间td2，综合判别控制电路产生第二种状态控制信号Set并输出给控制寄存器，控制寄存器根据第二种状态控制信号Set输出控制信号Ctr1和控制信号Ctr2；最后再经过一段延时时间td3，综合判别控制电路产生第三种状态控制信号Set并输出给控制寄存器，控制寄存器根据第三种状态控制信号Set输出控制信号Ctr7，此时整体Buck控制器的所有控制环路开启；
上述综合判别控制电路改变状态控制信号Set所依据的延时时间td1、td2和td3，均由综合判别控制电路通过依次提供不同的计数选择信号Sel进而产生不同计数器计数输出Count进行控制。
具体的，所述低EMI振荡器电路包括依次连接的振荡信号产生电路、抖频振荡器电源产生电路和时钟耦合输出电路，时钟耦合输出电路输出的反馈时钟CK_fb再连接抖频振荡器电源产生电路的输入端；其中，抖频振荡器电源产生电路根据电源电压VCC和反馈时钟CK_fb产生振荡器电源电压VCC_OSC，输出到振荡信号产生电路，振荡信号产生电路根据振荡器电源电压VCC_OSC产生参考时钟信号OSC_out，输出到时钟耦合输出电路，时钟耦合输出电路根据电源电压VCC和时钟信号OSC_out产生X路时钟CK1～CKX和反馈时钟CK_fb，X为正整数。
具体的，所述振荡信号产生电路包括：电流源I60，PMOS管M60、NMOS管M61、延迟电容C60、施密特触发器S60、反相器Inv60、反相器Inv61、反相器Inv62和输出缓冲器Buf60；其中，反相器Inv60、反相器Inv61、反相器Inv62顺序连接构成奇数级反相器链，PMOS管M60和NMOS管M61构成一个延迟控制反相器，PMOS管M60源极连接电流源I60，PMOS管M60栅极和NMOS管M61栅极相连，作为延迟控制反相器的输入端，PMOS管M60漏极和NMOS管M61漏极相连，作为延迟控制反相器的输出端，NMOS管M61源极接地；延迟控制反相器的输出端连接施密特触发器S60的输入端，并经过延迟电容C60接地，施密特触发器S60的输出端连接到所述奇数级反相器链的输入端，奇数级反相器链的输出端同时连接到输出缓冲器Buf60的输入端和延迟控制反相器的输入端，输出缓冲器Buf60的输出端为参考时钟信号OSC_out。
具体的，所述抖频振荡器电源产生电路包括：由PMOS管M701、PMOS管M702、PMOS管M705、PMOS管M706、NMOS管M708、NMOS管M709、NMOS管M710、电阻R71和电容C71构成的两级误差放大器，所述两级误差放大器的第一差分输入端为PMOS管M705的栅极，两级误差放大器的第二差分输入端为PMOS管M706的栅极，两级误差放大器的放大输出端连接PMOS管M702的漏极和NMOS管M710的漏极；PMOS管M701漏极连接PMOS管M705源极、PMOS管M706源极，PMOS管M705漏极连接NMOS管M708漏极、NMOS管M708栅极、NMOS管M709栅极，PMOS管M706漏极连接NMOS管M709漏极、电阻R71上端、NMOS管M710栅端，电阻R71下端连接电容C71上端；
由PMOS管M703、PMOS管M711、电阻R73和电容C72构成的跟随缓冲器；所述跟随缓冲器的信号输入端为PMOS管M711的栅极，连接两级误差放大器的放大输出端；跟随缓冲器的信号输出端同时连接PMOS管M711源极、电阻R73下端以及经过电容C72接地电压GND，输出振荡器电源电压VCC_OSC；电阻R73上端连接PMOS管M703漏极；
由PMOS管M700、PMOS管M721、NMOS管M722、电阻R721、电阻R722和电容C721构成的反馈时钟检测电路；所述反馈时钟检测电路的输入端CK_fb连接PMOS管M721栅极和NMOS管M722栅极；反馈时钟检测电路的输出端为时钟反馈电压Vckfb，连接到电阻R721下端、电阻R722上端、PMOS管M721源极和所述两级误差放大器的第一差分输入端；PMOS管M721漏极和NMOS管M722漏极相连，并经过电容C721接地电压GND；电阻R721的上端连接到PMOS管M700漏极；
由PMOS管M730、电阻R730、N个串联电阻、N个NMOS管和伪随机码产生电路构成的抖频参考电压产生电路；所述抖频参考电压产生电路的基准电压输入端Vref为PMOS管M730栅极，抖频参考电压产生电路的抖频参考电压Vrdith输出端连接电阻R730的下端和N个串联电阻组成的电阻串的上端；PMOS管M730漏极连接电阻R730上端，N个串联电阻中每个电阻的上端和下端分别对应连接N个NMOS管的漏极和源极，N个NMOS管的栅极分别连接伪随机码产生电路输出的伪随机码P1～PN；N个串联电阻组成的电阻串的最下端接地电压GND；所述抖频参考电压产生电路的抖频参考电压Vrdith输出端连接到所述两级误差放大器的第二差分输入端；
以上NMOS管M722源极、电容C721下端、电阻R722下端、NMOS管M708源极、NMOS管M709源极、电容C71下端、NMOS管M710源极、PMOS管M711漏极均接地电压GND；PMOS管M700栅极、PMOS管M701栅极、PMOS管M702栅极、PMOS管M703栅极均接偏置电压；PMOS管M730源极、PMOS管M700源极、PMOS管M701源极、PMOS管M702源极、PMOS管M703源极均接电源VCC；N＝2K，K为任意正整数。
具体的，所述抖频参考电压产生电路中的抖频参考电压Vrdith由电阻R730和N个串联电阻组成的电阻串总电阻分压得到；N个串联电阻中任意两个电阻的阻值均不相同，且N个电阻中单个电阻阻值大小选择采用伪随机分布，即任意两个电阻之间的比值均不相同，实现抖频参考电压Vrdith幅度的随机特性；所述伪随机码产生电路产生的N位伪随机码P1～PN，在任意时刻只有1位伪随机码输出高电平，其余N-1位均为低电平；并且N位伪随机码P1～PN中任意1位伪随机码输出高电平的时间长度均不相同，实现抖频参考电压Vrdith时间上的随机特性。
具体的，所述伪随机码产生电路包括：延时序列产生电路、伪随机编码电路和二进制转温度计编码电路；所述延时序列产生电路产生2K+1-1个时间延时不同的时钟信号Q1～Q(2K+1-1)；所述伪随机编码电路将2K+1-1个时间延时不同的时钟信号进行随机编码转换为K位二进制数据信号D1～DK；所述二进制转温度计编码电路将K位二进制数据信号D1～DK进行编码转换，得到2K位温度计码P1～P2K；2K位温度计码P1～P2K即为所述伪随机码产生电路最终输出的N位伪随机码；所述延时序列产生电路内部包括2K+1-1个级联的D触发器延时单元、一个异或门XOR91和一个环形振荡器；环形振荡器产生一个初始时钟信号CLK，2K+1-1个级联的D触发器延时单元根据初始时钟信号CLK先后产生2K+1-1个时间延时不同的时钟信号Q1～Q(2K+1-1)；最后两个时钟信号Q(2K+1-1)和Q(2K+1-2)经过异或门XOR91后反馈连接到第一个D触发器延时单元的置位控制端。
具体的，所述时钟耦合输出电路包括：PMOS管M101、PMOS管M102、NMOS管M103、NMOS管M104、PMOS管M105、NMOS管M106、PMOS管M107、NMOS管M108、反相器Inv101、反相器Inv102、X+1个输出反相器、电容C100、电阻R100、电容C101、电阻R101、电容C102和电阻R102；其中，电容C100的左侧连接到外部输入时钟信号，电容C100的右侧连接电阻R100上端、电容C101下端和电容C102上端；电容C101上端连接电阻R101下端和PMOS管M105栅极，电容C102下端连接电阻R102上端和NMOS管M106栅极；电阻R101上端连接PMOS管M102漏极，电阻R102下端连接NMOS管M104漏极，PMOS管M102栅极连接PMOS管M101漏极、PMOS管M101栅极、NMOS管M103漏极、NMOS管M103栅极和NMOS管M104栅极；PMOS管M105漏极连接NMOS管M106漏极、PMOS管M107栅极和NMOS管M108栅极；PMOS管M107漏极连接NMOS管M108漏极，还连接到反相器Inv101的输入端；反相器Inv101的输出端连接到反相器Inv102的输入端，反相器Inv102的输出端同时连接到X+1个输出反相器的输入端；X+1个输出反相器的输出端分别提供反馈时钟信号CK_fb以及X个输出时钟信号CK1～CKX；所述电阻R100下端、NMOS管M103源极、NMOS管M104源极、NMOS管M106源极和NMOS管M108源极同时连接到地电压GND；PMOS管M101源极、PMOS管M102源极、PMOS管M105源极和PMOS管M107源极同时连接到电源电压VCC；其中，X为任意正整数。
具体的，所述输出软启动电路包括：PMOS管M111、PMOS管M112、NMOS管M114、NMOS管M115、高压NMOS管HM113、电阻R111、电阻R112、电阻R113、电容C111、施密特触发器Sch111、或非门Nor111、反相器Inv111、反相器Inv112、反相器Inv113、电阻R114、电容C112、和高压PMOS管HM116；其中，PMOS管M111、PMOS管M112、NMOS管M114、NMOS管M115、高压NMOS管HM113、电阻R111、电阻R112、电阻R113、电容C111和施密特触发器Sch111组成的电平移位电路；所述电平移位电路的输入端为高压NMOS管HM113的栅极，连接到脉冲驱动信号Dh；电平移位电路的输出端为施密特触发器Sch111的输出端，连接到或非门Nor111的第一输入端；PMOS管M111漏极连接PMOS管M111栅极、电阻R111下端、高压NMOS管HM113漏极、PMOS管M112栅极，高压NMOS管HM113源极连接电容C111上端、电阻R113上端，PMOS管M112漏极连接NMOS管M115漏极和施密特触发器Sch111的输入端，NMOS管M115栅极连接NMOS管M114栅极、NMOS管M114漏极、电阻R112下端；反相器Inv111、反相器Inv112和反相器Inv113依次连接组成反相器链，反相器链的输入端连接到或非门Nor111的输出端，反相器链的输出端连接到高压PMOS管HM116栅极、电容C112上端和电阻R114下端；电容C111和电阻R113的下端同时连接地电压GND；NMOS管M114源极、NMOS管M115源极、电容C112下端、高压PMOS管HM116漏极、反相器链的接地端、或非门Nor111的接地端和施密特触发器Sch111的接地端都连接浮动地电压SW；电阻R111上端、PMOS管M111源极、电阻R112上端、PMOS管M112源极、电阻R114上端、高压PMOS管HM116源极都连接高侧输出栅压BST。
本发明的优点是：为限制频率提高而引起的环路稳定性问题，提供了多个反馈控制环路，从而提高Buck控制器的反馈控制精度和环路稳定性。为减小频率提高而引起的EMI干扰增大的问题，一方面提供了一种低EMI振荡器电路，采用抖频时钟对环路和输出驱动开关信号进行控制；另外提供了输出软启动电路减小输出开关控制信号HG上升沿和下降沿可能出现的尖峰干扰。本发明实施方案可广泛应用于各类高频Buck控制开关电源系统中。
附图说明
图1为典型Buck控制开关电源系统框图。
图2为典型Buck控制器脉冲控制原理框图。
图3为本发明buck控制器电路结构框图。
图4为本发明控制逻辑电路的内部框图。
图5为本发明低EMI振荡器电路结构框图。
图6为本发明振荡信号产生电路的一种实施例。
图7为本发明抖频振荡器电源产生电路的一种实施例。
图8为本发明产生的抖频参考电压Vrdith的一种示意图。
图9为本发明伪随机码产生电路的一种实施例。
图10为本发明时钟耦合输出电路的一种实施例。
图11为本发明输出软启动电路的一种实施例。
具体实施方式
下面结合附图和实施例对本发明进行进一步详细的说明。
如图3所示，本发明的低EMI高频buck控制器电路包括：反馈电压检测电路1、第一电流检测电路2、第二电流检测电路3、综合补偿电路4、输入高压检测电路5、补偿比较器电路6、控制逻辑电路7、输出软启动电路8、低EMI振荡器电路9、高侧输出驱动电路10和低侧输出驱动电路11。
上述电路连接关系为：反馈电压检测电路1的输入端连接反馈电压FB、控制信号Ctr1，反馈电压检测电路1的输出检测信号Vf连接控制逻辑电路7的输入端，第一电流检测电路2的输入端连接开关电源输出电流信号CSP、控制信号Ctr2，第一电流检测电路2的输出检测信号Vcs2连接控制逻辑电路7的输入端和第二电流检测电路3的输入端，第二电流检测电路3的输入端还连接开关电源输出电流信号CSP和CSN、反馈电压FB、控制信号Ctr3，第二电流检测电路3的输出检测信号Vcs1连接综合补偿电路4的输入端，输入高压检测电路5的输入端连接输入高压VIN和控制信号Ctr5，输入高压检测电路5输出的参考电压Vadj1连接到综合补偿电路4的输入端，输入高压检测电路5输出的参考电压Vadj2连接到补偿比较器电路6的输入端；综合补偿电路4的输入端还连接反馈电压FB、控制信号Ctr4，综合补偿电路4的输出电流补偿信号Vcom连接补偿比较器电路6的输入端，补偿比较器电路6的输入端还连接控制信号Ctr6，控制逻辑电路7的输出驱动信号Dh连接高侧输出驱动电路10的输入端和输出软启动电路8的输入端，控制逻辑电路7的输出脉冲驱动信号Dl连接低侧输出驱动电路11的输入端；输出软启动电路8的输入端还连接高侧输出栅压BST和控制信号Ctr7；高侧输出驱动电路10还连接BST引脚和SW引脚，低侧输出驱动电路11连接GND引脚。
反馈电压检测电路1用于检测开关电源输出经分压后的反馈电压FB，并产生检测信号Vf；所述第一电流检测电路2用于检测开关电源输出电流信号CSP，并产生检测信号Vcs2；所述第二电流检测电路3用于同时检测开关电源输出电流信号CSP和开关电源输出电流信号CSP，并结合检测信号Vcs2产生检测信号Vcs1；所述输入高压检测电路5用于检测输入高压VIN的变化，并产生可调整的参考电压Vadj1和参考电压Vadj2；所述综合补偿电路4根据开关电源输出经分压后的反馈电压FB、检测信号Vcs1和参考电压Vadj1的大小和变化情况，产生电流补偿信号Vcom；补偿比较器电路6对电流补偿信号Vcom和参考电压Vadj2进行比较，得到补偿输出信号Dcom；控制逻辑电路7产生控制信号Ctr1～Ctr7分别用于控制反馈电压检测电路1、第一电流检测电路2、第二电流检测电路3、综合补偿电路4、输入高压检测电路5、补偿比较器电路6和输出软启动电路8的工作状态，并根据检测信号Vf、检测信号Vcs2和补偿输出信号Dcom，综合处理产生脉冲驱动信号Dh和脉冲驱动信号Dl；高侧输出驱动电路10用于将脉冲驱动信号Dh进行电流和电压放大，输出有大电流驱动能力的开关控制信号HG；低侧输出驱动电路11用于将脉冲驱动信号Dl进行电流和电压放大，输出有大电流驱动能力的信号LG；输出软启动电路8根据脉冲驱动信号Dh的状态，对高侧输出栅压BST提供软启动保护；低EMI振荡器电路9用于给芯片所有其他电路提供振荡时钟信号。
本发明所提供的Buck控制器电路，为限制频率提高而引起的环路稳定性问题，提供了多个反馈控制环路，从而提高Buck控制器的反馈控制精度和环路稳定性。首先，开关电源输出经分压后的反馈电压FB改为同时由反馈电压检测电路1控制、第二电流检测电路3和综合补偿电路4等3个环路同时处理；其次，开关电源输出电流信号CSP由第一电流检测电路2和第二电流检测电路3同时处理，提供输出电流检测功能；另外，增加了由VIN控制的输入高压检测电路5提供一个前馈控制环路。由于增加了控制环路，为保持Buck控制器的稳定性，需要控制逻辑电路对各环路的工作模式和状态进行精确控制。为减小频率提高而引起的EMI干扰增大的问题，一方面提供了一种低EMI振荡器电路9，采用抖频时钟对环路和输出驱动开关信号进行控制；另外提供了输出软启动电路8对高侧输出栅压BST提供软启动保护，减小输出开关控制信号HG上升沿和下降沿可能出现的尖峰干扰。
图3的电路中，反馈电压FB经反馈电压检测电路1产生的检测信号Vf和电流信号CSP经第一电流检测电路2产生的检测信号Vcs2均为逻辑电平信号，并直接进入控制逻辑电路。整体Buck控制器芯片上电之后，控制逻辑电路7最先工作，然后按照先后次序分别输出控制信号Ctr1～Ctr7，并按照先后优先次序分别用于控制反馈电压检测电路1、第一电流检测电路2、第二电流检测电路3、综合补偿电路4、输入高压检测电路5、补偿比较器电路6和输出软启动电路8的工作状态。控制逻辑电路7输出控制信号Ctr1～Ctr7的先后优先次序为：首先，同时输出控制信号Ctr3、控制信号Ctr4、控制信号Ctr6和控制信号Ctr7，分别控制第二电流检测电路3、综合补偿电路4、补偿比较器电路6和输出软启动电路8开始工作，使反馈电压FB、电流信号CSP和电流信号CSN形成一个简单控制环路，并输出脉冲驱动信号Dh和脉冲驱动信号Dl使SW输出一个初始输出电压；其次，输出控制控制信号Ctr1和控制信号Ctr2，分别控制反馈电压检测电路1和第一电流检测电路2开始工作；最后，输出控制信号Ctr7改变输入高压检测电路5的参考电压Vadj1的模式，使其受VIN前馈控制；此时整体Buck控制器的所有控制环路开启，芯片形成多环路控制模式。
图4为本发明控制逻辑电路7的内部框图，所述控制逻辑电路包括第二输入滤波电路401、第一输入滤波电路402、控制寄存器403、计数器404和综合判别控制电路405；所述振荡器产生的高频时钟Clk同时输入到第二输入滤波电路401、第一输入滤波电路402、计数器404和综合判别控制电路405；所述第二输入滤波电路401在高频时钟Clk的控制下，对检测信号Vf进行滤波处理，得到补偿数据Dc2；所述第一输入滤波电路402在高频时钟Clk的控制下，对检测信号Vcs2进行滤波处理，得到补偿数据Dc1；所述计数器404根据综合判别控制电路405输入的计数选择信号Sel情况选择计数器404计数输出Count，并将计数输出Count输出给综合判别控制电路405；综合判别控制电路405，根据计数输出Count、补偿数据Dc2、补偿数据Dc1和补偿输出信号Dcom的状态，首先产生输出给控制寄存器403的状态控制信号Set，然后综合处理产生脉冲驱动信号Dh和脉冲驱动信号Dl。
整体Buck控制器芯片上电后，控制逻辑电路7中首先高频时钟同时输入到第二输入滤波电路401、第一输入滤波电路402、计数器404和综合判别控制电路405；紧接着，综合判别控制电路405先产生第一种状态控制信号Set并输出给控制寄存器403，控制寄存器403根据第一种状态控制信号Set先输出控制信号Ctr3、控制信号Ctr4和控制信号Ctr6，同时将脉冲驱动信号Dh和脉冲驱动信号Dl均设置为一种固定频率的方波脉冲；紧接着经过一段延时时间td1，待补偿输出信号Dcom由初始状态开始改变为脉冲信号时，综合判别控制电路405将会解锁脉冲驱动信号Dh和脉冲驱动信号Dl，使之改为由补偿输出信号Dcom控制；然后经过一段延时时间td2，综合判别控制电路405产生第二种状态控制信号Set并输出给控制寄存器403，控制寄存器403根据第二种状态控制信号Set输出控制信号Ctr1和控制信号Ctr2；最后再经过一段延时时间td3，综合判别控制电路405产生第三种状态控制信号Set并输出给控制寄存器403，控制寄存器403根据第三种状态控制信号Set输出控制信号Ctr7，此时整体Buck控制器的所有控制环路开启。上述综合判别控制电路405改变状态控制信号Set所依据的延时时间td1、延时时间td2和延时时间td3，均由综合判别控制电路405通过依次提供不同的计数选择信号Sel进而产生不同计数器404计数输出Count进行控制。
本发明控制逻辑电路7的一种典型控制过程如下：整体Buck控制器芯片上电后，低EMI振荡器电路9产生一种4MHz的时钟信号Clk；紧接着，综合判别控制电路405先输出计数选择信号Sel＝“0000”使计数器404开始计数，同时产生第一种状态控制信号Set＝“00”，输出控制信号Ctr3、Ctr4和Ctr6，分别控制第二电流检测电路3、综合补偿电路4和补偿比较器电路6开始正常工作，将脉冲驱动信号Dh和脉冲驱动信号Dl均设置为40KHz的脉冲信号；紧接着，当计数器404第一次计数10000个周期(即1ms)时Count信号状态改变，并且待补偿输出信号Dcom由初始状态开始改变为脉冲信号后，综合判别控制电路405将会解锁脉冲驱动信号Dh和Dl，使之改为由Dcom控制，同时复位Count信号，并输出计数选择信号Sel＝“0001”使计数器404重新开始计数；然后，当计数器404计数100000个周期(即10ms)时Count状态再次改变，综合判别控制电路405将会产生第二种状态控制信号Set＝“01”，控制寄存器403此时输出控制信号Ctr1和控制信号Ctr2，分别控制反馈电压检测电路1和第一电流检测电路2开始工作，综合判别控制电路405将会复位Count信号，并输出计数选择信号Sel＝“0010”使计数器404重新开始计数；最后，当计数器404计数500000个周期(即50ms)时Count状态再次改变，综合判别控制电路405将会产生第三种状态控制信号Set＝“10”，控制寄存器403此时输出控制信号Ctr7改变输入高压检测电路5的参考电压Vadj1的模式，使其受VIN前馈控制。此时整体Buck控制器的所有控制环路开启，芯片形成多环路控制模式，脉冲驱动信号Dh和Dl将会同时由补偿数据Dc2、补偿数据Dc1和补偿输出信号Dcom进行控制。
所述控制逻辑电路7中，第二输入滤波电路401和第一输入滤波电路402为相同的电路功能模块，可以采用现有的各种数字滤波实现技术实现，其功能是将Vf和Vcs2中的异常波动脉冲信号，使得补偿数据Dc2和补偿数据Dc1具有更好的鲁棒性。所述综合判别控制电路405为整个Buck控制器工作控制核心电路，全部为数字逻辑电路，其实现方式多种多样，最普通的实现方式为状态机控制实现。
图5为本发明低EMI振荡器电路9的结构框图。所述低EMI振荡器电路9包括：振荡信号产生电路50、抖频振荡器电源产生电路51和时钟耦合输出电路52。
其中，抖频振荡器电源产生电路51根据电源电压VCC和反馈时钟CK_fb产生振荡器电源电压VCC_OSC，振荡信号产生电路50根据振荡器电源电压VCC_OSC产生参考时钟信号OSC_out，时钟耦合输出电路52根据电源电压VCC和时钟信号OSC_out产生X路输出时钟CK1～CKX和反馈时钟CK_fb。
由于芯片中的振荡器和时钟信号的输出频率特别容易受PVT波动影响，本发明为限制PVT波动对输出时钟CK1～CKX频率的影响，采用了反馈时钟CK_fb对振荡信号产生电路50所采用的振荡器电源电压VCC_OSC进行反馈控制，保持参考时钟信号OSC_out的稳定性，并最终保持输出时钟CK1～CKX的稳定性。
假设温度升高使得振荡信号产生电路50内部的MOS管电流降低，对应的参考时钟信号OSC_out的频率将会降低，反馈时钟CK_fb紧跟着降低，抖频振荡器电源产生电路51根据反馈时钟CK_fb的变化调整振荡器电源电压VCC_OSC，使振荡器电源电压VCC_OSC增大，对应的振荡信号产生电路50内部的MOS管电流将会增大，最终补偿温度变化对输出时钟CK1～CKX频率的影响。对应的电源电压VCC产生变化时，只要保证基准信号控制的振荡器电源电压VCC_OSC不变，参考时钟信号OSC_out的频率将会保持不变，输出时钟CK1～CKX频率也将保持不变。
本发明Buck控制器降低EMI的主要措施是在振荡器的输出时钟频率进行抖频处理，通过增加开关电源的控制开关频率的频宽的方式，降低开关频率的功率谱密度和能量，最终降低整体开关电源输出的EMI峰值能量。本发明通过在抖频振荡器电源产生电路51内部采用伪随机码对振荡器电源电压VCC_OSC进行调制的方式，产生具有伪随机抖动特性的振荡器电源电压VCC_OSC，从而使得参考时钟信号OSC_out的频率具有抖频特性，最终使得输出时钟CK1～CKX信号均变为抖频时钟，从而实现降低EMI干扰的目标。
图6为图5中振荡信号产生电路50的一种实施例。该电路包括：电流源I60，PMOS管M60、NMOS管M61、延迟电容C60、施密特触发器S60、反相器Inv60、反相器Inv61、反相器Inv62和输出缓冲器Buf60；其中，反相器Inv60、反相器Inv61、反相器Inv62构成奇数级反相器链，PMOS管M60和NMOS管M61构成一个延迟控制反相器，PMOS管M60源极连接电流源I60，PMOS管M60栅极和NMOS管M61栅极相连，作为延迟控制反相器的输入端，PMOS管M60漏极和NMOS管M61漏极相连，作为延迟控制反相器的输出端，NMOS管M61源极接地；延迟控制反相器的输出端连接施密特触发器S60的输入端，并经过延迟电容C60接地，施密特触发器S60的输出端连接到所述奇数级反相器链的输入端，奇数级反相器链的输出端同时连接到输出缓冲器Buf60的输入端和延迟控制反相器的输入端，输出缓冲器Buf60的输出端为参考时钟信号OSC_out。
图6电路中，延迟控制反相器、施密特触发器S60和奇数级反相器链级联，形成了总数为奇数级的环形振荡器，产生振荡时钟信号，振荡器输出时钟的频率由电流源I60对延迟电容C60进行充放电的延迟控制。由于电流源I60和振荡器电源电压VCC_OSC均为基准信号产生，通常不随PVT波动而变化，因此可以得到稳定的参考时钟信号OSC_out。
图7为图5中抖频振荡器电源产生电路51的一种实施例。所述抖频振荡器电源产生电路51包括以下几部分电路：
一、由PMOS管M701、PMOS管M702、PMOS管M705、PMOS管M706、NMOS管M708、NMOS管M709、NMOS管M710、电阻R71和电容C71构成的两级误差放大器，所述两级误差放大器的第一差分输入端为PMOS管M705的栅极，所述两级误差放大器的第二差分输入端为PMOS管M706的栅极，所述两级误差放大器的放大输出端连接PMOS管M702的漏极和NMOS管M710的漏极；PMOS管M701漏极连接PMOS管M705源极、PMOS管M706源极，PMOS管M705漏极连接NMOS管M708漏极、NMOS管M708栅极、NMOS管M709栅极，PMOS管M706漏极连接NMOS管M709漏极、电阻R71上端、NMOS管M710栅端，电阻R71下端连接电容C71上端。
二、由PMOS管M703、PMOS管M711、电阻R73和电容C72构成的跟随缓冲器；所述跟随缓冲器的信号输入端为PMOS管M711的栅极，连接两级误差放大器的放大输出端；跟随缓冲器的信号输出端同时连接PMOS管M711源极、电阻R73下端以及经过电容C72接地电压GND，输出振荡器电源电压VCC_OSC；电阻R73上端连接PMOS管M703漏极。
三、由PMOS管M700、PMOS管M721、NMOS管M722、电阻R721、电阻R722和电容C721构成的反馈时钟检测电路；所述反馈时钟检测电路的输入端CK_fb连接PMOS管M721栅极和NMOS管M722栅极；反馈时钟检测电路的输出端为时钟反馈电压Vckfb，连接到电阻R721下端、电阻R722上端、PMOS管M721源极和所述两级误差放大器的第一差分输入端；PMOS管M721漏极和NMOS管M722漏极相连，并经过电容C721接地电压GND；电阻R721的上端连接到PMOS管M700漏极。
四、由PMOS管M730、电阻R730、N个串联电阻、N个NMOS管和伪随机码产生电路70构成的抖频参考电压产生电路；所述抖频参考电压产生电路的基准电压输入端Vref为PMOS管M730栅极，抖频参考电压产生电路的抖频参考电压Vrdith输出端连接电阻R730的下端和N个串联电阻组成的电阻串的上端；PMOS管M730漏极连接电阻R730上端，N个串联电阻中每个电阻的上端和下端分别对应连接N个NMOS管的漏极和源极，N个NMOS管的栅极分别连接伪随机码产生电路输出的伪随机码P1～PN；N个串联电阻组成的电阻串的最下端接地电压GND。
以上NMOS管M722源极、电容C721下端、电阻R722下端、NMOS管M708源极、NMOS管M709源极、电容C71下端、NMOS管M710源极、PMOS管M711漏极均接地电压GND；PMOS管M700栅极、PMOS管M701栅极、PMOS管M702栅极、PMOS管M703栅极均接偏置电压；PMOS管M730源极、PMOS管M700源极、PMOS管M701源极、PMOS管M702源极、PMOS管M703源极均接电源VCC；N＝2K，K为任意正整数。
所述抖频参考电压产生电路产生的抖频参考电压Vrdith连接到所述两级误差放大器的第二差分输入端，所述反馈时钟检测电路的时钟反馈电压Vckfb连接到所述两级误差放大器的第一差分输入端，所述两级误差放大器的放大输出端连接到所述跟随缓冲器的信号输入端，所述跟随缓冲器的信号输出端即为振荡器电源电压VCC_OSC。
图7中由PMOS管M700、PMOS管M721、NMOS管M722、电阻R721、电阻R722和电容C721构成的反馈时钟检测电路中，PMOS管M721和NMOS管M722在反馈时钟CK_fb的控制下，对电容C721进行充放电，使得电容C721形成一个等效阻抗RC721，RC721与R722并联之后的电阻与R721分压，得到最终的时钟反馈电压Vckfb。电容C721形成的等效阻抗RC721，与反馈时钟CK_fb的频率高低显然成反比，若反馈时钟CK_fb的频率变高，等效阻抗RC721将会降低；若反馈时钟CK_fb的频率降低，等效阻抗RC721将会变高。这样时钟反馈电压Vckfb的电压高低就可以精确的反映反馈时钟CK_fb的频率高低。
图7中由PMOS管M730、电阻R730、N个串联电阻、N个NMOS管和伪随机码产生电路构成的抖频参考电压产生电路中，抖频参考电压Vrdith由电阻R730和N个串联电阻组成的电阻串总电阻Rs73分压得到。而N个串联电阻组成的电阻串总电阻Rs73大小受N位伪随机码控制，因此抖频参考电压产生电路产生的抖频参考电压Vrdith具有伪随机特性。本发明实施方案中，N个串联电阻中任意两个电阻的阻值均不相同，且N个电阻中单个电阻阻值大小选择采用伪随机分布，即任意两个电阻之间的比值均不相同。这样就可以保证不同伪随机码控制下的抖频参考电压Vrdith之间的电压幅度差值均不同，实现抖频参考电压Vrdith幅度的随机特性。所述伪随机码产生电路产生的N位伪随机码P1～PN，任意时刻只有1位伪随机码输出高电平，其余N-1位均为低电平；并且N位伪随机码P1～PN中任意1位伪随机码输出高电平的时间长度均不相同。这样可以保证保证不同伪随机码控制下的抖频参考电压Vrdith之间的任意一种电压的有效持续时间均不同，实现抖频参考电压Vrdith时间上的随机特性。
如图8所述为图7所述抖频参考电压产生电路所形成抖频参考电压Vrdith的一种示意图。图中给出的是一种采用8位伪随机码控制实现的8种不同抖频参考电压Vrdith的示意图。可以看出本发明提供的抖频参考电压Vrdith不仅在幅度上具有伪随机特性，在时间上也具有伪随机特性，从而更接近自然噪声信号。并且随着伪随机码位数增加，抖频参考电压Vrdith越接近自然噪声信号。
图9为图7中伪随机码产生电路70的一种实施例。所述伪随机码产生电路70包括延时序列产生电路91、伪随机编码电路92和二进制转温度计编码电路93。所述延时序列产生电路91产生2K+1-1个时间延时不同的时钟信号Q1～Q(2K+1-1)；所述伪随机编码电路92将2K +1-1个时间延时不同的时钟信号Q1～Q(2K+1-1)进行随机编码转换为K位二进制数据信号D1～DK；所述二进制转温度计编码电路93将K位二进制数据信号D1～DK进行编码转换，得到2K位温度计码P1～P2K；2K位温度计码P1～P2K即为所述伪随机码产生电路最终输出的N位伪随机码。其中N＝2K，K为正整数。
所述延时序列产生电路91其内部包括2K+1-1个级联的D触发器延时单元、一个异或门XOR91和一个环形振荡器911。环形振荡器911产生一个初始时钟信号CLK；2K+1-1个级联的D触发器延时单元根据初始时钟信号CLK先后产生产生2K+1-1个时间延时不同的时钟信号Q1～Q2K+1-1；最后两个时钟信号Q2K+1-1和Q2K+1-2，经过异或门XOR91后反馈连接到第一个D触发器延时单元的置位控制端。
图9所示的伪随机码产生电路70实施例中，一共产生8位伪随机码，因此K＝3，延时序列产生电路91内部采用了包括15个级联的D触发器延时单元，先后产生产生15个时间延时不同的时钟信号Q1～Q15。伪随机编码电路92总共使用了15个抽头时钟信号，每个抽头不会自相关，抽头之间也不会相关。经编码得到DA0、DA1、DA2这3位二进制伪随机码。然后3位二进制伪随机码经过译码得到8位输出温度计伪随机码P1～P8。
图10为图5中时钟耦合输出电路52的一种实施例。所述时钟耦合输出电路52包括：PMOS管M101、PMOS管M102、NMOS管M103、NMOS管M104、PMOS管M105、NMOS管M106、PMOS管M107、NMOS管M108、反相器Inv101、反相器Inv102、X+1个输出反相器、电容C100、电阻R100、电容C101、电阻R101、电容C102和电阻R102。
其中，电容C100的左侧连接到外部输入时钟信号，电容C100的右侧同时连接到电阻R100的上端、电容C101下端和电容C102的上端；电容C101上端连接到电阻R101的下端和PMOS管M105的栅极，电容C102的下端连接到电阻R102的上端和NMOS管M106的栅极；电阻R101的上端连接到PMOS管M102的漏极，电阻R102的下端连接到NMOS管M104的漏极，PMOS管M102的栅极同时连接到PMOS管M101的漏极和栅极、NMOS管M103的漏极和栅极和NMOS管M104的栅极；PMOS管M105的漏极连接到NMOS管M106的漏极，还连接到PMOS管M107和NMOS管M108的栅极；PMOS管M107的漏极连接到NMOS管M108的漏极，还连接到反相器Inv101的输入端；反相器Inv101的输出端连接到反相器Inv102的输入端；反相器Inv102的输出端同时连接到X+1个输出反相器的输入端；X+1个输出反相器的输出端分别提供反馈时钟信号CK_fb和X个输出时钟信号CK1～CKX；所述电阻R100的下端、NMOS管M103的源极、NMOS管M104的源极、NMOS管M106的源极和NMOS管M108的源极同时连接到地电压GND；PMOS管M101的源极、PMOS管M102的源极、PMOS管M105的源极和PMOS管M107的源极同时连接到电源电压VCC。上述X为任意正整数。
图10中PMOS管M101、PMOS管M102、NMOS管M103和NMOS管M104一起形成一个自偏置的电路，给电阻R101上端和电阻R102下端提供一个偏置；电容C100和电阻R100组成一个高通滤波器，将输入时钟的高低电平直流分量进行隔直；电容C101和电阻R101组成第二个高通滤波器，电容C102和电阻R102组成第三个高通滤波器；第二个高通滤波器和第三个高通滤波器的输出分别连接到PMOS管M105的栅极和NMOS管M106的栅极。输入时钟信号经过2级高通滤波之后，得到的交流信号经PMOS管M105和NMOS管M106构成的推挽放大电路，得到高低电平移位过的新时钟信号，然后经3级反相器缓冲整形，得到最终输出时钟。
图10电路中，输入时钟IN经过先后2级高通滤波后，再经级联反相器整形缓冲得到多路输出时钟。其功能是通过高通滤波器的电容耦合，将摆幅为VCC_OSC的输入时钟转换为摆幅为VCC的输出时钟，实现电平的转换。输出输出时钟使用的电源为VCC，即使再大的干扰也不会反馈到输入时钟，从而保证了输入时钟IN，即参考时钟信号OSC_out的稳定性。
图11为本发明输出软启动电路8的一种实施例。所述输出软启动电路8包括：PMOS管M111、PMOS管M112、NMOS管M114、NMOS管M115、高压NMOS管HM113、电阻R111、电阻R112、电阻R113、电容C111、施密特触发器Sch111、或非门Nor111、反相器Inv111、反相器Inv112、反相器Inv113、电阻R114、电容C112、和高压PMOS管HM116。
其中，PMOS管M111、PMOS管M112、NMOS管M114、NMOS管M115、高压NMOS管HM113、电阻R111、电阻R112、电阻R113、电容C111和施密特触发器Sch111组成的电平移位电路；所述电平移位电路的输入端为高压NMOS管HM113的栅极，连接到脉冲驱动信号Dh；电平移位电路的输出端即为施密特触发器Sch111的输出端，连接到或非门Nor111的第一输入端；PMOS管M111漏极连接PMOS管M111栅极、电阻R111下端、高压NMOS管HM113漏极、PMOS管M112栅极，高压NMOS管HM113源极连接电容C111上端、电阻R113上端，PMOS管M112漏极连接NMOS管M115漏极和施密特触发器Sch111的输入端，NMOS管M115栅极连接NMOS管M114栅极、NMOS管M114漏极、电阻R112下端。反相器Inv111、反相器Inv112和反相器Inv113依次连接组成反相器链，反相器链的输入端连接到或非门Nor111的输出端，反相器链的输出端连接到高压PMOS管HM116栅极、电容C112上端和电阻R114下端；电容C111和电阻R113的下端同时连接地电压GND；NMOS管M114源极、NMOS管M115源极、电容C112下端、高压PMOS管HM116漏极、反相器链的接地端、或非门Nor111的接地端和施密特触发器Sch111的接地端都连接浮动地电压SW；电阻R111上端、PMOS管M111源极、电阻R112上端、PMOS管M112源极、电阻R114上端、高压PMOS管HM116源极都连接高侧输出栅压BST。
图11所示的本发明输出软启动电路8的主要功能为对高侧输出栅压BST提供软启动保护，减小输出开关控制信号HG上升沿和下降沿可能出现的尖峰EMI干扰。当Dh为低时，反相器Inv113的输出端为0，高压PMOS管HM116导通，BST电压被拉低到GND；当Dh由低变高时，施密特触发器Sch111接收到相同的信号，反相器Inv113的输入端同样由低变高，反相器Inv113的输出端应该产生由高变低的变化，然而由于C112的存在，反相器Inv113的输出端的变化将会减缓，使得高压PMOS管HM116延迟缓慢关闭，从而减缓BST电压上升摆率，起到减小Buck控制器输出HG的上升尖峰能量的效果；当Dh由高变低时，相反使得高压PMOS管HM116延迟缓慢开启，从而减缓BST电压下降摆率，起到减小Buck控制器输出HG的下降尖峰能量的效果。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.低EMI高频buck控制器电路，包括反馈电压检测电路（1）、第一电流检测电路（2）、第二电流检测电路（3）、综合补偿电路（4）、输入高压检测电路（5）、补偿比较器电路（6）、控制逻辑电路（7）、输出软启动电路（8）、低EMI振荡器电路（9）、高侧输出驱动电路（10）和低侧输出驱动电路（11）；其特征是，所述反馈电压检测电路（1）用于检测开关电源输出经分压后的反馈电压FB，并产生检测信号Vf；所述第一电流检测电路（2）用于检测开关电源输出电流信号CSP，并产生检测信号Vcs2；所述第二电流检测电路（3）用于同时检测开关电源输出电流信号CSP和CSN，并结合检测信号Vcs2产生检测信号Vcs1；所述输入高压检测电路（5）用于检测输入高压VIN的变化，并产生可调整的参考电压Vadj1和Vadj2；所述综合补偿电路（4）根据开关电源输出经分压后的反馈电压FB、检测信号Vcs1和参考电压Vadj1的大小和变化情况，产生电流补偿信号Vcom；补偿比较器电路（6）对电流补偿信号Vcom和参考电压Vadj2进行比较，得到补偿输出信号Dcom；控制逻辑电路（7）产生控制信号Ctr1~Ctr7分别用于控制反馈电压检测电路（1）、第一电流检测电路（2）、第二电流检测电路（3）、综合补偿电路（4）、输入高压检测电路（5）、补偿比较器电路（6）和输出软启动电路（8）的工作状态，并根据检测信号Vf、检测信号Vcs2和补偿输出信号Dcom，综合处理产生脉冲驱动信号Dh和脉冲驱动信号Dl；高侧输出驱动电路（10）用于将脉冲驱动信号Dh进行电流和电压放大，输出有大电流驱动能力的开关控制信号HG；低侧输出驱动电路（11）用于将脉冲驱动信号Dl进行电流和电压放大，输出有大电流驱动能力的信号LG；输出软启动电路（8）根据脉冲驱动信号Dh的状态，对高侧输出栅压BST提供软启动保护；低EMI振荡器电路（9）用于给芯片所有其他电路提供高频时钟信号；
反馈电压检测电路（1）的输入端连接反馈电压FB、控制信号Ctr1，反馈电压检测电路（1）的输出检测信号Vf连接控制逻辑电路（7）的输入端，第一电流检测电路（2）的输入端连接开关电源输出电流信号CSP、控制信号Ctr2，第一电流检测电路（2）的输出检测信号Vcs2连接控制逻辑电路（7）的输入端和第二电流检测电路（3）的输入端，第二电流检测电路（3）的输入端还连接开关电源输出电流信号CSP和CSN、反馈电压FB、控制信号Ctr3，第二电流检测电路（3）的输出检测信号Vcs1连接综合补偿电路（4）的输入端，输入高压检测电路（5）的输入端连接输入高压VIN和控制信号Ctr5，输入高压检测电路（5）输出的参考电压Vadj1连接到综合补偿电路（4）的输入端，输入高压检测电路（5）输出的参考电压Vadj2连接到补偿比较器电路（6）的输入端；综合补偿电路（4）的输入端还连接反馈电压FB、控制信号Ctr4，综合补偿电路（4）的输出电流补偿信号Vcom连接补偿比较器电路（6）的输入端，补偿比较器电路（6）的输入端还连接控制信号Ctr6，控制逻辑电路（7）的输出驱动信号Dh连接高侧输出驱动电路（10）的输入端和输出软启动电路（8）的输入端，控制逻辑电路（7）的输出脉冲驱动信号Dl连接低侧输出驱动电路（11）的输入端；输出软启动电路（8）的输入端还连接高侧输出栅压BST和控制信号Ctr7；高侧输出驱动电路（10）还连接BST引脚和SW引脚，低侧输出驱动电路（11）连接GND引脚；
所述低EMI振荡器电路（9）包括依次连接的振荡信号产生电路（50）、抖频振荡器电源产生电路（51）和时钟耦合输出电路（52），时钟耦合输出电路（52）输出的反馈时钟CK_fb再连接抖频振荡器电源产生电路（51）的输入端；其中，抖频振荡器电源产生电路（51）根据电源电压VCC和反馈时钟CK_fb产生振荡器电源电压VCC_OSC，输出到振荡信号产生电路（50），振荡信号产生电路（50）根据振荡器电源电压VCC_OSC产生参考时钟信号OSC_out，输出到时钟耦合输出电路（52），时钟耦合输出电路（52）根据电源电压VCC和时钟信号OSC_out产生X路时钟CK1~CKX和反馈时钟CK_fb，X为正整数；
所述振荡信号产生电路（50）包括：电流源I60，PMOS管M60、NMOS管M61、延迟电容C60、施密特触发器S60、反相器Inv60、反相器Inv61、反相器Inv62和输出缓冲器Buf60；其中，反相器Inv60、反相器Inv61、反相器Inv62顺序连接构成奇数级反相器链，PMOS管M60和NMOS管M61构成一个延迟控制反相器，PMOS管M60源极连接电流源I60，PMOS管M60栅极和NMOS管M61栅极相连，作为延迟控制反相器的输入端，PMOS管M60漏极和NMOS管M61漏极相连，作为延迟控制反相器的输出端，NMOS管M61源极接地；延迟控制反相器的输出端连接施密特触发器S60的输入端，并经过延迟电容C60接地，施密特触发器S60的输出端连接到所述奇数级反相器链的输入端，奇数级反相器链的输出端同时连接到输出缓冲器Buf60的输入端和延迟控制反相器的输入端，输出缓冲器Buf60的输出端为参考时钟信号OSC_out；
所述抖频振荡器电源产生电路（51）包括：由PMOS管M701、PMOS管M702、PMOS管M705、PMOS管M706、NMOS管M708、NMOS管M709、NMOS管M710、电阻R71和电容C71构成的两级误差放大器，所述两级误差放大器的第一差分输入端为PMOS管M705的栅极，两级误差放大器的第二差分输入端为PMOS管M706的栅极，两级误差放大器的放大输出端连接PMOS管M702的漏极和NMOS管M710的漏极；PMOS管M701漏极连接PMOS管M705源极、PMOS管M706源极，PMOS管M705漏极连接NMOS管M708漏极、NMOS管M708栅极、NMOS管M709栅极，PMOS管M706漏极连接NMOS管M709漏极、电阻R71上端、NMOS管M710栅端，电阻R71下端连接电容C71上端；
由PMOS管M703、PMOS管M711、电阻R73和电容C72构成的跟随缓冲器；所述跟随缓冲器的信号输入端为PMOS管M711的栅极，连接两级误差放大器的放大输出端；跟随缓冲器的信号输出端同时连接PMOS管M711源极、电阻R73下端以及经过电容C72接地电压GND，输出振荡器电源电压VCC_OSC；电阻R73上端连接PMOS管M703漏极；
由PMOS管M700、PMOS管M721、NMOS管M722、电阻R721、电阻R722和电容C721构成的反馈时钟检测电路；所述反馈时钟检测电路的输入端CK_fb连接PMOS管M721栅极和NMOS管M722栅极；反馈时钟检测电路的输出端为时钟反馈电压Vckfb，连接到电阻R721下端、电阻R722上端、PMOS管M721源极和所述两级误差放大器的第一差分输入端；PMOS管M721漏极和NMOS管M722漏极相连，并经过电容C721接地电压GND；电阻R721的上端连接到PMOS管M700漏极；
由PMOS管M730、电阻R730、N个串联电阻、N个NMOS管和伪随机码产生电路（70）构成的抖频参考电压产生电路；所述抖频参考电压产生电路的基准电压输入端Vref为PMOS管M730栅极，抖频参考电压产生电路的抖频参考电压Vrdith输出端连接电阻R730的下端和N个串联电阻组成的电阻串的上端；PMOS管M730漏极连接电阻R730上端，N个串联电阻中每个电阻的上端和下端分别对应连接N个NMOS管的漏极和源极，N个NMOS管的栅极分别连接伪随机码产生电路输出的伪随机码P1～PN；N个串联电阻组成的电阻串的最下端接地电压GND；所述抖频参考电压产生电路的抖频参考电压Vrdith输出端连接到所述两级误差放大器的第二差分输入端；
以上NMOS管M722源极、电容C721下端、电阻R722下端、NMOS管M708源极、NMOS管M709源极、电容C71下端、NMOS管M710源极、PMOS管M711漏极均接地电压GND；PMOS管M700栅极、PMOS管M701栅极、PMOS管M702栅极、PMOS管M703栅极均接偏置电压；PMOS管M730源极、PMOS管M700源极、PMOS管M701源极、PMOS管M702源极、PMOS管M703源极均接电源VCC；N=2K，K为任意正整数。
2.根据权利要求1所述的低EMI高频buck控制器电路，其特征是，芯片上电之后，所述控制逻辑电路（7）最先工作，然后按照先后次序分别输出控制信号Ctr1~Ctr7；控制逻辑电路（7）输出控制信号Ctr1~Ctr7的先后优先次序为：首先，同时输出控制信号Ctr3、Ctr4、Ctr6、Ctr7，分别控制第二电流检测电路（3）、综合补偿电路（4）、补偿比较器电路（6）和输出软启动电路（8）开始工作，使反馈电压FB、电流信号CSP和电流信号CSN形成一个简单控制环路，并输出脉冲驱动信号Dh和脉冲驱动信号Dl使SW输出一个初始输出电压；然后，输出控制信号Ctr1和控制信号Ctr2，分别控制反馈电压检测电路（1）和第一电流检测电路（2）开始工作；最后，输出控制信号Ctr7改变输入高压检测电路（5）的参考电压Vadj1的模式，使其受输入高压VIN前馈控制；此时整体Buck控制器的所有控制环路开启，芯片形成多环路控制模式。
3.根据权利要求2所述的低EMI高频buck控制器电路，其特征是，所述控制逻辑电路（7）包括第一输入滤波电路（402）、第二输入滤波电路（401）、控制寄存器（403）、计数器（404）和综合判别控制电路（405）；高频时钟信号同时输入到第二输入滤波电路（401）、第一输入滤波电路（402）、计数器（404）和综合判别控制电路（405）；所述第二输入滤波电路（401）在高频时钟的控制下，对检测信号Vf进行滤波处理，得到补偿数据Dc2；所述第一输入滤波电路（402）在高频时钟的控制下，对检测信号Vcs2进行滤波处理，得到补偿数据Dc1；所述计数器（404）根据综合判别控制电路（405）输入的计数选择信号Sel情况选择计数器（404）计数输出Count，并将计数输出Count输出给综合判别控制电路（405）；综合判别控制电路（405）根据输入的计数输出Count、补偿数据Dc2、补偿数据Dc1和补偿输出信号Dcom的状态，首先产生输出给控制寄存器（403）的状态控制信号Set，然后综合处理产生脉冲驱动信号Dh和脉冲驱动信号Dl；
上电后，上述电路中首先高频时钟信号同时输入到第一输入滤波电路（402）、第二输入滤波电路（401）、计数器（404）和综合判别控制电路（405）；紧接着，综合判别控制电路（405）先产生第一种状态控制信号Set并输出给控制寄存器（403），控制寄存器（403）根据第一种状态控制信号Set先输出控制信号Ctr3、控制信号Ctr4和控制信号Ctr6，同时将脉冲驱动信号Dh和脉冲驱动信号Dl均设置为一种固定频率的方波脉冲；经过一段延时时间td1，待补偿输出信号Dcom由初始状态开始改变为脉冲信号时，综合判别控制电路（405）将会解锁脉冲驱动信号Dh和脉冲驱动信号Dl，使之改为由补偿输出信号Dcom控制；然后经过一段延时时间td2，综合判别控制电路（405）产生第二种状态控制信号Set并输出给控制寄存器（403），控制寄存器（403）根据第二种状态控制信号Set输出控制信号Ctr1和控制信号Ctr2；最后再经过一段延时时间td3，综合判别控制电路（405）产生第三种状态控制信号Set并输出给控制寄存器（403），控制寄存器（403）根据第三种状态控制信号Set输出控制信号Ctr7，此时整体Buck控制器的所有控制环路开启；
上述综合判别控制电路（405）改变状态控制信号Set所依据的延时时间td1、td2和td3，均由综合判别控制电路（405）通过依次提供不同的计数选择信号Sel进而产生不同计数器（404）计数输出Count进行控制。
4.根据权利要求1所述的低EMI高频buck控制器电路，其特征是，所述抖频参考电压产生电路中的抖频参考电压Vrdith由电阻R730和N个串联电阻组成的电阻串总电阻分压得到；N个串联电阻中任意两个电阻的阻值均不相同，且N个电阻中单个电阻阻值大小选择采用伪随机分布，即任意两个电阻之间的比值均不相同，实现抖频参考电压Vrdith幅度的随机特性；
所述伪随机码产生电路产生的N位伪随机码P1~PN，在任意时刻只有1位伪随机码输出高电平，其余N-1位均为低电平；并且N位伪随机码P1~PN中任意1位伪随机码输出高电平的时间长度均不相同，实现抖频参考电压Vrdith时间上的随机特性。
5.根据权利要求1所述的低EMI高频buck控制器电路，其特征是，所述伪随机码产生电路（70）包括：延时序列产生电路（91）、伪随机编码电路（92）和二进制转温度计编码电路（93）；所述延时序列产生电路（91）产生2K+1-1个时间延时不同的时钟信号Q1~Q（2K+1-1）；所述伪随机编码电路（92）将2K+1-1个时间延时不同的时钟信号进行随机编码转换为K位二进制数据信号D1~DK；所述二进制转温度计编码电路（93）将K位二进制数据信号D1~DK进行编码转换，得到2K位温度计码P1~P2K； 2K位温度计码P1~P2K即为所述伪随机码产生电路最终输出的N位伪随机码；
所述延时序列产生电路（91）内部包括2K+1-1个级联的D触发器延时单元、一个异或门XOR91和一个环形振荡器（911）；环形振荡器（911）产生一个初始时钟信号CLK，2K+1-1个级联的D触发器延时单元根据初始时钟信号CLK先后产生2K+1-1个时间延时不同的时钟信号Q1~Q（2K+1-1）；最后两个时钟信号Q（2K+1-1）和Q（2K+1-2）经过异或门XOR91后反馈连接到第一个D触发器延时单元的置位控制端。
6.根据权利要求1所述的低EMI高频buck控制器电路，其特征是，所述时钟耦合输出电路（52）包括：PMOS管M101、PMOS管M102、NMOS管M103、NMOS管M104、PMOS管M105、NMOS管M106、PMOS管M107、NMOS管M108、反相器Inv101、反相器Inv102、X+1个输出反相器、电容C100、电阻R100、电容C101、电阻R101、电容C102和电阻R102；
其中，电容C100的左侧连接到外部输入时钟信号，电容C100的右侧连接电阻R100上端、电容C101下端和电容C102上端；电容C101上端连接电阻R101下端和PMOS管M105栅极，电容C102下端连接电阻R102上端和NMOS管M106栅极；电阻R101上端连接PMOS管M102漏极，电阻R102下端连接NMOS管M104漏极，PMOS管M102栅极连接PMOS管M101漏极、PMOS管M101栅极、NMOS管M103漏极、NMOS管M103栅极和NMOS管M104栅极；PMOS管M105漏极连接NMOS管M106漏极、PMOS管M107栅极和NMOS管M108栅极；PMOS管M107漏极连接NMOS管M108漏极，还连接到反相器Inv101的输入端；反相器Inv101的输出端连接到反相器Inv102的输入端，反相器Inv102的输出端同时连接到X+1个输出反相器的输入端；X+1个输出反相器的输出端分别提供反馈时钟信号CK_fb以及X个输出时钟信号CK1~CKX；所述电阻R100下端、NMOS管M103源极、NMOS管M104源极、NMOS管M106源极和NMOS管M108源极同时连接到地电压GND；PMOS管M101源极、PMOS管M102源极、PMOS管M105源极和PMOS管M107源极同时连接到电源电压VCC；其中，X为任意正整数。
7.根据权利要求1所述的低EMI高频buck控制器电路，其特征是，所述输出软启动电路（8）包括：PMOS管M111、PMOS管M112、NMOS管M114、NMOS管M115、高压NMOS管HM113、电阻R111、电阻R112、电阻R113、电容C111、施密特触发器Sch111、或非门Nor111、反相器Inv111、反相器Inv112、反相器Inv113、电阻R114、电容C112、和高压PMOS管HM116；其中，PMOS管M111、PMOS管M112、NMOS管M114、NMOS管M115、高压NMOS管HM113、电阻R111、电阻R112、电阻R113、电容C111和施密特触发器Sch111组成的电平移位电路；所述电平移位电路的输入端为高压NMOS管HM113的栅极，连接到脉冲驱动信号Dh；电平移位电路的输出端为施密特触发器Sch111的输出端，连接到或非门Nor111的第一输入端；PMOS管M111漏极连接PMOS管M111栅极、电阻R111下端、高压NMOS管HM113漏极、PMOS管M112栅极，高压NMOS管HM113源极连接电容C111上端、电阻R113上端，PMOS管M112漏极连接NMOS管M115漏极和施密特触发器Sch111的输入端，NMOS管M115栅极连接NMOS管M114栅极、NMOS管M114漏极、电阻R112下端；
反相器Inv111、反相器Inv112和反相器Inv113依次连接组成反相器链，反相器链的输入端连接到或非门Nor111的输出端，反相器链的输出端连接到高压PMOS管HM116栅极、电容C112上端和电阻R114下端；电容C111和电阻R113的下端同时连接地电压GND；NMOS管M114源极、NMOS管M115源极、电容C112下端、高压PMOS管HM116漏极、反相器链的接地端、或非门Nor111的接地端和施密特触发器Sch111的接地端都连接浮动地电压SW；电阻R111上端、PMOS管M111源极、电阻R112上端、PMOS管M112源极、电阻R114上端、高压PMOS管HM116源极都连接高侧输出栅压BST。
CN202210905915.1A 2022-07-29 2022-07-29 低EMI高频Buck控制器电路 Active CN115133764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210905915.1A CN115133764B (zh) 2022-07-29 2022-07-29 低EMI高频Buck控制器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210905915.1A CN115133764B (zh) 2022-07-29 2022-07-29 低EMI高频Buck控制器电路

Publications (2)

Publication Number Publication Date
CN115133764A CN115133764A (zh) 2022-09-30
CN115133764B true CN115133764B (zh) 2024-04-26

Family

ID=83385056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210905915.1A Active CN115133764B (zh) 2022-07-29 2022-07-29 低EMI高频Buck控制器电路

Country Status (1)

Country Link
CN (1) CN115133764B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116584714B (zh) * 2023-07-18 2023-10-20 杭州拓尔微电子有限公司 启动控制装置、电子雾化器及其模组

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095130A (zh) * 2011-10-31 2013-05-08 上海酷能微电子有限公司 一种基于cmos工艺的用于变换器控制电路的集成电路芯片
CN104578756A (zh) * 2014-12-25 2015-04-29 长安大学 一种双输出的dc-dc振荡器电路
CN107546964A (zh) * 2017-08-22 2018-01-05 成都芯辰微电子技术有限公司 一种dc‑dc转换器的环路控制系统及控制方法
CN112217380A (zh) * 2020-12-03 2021-01-12 上海南麟电子股份有限公司 开关电源的控制电路及方法
CN113422507A (zh) * 2021-06-28 2021-09-21 思瑞浦微电子科技（苏州）股份有限公司 抖频控制电路及开关电源
CN114421766A (zh) * 2021-12-30 2022-04-29 哈尔滨工程大学 一种应用于开关电源具有抖频及斜坡补偿的高精度振荡器电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095130A (zh) * 2011-10-31 2013-05-08 上海酷能微电子有限公司 一种基于cmos工艺的用于变换器控制电路的集成电路芯片
CN104578756A (zh) * 2014-12-25 2015-04-29 长安大学 一种双输出的dc-dc振荡器电路
CN107546964A (zh) * 2017-08-22 2018-01-05 成都芯辰微电子技术有限公司 一种dc‑dc转换器的环路控制系统及控制方法
CN112217380A (zh) * 2020-12-03 2021-01-12 上海南麟电子股份有限公司 开关电源的控制电路及方法
CN113422507A (zh) * 2021-06-28 2021-09-21 思瑞浦微电子科技（苏州）股份有限公司 抖频控制电路及开关电源
CN114421766A (zh) * 2021-12-30 2022-04-29 哈尔滨工程大学 一种应用于开关电源具有抖频及斜坡补偿的高精度振荡器电路

Also Published As

Publication number Publication date
CN115133764A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
US8035365B2 (en) DC converter which has switching control unit to select PWM signal or PFM signal
US7095260B2 (en) Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US7106040B1 (en) Adaptive voltage scaling power supply for use in a digital processing component and method of operating the same
US8994462B2 (en) Circuit and method of frequency jitter, and application thereof in switched-mode power supply (SMPS)
US8350631B1 (en) Relaxation oscillator with low power consumption
CN101242134B (zh) 一种开关电源的控制方法及其装置
JP5013603B2 (ja) チャージポンプ駆動回路、及びそれを用いた半導体装置
JP2009290857A (ja) 半導体装置
KR20130137051A (ko) 비-중첩 클록 발생을 위한 방법 및 장치
US11177738B1 (en) Digital on-time generation for buck converter
CN115133764B (zh) 低EMI高频Buck控制器电路
KR20090028423A (ko) 출력 회로
US11005366B2 (en) Mixed power converter including switched-capacitor conversion circuit and inductor buck circuit
CN111490755B (zh) 张弛振荡器电路
CN115242106A (zh) 高频mosfet半桥智能功率模块
CN115149928A (zh) 工艺温度计电压不敏感高精度振荡器电路
CN114204918A (zh) 一种振荡器
CN116247932A (zh) 一种用于高效buck变换器多工作模式自适应的控制逻辑电路
US20210328504A1 (en) Driving circuit with emi reduction
TW202240335A (zh) 功率轉換器
JP7336270B2 (ja) 電源回路および集積回路
KR100845780B1 (ko) 반도체 메모리 장치의 클럭 생성 회로
KR100431999B1 (ko) 자가 조절형 전압 제어 발진기
JP2007135275A (ja) スイッチング制御回路及びそれを用いた昇降圧ｄｃ−ｄｃコンバータ
JP2007208438A (ja) デジタル逓倍回路、スイッチング制御回路及び昇降圧ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant