CN115113513B - 一种高容错的逐次逼近型时间数字转换器 - Google Patents

一种高容错的逐次逼近型时间数字转换器 Download PDF

Info

Publication number
CN115113513B
CN115113513B CN202210731688.5A CN202210731688A CN115113513B CN 115113513 B CN115113513 B CN 115113513B CN 202210731688 A CN202210731688 A CN 202210731688A CN 115113513 B CN115113513 B CN 115113513B
Authority
CN
China
Prior art keywords
delay
signal
time
stage
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210731688.5A
Other languages
English (en)
Other versions
CN115113513A (zh
Inventor
任俊彦
赵雨桐
叶凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202210731688.5A priority Critical patent/CN115113513B/zh
Publication of CN115113513A publication Critical patent/CN115113513A/zh
Application granted granted Critical
Publication of CN115113513B publication Critical patent/CN115113513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明属于集成电路技术领域，具体为一种高容错逐次逼近型时间数字转换器。本发明时间数字转换电路结构包括：n级决策选择延时模块，时间域比较器，编码器；其中，n级决策选择延时模块中各级决策选择延时模块依次级联，最后与时间域比较器连接；n级决策选择延时模块中各级以及时间域比较器分别与编码器连接；每级决策选择延时模块包括上、下两个延时支路，以及连接在上、下两个延时支路间的时间域比较器；每个延时支路包括补偿延时电路、参考延时单元、本征延时电路和二选一数据选择器；本发明功耗低、效率高，可有效的减小高权重位延时电路的匹配误差，确保精度，并大大提高时间数字转换器的转换容错率和转换效率。

Description

一种高容错的逐次逼近型时间数字转换器
技术领域
本发明属于集成电路技术领域，具体涉及一种逐次逼近型时间数字转换器。
背景技术
随着半导体工艺的不断进步以及电源电压不断降低，传统电压域模数转换器的设计开始变得越来越具有挑战性。由于电源电压在下降而阈值电压却不能等比例缩减，纯模拟电路中的电压裕量不断降低，允许的信号输入输出摆幅也在不断减小。但是电路在工作时产生的热噪声等非理想因素却没有因工艺的进步而缩减，这会导致模拟电路中信噪比与电源电压的平方成比例降低，衰退电路的性能。同时，单个MOS 晶体管的本征增益减小，运算放大器的输出电阻、增益带宽、电路的线性度等指标也会恶化，使得高性能模拟电路的设计难度不断增大。
CMOS工艺的不断发展虽然会带来更低的电源电压和更低的晶体管本征增益，给模拟电路的设计带来不便，但是越来越小的器件特征尺寸提高了晶体管的截止频率，使得反相器的传输延迟不断减小。从一个CMOS节点到下一个CMOS节点，最小门延迟缩小比例为1.15—1.2。如果把时间作为信号量化的参考，则其量化精度是随着工艺的进步在不断提高的。栅极切换能量也受益于工艺缩放，每一代工艺进步会导致约1.52—1.55倍的相对能量降低，提高转换效率。因此，时间域模数转换器相比于传统电压域模数转换器，更能受益于工艺尺寸的缩小及电源压的降低，进而实现更优性能。
时间域模数转换器由电压时间转换器和时间数字转换器组成，电压时间转换器完成从模拟域到时间域的转换，时间数字转换器完成从时间域到数字与的转换。时间数字转换器作为时间域模数转换器的关键电路模块，其性能受分辨率、线性度和转换时间的限制。TDC的分辨率与工艺技术密切相关，因为最小可分辨时间量与一个反相器延迟成正比。
快闪型时间数字转换器具有高转换速率，但是功耗和复杂性会随着分辨率呈指数级增长。相位内插型时间数字转换器、游标延迟链型时间数字转换器虽然可以做到精细的时间分辨率，但是和快闪型时间数字转换器一样，功耗开销巨大。带有时间放大器的时间数字转换器减少了延迟级的数量，但是需要对时间放大器进行精确的增益控制，增加了校准的复杂性。逐次逼近型时间数字转换器可以很好地平衡转换速率和功耗，支持高比特分辨率，同时相比于带有时间放大器的结构，校准更为简单。
传统的逐次逼近型时间数字转换器采用二进制比例的延时单元，具体为通过设置二进制比例的负载电容来产生参考延时。工作原理是基于二进制（radix-2）搜索算法，其特点是：权重因子为 2，即相邻两位延时比例满足2倍关系，每一次的转换区间都是上一次转换区间的一半（第一次转换区间为时间满量程），因此，对于每一个输入时间都存在一个独一无二的数字码值。二进制搜索算法存在的问题是不能容忍转换误差，一旦在某位的转换过程中出现误差，它就不能够再恢复和产生正确的输出码字，导致转换器性能变差。然而，延时单元受工艺、电源电压、温度（PVT）的影响较大，延迟时间有很大的波动，因此极大影响延时匹配精度，导致线性度下降。
发明内容
本发明的目的在于提出一种具有高容错的逐次逼近型时间数字转换器。
本发明提供的高容错逐次逼近型时间数字转换器，采用环路展开的逐次逼近转换架构，其具体结构包括：n级决策选择延时模块100，末级时间域比较器200，编码器300；其中，n级决策选择延时模块中各级决策选择延时模块依次级联，最后与时间域比较器200连接；n级决策选择延时模块中各级以及末级时间域比较器200分别与编码器300连接；每级决策选择延时模块包括上、下两个延时支路，以及连接在上、下两个延时支路间的时间域比较器150；每个延时支路包括参考延时单元110、补偿延时电路120、本征延时电路130和二选一数据选择器140；参考延时单元110和本征延时电路130并联在补偿延时电路120与二选一数据选择器140之间。
本发明的逐次逼近型时间数字转换器，其工作流程为：第一级决策选择延时模块采样输入信号start和stop，经过时间域比较器150比较两个输入信号的相位先后关系，得到比较结果，控制上、下两个延时支路的二选一数据选择器140对start和stop信号分别进行选择延时；二选一延时路径选择不对信号进行延时（经过本征延时单元）或者延时一个参考时间（经过参考延时电路）；时间域比较器150的比较结果同时作为本级的数字码值输出到编码器300；延时后的两个信号输出作为第2级的输入，继续进行延时操作；直至第n级；n级决策选择延时模块以串行方式工作，得到前n个数字码值；最后一级时间域比较器200对第n级决策选择延时模块延时后的输出进行比较，得到第n+1个数字码值；编码器输入为n+1个量化码值，按参考延时的非二进制权重比例进行编码，得到整个时间数字转换器的n比特二进制输出码值。
进一步地，所述参考延时电路110，如附图2所示，根据RC延时模型：τ=RC，通过调节电容负载Cload来产生不同的参考延时。具体实现由带有非二进制比例电容负载的两个反相器组成，电容负载连接第一个反相器的输出节点和第二个反相器的输入节点；产生的每级参考延时权重比例小于2。
进一步地，所述本征延时单元130，是附图2中参考延时电路负载为0的情况，延迟时间tint是两个反相器的本征延时。
进一步地，所述延时补偿电路120，如附图3所示，由两个反相器组成，目的是补偿时间域比较器的比较时间。两个反相器的传播延时需要大于比较器比较时间与二选一数据选择器的选通时间之和，确保当输入信号经过延时补偿电路之后，可以即刻在两个延时路径中进行选择，否则的话会造成错误的延时翻转。
进一步地，本发明中所述时间域比较器150与末级时间域比较器200，其结构如附图4所示，包括两个交叉耦合的与非门NAND1和NAND2；其中NAND1的输入分别接输入信号A和NAND2的输出信号S2，NAND2的输入分别接输入信号B和NAND2的输出信号S1；具体工作原理为：当差分输入信号A和B都是低电平的时候，两个输出信号S1和S2均为1；当信号A的上升沿先到来，此时B仍是低电平，比较器比较两个上升沿的先后时序关系输出信号S1=0，S2=1；相反，当信号B的上升沿先到来，此时A仍是低电平，比较器比较两个上升沿的先后时序关系输出信号S2=0，S1=1；比较结果S1和S2分别作为上下两个支路的二选一数据选择器的选择信号，对输入信号进行选择延迟；同时S2作为本级的输出码值进行锁存输出。最后两个信号均为高电平之后，两个输出信号S1和S2保存之前的比较结果。
进一步地，所述二选一数据选择器140，当选择信号是1时，对输入信号延迟一个本征延时tint，即信号经过本征延时单元的传播延时；当选择信号是0时，对输入信号延迟一个参考延时Qt0+tint，即信号经过参考延时电路的传播延时，其中Q是本级参考延时的权重。
本发明的提出的高容错逐次逼近型时间数字转换器，引入冗余位技术的非二进制权重的参考延时，通过调节非二进制权重的电容负载来调节延时，在非二进制权重的延时单元中，相邻的两级参考延时电路产生的延时之比≤2，也就是相邻的两个延时单元的负载电容权重之比≤2。具体原理为，使用低二进制（sub-radix-2）的搜索算法，该低二进制的搜索算法存在相同的搜索范围内重叠的区间，同一个模拟输入可对应多个数字码输出，有优良的容错能力。对于n比特分辨率的时间数字转换器，低二进制的搜索算法需要超过n次的转换过程，使得量化输出可以覆盖所有的输入，得到的数字码的位数也将大于n；这样，低位的量化结果也可以弥补由于高位延时误差导致的量化错误。
本发明不采用固定的权重因子，只需保证平均权重小于2，时间量化满摆幅和传统架构相同，均为TFS=2nt0。通过二进制权重重组冗余技术，把原来MSB负载电容的容值2n-1Cunit减去2pCunit ,然后把减掉的容值按需求分配到其他的LSB负载电容上去，分配的原则就是要满足冗余的要求，即当前级的参考延时小于后级所有的参考延时之和。MSB参考延时可以看成是两个2的整数次方相减再乘上单位参考延时，LSB参考延时可以看成是两个2的整数次方相加再乘上单位参考延时。为了覆盖所有的输入，本发明将产生n比特分辨率的时间数字转换器的比较周期从n-1增加到了n。
采用冗余结构可以使逐次逼近型时间数字转换器即使存在延时偏差的情况下，只要在冗余范围内，仍然可以正确工作并能够进行误差的提取，只要转换器可以得到正确的比较结果，就可以为后续的权重误差提取提供比较的前提，就能对ADC的结果进行有效校正。
本发明的逐次逼近型时间数字转换器，可有效的减小高权重位延时电路的匹配误差，确保精度，并大大提高时间数字转换器的转换容错率和转换效率。
附图说明
图1为逐次逼近型时间数字转换器架构示意图。
图2为参考延时电路示意图。
图3为补偿延时电路示意图。
图4为时间域比较器电路示意图。
具体实施方式
下面结合附图，对本发明具有高容错的逐次逼近型时间数字转换器进一步进行说明。值得注意的是，本发明提供的具有高容错的逐次逼近型时间数字转换器可以有许多不同的指标以及性能的实现方式，也可以有多种应用场景。下文的实施仅为本发明提供一个典型的实现电路，仅用以说明本发明的形成与使用，并非用以限定本发明。
本发明提供的具有高容错的逐次逼近型时间数字转换器及其内部模块电路，一个实施实例为采样率200MS/s、10位分辨率的逐次逼近型时间数字转换器。按照增加冗余位的架构要求，该时间数字转换器共有10级，按串行方式工作。该实例中，电源电压为0.9V，延时单元的最小分辨率是1ps。
在该实例中，这10级决策选择延时模块的参考延时分别为：220t0+tint、128t0+tint、70t0+tint、40t0+tint、24t0+tint、14t0+tint、8t0+tint、4t0+tint、2t0+tint、t0+tint，其中t0是本实例中最小可分辨延时时间1ps，也是时间数字转换器的最小分辨率；tint是固有的本征延时时间。编码器对产生的11个数字输出码值按权重232、116、70、40、24、14、8、4、2、1进行编码，得到整个时间数字转换器的10bit二进制码值的量化输出结果。该实例的每级转换容错率分别是：32.73%、28.125%、34.29%、35%、25%、14.29%、0%、0%、0%、0%。与传统二进制比例延时结构的逐次逼近型时间数字转换器对比转换权重和容错率，见表1，本发明极大提高了高位转换的容错率，可以一定程度上抵抗PVT带来的延时波动。
表1本发明的10位分辨率的逐次逼近型时间数字转换器的转换权重与容错率和传统二进制比例延时结构的对比图。
。
本发明的内容及优点虽然已详细揭示如上，然而必须说明的是，本发明的范围并不受限于说明书中所描述的方法及步骤等特定实施例，在不脱离本发明的精神和范围内，任何本领域普通技术人员皆可根据本发明所揭示的内容做出许多变形和修改，这些也应视为本发明的保护范围。

Claims (7)

1.一种高容错的逐次逼近型时间数字转换器，其特征在于，采用环路展开的逐次逼近转换架构；具体结构包括：n级决策选择延时模块(100)，末级时间域比较器(200)，编码器(300)；其中，n级决策选择延时模块中各级决策选择延时模块依次级联，最后与时间域比较器(200)连接；n级决策选择延时模块中各级以及末级时间域比较器(200)分别与编码器(300)连接；每级决策选择延时模块包括上、下两个延时支路，以及连接在上、下两个延时支路间的时间域比较器(150)；每个延时支路包括参考延时电路(110)、补偿延时电路(120)、本征延时电路(130)和二选一数据选择器(140)；参考延时电路(110)和本征延时电路(130)并联在补偿延时电路(120)与二选一数据选择器(140)之间。
2.根据权利要求1所述的高容错的逐次逼近型时间数字转换器，其特征在于，其工作流程为：第一级决策选择延时模块采样输入信号start和stop，经过时间域比较器(150)比较两个输入信号的相位先后关系，得到比较结果；控制上、下两个延时支路的二选一数据选择器(140)对start和stop信号分别进行选择延时；二选一延时路径选择不对信号进行延时即经过本征延时电路，或者延时一个参考时间即经过参考延时电路；时间域比较器(150)的比较结果同时作为本级的数字码值输出给编码器(300)；延时后的两个信号输出作为第2级的输入，继续进行延时操作；直至第n级；n级决策选择延时模块以串行方式工作，得到前n个数字码值；末级时间域比较器(200)对第n级决策选择延时模块延时后的输出进行比较，得到第n+1个数字码值；编码器输入为n+1个量化码值，按参考延时的非二进制权重比例进行编码，得到整个时间数字转换器的n比特二进制输出码值。
3.根据权利要求1所述的高容错的逐次逼近型时间数字转换器，其特征在于，所述参考延时电路(110)，由带有非二进制比例电容负载的两个反相器组成，电容负载连接第一个反相器的输出节点和第二个反相器的输入节点；产生的每级参考延时权重比例小于2。
4.根据权利要求1所述的高容错的逐次逼近型时间数字转换器，其特征在于，所述本征延时电路(130)，是参考延时电路负载为0的情况，延迟时间是两个反相器的本征延时。
5.根据权利要求1所述的高容错的逐次逼近型时间数字转换器，其特征在于，所述补偿延时电路(120)，由两个反相器组成，用于补偿时间域比较器(150)的比较时间；两个反相器的传播延时大于时间域比较器(150)的比较时间与二选一数据选择器的选通时间之和，确保当输入信号经过补偿延时电路之后，即刻在两个延时路径中进行选择。
6.根据权利要求1所述的高容错的逐次逼近型时间数字转换器，其特征在于，所述时间域比较器(150)与末级时间域比较器(200)，包括两个交叉耦合的与非门NAND1和NAND2；其中NAND1的输入分别接输入信号A和NAND2的输出信号S2，NAND2的输入分别接输入信号B和NAND2的输出信号S1；具体工作原理为：当差分输入信号A和输入信号B都是低电平的时候，两个输出信号S1和S2均为1；当信号A的上升沿先到来，此时信号B仍是低电平，比较器比较两个上升沿的先后时序关系输出信号S1＝0，S2＝1；相反，当信号B的上升沿先到来，此时信号A仍是低电平，比较器比较两个上升沿的先后时序关系输出信号S2＝0，S1＝1；比较结果信号S1和信号S2分别作为上下两个支路的二选一数据选择器的选择信号，对输入信号进行选择延迟；同时信号S2作为本级的输出码值进行锁存输出；最后两个信号均为高电平之后，两个输出信号S1和S2保存之前的比较结果。
7.根据权利要求1所述的高容错的逐次逼近型时间数字转换器，其特征在于，所述二选一数据选择器(140)，当选择信号是1时，对输入信号延迟一个本征延时tint，即信号经过本征延时电路的传播延时；当选择信号是0时，对输入信号延迟一个参考延时Qt0+tint，即信号经过参考延时电路的传播延时，其中Q是本级参考延时的权重。
CN202210731688.5A 2022-06-25 2022-06-25 一种高容错的逐次逼近型时间数字转换器 Active CN115113513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210731688.5A CN115113513B (zh) 2022-06-25 2022-06-25 一种高容错的逐次逼近型时间数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210731688.5A CN115113513B (zh) 2022-06-25 2022-06-25 一种高容错的逐次逼近型时间数字转换器

Publications (2)

Publication Number Publication Date
CN115113513A CN115113513A (zh) 2022-09-27
CN115113513B true CN115113513B (zh) 2023-09-08

Family

ID=83330113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210731688.5A Active CN115113513B (zh) 2022-06-25 2022-06-25 一种高容错的逐次逼近型时间数字转换器

Country Status (1)

Country Link
CN (1) CN115113513B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1916770A1 (fr) * 2006-10-26 2008-04-30 Atmel Nantes Sa Convertisseur analogique/numérique à approximations successives, composant intégré et procédé de conversion correspondants
CN102006070A (zh) * 2010-12-22 2011-04-06 复旦大学 一种采用失调校准技术的时间域比较器
JP2012244521A (ja) * 2011-05-23 2012-12-10 Keio Gijuku 比較器及びａｄ変換器
CN104967451A (zh) * 2015-07-31 2015-10-07 中国科学院电子学研究所 逐次逼近型模数转换器
CN105375923A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器的数字自校准电路及方法
CN110535470A (zh) * 2019-08-26 2019-12-03 中国电子科技集团公司第二十四研究所 一种比较器时钟产生电路及高速逐次逼近型模数转换器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1916770A1 (fr) * 2006-10-26 2008-04-30 Atmel Nantes Sa Convertisseur analogique/numérique à approximations successives, composant intégré et procédé de conversion correspondants
CN102006070A (zh) * 2010-12-22 2011-04-06 复旦大学 一种采用失调校准技术的时间域比较器
JP2012244521A (ja) * 2011-05-23 2012-12-10 Keio Gijuku 比較器及びａｄ変換器
CN104967451A (zh) * 2015-07-31 2015-10-07 中国科学院电子学研究所 逐次逼近型模数转换器
CN105375923A (zh) * 2015-11-30 2016-03-02 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器的数字自校准电路及方法
CN110535470A (zh) * 2019-08-26 2019-12-03 中国电子科技集团公司第二十四研究所 一种比较器时钟产生电路及高速逐次逼近型模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 5-bit 1.8 GS/s ADC-based receiver with two-tap low-overhead embedded DFE in 130-nm CMOS;Azad MahmoudiPooya TorkzadehMassoud Dousti;《AEU - International Journal of Electronics and Communications》;第89卷;第6-14页 *

Also Published As

Publication number Publication date
CN115113513A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
Jo et al. 26.4 A 21fJ/conv-step 9 ENOB 1.6 GS/S 2× time-interleaved FATI SAR ADC with background offset and timing-skew calibration in 45nm CMOS
US7280064B2 (en) Pipeline ADC with minimum overhead digital error correction
US8471751B2 (en) Two-stage analog-to-digital converter using SAR and TDC
US9331706B1 (en) High-speed analog-to-digital conversion system with flash assisted parallel SAR architecture
Yu et al. A 1-V 1.25-GS/S 8-bit self-calibrated flash ADC in 90-nm digital CMOS
US7414562B2 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
CN111565042B (zh) 一种适用于两步式adc的校正方法
Gandara et al. A pipelined SAR ADC reusing the comparator as residue amplifier
US7088275B2 (en) Variable clock rate analog-to-digital converter
CN113179100A (zh) 一种测量全数字锁相环小数相位误差的时间数字转换器
CN110504966B (zh) 一种模数转换器的校准系统及方法
CN106341133A (zh) 一种双通道时间交错异步流水线快闪型模数转换器
Gandara et al. A 172dB-FoM pipelined SAR ADC using a regenerative amplifier with self-timed gain control and mixed-signal background calibration
CN115113513B (zh) 一种高容错的逐次逼近型时间数字转换器
Chen et al. A 6bit 1.2 gs/s symmetric successive approximation energy-efficient time-to-digital converter in 40nm cmos
US20060114140A1 (en) Two step flash analog to digital converter
Yu et al. A two-step ADC with statistical calibration
Quinn et al. Accuracy limitations of pipelined ADCs
CN113917831A (zh) 一种低功耗高分辨率的时间数字转换器
Rahul et al. Two-Step Flash ADC Using Standard Cell Based Flash ADCs
Whitcombe et al. 22.3 A 76mW 40GS/s 7b Time-Interleaved Hybrid Voltage/Time-Domain ADC with Common-Mode Input Tracking
Lin et al. A high-speed high-accuracy voltage-to-time-difference converter for time domain analog-to-digital converters
Zhao et al. A 500-MS/s 9-Bit Time-Domain ADC Using a Nonbinary Successive Approximation TDC
KR100727884B1 (ko) 디지털/아날로그 변환기의 성능 개선을 위한 글리치 억제회로
CN112653469B (zh) 一种混合型sar-adc电路及模数转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant