CN115104148B - 像素电路、驱动方法、显示基板和显示装置 - Google Patents

像素电路、驱动方法、显示基板和显示装置 Download PDF

Info

Publication number
CN115104148B
CN115104148B CN202080003117.9A CN202080003117A CN115104148B CN 115104148 B CN115104148 B CN 115104148B CN 202080003117 A CN202080003117 A CN 202080003117A CN 115104148 B CN115104148 B CN 115104148B
Authority
CN
China
Prior art keywords
voltage
line
initialization
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080003117.9A
Other languages
English (en)
Other versions
CN115104148A (zh
Inventor
请求不公布姓名
张锴
蔡兴瑞
高雅瑰
颜海龙
魏昕宇
付强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN115104148A publication Critical patent/CN115104148A/zh
Application granted granted Critical
Publication of CN115104148B publication Critical patent/CN115104148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Abstract

一种像素电路、驱动方法、显示基板和显示装置。像素电路包括驱动电路(11)、第一发光控制电路(12)、发光元件(EL)、第一初始化电路(13)和第二初始化电路(14)；第一初始化电路(13)在第一初始化控制信号的控制下，控制将初始化电压线(I1)提供的初始化电压写入驱动电路(11)的控制端；第二初始化电路(14)在第二初始化控制线(R2)提供的第二初始化控制信号的控制下，控制将初始数据线(D02)提供的初始数据电压至发光元件(EL)的阳极；从而能够防止在对发光元件(EL)的阳极进行初始化时，由于发光元件(EL)发光而产生的漏电起亮以及低灰阶下侧向漏电的情况发生。

Description

像素电路、驱动方法、显示基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路、驱动方法、显示基板和显示装置。
背景技术
随着AMOLED(Active Matrix Organic Light Emitting Diode，有源矩阵有机发光而二极管)显示技术的不断发展，为了适应更为复杂的显示环境，像素定义层(PDL)逐渐增加，使得像素定义层之间的间距(PDL Gap)逐渐减小，且OLED(有机发光二极管)器件效率逐渐提升以及开启电压降低，以上因素导致OLED器件阳极节点越来越受到关注。
发明内容
本发明的主要目的在于提供一种像素电路、驱动方法、显示基板和显示装置，解决现有技术中在对发光元件的阳极进行初始化时，由于发光元件发光而产生的漏电起亮以及低灰阶下侧向漏电的情况发生的问题。
在一个方面中，本发明实施例提供了一种像素电路，包括驱动电路、第一发光控制电路、发光元件、第一初始化电路和第二初始化电路；
所述驱动电路用于在其控制端的控制下，产生驱动所述发光元件的驱动电流；所述发光元件的阴极与第一电压线电连接；
所述第一发光控制电路分别与发光控制线、所述驱动电路和所述发光元件的阳极电连接，用于在发光控制线提供的发光控制信号的控制下，控制所述驱动电路与所述发光元件的阳极之间连通或断开；
所述第一初始化电路分别与第一初始化控制线、所述驱动电路的控制端和初始化电压线电连接，用于在所述第一初始化控制线提供的第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始化控制线、所述发光元件的阳极和初始数据线电连接，用于在所述第二初始化控制线提供的第二初始化控制信号的控制下，控制将所述初始数据线提供的初始数据电压至所述发光元件的阳极。
可选的，所述第二初始化电路包括第一晶体管；
所述第一晶体管的栅极与所述第二初始化控制线电连接，所述第一晶体管的第一电极与所述初始数据线电连接，所述第一晶体管的第二电极与所述发光元件的阳极电连接。
可选的，所述第一初始化电路包括第二晶体管；
所述第二晶体管的栅极与所述第一初始化控制线电连接，所述第二晶体管的第一电极与所述初始化电压线电连接，所述第二晶体管的第二电极与所述驱动电路的控制端电连接。
可选的，本发明至少一实施例所述的像素电路还包括第二发光控制电路、储能电路、数据写入电路和补偿电路；所述第一发光控制电路与所述驱动电路的第二端电连接；
所述第二发光控制电路分别与所述发光控制线、第二电压线和所述驱动电路的第一端电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述第二电压线之间连通或断开；
所述储能电路与所述驱动电路的控制端电连接，用于维持所述驱动电路的控制端的电位；
所述数据写入电路分别与栅线、显示数据线和所述驱动电路的第一端电连接，用于在所述栅极驱动信号的控制下，将所述显示数据线上的显示数据电压写入所述驱动电路的第一端；
所述补偿电路分别与所述栅线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述栅极驱动信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通或断开。
可选的，所述驱动电路包括驱动晶体管；所述驱动晶体管的栅极为所述驱动电路的控制端，所述驱动晶体管的第一电极为所述驱动电路的第一端，所述驱动晶体管的第二电极为所述驱动电路的第二端；
所述第一发光控制电路包括第三晶体管；所述第三晶体管的栅极与所述发光控制线电连接，所述第三晶体管的第一电极与所述驱动晶体管的第二电极电连接，所述第三晶体管的第二电极与所述发光元件的阳极电连接；
所述第二发光控制电路包括第四晶体管；所述第四晶体管的栅极与所述发光控制线电连接，所述第四晶体管的第一电极与所述第二电压线电连接，所述第四晶体管的第二电极与所述驱动晶体管的第一极电连接；
所述储能电路包括存储电容；所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与所述第二电压线电连接；
所述数据写入电路包括第五晶体管；所述第五晶体管的栅极与所述栅线电连接，所述第五晶体管的第一电极与所述显示数据线电连接，所述第五晶体管的第二电极与所述驱动晶体管的第一电极电连接；
所述补偿电路包括第六晶体管；所述第六晶体管的栅极与所述栅线电连接，所述第六晶体管的第一电极与所述驱动晶体管的栅极电连接，所述第六晶体管的第二电极与所述驱动晶体管的第二电极电连接。
在第二个方面中，本发明实施例还提供了一种驱动方法，应用于上述的像素电路，所述驱动方法包括：
所述第一初始化电路在第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；所述第二初始化电路在第二初始化控制信号的控制下，控制将所述初始数据线提供的初始数据电压至所述发光元件的阳极。
可选的，所述像素电路还包括数据写入电路，所述像素电路包含于显示面板；所述驱动方法还包括：所述数据写入电路在栅线上的栅极驱动信号的控制下，将显示数据线上的显示数据电压写入驱动电路；
所述显示面板中的所有像素电路接入的最低显示数据电压大于预定灰阶电压，所述初始数据电压与第一电压线提供的第一电压相同；或者，
所述最低显示数据电压小于所述预定灰阶电压，所述初始数据电压与所述第一电压不相同，所述初始数据电压与所述第一电压的差值的绝对值小于预定电压值，所述初始数据电压与所述第一电压之间的差值小于所述发光元件的启亮电压，所述预定电压值为正值。
在第三个方面中，本发明实施例还提供了一种显示基板，所述显示基板包括衬底基板和设置于所述衬底基板上的上述的像素电路。
可选，所述像素电路包括驱动晶体管和存储电容；所述显示基板还包括设置于所述衬底基板上的初始数据线；
所述驱动晶体管的栅极复用为所述存储电容的第一极板；
所述初始数据线与所述驱动晶体管的栅极同层同材料设置，或者，所述初始数据线与所述存储电容的第二极板同层同材料设置。
可选的，所述显示基板还包括设置于所述衬底基板上的栅线；
所述初始数据线的延伸方向与所述栅线的延伸方向相同。
可选的，所述显示基板还包括设置于所述衬底基板上的显示数据线；
初始数据线与所述显示数据线同层同材料设置，或者，所述初始数据线设置于所述显示数据线背向所述衬底基板的一侧。
可选的，所述初始数据线的延伸方向与所述显示数据线的延伸方向相同。
可选的，所述像素电路还包括第一晶体管；所述显示基板还包括设置于所述衬底基板上的第二初始化控制线和初始数据线；
所述第一晶体管的栅极与所述驱动晶体管的栅极同层同材料设置，所述第一晶体管的栅极与第二初始化控制线电连接；
所述第一晶体管的第一电极、所述第一晶体管的第二电极、所述驱动晶体管的第一电极和所述驱动晶体管的第二电极同层同材料设置；
所述第一晶体管的第一电极与所述初始数据线电连接，所述第一晶体管的第二电极与发光元件的阳极电连接。
可选的，所述像素电路包括驱动晶体管和存储电容；
所述驱动晶体管的栅极复用为所述存储电容的第一极板；
初始化电压线与所述驱动晶体管的栅极同层同材料设置，或者，所述初始化电压线与所述存储电容的第二极板同层同材料设置。
可选的，所述显示基板还包括设置于所述衬底基板上的栅线；
所述初始化电压线的延伸方向与所述栅线的延伸方向相同。
在第四个方面中，本发明实施例还提供了一种显示装置，包括上述的显示基板。
可选的，本发明至少一实施例所述的显示装置还包括驱动芯片和设置于所述衬底基板的有效显示区外的初始数据走线、第一电压线和第二电压走线；
所述初始数据走线包括直接与所述驱动芯片电连接的第一初始数据走线部；
所述第一电压线包括直接与所述驱动芯片电连接的第一电压线部，所述第二电压走线包括直接与所述驱动芯片电连接的第一电压走线部；
所述第一初始数据走线部设置于所述第一电压线部与所述第一电压走线部之间。
可选的，所述第一初始数据走线部、所述第一电压线部和所述第一电压走线部都沿第二方向延伸；
所述第二方向为显示数据线延伸的方向。
可选的，本发明至少一实施例所述的显示装置还包括驱动芯片和设置于所述衬底基板的有效显示区外的初始数据走线、初始化电压走线、第一电压线和第二电压走线；
所述初始数据走线包括直接与所述驱动芯片电连接的第一初始数据走线部；
所述初始化电压走线包括直接与所述驱动芯片电连接的第一初始化电压走线部；
所述第一电压线包括直接与所述驱动芯片电连接的第一电压线部，所述第二电压走线包括直接与所述驱动芯片电连接的第一电压走线部；
所述第一初始化电压走线部、所述第一初始数据走线部、所述第一电压线部和所述第一电压走线部沿着靠近有效显示区的方向依次排列。
与现有技术相比，本发明所述的像素电路、驱动方法、显示基板和显示装置通过第一初始化电路向所述驱动电路的控制端写入初始化电压，以对驱动电路的控制端进行初始化，并通过第二初始化电路向发光元件的阳极写入初始数据电压，以对发光元件的阳极进行初始化，通过调节初始数据电压，能够防止在对发光元件的阳极进行初始化时，由于发光元件发光而产生的漏电起亮以及低灰阶下侧向漏电的情况发生。
附图说明
图1是本发明至少一实施例所述的像素电路的结构图；
图2是本发明至少一实施例所述的像素电路的结构图；
图3是本发明至少一实施例所述的像素电路的电路图；
图4是本发明至少一实施例所述的像素电路的布局示意图；
图5是图4中的有源层的结构图；
图6是图4中的第一栅金属层的结构图；
图7是图4中的第二栅金属层的结构图；
图8是图4中的过孔示意图；
图9是图4中的第一源漏金属层的结构示意图；
图10是本发明至少一实施例所述的像素电路的布局示意图；
图11是图10中的第二栅金属层的结构图；
图12是图10中的过孔示意图；
图13是图10中的第二源漏金属层的结构图；
图14是本发明至少一实施例所述的显示装置的结构图；
图15是本发明至少一实施例所述的显示装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极；或者，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极。
如图1所示，本发明至少一实施例所述的像素电路包括驱动电路11、第一发光控制电路12、发光元件EL、第一初始化电路13和第二初始化电路14；
所述驱动电路11用于在其控制端的控制下，产生驱动所述发光元件EL的驱动电流；所述发光元件的阴极与第一电压线V1电连接；
所述第一发光控制电路12分别与发光控制E1、所述驱动电路11和所述发光元件EL的阳极电连接，用于在发光控制线E1提供的发光控制信号的控制下，控制所述驱动电路11与所述发光元件EL的阳极之间连通或断开；
所述第一初始化电路13分别与第一初始化控制线R1、所述驱动电路11的控制端和初始化电压线I1电连接，用于在所述第一初始化控制线R1提供的第一初始化控制信号的控制下，控制将初始化电压线I1提供的初始化电压写入所述驱动电路11的控制端；
所述第二初始化电路14分别与第二初始化控制线R2、所述发光元件EL的阳极和初始数据线D02电连接，用于在所述第二初始化控制线R2提供的第二初始化控制信号的控制下，控制将所述初始数据线D02提供的初始数据电压至所述发光元件EL的阳极。
本发明实施例所述的像素电路通过第一初始化电路13向所述驱动电路11的控制端写入初始化电压，以对驱动电路11的控制端进行初始化，并通过第二初始化电路14向发光元件EL的阳极写入初始数据电压，以对发光元件EL的阳极进行初始化，通过调节初始数据电压，能够防止在对发光元件EL的阳极进行初始化时，由于发光元件EL发光而产生的漏电起亮以及低灰阶下侧向漏电的情况发生。
可选的，所述第一初始化控制线与所述第二初始化控制线可以为同一初始化控制线；或者，所述第一初始化控制线与所述第二初始化控制线可以不同。
在本发明至少一实施例中，所述像素电路包含于显示基板，所述显示基板包括衬底基板，以及设置于所述衬底基板上的多行栅线、多列显示数据线和多行多列像素电路；
第n行像素电路分别与第n行第一初始化控制线和第n行栅线电连接；n为正整数；第n行第一初始化控制线与第n行第二初始化控制线为同一初始化控制线；
第n行第一初始化控制线上的第n行第一初始化控制信号，与第n-1行栅线上的第n-1行栅极驱动信号相同；
n为正整数。
在本发明至少一实施例中，所述像素电路包含于显示基板，所述显示基板包括衬底基板，以及设置于所述衬底基板上的多行栅线、多列显示数据线和多行多列像素电路；
第n行像素电路分别与第n行第一初始化控制线、第n行第二初始化控制线和第n行栅线电连接；n为正整数；第n行第一初始化控制线和第n行第二初始化控制线为不同的初始化控制线；
第n行第一初始化控制线上的第n行第一初始化控制信号，与第n-1行栅线上的第n-1行栅极驱动信号相同；
第n行第二初始化控制线上的第n行第二初始化控制信号，与第n行栅线上的第n行栅极驱动信号相同；
n为正整数。
在具体实施时，所述显示基板包括的各行像素电路可以沿着所述显示数据线的延伸方向依次排列，例如，所述各行像素电路可以朝向所述显示基板设置有驱动芯片的侧边的方向，依次排列，但不以此为限。
可选的，所述第一电压线可以为地线或低电压信号线，但不以此为限。
在本发明至少一实施例中，所述发光元件EL可以为OLED(OrganicLight-EmittingDiode,有机发光二极管)，但不以此为限。
可选的，所述第二初始化电路包括第一晶体管；
所述第一晶体管的栅极与所述第二初始化控制线电连接，所述第一晶体管的第一电极与所述初始数据线电连接，所述第一晶体管的第二电极与所述发光元件的阳极电连接。
可选的，所述第一初始化电路包括第二晶体管；
所述第二晶体管的栅极与所述第一初始化控制线电连接，所述第二晶体管的第一电极与所述初始化电压线电连接，所述第二晶体管的第二电极与所述驱动电路的控制端电连接。
如图2所示，在图1所示的像素电路的至少一实施例的基础上，所述的像素电路还包括第二发光控制电路21、储能电路22、数据写入电路23和补偿电路24；所述第一发光控制电路12与所述驱动电路11的第二端电连接；
所述第二发光控制电路21分别与所述发光控制线E1、第二电压线V2和所述驱动电路11的第一端电连接，用于在所述发光控制信号的控制下，控制所述驱动电路11的第一端与所述第二电压线V2之间连通或断开；
所述储能电路22与所述驱动电路11的控制端电连接，用于维持所述驱动电路的11控制端的电位；
所述数据写入电路23分别与栅线G0、显示数据线D01和所述驱动电路11的第一端电连接，用于在所述栅极驱动信号的控制下，将所述显示数据线D01上的显示数据电压写入所述驱动电路11的第一端；
所述补偿电路24分别与所述栅线G0、所述驱动电路11的控制端和所述驱动电路11的第二端电连接，用于在所述栅极驱动信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通或断开。
在本发明至少一实施例中，所述第二电压线可以为高电压信号线，但不以此为限。
本发明至少一实施例所述的像素电路还可以包括第二发光控制电路21、储能电路22、数据写入电路23和补偿电路24，第二发光控制电路21控制驱动电路11的第一端与第二电压线V2之间连通或断开，储能电路22维持驱动电路11的控制端的电位，数据写入电路23控制将显示数据电压写入驱动电路11的第一端，补偿电路24控制对驱动电路11包括的驱动晶体管的阈值电压进行补偿。
可选的，所述驱动电路包括驱动晶体管；所述驱动晶体管的栅极为所述驱动电路的控制端，所述驱动晶体管的第一电极为所述驱动电路的第一端，所述驱动晶体管的第二电极为所述驱动电路的第二端；
所述第一发光控制电路包括第三晶体管；所述第三晶体管的栅极与所述发光控制线电连接，所述第三晶体管的第一电极与所述驱动晶体管的第二电极电连接，所述第三晶体管的第二电极与所述发光元件的阳极电连接；
所述第二发光控制电路包括第四晶体管；所述第四晶体管的栅极与所述发光控制线电连接，所述第四晶体管的第一电极与所述第二电压线电连接，所述第四晶体管的第二电极与所述驱动晶体管的第一极电连接；
所述储能电路包括存储电容；所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与所述第二电压线电连接；
所述数据写入电路包括第五晶体管；所述第五晶体管的栅极与所述栅线电连接，所述第五晶体管的第一电极与所述显示数据线电连接，所述第五晶体管的第二电极与所述驱动晶体管的第一电极电连接；
所述补偿电路包括第六晶体管；所述第六晶体管的栅极与所述栅线电连接，所述第六晶体管的第一电极与所述驱动晶体管的栅极电连接，所述第六晶体管的第二电极与所述驱动晶体管的第二电极电连接。
如图3所示，在图所示的像素电路的至少一实施例的基础上，所述发光元件为有机发光二极管O1；所述驱动电路11包括驱动晶体管T7；
所述第二初始化电路包括第一晶体管T1；
所述第一晶体管T1的栅极G1与所述第二初始化控制线R2电连接，所述第一晶体管T1的第一电极S1与所述初始数据线D02电连接，所述第一晶体管T1的第二电极D1与O1的阳极电连接；
所述第一初始化电路包括第二晶体管T2；
所述第二晶体管T2的栅极G2与所述第一初始化控制线R1电连接，所述第二晶体管T2的第一电极S2与所述初始化电压线I1电连接，所述第二晶体管T2的第二电极D2与所述驱动电路的控制端电连接；
所述驱动晶体管T7的栅极G7为所述驱动电路11的控制端，所述驱动晶体管T7的第一电极S7为所述驱动电路11的第一端，所述驱动晶体管T7的第二电极D7为所述驱动电路11的第二端；
所述第一发光控制电路包括第三晶体管T3；
所述第三晶体管T3的栅极G3与所述发光控制线E1电连接，所述第三晶体管T3的第一电极S3与所述驱动晶体管T7的第二电极D7电连接，所述第三晶体管T3的第二电极D3与O1的阳极电连接；
所述第二发光控制电路包括第四晶体管T4；
所述第四晶体管T4的栅极G4与所述发光控制线E1电连接，所述第四晶体管T4的第一电极S4与所述第二电压线V2电连接，所述第四晶体管T4的第二电极D4与所述驱动晶体管T7的第一极S7电连接；
所述储能电路包括存储电容C1；所述存储电容C1的第一极板C1a与所述驱动晶体管T7的栅极G7电连接，所述存储电容C1的第二极板C1b与所述第二电压线V2电连接；
所述数据写入电路包括第五晶体管T5；所述第五晶体管T5的栅极G5与所述栅线G0电连接，所述第五晶体管的第一电极与所述显示数据线D01电连接，所述第五晶体管的第二电极与所述驱动晶体管的第一电极电连接；
所述补偿电路包括第六晶体管T6；所述第六晶体管T6的栅极G6与所述栅线G0电连接，所述第六晶体管T6的第一电极S6与所述驱动晶体管T7的栅极G7电连接，所述第六晶体管T6的第二电极D6与所述驱动晶体管T7的第二电极D7电连接。
在图3所示的像素电路的至少一实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
在图3所示的像素电路的至少一实施例中，R2上的第二初始化控制信号与G0上的栅极驱动信号相同，但不以此为限。
本发明如图3所示的像素电路的至少一实施例在工作时，显示周期包括依次设置的初始化阶段、数据写入阶段和发光阶段；
在初始化阶段，R1提供低电压信号，E0、G0和R2提供高电压信号，T2打开，T1、T5、T3、T4和T6都关断，I1提供初始化电压信号至T7的栅极，以使得T7关断；
在数据写入阶段，R1提供高电压信号，G0和R2提供低电压信号，E0提供高电压信号，T1、T5和T6都打开，T2、T3和T4都关断，D02提供初始数据电压至O1的阳极，以使得O1不发光；D01提供显示数据电压Vd至S7，G7与D7之间连通，以进行数据电压写入以及对T7的阈值电压的补偿；
在发光阶段，R1、G0和R2都提供高电压信号，E0提供低电压信号，T1、T2、T5和T6都关断，T3和T4打开，T7驱动O1发光。
本发明至少一实施例所述的驱动方法，应用于上述的像素电路，所述驱动方法包括：
所述第一初始化电路在第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；
所述第二初始化电路在第二初始化控制信号的控制下，控制将所述初始数据线提供的初始数据电压至所述发光元件的阳极。
本发明至少一实施例所述的驱动方法通过第一初始化电路向所述驱动电路11的控制端写入初始化电压，以对驱动电路的控制端进行初始化，并通过第二初始化电路向发光元件的阳极写入初始数据电压，以对发光元件的阳极进行初始化，通过调节初始数据电压，能够防止在对发光元件的阳极进行初始化时，由于发光元件发光而产生的漏电起亮以及低灰阶下侧向漏电的情况发生。
在具体实施时，所述像素电路还可以包括数据写入电路，所述像素电路包含于显示面板(所述显示面板可以包括所述显示基板)；所述驱动方法还可以包括：
数据写入电路在所述栅极驱动信号的控制下，将显示数据线上的显示数据电压写入所述驱动电路的第一端；
所述显示面板中的所有像素电路接入的最低显示数据电压大于预定灰阶电压，所述初始数据电压与第一电压线提供的第一电压相同；或者，
所述最低显示数据电压小于所述预定灰阶电压，所述初始数据电压与所述第一电压不相同，所述初始数据电压与所述第一电压的差值的绝对值小于预定电压值，所述初始数据电压与所述第一电压之间的差值小于所述发光元件的启亮电压，所述预定电压值为正值。
在本发明至少一实施例中，所述预定灰阶电压和所述预定电压值可以根据实际情况选定，例如，所述预定灰阶电压可以为L32对应的灰阶电压，但不以此为限。
本发明至少一实施例根据所述显示面板的像素电路接入的最低显示数据电压来设定初始数据电压；
当所述最低显示数据电压较大时，将初始数据电压设定为第一电压相同，以在对发光元件的阳极进行初始化时，能够保证发光元件不发光，防止由于发光元件发光而引起的漏电；
当所述最低显示数据电压较小时，根据实际情况，将初始数据电压设定为略大于所述第一电压，或将初始数据电压设定为略小于所述第一电压，以改善低灰阶下侧向漏电的情况，并所述初始数据电压与所述第一电压之间的差值小于所述发光元件的启亮电压，以使得在对发光元件的阳极进行初始化时，能够保证发光元件不发光。
在本发明实施例中，显示周期可以包括依次设置的初始化阶段、数据写入阶段和发光阶段；
当R1和R2为不同的初始化控制线时，在初始化阶段，所述第一初始化电路在第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；在数据写入阶段，所述第二初始化电路在第二初始化控制信号的控制下，控制将所述初始数据线提供的初始数据电压至所述发光元件的阳极，所述数据写入电路在所述栅极驱动信号的控制下，将显示数据线上的显示数据电压写入所述驱动电路的第一端；
当R1和R2为相同的初始化控制线时，在初始化阶段，所述第一初始化电路在第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；所述第二初始化电路在第二初始化控制信号的控制下，控制将所述初始数据线提供的初始数据电压至所述发光元件的阳极；在数据写入阶段，所述数据写入电路在所述栅极驱动信号的控制下，将显示数据线上的显示数据电压写入所述驱动电路的第一端。
本发明至少一实施例所述的显示基板包括衬底基板和设置于所述衬底基板上的上述的像素电路。
可选的，所述像素电路包括驱动晶体管和存储电容；所述显示基板还包括设置于所述衬底基板上的初始数据线；
所述驱动晶体管的栅极复用为所述存储电容的第一极板；
所述初始数据线与所述驱动晶体管的栅极同层同材料设置，或者，所述初始数据线与所述存储电容的第二极板同层同材料设置。
在本发明至少一实施例中，所述显示基板可以包括依次设置于所述衬底基板上的有源层、第一栅金属层、第二栅金属层和第一源漏金属层；
可以对所述第一栅金属层进行构图工艺，以形成栅线和各晶体管的栅极，对第二栅金属层进行构图工艺，以形成存储电容的第二极板；所述初始数据线可以与所述各晶体管的栅极同层同材料设置，或者，所述初始数据线可以与所述存储电容的第二极板同层同材料设置。也即，所述初始数据线可以形成于所述第一栅金属层或所述第二栅金属层。
在具体实施时，当所述初始数据线形成于所述第一栅金属层或所述第二栅金属层时，所述显示基板还包括设置于所述衬底基板上的栅线；
所述初始数据线的延伸方向与所述栅线的延伸方向相同。
在本发明至少一实施例中，所述初始数据线的延伸方向与所述栅线的延伸方向相同指的可以是：所述初始数据线的延伸方向与所述栅线的延伸方向完全相同，或者，所述初始数据线的延伸方向与所述栅线的延伸方向之间的角度小于预定角度，以使得所述初始数据线的延伸方向与所述栅线的延伸方向大致相同；但不以此为限。
可选的，所述显示基板还包括设置于所述衬底基板上的显示数据线；
初始数据线与所述显示数据线同层同材料设置，或者，所述初始数据线设置于所述显示数据线背向所述衬底基板的一侧。
在本发明至少一实施例中，所述显示基板可以包括依次设置于所述衬底基板上的有源层、第一栅金属层、第二栅金属层和第一源漏金属层，可以对所述第一源漏金属层进行构图工艺，以形成显示数据线和初始数据线，所述初始数据线可以与所述显示数据线同层同材料设置，也即所述初始数据线形成于所述第一源漏金属层；或者，
所述显示基板可以包括依次设置于所述衬底基板上的有源层、第一栅金属层、第二栅金属层、第一源漏金属层和第二源漏金属层，可以对所述第一源漏金属层进行构图工艺，以形成显示数据线，对所述第二源漏金属层进行构图工艺，以形成初始数据线，也即所述初始数据线设置于所述显示数据线背向所述衬底基板的一侧，所述初始数据线形成于第二源漏金属层。
在具体实施时，当所述初始数据线形成于所述第一源漏金属层或所述第二源漏金属层时，所述初始数据线的延伸方向可以与所述显示数据线的延伸方向相同。
在本发明至少一实施例中，所述初始数据线的延伸方向与所述显示数据线的延伸方向相同指的可以是：所述初始数据线的延伸方向与所述显示数据线的延伸方向完全相同，或者，所述初始数据线的延伸方向与所述显示数据线的延伸方向之间的角度小于预定角度，以使得所述初始数据线的延伸方向与所述显示数据线的延伸方向大致相同；但不以此为限。
可选的，所述像素电路还包括第一晶体管；所述显示基板还包括设置于所述衬底基板上的第二初始化控制线和初始数据线；
所述第一晶体管的栅极与所述驱动晶体管的栅极同层同材料设置，所述第一晶体管的栅极与第二初始化控制线电连接；
所述第一晶体管的第一电极、所述第一晶体管的第二电极、所述驱动晶体管的第一电极和所述驱动晶体管的第二电极同层同材料设置；
所述第一晶体管的第一电极与所述初始数据线电连接，所述第一晶体管的第二电极与发光元件的阳极电连接。
在本发明至少一实施例中，所述第二初始化控制线可以与栅线同层同材料设置，所述第二初始化控制线上的第二初始化控制信号可以与所述栅线上的栅极驱动信号相同。
可选的，所述像素电路可以包括驱动晶体管和存储电容；
所述驱动晶体管的栅极复用为所述存储电容的第一极板；
初始化电压线与所述驱动晶体管的栅极同层同材料设置，或者，所述初始化电压线与所述存储电容的第二极板同层同材料设置。
在具体实施时，所述初始化电压线可以形成于第一栅金属层，或者，所述初始化电压线也可以形成于第二栅金属层，但不以此为限。
可选的，所述显示基板还可以包括设置于所述衬底基板上的栅线；
所述初始化电压线的延伸方向与所述栅线的延伸方向相同。
在本发明至少一实施例中，所述初始化电压线的延伸方向与所述栅线的延伸方向相同指的可以是：所述初始化电压线的延伸方向与所述栅线的延伸方向完全相同，或者，所述初始化电压线的延伸方向与所述栅线的延伸方向之间的角度小于预定角度，以使得所述初始化电压线的延伸方向与所述栅线的延伸方向大致相同；但不以此为限。
图4是本发明至少一实施例所述的像素电路的布局示意图。所述像素电路设置于显示基板的有效显示区内。
在图4中，标号为I11的是初始化电压线包括的第一初始化电压线部分，标号为D021的是初始数据线包括的第一初始数据线部分，标号为I12的是初始化电压线包括的第二初始化电压线部分，标号为D022的是初始数据线包括的第二初始数据线部分；I11、I12、D021和D022可以设置于所述有效显示区内；I11和I12可以都与设置于所述有效显示区外的初始化电压走线电连接，I11和I12相互电连接，D021和D022可以都与设置于所述有效显示区外的初始数据走线电连接，D021和D022相互电连接，但不以此为限。
在本发明至少一实施例中，显示基板包括设置于衬底基板上的多行多列像素电路，每一行像素电路与同一行栅线电连接，同一列像素电路与同一列显示数据线电连接；当所述像素电路采用如图4所示的结构时，初始化电压线包括多个沿第一方向延伸的初始化电压线部分，每一行像素电路与相应的初始化电压线部分电连接，初始数据线包括多个沿第一方向延伸的初始数据线部分，每一行像素电路与相应的初始数据线部分电连接；
同一行像素电路可以与同一所述初始化电压线部分电连接，同一行像素电路可以与同一所述初始数据线部分电连接；
并且，在显示基板的有效显示区外部设有初始数据走线与初始化电压走线，所述初始化电压走线用于提供初始化电压至各所述初始化电压线部分，所述初始数据线用于提供初始数据电压至各初始数据线部分，各所述初始化电压线部分相互电连接，各所述初始数据线部分相互电连接。
在图4中，标号为R1的是第一初始化控制线，标号为G0的为栅线，标号为C1b的为像素电路中的存储电容的第二极板，标号为E1的为发光控制线，标号为D01的为显示数据线，标示为R2的为第二初始化控制线；
提供至所述第二初始化控制线R2的第二初始化控制信号与提供至G0的栅极驱动信号相同。
在图4对应的至少一实施例中，在衬底基板上，沿着远离衬底基板的方向依次设置了有源层、第一栅金属层、第二栅金属层和第一源漏金属层；
对所述第一栅金属层进行构图工艺，以形成栅线G0、第一初始化控制线R1、第二初始化控制线R2、发光控制线E1和像素电路中的各晶体管的栅极；
对所述第二栅金属层进行构图工艺，以形成初始数据线、初始化电压线和像素电路中的存储电容的第二极板；
在图4所示的至少一实施例中，初始数据线和初始化电压线形成于第二栅金属层，并初始数据线的延伸方向与栅线G0的延伸方向相同，初始化电压线的延伸方向与栅线G0的延伸方向相同。
在图4所示的至少一实施例中，G0的延伸方向可以为第一方向，所述第一方向例如可以为水平方向，D01的延伸方向可以为第二方向，所述第二方向例如可以为竖直方向，但不以此为限。
在本发明至少一实施例中，栅线的延伸方向可以为第一方向，显示数据线的延伸方向可以为第二方向，第一方向和第二方向相交；但不以此为限。
如图5所示，图4中的有源层的图形包括第一晶体管的第一电极S1、第一晶体管的第二电极D1、第二晶体管的第一电极S2、第二晶体管的第二电极D2、第四晶体管的第一电极S4、第五晶体管的第一电极S5、第五晶体管的第二电极D5和第六晶体管的第二电极D6；
在图4、图5对应的至少一实施例中，所述第二晶体管的第二电极D2复用为所述第六晶体管的第一电极，所述第五晶体管的第二电极D5复用为所述第四晶体管的第二电极，所述第五晶体管的第二电极D5复用为所述驱动晶体管的第一极；所述第六晶体管的第二电极D6复用为所述驱动晶体管的第二电极。
如图6所示，T2为双栅晶体管，标号为G21的为第二晶体管的栅极包括的第一栅极图形，标号为G22的为第二晶体管的栅极包括的第二栅极图形；
标号为G5的为第五晶体管的栅极；
T6为双栅晶体管，标号为G61的为第六晶体管的栅极包括的第三栅极图形，标号为G62的为第六晶体管的栅极包括的第四栅极图形；
标号为G3的为第三晶体管的栅极，标号为G4的为第四晶体管的栅极，标号为G1的为第一晶体管的栅极；
标号为G7的为驱动晶体管的栅极，G7复用为像素电路中的存储电容的第一极板。
如图7所示，标号为C1b的为所述存储电容的第二极板，标号H0的为C1b上设置的连接孔，D2通过所述连接孔H0与G2电连接。
在依次设置了有源层、第一栅金属层和第二栅金属层后，可以设置层间介质层，在设置层间介质层后可以制作过孔。如图8所示，标号为H1的为第一过孔，标号为H2的为第二过孔，标号为H3的为第三过孔，标号为H4的为第四过孔，标号为H5的为第五过孔，标号为H6的为第六过孔，标号为H7的为第七过孔，标号为H8的为第八过孔，标号为H9的为第九过孔，标号为H10的为第十过孔，标号为H11的为第十一过孔，标号为H12的为第十二过孔，标号为H13的为第十三过孔，标号为H14的为第十四过孔，标号为H15的为第十五过孔。
如图9所示，所述第一源漏金属层的图形包括显示数据线D01、第二电压线、第一导电连接部L1、第二导电连接部L2、第三导电连接部L3、第四导电连接部L4、第五导电连接部L5和第六导电连接部L6。在图8中，标号为V21的为所述第二电压线包括的第一电压线部分。
当所述像素电路采用如图4所示的结构时，第二电压线包括多个沿第二方向延伸的电压线部分，每一列像素电路与相应的电压线部分电连接；在显示基板的有效显示区外部设有第二电压走线，所述第二电压走线用于提供第二电压信号至所述第二电压线包括的各所述电压线部分，所述第二电压线包括的各所述电压线部分相互电连接。
如图4-图9所示，S2通过第四过孔H4与第一导电连接部L1电连接，L1通过第一过孔H1与I11电连接，以使得S2与I11电连接，也即使得S2与初始化电压线电连接；
S1通过H14与L6电连接，L6通过H11与D022电连接，以使得S1与D022电连接，也即使得S1与初始数据线电连接；
D2通过H7与L3电连接，L3通过H0与G7电连接；
S5通过H3与D01电连接；
S4通过H8与V21电连接；
D1通过H9与L4电连接，L4通过过孔与阳极层电连接。
在制作所述显示基板时，在制作完所述第一源漏金属层之后，依次制作第一平坦层和阳极层，所述阳极层包括多个相互独立的阳极；L4可以通过贯穿所述第一平坦层的过孔与所述阳极电连接；在制作完所述阳极层之后还可以依次制作PDL层(pixel definitionlayer，像素定义层)、有机发光功能层和阴极层。
在本发明至少一实施例中，所述阴极层可以覆盖整个有效显示区，并所述阴极层可以在所述显示基板的非显示区通过阳极层与第一电压线搭接，以使得发光元件的阴极与与所述第一电压线电连接，但不以此为限。可选的，所述第一电压线可以围绕着所述有效显示区设置，但不以此为限。
在本发明至少一实施例中，在有源层与第一栅金属层之间可以设有第一栅绝缘层，在第一栅金属层与第二栅金属层之间可以设有第二栅绝缘层，在第二栅金属层与所述第一源漏金属层之间可以设有层间介质层，但不以此为限。
在图4所示的至少一实施例中，初始数据线和初始化电压线都形成于第二栅金属层，但不以此为限。
当显示基板包括如图4所示的像素电路的至少一实施例时，初始数据线和初始化电压线都沿第一方向延伸，例如所述第一方向可以为水平方向，则初始数据线包括的多行初始数据线部分也沿第一方向延伸，初始化电压线包括的多行初始化电压线部分也沿第一方向延伸，在所述显示基板的有效显示区外，可以设有提供初始数据电压的初始数据走线和提供初始化电压的初始化电压走线，所述初始数据走线和所述初始化电压走线可以设置于所述显示基板的第一侧边和/或第二侧边(第一侧边可以为左侧边，第二侧边可以为右侧边)，所述初始数据走线包括的至少部分走线和所述初始化电压走线包括的至少部分走线可以沿第二方向延伸(所述第二方向例如可以为竖直方向)，各行初始数据线部分可以沿第一方向延伸，直至与所述初始数据走线电连接，各行初始化电压线部分可以沿第一方向延伸，直至与所述初始化电压走线电连接。
并由于在图4所示的至少一实施例中，第二电压线沿第二方向延伸，第二电压线包括的多个电压线部分沿第二方向延伸，因此用于提供第二电压信号的第二电压走线可以设置于所述显示基板的有效显示区的靠近驱动芯片的侧边，例如，所述第二电压走线可以设置于所述显示基板的下侧边，但不以此为限。
可选的，所述第二电压走线可以包括沿第一方向延伸的第二电压走线部和沿第二方向延伸的第一电压走线部，所述第二电压走线部用于电连接所述第二电压线包括的多个电压线部分(例如，当所述第二电压走线设置于所述显示基板的下侧边时，第二电压线包括的各电压线部分可以沿第二方向向下延伸，以与所述第二电压走线部电连接)，第一电压走线部的第一端与所述第二电压走线部电连接，第一电压走线部的第二端直接与驱动芯片电连接，以接收驱动芯片提供的第二电压信号。
在图4所示的至少一实施例中，R1和R2为不同的初始化控制线。在实际操作时，R1和R2也可以为相同的初始化控制线。
如图10所示的像素电路的至少一实施例与图4所示的像素电路的至少一实施例不同的是：在第一源漏金属层远离衬底基板的一侧还设有第二源漏金属层，初始数据线沿第二方向延伸，也即，初始数据线的延伸方向与显示数据线的延伸方向相同，对所述第二源漏金属层进行构图工艺，以形成所述初始数据线包括的各初始数据线部分。在图10中，标号为D021的为初始数据线包括的第一初始数据线部分。
图10中的有源层的结构图如图5所示，图10中的第一栅金属层的结构图如图6所示，图10中的第二栅金属层的结构图如图11所示，图10中的过孔示意图如图12所示，图10中的第一源漏金属层的结构图如图9所示，图10中的第二源漏金属层的结构图如图13所示。
如图9、图10-图13所示，L6通过H11与D021电连接，如图10所示，D021的延伸方向与D01的延伸方向相同。
图10中的其他各部件的连接关系与图4中的各部件的连接关系相同。
当显示基板包括多行多列如图10所示的像素电路的至少一实施例时，同一列像素电路可以与同一所述初始数据线部分电连接，同一行像素电路可以与同一所述初始化电压线部分电连接。
在图10所示的至少一实施例中，R1和R2为不同的初始化控制线。在实际操作时，R1和R2也可以为相同的初始化控制线。本发明实施例所述的显示装置包括上述的显示基板。
在具体实施时，本发明至少一实施例所述的显示装置还可以包括驱动芯片和设置于所述衬底基板的有效显示区外的初始数据走线、第一电压线和第二电压走线；
所述初始数据走线包括直接与所述驱动芯片电连接的第一初始数据走线部；
所述第一电压线包括直接与所述驱动芯片电连接的第一电压线部，所述第二电压走线包括直接与所述驱动芯片电连接的第一电压走线部；
所述第一初始数据走线部设置于所述第一电压线部与所述第一电压走线部之间。
在本发明至少一实施例中，所述第一初始数据走线部设置于第一电压线部与第一电压走线部之间，第一电压线部用于提供第一电压信号，第一电压走线部用于提供第二电压信号，所述第一电压信号和所述第二电压信号都为直流电压信号，这样就不会对第一初始数据走线部上的初始数据电压造成干扰。
可选的，所述驱动芯片可以设置于COF(覆晶薄膜)或直接绑定在衬底基板上，COF可以贴设于所述显示基板的侧边，但不以此为限。所述驱动芯片可以用于提供第一电压信号、第二电压信号、初始化电压和初始数据电压。
在本发明至少一实施例中，所述衬底基板可以为柔性基板或刚性基板，所述驱动芯片可以采用COP(Chip On Pi，COP是芯片被绑定在柔性基板上的技术)技术或COG(ChipOn Glass，COG是芯片被直接绑定在玻璃表面的技术)技术绑定在所述衬底基板上。
可选的，所述第一初始数据走线部、所述第一电压线部和所述第一电压走线部都沿第二方向延伸，但不以此为限；
所述第二方向为显示数据线延伸的方向。
在本发明至少一实施例中，所述的显示装置还可以包括驱动芯片和设置于所述衬底基板的有效显示区外的初始数据走线、初始化电压走线、第一电压线和第二电压走线；
所述初始数据走线包括直接与所述驱动芯片电连接的第一初始数据走线部；
所述初始化电压走线包括直接与所述驱动芯片电连接的第一初始化电压走线部；
所述第一电压线包括直接与所述驱动芯片电连接的第一电压线部，所述第二电压走线包括直接与所述驱动芯片电连接的第一电压走线部；
所述第一初始化电压走线部、所述第一初始数据走线部、所述第一电压线部和所述第一电压走线部沿着靠近有效显示区的方向依次排列。
在具体实施时，如空间紧张，所述第一初始数据走线部也可以设置于第一初始化电压走线部与所述第一电压线部之间。
如图14所示，当初始化电压线的延伸方向和初始数据线的延伸方向都与栅线的延伸方向相同(所述栅线的延伸方向为第一方向)时，本发明至少一实施例所述的显示基板还包括设置于有效显示区A0外部的初始数据走线、初始化电压走线、栅极驱动电路140、第一电压线和第二电压走线；
所述第二电压走线包括沿第一方向延伸的第二电压走线部L22和沿第二方向延伸的第一电压走线部L21，所述第二电压走线部L22用于电连接所述第二电压线包括的多个电压线部分(当所述第二电压走线设置于所述显示基板的下侧边时，第二电压线包括的各电压线部分可以沿第二方向向下延伸，以与所述第二电压走线部电连接)，第一电压走线部L21的第一端与所述第二电压走线部L22电连接，第一电压走线部L21的第二端直接与驱动芯片141电连接，以接收驱动芯片141提供的第二电压信号；
所述初始数据走线包括沿第二方向延伸的第一初始数据走线部L31、设置于所述有效显示区A0的左侧边的第二初始数据走线部L32，以及，用于电连接L31和L32的第三初始数据走线部L33；L32可以沿第二方向延伸；所述初始数据线包括的各初始数据线部分都直接与所述第二初始数据走线部L32电连接；L31、L32和L33为一体结构；L31直接与驱动芯片141电连接，以接收所述驱动芯片141提供的第二电压信号；
所述初始化电压走线包括沿第二方向延伸的第一初始化电压走线部L41、以及，设置于所述有效显示区A0的左侧边的第二初始化电压走线部L42，L41和L42直接电连接；L41和L42为一体结构；L41与所述驱动芯片141直接电连接，所述驱动芯片141用于向L41提供初始化电压；L42也沿第二方向延伸；
所述栅极驱动电路140设置于L42远离所述有效显示区A0的一侧；所述栅极驱动电路140可以与多行栅线电连接；
所述第一电压线包括直接与所述驱动芯片141电连接的第一电压线部L51、设置于所述有效显示区A0的左侧边的第二电压线部L52，以及，用于电连接L51和L52的第三初始数据走线部L53；L51和L52沿第二方向延伸，L53沿第一方向延伸；驱动芯片141向L51提供第一电压信号；
在实际操作时，所述第一电压线可以设置于所述显示基板的不设有所述驱动芯片的各个侧边，并所述第一电压线与所述驱动芯片电连接，用于接收所述驱动芯片提供的第一电压信号，但不以此为限；
并且，在有效显示区的右侧边也可以设置有初始数据走线、初始化电压走线和第二电压走线，但不以此为限。
在本发明至少一实施例中，初始化电压走线可以与初始化电压线同层同材料设置，初始数据走线可以与初始数据线同层同材料设置，第二电压走线可以与第二电压线同层同材料设置，但不以此为限。
在本发明至少一实施例中，第一电压线可以由所述第一源漏金属层或所述第二源漏金属层制作，但不以此为限。
在图14所示的至少一实施例中，L42和L32可以同层同材料设置，L42通过跳线与有效显示区中的初始化电压线电连接，以避免L42与有效显示区中的初始化电压线之间的连接线与L32搭接，避免产生短路。
如图15所示，当初始化电压线的延伸方向与栅线的延伸方向相同，初始数据线的延伸方向与显示数据线的延伸方向相同(所述栅线的延伸方向为第一方向，所述显示数据线的延伸方向为第二方向)时，本发明至少一实施例所述的显示基板还包括设置于有效显示区A0外部的初始数据走线、初始化电压走线、栅极驱动电路140、第一电压线和第二电压走线；
所述初始数据走线设置于所述有效显示区A0的下方(也即，初始数据走线设置于显示基板的下侧边)；
所述初始数据走线包括沿第二方向延伸的第一初始数据走线部L31、沿第一方向延伸的第二初始数据走线部L32，以及，用于电连接L31和L32的第三初始数据走线部L33；L33沿第二方向延伸；L31直接与驱动芯片141电连接，以接收所述驱动芯片141提供的第二电压信号；
所述第二电压走线设置于有效显示区A0的下方(也即，第二电压走线设置于显示基板的下侧边)，所述第二电压走线包括沿第一方向延伸的第二电压走线部L22和沿第二方向延伸的第一电压走线部L21，所述第二电压走线部L22用于电连接所述第二电压线包括的多个电压线部分，第一电压走线部L21的第一端与所述第二电压走线部L22电连接，第一电压走线部L21的第二端直接与驱动芯片141电连接，以接收驱动芯片141提供的第二电压信号；所述第二电压走线部L22可以通过跳线与有效显示区A0中的第二电压线包括的电压线部分电连接，以避免与L32搭接而短路；
所述初始化电压走线包括沿第二方向延伸的第一初始化电压走线部L41、设置于所述有效显示区A0的左侧边的第二初始化电压走线部L42，以及，用于电连接L41和L42的沿第一方向延伸的第三初始化电压走线部L43；L41与所述驱动芯片141直接电连接，所述驱动芯片141用于向L41提供初始化电压；L42也沿第二方向延伸；
所述栅极驱动电路140设置于L41远离所述有效显示区A0的一侧；所述栅极驱动电路140可以与多行栅线电连接；
所述第一电压线包括直接与所述驱动芯片141电连接的第一电压线部L51、设置于所述有效显示区A0的左侧边的第二电压线部L52，以及，用于电连接L51和L52的第三初始数据走线部L53；L51和L52沿第二方向延伸，L53沿第一方向延伸；驱动芯片141向L51提供第一电压信号；
在实际操作时，所述第一电压线可以设置于所述显示基板的不设有所述驱动芯片的各个侧边，并所述第一电压线与所述驱动芯片电连接，用于接收所述驱动芯片提供的第一电压信号，但不以此为限；
并且，在有效显示区的右侧边也可以设置有初始化电压走线和第二电压走线，但不以此为限。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示触控功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种像素电路，包括驱动电路、第一发光控制电路、发光元件、第一初始化电路和第二初始化电路；
所述驱动电路用于在其控制端的控制下，产生驱动所述发光元件的驱动电流；所述发光元件的阴极与第一电压线电连接；
所述第一发光控制电路分别与发光控制线、所述驱动电路和所述发光元件的阳极电连接，用于在发光控制线提供的发光控制信号的控制下，控制所述驱动电路与所述发光元件的阳极之间连通或断开；
所述第一初始化电路分别与第一初始化控制线、所述驱动电路的控制端和初始化电压线电连接，用于在所述第一初始化控制线提供的第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；
所述第二初始化电路分别与第二初始化控制线、所述发光元件的阳极和初始数据线电连接，用于在所述第二初始化控制线提供的第二初始化控制信号的控制下，控制将所述初始数据线提供的初始数据电压至所述发光元件的阳极；
显示周期包括先后设置的初始化阶段和数据写入阶段，所述第一初始化电路用于在初始化阶段，在所述第一初始化控制线提供的第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；所述第二初始化电路用于在数据写入阶段，在第二初始化控制信号的控制下，控制将初始数据电压至所述发光元件的阳极；
所述像素电路还包括数据写入电路，所述像素电路包含于显示面板；所述数据写入电路在栅线上的栅极驱动信号的控制下，将显示数据线上的显示数据电压写入驱动电路；
所述显示面板中的所有像素电路接入的最低显示数据电压大于预定灰阶电压，所述初始数据电压与第一电压线提供的第一电压相同；或者，
所述最低显示数据电压小于所述预定灰阶电压，所述初始数据电压与所述第一电压不相同，所述初始数据电压与所述第一电压的差值的绝对值小于预定电压值，所述初始数据电压与所述第一电压之间的差值小于所述发光元件的启亮电压，所述预定电压值为正值。
2.如权利要求1所述的像素电路，其中，所述第二初始化电路包括第一晶体管；
所述第一晶体管的栅极与所述第二初始化控制线电连接，所述第一晶体管的第一电极与所述初始数据线电连接，所述第一晶体管的第二电极与所述发光元件的阳极电连接。
3.如权利要求1所述的像素电路，其中，所述第一初始化电路包括第二晶体管；
所述第二晶体管的栅极与所述第一初始化控制线电连接，所述第二晶体管的第一电极与所述初始化电压线电连接，所述第二晶体管的第二电极与所述驱动电路的控制端电连接。
4.如权利要求1至3中任一权利要求所述的像素电路，其中，还包括第二发光控制电路、储能电路、数据写入电路和补偿电路；所述第一发光控制电路与所述驱动电路的第二端电连接；
所述第二发光控制电路分别与所述发光控制线、第二电压线和所述驱动电路的第一端电连接，用于在所述发光控制信号的控制下，控制所述驱动电路的第一端与所述第二电压线之间连通或断开；
所述储能电路与所述驱动电路的控制端电连接，用于维持所述驱动电路的控制端的电位；
所述数据写入电路分别与栅线、显示数据线和所述驱动电路的第一端电连接，用于在所述栅极驱动信号的控制下，将所述显示数据线上的显示数据电压写入所述驱动电路的第一端；
所述补偿电路分别与所述栅线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述栅极驱动信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通或断开。
5.如权利要求4所述的像素电路，其中，所述驱动电路包括驱动晶体管；所述驱动晶体管的栅极为所述驱动电路的控制端，所述驱动晶体管的第一电极为所述驱动电路的第一端，所述驱动晶体管的第二电极为所述驱动电路的第二端；
所述第一发光控制电路包括第三晶体管；所述第三晶体管的栅极与所述发光控制线电连接，所述第三晶体管的第一电极与所述驱动晶体管的第二电极电连接，所述第三晶体管的第二电极与所述发光元件的阳极电连接；
所述第二发光控制电路包括第四晶体管；所述第四晶体管的栅极与所述发光控制线电连接，所述第四晶体管的第一电极与所述第二电压线电连接，所述第四晶体管的第二电极与所述驱动晶体管的第一极电连接；
所述储能电路包括存储电容；所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与所述第二电压线电连接；
所述数据写入电路包括第五晶体管；所述第五晶体管的栅极与所述栅线电连接，所述第五晶体管的第一电极与所述显示数据线电连接，所述第五晶体管的第二电极与所述驱动晶体管的第一电极电连接；
所述补偿电路包括第六晶体管；所述第六晶体管的栅极与所述栅线电连接，所述第六晶体管的第一电极与所述驱动晶体管的栅极电连接，所述第六晶体管的第二电极与所述驱动晶体管的第二电极电连接。
6.一种驱动方法，应用于如权利要求1至5中任一权利要求所述的像素电路，所述驱动方法包括：
所述第一初始化电路在第一初始化控制信号的控制下，控制将初始化电压线提供的初始化电压写入所述驱动电路的控制端；所述第二初始化电路在第二初始化控制信号的控制下，控制将所述初始数据线提供的初始数据电压至所述发光元件的阳极；
显示周期包括先后设置的初始化阶段和数据写入阶段，所述驱动方法包括：
在初始化阶段，所述第一初始化电路在所述第一初始化控制信号的控制下，控制将初始化电压写入所述驱动电路的控制端；
在数据写入阶段，所述第二初始化电路在第二初始化控制信号的控制下，控制将初始数据电压至所述发光元件的阳极；
所述像素电路还包括数据写入电路，所述像素电路包含于显示面板；所述驱动方法还包括：所述数据写入电路在栅线上的栅极驱动信号的控制下，将显示数据线上的显示数据电压写入驱动电路；
所述显示面板中的所有像素电路接入的最低显示数据电压大于预定灰阶电压，所述初始数据电压与第一电压线提供的第一电压相同；或者，
所述最低显示数据电压小于所述预定灰阶电压，所述初始数据电压与所述第一电压不相同，所述初始数据电压与所述第一电压的差值的绝对值小于预定电压值，所述初始数据电压与所述第一电压之间的差值小于所述发光元件的启亮电压，所述预定电压值为正值。
7.一种显示基板，包括衬底基板和设置于所述衬底基板上的如权利要求1至5中任一权利要求所述的像素电路。
8.如权利要求7所述的显示基板，其中，所述像素电路包括驱动晶体管和存储电容；所述显示基板还包括设置于所述衬底基板上的初始数据线；
所述驱动晶体管的栅极复用为所述存储电容的第一极板；
所述初始数据线与所述驱动晶体管的栅极同层同材料设置，或者，所述初始数据线与所述存储电容的第二极板同层同材料设置。
9.如权利要求8所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的栅线；
所述初始数据线的延伸方向与所述栅线的延伸方向相同。
10.如权利要求7所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的显示数据线；
初始数据线与所述显示数据线同层同材料设置，或者，所述初始数据线设置于所述显示数据线背向所述衬底基板的一侧。
11.如权利要求10所述的显示基板，其中，所述初始数据线的延伸方向与所述显示数据线的延伸方向相同。
12.如权利要求10所述的显示基板，其中，所述像素电路还包括第一晶体管；所述显示基板还包括设置于所述衬底基板上的第二初始化控制线和初始数据线；
所述第一晶体管的栅极与驱动晶体管的栅极同层同材料设置，所述第一晶体管的栅极与第二初始化控制线电连接；
所述第一晶体管的第一电极、所述第一晶体管的第二电极、所述驱动晶体管的第一电极和所述驱动晶体管的第二电极同层同材料设置；
所述第一晶体管的第一电极与所述初始数据线电连接，所述第一晶体管的第二电极与发光元件的阳极电连接。
13.如权利要求7至12中任一权利要求所述的显示基板，其中，所述像素电路包括驱动晶体管和存储电容；
所述驱动晶体管的栅极复用为所述存储电容的第一极板；
初始化电压线与所述驱动晶体管的栅极同层同材料设置，或者，所述初始化电压线与所述存储电容的第二极板同层同材料设置。
14.如权利要求13所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板上的栅线；
所述初始化电压线的延伸方向与所述栅线的延伸方向相同。
15.一种显示装置，包括如权利要求7至14中任一权利要求所述的显示基板。
16.如权利要求15所述的显示装置，其中，还包括驱动芯片和设置于所述衬底基板的有效显示区外的初始数据走线、第一电压线和第二电压走线；
所述初始数据走线包括直接与所述驱动芯片电连接的第一初始数据走线部；
所述第一电压线包括直接与所述驱动芯片电连接的第一电压线部，所述第二电压走线包括直接与所述驱动芯片电连接的第一电压走线部；
所述第一初始数据走线部设置于所述第一电压线部与所述第一电压走线部之间。
17.如权利要求16所述的显示装置，其中，所述第一初始数据走线部、所述第一电压线部和所述第一电压走线部都沿第二方向延伸；
所述第二方向为显示数据线延伸的方向。
18.如权利要求15所述的显示装置，其中，还包括驱动芯片和设置于所述衬底基板的有效显示区外的初始数据走线、初始化电压走线、第一电压线和第二电压走线；
所述初始数据走线包括直接与所述驱动芯片电连接的第一初始数据走线部；
所述初始化电压走线包括直接与所述驱动芯片电连接的第一初始化电压走线部；
所述第一电压线包括直接与所述驱动芯片电连接的第一电压线部，所述第二电压走线包括直接与所述驱动芯片电连接的第一电压走线部；
所述第一初始化电压走线部、所述第一初始数据走线部、所述第一电压线部和所述第一电压走线部沿着靠近有效显示区的方向依次排列。
CN202080003117.9A 2020-11-30 2020-11-30 像素电路、驱动方法、显示基板和显示装置 Active CN115104148B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/132711 WO2022110124A1 (zh) 2020-11-30 2020-11-30 像素电路、驱动方法、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN115104148A CN115104148A (zh) 2022-09-23
CN115104148B true CN115104148B (zh) 2024-04-05

Family

ID=81753844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080003117.9A Active CN115104148B (zh) 2020-11-30 2020-11-30 像素电路、驱动方法、显示基板和显示装置

Country Status (3)

Country Link
US (1) US11862084B2 (zh)
CN (1) CN115104148B (zh)
WO (1) WO2022110124A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985352A (zh) * 2014-05-08 2014-08-13 京东方科技集团股份有限公司 补偿像素电路及显示装置
CN104575372A (zh) * 2013-10-25 2015-04-29 京东方科技集团股份有限公司 一种amoled像素驱动电路及其驱动方法、阵列基板
CN106558287A (zh) * 2017-01-25 2017-04-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107452331A (zh) * 2017-08-25 2017-12-08 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893481B1 (ko) * 2007-11-08 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법
US20160063921A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display With Reduced Capacitive Sensitivity
US20160063922A1 (en) 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
KR102412672B1 (ko) * 2015-12-30 2022-06-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN107358920B (zh) * 2017-09-08 2019-09-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法及显示装置
KR102563660B1 (ko) * 2018-01-15 2023-08-08 삼성디스플레이 주식회사 화소 및 이를 갖는 유기발광 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575372A (zh) * 2013-10-25 2015-04-29 京东方科技集团股份有限公司 一种amoled像素驱动电路及其驱动方法、阵列基板
CN103985352A (zh) * 2014-05-08 2014-08-13 京东方科技集团股份有限公司 补偿像素电路及显示装置
CN106558287A (zh) * 2017-01-25 2017-04-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107452331A (zh) * 2017-08-25 2017-12-08 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法

Also Published As

Publication number Publication date
US11862084B2 (en) 2024-01-02
CN115104148A (zh) 2022-09-23
US20230162674A1 (en) 2023-05-25
WO2022110124A1 (zh) 2022-06-02

Similar Documents

Publication Publication Date Title
CN110610684B (zh) 一种有机电致发光显示面板及显示装置
KR100570165B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치 및전자 기기
CN108122500B (zh) 晶体管基板、有机发光显示面板及有机发光显示装置
CN101452670B (zh) 电光装置及其驱动装置
US20190035334A1 (en) Display panel, display device and compensating method
US9773856B2 (en) EL display panel, power supply line drive apparatus, and electronic device
CN114974131A (zh) 像素电路、像素驱动方法和显示装置
KR20040104399A (ko) 화소회로 및 표시장치
JP2016099505A (ja) 表示装置
KR20090126184A (ko) 표시장치, 표시장치에 있어서의 배선의 레이아웃 방법 및 전자기기
CN113629104A (zh) 像素单元、显示基板及显示装置
EP2863380B1 (en) Pixel driving circuit and display device
KR100515306B1 (ko) 유기ｅｌ 표시패널
CN211629115U (zh) 像素单元、显示基板及显示装置
US20240029652A1 (en) Pixel circuit, display device, and electronic apparatus
CN111341788B (zh) 薄膜晶体管及显示面板
CN115104148B (zh) 像素电路、驱动方法、显示基板和显示装置
CN113611247B (zh) 一种显示基板和显示面板
CN113066427B (zh) 像素电路、发光显示装置及其驱动方法
CN114743989A (zh) 阵列基板及显示面板
CN117280468A (zh) 用于显示器件的电路的薄膜晶体管
CN114333699B (zh) 像素驱动电路及显示基板
KR101930439B1 (ko) 화소
US20230298523A1 (en) Display device and driving method therefor
KR20230035203A (ko) 표시패널과 이를 포함한 전자장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant