CN115085707B - 一种碳化硅mosfet栅极驱动电路及方法 - Google Patents

一种碳化硅mosfet栅极驱动电路及方法 Download PDF

Info

Publication number
CN115085707B
CN115085707B CN202210719686.4A CN202210719686A CN115085707B CN 115085707 B CN115085707 B CN 115085707B CN 202210719686 A CN202210719686 A CN 202210719686A CN 115085707 B CN115085707 B CN 115085707B
Authority
CN
China
Prior art keywords
voltage
switched
change rate
mosfet device
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210719686.4A
Other languages
English (en)
Other versions
CN115085707A (zh
Inventor
蒋冬梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Strontium Wei Rhenium Technology Co ltd
Original Assignee
Sichuan Strontium Wei Rhenium Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Strontium Wei Rhenium Technology Co ltd filed Critical Sichuan Strontium Wei Rhenium Technology Co ltd
Priority to CN202210719686.4A priority Critical patent/CN115085707B/zh
Publication of CN115085707A publication Critical patent/CN115085707A/zh
Application granted granted Critical
Publication of CN115085707B publication Critical patent/CN115085707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种碳化硅MOSFET栅极驱动电路及方法，它包括两个单通道驱动芯片、两个电压变化率控制单元、PMOS管、NMOS管和MOSFET器件DUT；第一单通道驱动芯片上连接有提供电平VGSon和VGSoff的电压端口，并通过第一电压变化率控制单元与NMOS管的源极连接，第二单通道驱动芯片与NMOS管和PMOS管的栅极连接；NMOS管的漏极与MOSFET器件DUT的栅极连接，PMOS管的漏极通过第二电压变化率控制单元串与MOSFET器件DUT的栅极连接；本发明通过引入一个参考平台电平并此采用分阶段改变栅极电压的变化率的方式来实现对于碳化硅MOSFET动态阈值漂移的抑制作用。

Description

一种碳化硅MOSFET栅极驱动电路及方法
技术领域
本发明涉及电子技术领域，尤其涉及一种碳化硅MOSFET栅极驱动电路及方法。
背景技术
碳化硅MOSFET由于其栅极氧化层界面陷阱密度远高于硅基器件的界面陷阱密度，碳化硅MOSFET存在其特有的动态阈值漂移问题，即碳化硅MOSFET在开关栅极应力下，其阈值电压将会发生变化，这将导致碳化硅MOSFET实际开关运行时将会面临较为严峻的可靠性问题；如果阈值电压增加，碳化硅MOSFET导通电阻将会增大，最终导致导通损耗增大，如果阈值电压降低，碳化硅MOSFET由于串扰导致引起的误导通几率将会增大，最终导致系统可靠性降低。
碳化硅MOSFET动态阈值漂移与器件承受的栅极电压密切相关，栅极电压开关次数越多，碳化硅MOSFET阈值漂移量越大如图1所示，栅极电压变化率越大，碳化硅阈值漂移速度越快。此外，只有当栅极电压超过某个特定电平时，显著的动态阈值漂移才会发生。因此，如何解决传统碳化硅MOSFET栅极驱动方式由于较高的电压变化率导致严重的动态阈值漂移问题是目前需要考虑的。
发明内容
本发明的目的在于克服现有技术的缺点，提供了一种碳化硅MOSFET栅极驱动电路及方法，解决了传统碳化硅MOSFET栅极驱动方式由于较高的电压变化率导致严重的动态阈值漂移问题。
本发明的目的通过以下技术方案来实现：一种碳化硅MOSFET栅极驱动电路，它包括两个单通道驱动芯片、第一电压变化率控制单元、第二电压变化率控制单元、PMOS管、NMOS管和MOSFET器件DUT；第一单通道驱动芯片上连接有提供电平V GSon和V GSoff的电压端口，并通过第一电压变化率控制单元与NMOS管的源极连接，第二单通道驱动芯片与NMOS管和PMOS管的栅极连接；NMOS管的漏极与MOSFET器件DUT的栅极连接，PMOS管的漏极通过第二电压变化率控制单元串与MOSFET器件DUT的栅极连接；在MOSFET器件DUT的漏极与PMOS管的源极之间连接有提供平台参考电平的电源V plat；NMOS管用作第一单通道驱动芯片的选通开关为MOSFET器件DUT栅极提供电压电平V GSon或V GSoff，PMOS管用作第二单通道驱动芯片的选通开关为MOSFET器件DUT栅极提供平台参考电平V plat。
所述第一电压变化率控制单元包括串联的电阻R3和二极管D3以及串联的电阻R4和二极管D4，且电阻R3和R4之间为并联关系，通过电阻R3、R4和二极管D3、D4以及第二电压变化率控制单元实现MOSFET器件DUT的栅极电平切换为V GSon或V GSoff过程中电压变化率的调节控制。
所述第二电压变化率控制单元包括串联的电阻R1和二极管D1以及串联的电阻R2和二极管D2，且电阻R1和R2之间为并联关系，通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4实现MOSFET器件DUT的栅极电平切换为V plat过程中电压变化率的条件控制。
还包括稳压二极管D5和D6，稳压二极管D5连接在NMOS管的源极和栅极之间，稳压二极管D6连接在PMOS管和NMOS管的栅极之间，用于对PMOS管和NMOS管的栅极保护。
一种碳化硅MOSFET栅极驱动电路的驱动方法，所述驱动方法包括多个电压变化率调节控制周期，每个周期包括栅极电压上升沿两阶段电压变化率调节控制步骤或者栅极电压下降沿两阶段电压变化率调节控制步骤或者栅极电压上升沿和下降沿四阶段电压变化率调节控制步骤。
所述栅极电压上升沿两阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，V plat通过二极管D2和电阻R2对MOSFET器件DUT进行充电，从而使得其栅极驱动信号引入平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V GSoff变换为V plat；
步骤三、第一单通道驱动芯片保持高电平不变，第二单通道驱动芯片切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V plat变换为V GSon；
步骤四、MOSFET器件DUT栅极电压保持在V GSon一定时间，第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff，完成一个电压变化率调节控制周期。
所述栅极电压下降沿两阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon并保持一定时间；
步骤三、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，MOSFET器件DUT的栅极电压从V GSon放电至平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V GSon变换为V plat；
步骤四、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，MOSFET器件DUT的栅极电压从V plat放电至V GSoff，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V plat变换为V GSoff，完成一个电压变化率调节控制周期。
栅极电压上升沿和下降沿四阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，V plat通过二极管D2和电阻R2对MOSFET器件DUT进行充电，从而使得其栅极驱动信号引入平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V GSoff变换为V plat；
步骤三、第一单通道驱动芯片保持高电平不变，第二单通道驱动芯片切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V plat变换为V GSon；
步骤四、MOSFET器件DUT栅极电压保持在V GSon一定时间，然后第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，MOSFET器件DUT的栅极电压从V GSon放电至平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V GSon变换为V plat；
步骤五、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，MOSFET器件DUT的栅极电压从V plat放电至V GSoff，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V plat变换为V GSoff，完成一个电压变化率调节控制周期。
所述电压变化率dV GS1/dt>dV GS2/dt；在MOSFET器件DUT栅极电压达到平台参考电平V plat时马上以电压变化率dV GS1/dt或dV GS2/dt进行调节控制，或者保持一定时间后再以电压变化率dV GS1/dt或dV GS2/dt进行调节控制。
本发明具有以下优点：一种碳化硅MOSFET栅极驱动电路及方法，通过引入一个平台参考电平并此采用分阶段改变栅极电压的变化率的方式来实现对于碳化硅MOSFET动态阈值漂移的抑制作用。
附图说明
图1 为动态阈值漂移与开关次数的关系图；
图2 为本发明的电路结构示意图；
图3 为栅极驱动信号波形示意图；
图4 为栅极驱动信号波形与控制时序示意图；
图5 为另外实施例的栅极驱动信号波形示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。
实施例1，本发明涉及一种碳化硅MOSFET栅极驱动电路，通过改变传统的方波形式的栅极电压波形，引入一个中间电平V plat，并改变栅极电压的变化率从而实现对于碳化硅MOSFET动态阈值漂移的抑制作用。
如图2所示，它包括两个单通道驱动芯片、第一电压变化率控制单元、第二电压变化率控制单元、PMOS管、NMOS管和MOSFET器件DUT；第一单通道驱动芯片上连接有提供电平V GSon和V GSoff的电压端口，并通过第一电压变化率控制单元与NMOS管的源极连接，第二单通道驱动芯片与NMOS管和PMOS管的栅极连接；NMOS管的漏极与MOSFET器件DUT的栅极连接，PMOS管的漏极通过第二电压变化率控制单元串与MOSFET器件DUT的栅极连接；在MOSFET器件DUT的漏极与PMOS管的源极之间连接有提供平台参考电平的电源V plat；NMOS管用作第一单通道驱动芯片的选通开关为MOSFET器件DUT栅极提供电压电平V GSon或V GSoff，PMOS管用作第二单通道驱动芯片的选通开关为MOSFET器件DUT栅极提供平台参考电平V plat。
进一步地，第一电压变化率控制单元包括串联的电阻R3和二极管D3以及串联的电阻R4和二极管D4，且电阻R3和R4之间为并联关系，通过电阻R3、R4和二极管D3、D4以及第二电压变化率控制单元实现MOSFET器件DUT的栅极电平切换为V GSon或V GSoff过程中电压变化率的调节控制。
第二电压变化率控制单元包括串联的电阻R1和二极管D1以及串联的电阻R2和二极管D2，且电阻R1和R2之间为并联关系，通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4实现MOSFET器件DUT的栅极电平切换为V plat过程中电压变化率的条件控制。
进一步地，还包括稳压二极管D5和D6，稳压二极管D5连接在NMOS管的源极和栅极之间，稳压二极管D6连接在PMOS管和NMOS管的栅极之间，用于对PMOS管和NMOS管的栅极保护。
本发明NMOS管用作第一单通道驱动芯片的选通开关，当第而单通道驱动芯片的输出为高时NMOS管导通，器件栅极电压为驱动1输出电压，即为V GSon或者V GSoff；当驱动2的输出为低时，NMOS管关断，PMOS导通，被测器件栅极电压等于V plat，实现了中间电平的引入。同时，在V GSon、V GSoff、V plat三个电平之间相互切换过程中，电阻R1、R2、R3、R4与二极管D1、D2、D3、D4实现了对于不同切换过程的电压变化率的控制。
实施例2，本实施例是对于实施例1电路的驱动方法，驱动方法包括多个电压变化率调节控制周期，每个周期包括栅极电压上升沿两阶段电压变化率调节控制步骤或者栅极电压下降沿两阶段电压变化率调节控制步骤或者栅极电压上升沿和下降沿四阶段电压变化率调节控制步骤。
进一步地，如图3和图4所示，驱动方法其中一种实时方式为栅极电压上升沿两阶段电压变化率调节控制步骤包括：
步骤一、初始状态下第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、t 0时刻第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，V plat通过二极管D2和电阻R2对MOSFET器件DUT进行充电，从而使得其栅极驱动信号引入平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V GSoff变换为V plat；
步骤三、t 1时刻第一单通道驱动芯片保持高电平不变，第二单通道驱动芯片切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V plat变换为V GSon；
步骤四、MOSFET器件DUT栅极电压保持在V GSon持续到t 2时刻，第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff，完成一个电压变化率调节控制周期。
如图5所示，驱动方法的另一种实施方式为栅极电压下降沿两阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon并保持一定时间；
步骤三、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，MOSFET器件DUT的栅极电压从V GSon放电至平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V GSon变换为V plat；
步骤四、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，MOSFET器件DUT的栅极电压从V plat放电至V GSoff，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V plat变换为V GSoff，完成一个电压变化率调节控制周期。
驱动方法再一种实施方式为栅极电压上升沿和下降沿四阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，V plat通过二极管D2和电阻R2对MOSFET器件DUT进行充电，从而使得其栅极驱动信号引入平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V GSoff变换为V plat；
步骤三、第一单通道驱动芯片保持高电平不变，第二单通道驱动芯片切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V plat变换为V GSon；
步骤四、MOSFET器件DUT栅极电压保持在V GSon一定时间，然后第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，MOSFET器件DUT的栅极电压从V GSon放电至平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V GSon变换为V plat；
步骤五、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，MOSFET器件DUT的栅极电压从V plat放电至V GSoff，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V plat变换为V GSoff，完成一个电压变化率调节控制周期。
进一步地，电压变化率dV GS1/dt>dV GS2/dt；在MOSFET器件DUT栅极电压达到平台参考电平V plat时马上以电压变化率dV GS1/dt或dV GS2/dt进行调节控制，或者保持一定时间后再以电压变化率dV GS1/dt或dV GS2/dt进行调节控制，其中平台参考电平V plat的保持时间可以通过第二单通道驱动芯片的低电平时间进行控制，且V plat位于V GSoff和V GSon之间。
另外，对于平台参考电平的选择也需要满足以下条件：-5 V ≤V plat≤ 5 V。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (9)

1.一种碳化硅MOSFET栅极驱动电路，其特征在于：它包括两个单通道驱动芯片、第一电压变化率控制单元、第二电压变化率控制单元、PMOS管、NMOS管和MOSFET器件DUT；第一单通道驱动芯片上连接有提供电平V GSon和V GSoff的电压端口，并通过第一电压变化率控制单元与NMOS管的源极连接，第二单通道驱动芯片与NMOS管和PMOS管的栅极连接；NMOS管的漏极与MOSFET器件DUT的栅极连接，PMOS管的漏极通过第二电压变化率控制单元与MOSFET器件DUT的栅极连接；在MOSFET器件DUT的漏极与PMOS管的源极之间连接有提供平台参考电平的电源V plat；NMOS管用作第一单通道驱动芯片的选通开关为MOSFET器件DUT栅极提供电压电平V GSon或V GSoff，PMOS管用作第二单通道驱动芯片的选通开关为MOSFET器件DUT栅极提供平台参考电平V plat。
2.根据权利要求1所述的一种碳化硅MOSFET栅极驱动电路，其特征在于：所述第一电压变化率控制单元包括串联的电阻R3和二极管D3以及串联的电阻R4和二极管D4，且电阻R3和R4之间为并联关系，通过电阻R3、R4和二极管D3、D4以及第二电压变化率控制单元实现MOSFET器件DUT的栅极电平切换为V GSon或V GSoff过程中电压变化率的调节控制。
3.根据权利要求2所述的一种碳化硅MOSFET栅极驱动电路，其特征在于：所述第二电压变化率控制单元包括串联的电阻R1和二极管D1以及串联的电阻R2和二极管D2，且电阻R1和R2之间为并联关系，通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4实现MOSFET器件DUT的栅极电平切换为V plat过程中电压变化率的条件控制。
4.根据权利要求1所述的一种碳化硅MOSFET栅极驱动电路，其特征在于：还包括稳压二极管D5和D6，稳压二极管D5连接在NMOS管的源极和栅极之间，稳压二极管D6连接在PMOS管和NMOS管的栅极之间，用于对PMOS管和NMOS管的栅极保护。
5.根据权利要求1-4中任意一项所述的一种碳化硅MOSFET栅极驱动电路的驱动方法，其特征在于：所述驱动方法包括多个电压变化率调节控制周期，每个周期包括栅极电压上升沿两阶段电压变化率调节控制步骤或者栅极电压下降沿两阶段电压变化率调节控制步骤或者栅极电压上升沿和下降沿四阶段电压变化率调节控制步骤。
6.根据权利要求5所述的一种碳化硅MOSFET栅极驱动电路的驱动方法，其特征在于：所述栅极电压上升沿两阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，V plat通过二极管D2和电阻R2对MOSFET器件DUT进行充电，从而使得其栅极驱动信号引入平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V GSoff变换为V plat；
步骤三、第一单通道驱动芯片保持高电平不变，第二单通道驱动芯片切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V plat变换为V GSon；
步骤四、MOSFET器件DUT栅极电压保持在V GSon一定时间，第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff，完成一个电压变化率调节控制周期。
7.根据权利要求5所述的一种碳化硅MOSFET栅极驱动电路的驱动方法，其特征在于：所述栅极电压下降沿两阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon并保持一定时间；
步骤三、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，MOSFET器件DUT的栅极电压从V GSon放电至平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V GSon变换为V plat；
步骤四、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，MOSFET器件DUT的栅极电压从V plat放电至V GSoff，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V plat变换为V GSoff，完成一个电压变化率调节控制周期。
8.根据权利要求5所述的一种碳化硅MOSFET栅极驱动电路的驱动方法，其特征在于：栅极电压上升沿和下降沿四阶段电压变化率调节控制步骤包括：
步骤一、第一单通道驱动芯片和第二单通道驱动芯片分别输出低电平和高电平，NMOS管导通，PMOS管关断，使得输入MOSFET器件DUT栅极电压为V GSoff；
步骤二、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，V plat通过二极管D2和电阻R2对MOSFET器件DUT进行充电，从而使得其栅极驱动信号引入平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V GSoff变换为V plat；
步骤三、第一单通道驱动芯片保持高电平不变，第二单通道驱动芯片切换为输出高电平，NMOS管导通，PMOS管关断，V GSon通过二极管D3和电阻R3对MOSFET器件DUT进行充电直至其栅极电压为V GSon，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V plat变换为V GSon；
步骤四、MOSFET器件DUT栅极电压保持在V GSon一定时间，然后第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出高电平和低电平，NMOS管关断，PMOS管导通，MOSFET器件DUT的栅极电压从V GSon放电至平台参考电平V plat，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS1/dt从V GSon变换为V plat；
步骤五、第一单通道驱动芯片和第二单通道驱动芯片分别切换为输出低电平和高电平，NMOS管导通，PMOS管关断，MOSFET器件DUT的栅极电压从V plat放电至V GSoff，在此过程中通过电阻R1、R2、R3、R4和二极管D1、D2、D3、D4使在MOSFET器件DUT栅极电压以电压变化率dV GS2/dt从V plat变换为V GSoff，完成一个电压变化率调节控制周期。
9.根据权利要求6-8任意一项所述的一种碳化硅MOSFET栅极驱动电路的驱动方法，其特征在于：所述电压变化率dV GS1/dt > dV GS2/dt；在MOSFET器件DUT栅极电压达到平台参考电平V plat时马上以电压变化率dV GS1/dt 或dV GS2/dt进行调节控制，或者保持一定时间后再以电压变化率dV GS1/dt 或dV GS2/dt进行调节控制。
CN202210719686.4A 2022-06-23 2022-06-23 一种碳化硅mosfet栅极驱动电路及方法 Active CN115085707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210719686.4A CN115085707B (zh) 2022-06-23 2022-06-23 一种碳化硅mosfet栅极驱动电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210719686.4A CN115085707B (zh) 2022-06-23 2022-06-23 一种碳化硅mosfet栅极驱动电路及方法

Publications (2)

Publication Number Publication Date
CN115085707A CN115085707A (zh) 2022-09-20
CN115085707B true CN115085707B (zh) 2023-03-10

Family

ID=83256083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210719686.4A Active CN115085707B (zh) 2022-06-23 2022-06-23 一种碳化硅mosfet栅极驱动电路及方法

Country Status (1)

Country Link
CN (1) CN115085707B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116436450B (zh) * 2023-03-28 2024-04-09 重庆大学 Mos型半导体器件的栅极驱动电路和电力变换装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109163A (en) * 1977-03-11 1978-08-22 Westinghouse Electric Corp. High speed, radiation hard complementary mos capacitive voltage level shift circuit
US8638133B2 (en) * 2011-06-15 2014-01-28 Infineon Technologies Ag Method and circuit for driving an electronic switch
CN105634461B (zh) * 2015-12-28 2018-11-20 上海数明半导体有限公司 一种电平移位电路
CN107493095B (zh) * 2017-08-09 2020-06-16 东南大学 硅基igbt和碳化硅肖特基二极管混合的栅驱动系统
CN108683327B (zh) * 2018-06-12 2020-02-14 西北工业大学 一种碳化硅mosfet驱动电路

Also Published As

Publication number Publication date
CN115085707A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
KR930008656B1 (ko) 노이즈가 억제되는 데이타 출력 버퍼
US20090278576A1 (en) Critical path monitor for an integrated circuit and method of operation thereof
KR20050011674A (ko) 반도체장치
CN115085707B (zh) 一种碳化硅mosfet栅极驱动电路及方法
CN115032518B (zh) 一种动态阈值电压测试装置及方法
US7368952B2 (en) Output buffer circuit
JP2004266368A (ja) 半導体装置の駆動方法および装置
US7983013B2 (en) Operating and controlling insulated gate bipolar transistors in high speed failure mode situations
US20210105013A1 (en) Gate driver circuit, motor driver circuit, and hard disk apparatus
JP4991446B2 (ja) 電力変換装置
US20230326973A1 (en) Multi-level gate driver applied to sic mosfet
US11881771B2 (en) Half-bridge power circuit, controller therefor, and method for controlling the same
US20090135040A1 (en) Method for controlling delay time of pulse delay circuit and pulse delay circuit thereof
US7755407B2 (en) Variable delay circuit, testing apparatus, and electronic device
JP2001274665A (ja) 電圧駆動型素子の駆動方法および駆動回路
Cui et al. Slope Sensing for Optimum Dynamic Gate Driving of SiC Power MOSFETs
JPS62159910A (ja) 半導体集積回路
US4916385A (en) Inverter circuit
CN116647223B (zh) 门极驱动电路、芯片及电子设备
CN117200770A (zh) 一种防止温漂的mos器件栅极驱动方法及驱动电路
Wang et al. Automatic Search Method of Robust Gate Driving Vectors for Digital Gate Drivers Against Variations in Operating Conditions of IGBT’s
Lu et al. An Active Gate Driver Design to Reduce Voltage and Current Overshoots for SiC MOSFET Modules
JP7513061B2 (ja) ゲート駆動回路及び半導体装置
TWI769003B (zh) 具有自適應機制的電壓轉換電路
CN210111962U (zh) 一种阶梯驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant