CN115084217A - 半导体装置中的浅沟槽隔离填充结构 - Google Patents

半导体装置中的浅沟槽隔离填充结构 Download PDF

Info

Publication number
CN115084217A
CN115084217A CN202210208138.5A CN202210208138A CN115084217A CN 115084217 A CN115084217 A CN 115084217A CN 202210208138 A CN202210208138 A CN 202210208138A CN 115084217 A CN115084217 A CN 115084217A
Authority
CN
China
Prior art keywords
trench
insulating particles
semiconductor substrate
solution
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210208138.5A
Other languages
English (en)
Inventor
佐藤信吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115084217A publication Critical patent/CN115084217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本文所公开的实施例是涉及半导体装置中的浅沟槽隔离填充结构的设备和方法。一种实例方法包含：蚀刻半导体衬底以形成多个柱和其间的沟槽；在所述沟槽中提供冲洗溶液；将多个绝缘粒子添加到所述冲洗溶液中；以及去除所述冲洗溶液，使得所述绝缘粒子和气隙保持在所述沟槽中。

Description

半导体装置中的浅沟槽隔离填充结构
技术领域
本应用的实施例涉及半导体装置，具体地说，涉及半导体装置中的浅沟槽隔离填充结构。
背景技术
用于浅沟槽隔离(STI)的沟槽的纵横比随着半导体装置的缩小而增加。当纵横比增加时，出现一个问题，即在清洁内壁之后去除冲洗溶液以干燥沟槽的内壁时，由于冲洗溶液的表面张力，相邻的硅柱彼此粘附，从而导致硅柱倒塌。作为防止此问题的方法，已知一种用防水剂(例如硅烷化剂)涂覆沟槽内壁的方法。然而，当使用此方法时，工艺的数目增加。近年来，提出了一种使用无表面张力的超临界流体的干燥工艺。然而，此方法需要昂贵的干燥设备且产率较低，从而导致制造成本增加。
发明内容
根据本公开的实施例，提供了一种设备，并且所述设备包括：半导体衬底，其具有多个柱以在其间形成沟槽；以及多个绝缘粒子，其嵌入所述沟槽中，使得气隙保持在所述多个绝缘粒子当中。
根据本公开的实施例，提供了一种方法，并且所述方法包括：蚀刻半导体衬底以形成多个柱和其间的沟槽；在所述沟槽中提供冲洗溶液；将多个绝缘粒子添加到所述冲洗溶液中；以及去除所述冲洗溶液，使得所述绝缘粒子和气隙保持在所述沟槽中。
根据本公开的实施例，提供了一种方法，并且所述方法包括：在半导体衬底上形成柱状结构，所述柱状结构具有多个柱以在其间形成沟槽；通过具有多个绝缘粒子的溶液填充所述沟槽；以及去除所述溶液，使得所述绝缘粒子和气隙保持在所述沟槽中。
附图说明
图1是示出根据本公开的实施例的半导体装置的结构的示意性横截面；
图2A至2E是用于解释根据本公开的实施例的半导体装置的制造方法的实例的流程图；
图3A至3C是用于解释根据本公开的实施例的半导体装置的制造方法的实例的流程图；
图4是示出本公开的实施例中溶剂的pH值与ζ电位之间的关系的曲线图；
图5是示出包含第一修改的根据本公开的实施例的半导体装置的结构的示意性横截面；以及
图6是示出包含第二修改的根据本公开的实施例的半导体装置的结构的示意性横截面。
具体实施方式
下文将参考附图来详细解释本发明的各种实施例。以下详细描述参考借助于说明示出可以实践的本发明的特定方面和实施例的附图。这些实施例通过足够的细节描述以使得所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下，可以使用其它实施例并且可以做出结构、逻辑和电性改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可以与一或多个其它所公开的实施例组合以形成新的实施例。
如图1所示，根据本公开的半导体装置包含设置在包含硅的半导体衬底10上的多个硅柱11。硅柱11是作为半导体衬底10的部分的有源区，并且晶体管形成于其上表面上。形成在硅柱11之间的沟槽12构成STI区。二氧化硅粒子13嵌入沟槽12的内部部分中。沟槽12的内部部分未完全填充有二氧化硅粒子13，并且气隙14保持在粒子当中。因此，获得了比填充有氧化硅等的一般STI区更高的绝缘性能，并且介电常数显著降低。二氧化硅粒子13的大小可根据沟槽12的宽度来选择，并且例如为1nm至100nm。优选地，使用具有多个粒度分布的二氧化硅粒子13，以更密集地将二氧化硅粒子13嵌入沟槽12的内部部分。举例来说，可使用粒度为1nm、3nm和5nm的三种类型的二氧化硅粒子13。由于二氧化硅粒子13相互粘附，并且硅柱11粘附在沟槽12中的二氧化硅粒子13上，因此二氧化硅粒子13保持在沟槽12中的内部部分。
下面解释了图1所示的半导体装置的制造方法。首先，多个掩模图案20形成于半导体衬底10的表面上，如图2A所示。掩模图案20具有其中堆叠了氧化硅膜21、氮化硅膜22和抗蚀剂膜23的结构。接下来，使用掩模图案20作为掩模对半导体衬底10进行干式蚀刻以在半导体10上形成沟槽12，如图2B所示。沟槽12的深度为例如250nm，并且底部上的沟槽12的宽度为例如15nm。由掩模图案20覆盖的半导体衬底10的部分是硅柱11。当通过干式蚀刻在半导体衬底10上形成沟槽12时，聚合物残留物24粘附到沟槽12的内壁。通过清洁工艺去除聚合物残留物24。
如图2C所示，在去除抗蚀剂膜23之后，通过将包含过氧化氢溶液等的清洁溶液30引入沟槽12的内部部分来执行清洁工艺。因此，去除粘附到沟槽12的内壁上的聚合物残留物24，并且在沟槽12的内壁上形成薄的氧化硅膜31。在一般的清洁工艺中，用超纯水替换包含过氧化氢溶液等的清洁溶液，然后进一步用具有相对低表面张力的包含异丙醇(IPA)等的冲洗溶液替换，并且随后去除冲洗溶液以进行干燥。同样在这种情况下，由于冲洗溶液的表面张力，因此硅柱11具有倒塌的风险。因此，沟槽12的内壁需要涂覆包含硅烷化剂等的防水剂，以防止冲洗溶液粘附到沟槽12的内壁上。然而，由于随后需要去除沟槽12的内壁上的防水剂涂层，因此工艺的数目增加。
在本实施例中，在用冲洗溶液32替换清洁溶液30之后并且在去除冲洗溶液32之前，将分散有二氧化硅粒子13的溶剂添加到冲洗溶液32中，如图2D所示。例如，将包含粒度为1nm、3nm和5nm的三种二氧化硅粒子13的混合粉末分散在溶剂中，并且将其添加到冲洗溶液32中，所述三种二氧化硅粒子分别以50％、30％和20％(总计100％)的混合比混合。因此，二氧化硅粒子13与冲洗溶液32混合，并且二氧化硅粒子13进入沟槽12的内部部分。粒度较小的二氧化硅粒子容易进入狭窄区。代替使用分散有二氧化硅粒子13的溶剂，可将TEOS等添加到冲洗溶液32中，以通过溶胶-凝胶方法在冲洗溶液32中生成二氧化硅粒子13。在这种情况下，二氧化硅粒子13包含环状聚硅氧烷。然后如图2E所示去除冲洗溶液32，由此完成STI区。冲洗溶液32的去除可通过加热使冲洗溶液32汽化来执行。由于当时在有源区域中未形成晶体管，因此可通过加热到相对较高的温度，例如500℃至1000℃，来快速汽化冲洗溶液32。随后执行化学机械抛光(CMP)以去除不必要的二氧化硅粒子13和掩模图案20，从而获得图1所示的结构。
如上文所描述，在本实施例中沟槽12的清洁工艺中，在湿处理期间引入二氧化硅粒子13。因此，硅柱11由进入沟槽12的内部部分的二氧化硅粒子13支撑。这可防止硅柱11在去除冲洗溶液32时倒塌。此外，在去除冲洗溶液32之后，在沟槽12的内部部分形成气隙14，并且因此可获得比一般STI区更高的绝缘性能。
在本公开的实施例中，在使用清洁溶液30去除聚合物残留物24之后并且在添加二氧化硅粒子13之前，可使用包含稀释氢氟酸的处理溶液33去除氧化硅膜31，如图3A所示。当去除在沟槽12的内壁上形成的氧化硅膜31时，硅柱11的侧表面暴露。此时，氧化硅膜21的侧表面也被轻微蚀刻到与氧化硅膜31相同的程度。接下来，用冲洗溶液32替换处理溶液33，随后将分散有二氧化硅粒子13的溶剂添加到冲洗溶液32中，如图3B所示。此时，冲洗溶液32的pH值优选地小于7，并且更优选地在2至4的范围内。例如，存在可将CO2溶解在超纯水中以降低pH值的方法。这是因为当冲洗溶液32为酸性时，冲洗溶液32中的氧化硅和氮化硅的ζ电位为正值，如图4所示。结果，包含氧化硅的二氧化硅粒子13物理地吸附到硅柱11的表面，从而使得ζ电位为负值。与之相反，氮化硅膜22的ζ电位为正值，并且因此二氧化硅粒子13不太可能粘附到氮化硅膜22的表面。也就是说，使用酸性冲洗溶液32能够将二氧化硅粒子13引入沟槽12的内部部分。通过将冲洗溶液32的pH值调整到2至4的范围，可有效地形成这种现象。如图3C所示，当通过加热去除冲洗溶液32时，二氧化硅粒子13以化学方式吸附到硅柱11上。随后通过CMP去除不必要的二氧化硅粒子13和掩模图案20，由此获得图1所示的结构。
如图5所示，在本公开的实施例中，可通过将二氧化硅粒子13嵌入沟槽12的下部区段并且用包含氧化硅等的绝缘膜40填充沟槽12的上部区段来覆盖气隙14。这可防止后续工艺中使用的例如抗蚀剂之类的各种材料渗入气隙14中。为了获得此结构，只需减少添加到冲洗溶液32中的二氧化硅粒子13的数量，或通过蚀刻去除嵌入沟槽12的上部区段的二氧化硅粒子13，然后使用化学气相沉积(CVD)方法等形成绝缘膜40即可。
嵌入有二氧化硅粒子13的沟槽不需要由硅柱11形成，并且可以由设置在半导体衬底10上的柱状结构形成。在如图6所示的本公开的实施例中，在半导体衬底10上形成多个单元电容器60，其间插入布线层50。图6所示的半导体装置是动态随机存取存储器(DRAM)。在布线层50上形成每个单元晶体管、位线52等的栅极电极51。每个单元晶体管的源极/漏极区15形成在半导体衬底10上。源极/漏极区15中的一个耦合到位线52中的对应一个，源极/漏极区15中的另一个耦合到单元电容器60中的对应一个。单元电容器60具有例如具有高纵横比的圆柱形结构，并且柱状结构是通过以预定间距排列多个单元电容器60而形成的。因此，在单元电容器60之间形成具有高纵横比的沟槽61。二氧化硅粒子13嵌入沟槽61的内部部分中。以此方式将二氧化硅粒子13嵌入由单元电容器60形成的沟槽61的内部部分中，可防止单元电容器60倒塌。
虽然已经在某些优选实施例及实例的上下文中公开了本发明，但是所属领域的技术人员应理解，本发明延伸超出专门公开的实施例到其它替代实施例和/或本发明及其显而易见的修改及等效物的使用。另外，基于本公开，在本发明的范围内的其它修改对于所属领域的技术人员来说将是显而易见的。经考虑还可以进行实施例的具体特征和方面的各种组合或子组合，并且仍落入本发明的范围内。应理解，所公开实施例的各种特征和方面能够彼此组合或替代彼此以便形成所公开的本发明的变化模式。因此，希望本文所公开的本发明中的至少一些的范围不应受上文所描述的特定公开实施例的限制。

Claims (20)

1.一种设备，其包括：
半导体衬底，其具有多个柱以在其间形成沟槽；以及
多个绝缘粒子，其嵌入所述沟槽中，使得气隙保持在所述多个绝缘粒子当中。
2.根据权利要求1所述的设备，其中所述多个绝缘粒子中的每一个包括氧化硅。
3.根据权利要求1所述的设备，其中所述多个绝缘粒子的粒度彼此不同。
4.根据权利要求3所述的设备，其中所述多个绝缘粒子的所述粒度中的每一个在1nm至100nm的范围内。
5.根据权利要求2所述的设备，其中所述多个绝缘粒子中的每一个包括环状聚硅氧烷。
6.根据权利要求1所述的设备，其进一步包括填充所述沟槽的上部区段的绝缘膜，以覆盖所述多个绝缘粒子和形成于所述沟槽的下部区段中的所述气隙。
7.根据权利要求1所述的设备，其中所述半导体衬底包括硅。
8.根据权利要求1所述的设备，其进一步包括设置在所述半导体衬底下方的多个存储器单元晶体管。
9.根据权利要求8所述的设备，其中所述多个柱中的每一个耦合到所述多个存储器单元晶体管中的对应一个。
10.一种方法，其包括：
蚀刻半导体衬底以形成多个柱和其间的沟槽；
在所述沟槽中提供冲洗溶液；
将多个绝缘粒子添加到所述冲洗溶液中；以及
去除所述冲洗溶液，使得所述绝缘粒子和气隙保持在所述沟槽中。
11.根据权利要求10所述的方法，其中所述绝缘粒子包括氧化硅。
12.根据权利要求11所述的方法，
其中所述半导体衬底包括硅，并且
其中所述方法进一步包括，在所述添加之前，去除形成于所述沟槽的内壁上的氧化硅膜以暴露所述柱的侧表面。
13.根据权利要求12所述的方法，其中具有所述绝缘粒子的所述冲洗溶液的pH值小于7。
14.根据权利要求13所述的方法，其中具有所述绝缘粒子的所述冲洗溶液的所述pH值的范围在2至4的范围内。
15.根据权利要求13所述的方法，
其中通过使用包含氮化硅膜的掩模来执行所述蚀刻，并且
其中所述添加是使用所述掩模的至少一部分来执行的，包括所述氮化硅膜的顶部表面保持在所述掩模的至少一部分中。
16.根据权利要求10所述的方法，其中所述添加通过溶胶-凝胶方法在所述冲洗溶液中执行。
17.根据权利要求10所述的方法，其进一步包括在去除之后用绝缘膜填充所述沟槽的上部区段以覆盖形成于所述沟槽的下部区段中的所述气隙。
18.一种方法，其包括：
在半导体衬底上形成柱状结构，所述柱状结构具有多个柱以在其间形成沟槽；
通过具有多个绝缘粒子的溶液填充所述沟槽；以及
去除所述溶液，使得所述绝缘粒子和气隙保持在所述沟槽中。
19.根据权利要求18所述的方法，其中所述绝缘粒子包括氧化硅。
20.根据权利要求18所述的方法，其中所述柱中的每一个是DRAM单元的单元电容器。
CN202210208138.5A 2021-03-15 2022-03-04 半导体装置中的浅沟槽隔离填充结构 Pending CN115084217A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/202,079 2021-03-15
US17/202,079 US11688630B2 (en) 2021-03-15 2021-03-15 Shallow trench isolation filling structure in semiconductor device

Publications (1)

Publication Number Publication Date
CN115084217A true CN115084217A (zh) 2022-09-20

Family

ID=83193999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210208138.5A Pending CN115084217A (zh) 2021-03-15 2022-03-04 半导体装置中的浅沟槽隔离填充结构

Country Status (2)

Country Link
US (1) US11688630B2 (zh)
CN (1) CN115084217A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
US9564353B2 (en) * 2013-02-08 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with reduced parasitic capacitance and methods of forming the same
US9496371B1 (en) * 2015-10-07 2016-11-15 International Business Machines Corporation Channel protection during fin fabrication
US10170582B1 (en) * 2017-09-13 2019-01-01 International Business Machines Corporation Uniform bottom spacer for vertical field effect transistor
JP7301575B2 (ja) * 2018-05-15 2023-07-03 東京エレクトロン株式会社 基板処理方法、記憶媒体及び基板処理装置

Also Published As

Publication number Publication date
US20220293454A1 (en) 2022-09-15
US11688630B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US8435876B2 (en) Method of manufacturing semiconductor device
KR100343286B1 (ko) 웨이퍼 가장자리의 결함 요인 처리 방법
US7015144B2 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same
CN1606138A (zh) 能防止湿式清洁过程导致之损坏的半导体装置的制造方法
KR102403619B1 (ko) 반도체 장치 및 그 제조 방법
KR100666387B1 (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
US20060115954A1 (en) Methods of manufacturing a capacitor and a semiconductor device
US20100035404A1 (en) Methods of Forming Trench Isolation and Methods of Forming Arrays of FLASH Memory Cells
US20090311842A1 (en) Method for fabricating a semiconductor memory device
KR100338958B1 (ko) 반도체 소자의 커패시터 형성 방법
US7026242B2 (en) Method for filling a hole with a metal
US11688630B2 (en) Shallow trench isolation filling structure in semiconductor device
US6479355B2 (en) Method for forming landing pad
US8129251B2 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
TW202238938A (zh) 用於控制底部電極結構及提供其之頂部支撐的裝置及方法
US20090170322A1 (en) Method for Manufacturing Semiconductor Device Including Vertical Transistor
US7651923B2 (en) Method for forming transistor of semiconductor device
KR100526885B1 (ko) 반도체 소자에서의 캐패시터 형성방법
CN113496952B (zh) 半导体结构及其制作方法
US20220367254A1 (en) Semiconductor Device and Method of Manufacture
KR20040001227A (ko) 캐패시터 형성 방법
US20090012221A1 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process
KR101060696B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20080032471A1 (en) Methods for forming shallow trench isolation structures in deep trenches and uses of the same
WO2024058875A1 (en) Wet etch process and methods to form air gaps between metal interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination