CN115084087A - 晶圆焊垫结构及其形成方法 - Google Patents

晶圆焊垫结构及其形成方法 Download PDF

Info

Publication number
CN115084087A
CN115084087A CN202110259205.1A CN202110259205A CN115084087A CN 115084087 A CN115084087 A CN 115084087A CN 202110259205 A CN202110259205 A CN 202110259205A CN 115084087 A CN115084087 A CN 115084087A
Authority
CN
China
Prior art keywords
pad structure
layer
forming
welding pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110259205.1A
Other languages
English (en)
Inventor
徐一凡
熊鹏
王瑜彬
李斌
叶偲偲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110259205.1A priority Critical patent/CN115084087A/zh
Publication of CN115084087A publication Critical patent/CN115084087A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种晶圆焊垫结构及其形成方法，其中晶圆焊垫结构包括：第一衬底；位于所述第一衬底上的焊垫结构，所述焊垫结构的顶部表面与侧壁之间的顶角为圆角；位于所述焊垫结构上的钝化层，所述钝化层内具有钝化开口，所述钝化开口暴露出所述焊垫结构的顶部表面。所述焊垫结构的顶部表面与侧壁之间的顶角为圆角，在后续的封装时的热制程工艺中，圆角结构能够很好的将所述焊垫结构因热膨胀而产生的应力进行分散减小，降低了因应力集中而对覆盖在所述焊垫结构上的钝化层造成裂痕的风险。进而能够减少外部水汽通过裂痕与所述焊垫结构接触，以此提升最终形成的半导体结构的性能。

Description

晶圆焊垫结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆焊垫结构及其形成方法。
背景技术
晶圆级BGA(Wafer Lever BGA，WLBGA)封装以BGA(Ball Grid Array)技术为基础，是一种经过改进和提高的CSP封装技术。晶圆级BGA技术以晶圆为加工对象，在晶圆上同时对多个芯片进行封装、老化以及测试，然后切割晶圆形成单个器件，该单个器件可以直接贴装至基板或者印刷电路板上。
晶圆级BGA技术具有封装尺寸小且支持的键合需求广的优点，使得晶圆级BGA技术的应用越来越广，以晶圆级BGA技术封装获得的产品需求量也越来越大。
然而，现有技术在封装过程中的所形成的晶圆焊垫结构的性能仍有待提高。
发明内容
本发明解决的技术问题是提供一种晶圆焊垫结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种晶圆焊垫结构，包括：第一衬底；位于所述第一衬底上的焊垫结构，所述焊垫结构的顶部表面与侧壁之间的顶角为圆角；位于所述焊垫结构上的钝化层，所述钝化层内具有钝化开口，所述钝化开口暴露出所述焊垫结构的顶部表面。
可选的，所述第一衬底包括：第一基底以及位于所述第一基底上的第一器件层，所述第一器件层内具有若干器件结构和若干电互连结构，所述电互连结构与所述器件结构连接。
可选的，还包括：位于所述第一衬底上的介质层，所述介质层内具有连接层，所述焊垫结构位于所述介质层上，且所述连接层连接所述焊垫结构和所述电互连结构。
可选的，所述钝化层的材料包括：氧化硅和氮化硅。
可选的，所述介质层的材料包括：氧化硅和氮化硅。
可选的，所述焊垫结构的侧壁与底部表面之间的夹角呈锐角，所述锐角为68°～72。
可选的，还包括：位于所述钝化层表面和部分所述焊垫结构表面的缓冲层。
可选的，所述缓冲层的材料包括：聚酰亚胺复合材料。
可选的，还包括：导电结构，所述导电结构与所述焊垫结构连接。
可选的，所述导电结构包括：导电柱或焊球。
可选的，所述导电柱包括：种子层以及位于所述种子层上的导电层。
可选的，所述导电层的材料包括：铜。
可选的，所述焊垫结构的材料包括：铝。
相应的，本发明还提供了一种晶圆焊垫结构的形成方法，包括：提供第一衬底；在所述第一衬底上形成焊垫结构，所述焊垫结构的顶部表面与侧壁之间的顶角为圆角；在所述焊垫结构上形成钝化层，所述钝化层内具有钝化开口，所述钝化开口暴露出所述焊垫结构的顶部表面。
可选的，所述第一衬底包括：第一基底以及位于所述第一基底上的第一器件层，所述第一器件层内具有若干器件结构和若干电互连结构，所述电互连结构与所述器件结构连接。
可选的，在形成所述焊垫结构之前，还包括：在所述第一衬底上形成介质层，所述介质层内具有连接层，所述焊垫结构位于所述介质层上，且所述连接层连接所述焊垫结构和所述电互连结构。
可选的，所述焊垫结构的形成方法包括：在所述介质层上形成金属层；对所述金属层进行图形化工艺处理，形成初始焊垫结构；对所述初始焊垫结构进行回刻蚀处理，形成所述焊垫结构。
可选的，所述回刻蚀处理的工艺包括湿法刻蚀工艺。
可选的，所述焊垫结构的侧壁与底部表面之间的夹角呈锐角，所述锐角为68°～72°。
可选的，在形成所述钝化层之后，还包括：在所述钝化层的表面和部分所述焊垫结构表面形成缓冲层。
可选的，在形成所述缓冲层之后，还包括：在所述焊垫结构上形成导电结构，所述导电结构与所述焊垫结构连接。
可选的，所述导电结构包括：导电柱或焊球。
可选的，所述导电柱包括：种子层以及位于所述种子层上的导电层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的结构中，所述焊垫结构的顶部表面与侧壁之间的顶角为圆角，在后续的封装时的热制程工艺中，圆角结构能够很好的将所述焊垫结构因热膨胀而产生的应力进行分散减小，降低了因应力集中而对覆盖在所述焊垫结构上的钝化层造成裂痕的风险。进而能够减少外部水汽通过裂痕与所述焊垫结构接触，以此提升最终形成的半导体结构的性能。
进一步，还包括：位于所述钝化层表面和部分所述焊垫结构表面的缓冲层。由于所述缓冲层具有较好的弹性形变能力，因此在受到更大的冲击力时，所述缓冲层也能够吸收一部分冲击力，有效的降低了所述焊垫结构所承受的冲击力，进而降低了所述焊垫结构因迁移形变而产生的膨胀力，能够进一步降低对覆盖在所述焊垫结构上的钝化层造成裂痕的风险。
本发明的技术方案的形成方法中，所述焊垫结构的顶部表面与侧壁之间的顶角为圆角，在后续的封装时的热制程工艺中，圆角结构能够很好的将所述焊垫结构因热膨胀而产生的应力进行分散减小，降低了因应力集中而对覆盖在所述焊垫结构上的钝化层造成裂痕的风险。进而能够减少外部水汽通过裂痕与所述焊垫结构接触，以此提升最终形成的半导体结构的性能。
进一步，在形成所述钝化层之后，还包括：在所述钝化表面层和部分所述焊垫结构表面形成缓冲层。由于所述缓冲层具有较好的弹性形变能力，因此在受到更大的冲击力时，所述缓冲层也能够吸收一部分冲击力，有效的降低了所述焊垫结构所承受的冲击力，进而降低了所述焊垫结构因迁移形变而产生的膨胀力，能够进一步降低对覆盖在所述焊垫结构上的钝化层造成裂痕的风险。
附图说明
图1是一种半导体结构的结构示意图；
图2至图8是本发明半导体结构形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术在封装过程中的所形成的晶圆焊垫结构的性能仍有待提高。以下将结合附图进行具体说明。
请参考图1，包括：提供第一衬底100，在所述第一衬底100上形成焊垫结构101，所述焊垫结构101的顶部表面与侧壁之间呈钝角；在所述焊垫结构101的侧壁和顶部表面形成钝化层102，所述钝化层102内具有钝化开口，所述钝化开口暴露出所述焊垫结构101的顶部表面。
在本实施例中，由于所述焊垫结构101的顶部表面边缘呈尖角(如图1中A部分所示)，即所述焊垫结构101的顶部表面侧壁之间呈钝角。在后续的封装过程中会有多次升温和降温的工序，所述焊垫结构101在受热之后膨胀，在所述尖角位置会形成更集中的应力拉扯，进而容易造成覆盖在所述焊垫结构101表面的钝化层102出现裂痕。由于裂痕的存在，使得外部的水汽容易通过裂痕与所述焊垫结构101接触，进而影响到最形成的半导体结构的性能。
在此基础上，本发明提供一种晶圆焊垫结构及其形成方法，通过将所述焊垫结构的顶部表面边沿制成圆弧状结构，在后续的热制程工艺中，圆弧状结构能够很好的将应力进行分散减小，能够降低对覆盖在所述焊垫结构上的第二钝化层造成裂痕的风险。进而能够减少外部水汽通过裂痕与所述焊垫结构接触，以此提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图2至图8，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图2，提供第一衬底。
在本实施例中，所述第一衬底包括：第一基底200以及位于所述第一基底200上的第一器件层201，所述第一器件层201内具有若干器件结构和若干电互连结构，所述电互连结构与所述器件结构连接(未标示)。
在本实施例中，所述第一基底200的材料为硅；在其他实施例中，所述第一基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述器件结构包括晶体管、电阻、电感或电容。
所述电互连结构的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍；在本实施例中，所述电互连结构的材料采用铜。
请参考图3，在所述第一衬底上形成介质层202，所述介质层202内具有连接层203。
在本实施例中，所述介质层202的材料包括：氧化硅和氮化硅。
在本实施例中，所述介质层202和所述连接层203的形成方法包括：在所述第一衬底上形成初始介质层(未图示)；对所述初始介质层进行图形化处理，形成介质层202，所述介质层202内具有介质层开口；在所述介质层开口内形成所述连接层203，所述连接层203的底部表面与所述电互连结构连接。
请参考图4，在形成所述介质层202之后，在所述第一衬底上形成焊垫结构204，所述焊垫结构204的顶部表面与侧壁之间的顶角为圆角。
在本实施例中，所述焊垫结构204的顶部表面与侧壁之间的顶角为圆角，在后续的封装时的热制程工艺中，圆角结构能够很好的将所述焊垫结构204因热膨胀而产生的应力进行分散减小，降低了因应力集中而对覆盖在所述焊垫结构204上的钝化层造成裂痕的风险。进而能够减少外部水汽通过裂痕与所述焊垫结构204接触，以此提升最终形成的半导体结构的性能。
在本实施例中，所述焊垫结构204的形成方法包括：在所述介质层202上形成金属层(未图示)；对所述金属层进行图形化工艺处理，形成初始焊垫结构；对所述初始焊垫结构进行回刻蚀处理，形成所述焊垫结构204。
在本实施例中，所述连接层203的顶部表面与所述焊垫结构204连接。
在其他实施例中，所述焊垫结构和所述连接层还可以同时形成。
在本实施例中，所述回刻蚀处理的工艺包括湿法刻蚀工艺。
通过所述工艺参数能够使得最终形成的圆角适中，若圆角的弧度较小，则分散应力的效果较差；若圆角的弧度较大，则会较多的损伤所述焊垫结构204，进而影响最终半导体结构的性能。
在本实施例中，所述焊垫结构204的侧壁与底部表面之间的夹角呈锐角，所述锐角为68°～72°。该结构能够使得后续在所述焊垫结构204上形成钝化层承受的更小的应力拉扯，降低了所述钝化层因应力过大而损伤的风险。
在本实施例中，所述焊垫结构204的材料采用铝。
请参考图5，在所述焊垫结构204上形成钝化层205，所述钝化层205内具有钝化开口206，所述钝化开口206暴露出所述焊垫结构204的顶部表面。
在本实施例中，所述钝化层205的形成工艺采用原子层沉积工艺，采用原子层沉积工艺形成的所述钝化层205具有更好的均匀性与阶梯覆盖率。
在本实施例中，所述钝化层205采用多层结构，所述钝化层205的材料包括：氧化硅和氮化硅。
请参考图6，在形成所述钝化层205之后，在所述钝化层205的表面和部分所述焊垫结构204表面形成缓冲层207。
在本实施例中，所述缓冲层207的材料采用聚酰亚胺复合材料。
由于所述缓冲层207具有较好的弹性形变能力，因此在受到更大的冲击力时，所述缓冲层207也能够吸收一部分冲击力，有效的降低了所述焊垫结构204所承受的冲击力，进而降低了所述焊垫结构204因迁移形变而产生的膨胀力，能够进一步降低对覆盖在所述焊垫结构204上的钝化层205造成裂痕的风险。
请参考图7，在形成所述缓冲层207之后，在所述焊垫结构204上形成导电结构208，所述导电结构208与所述焊垫结构204连接。
在本实施例中，所述导电结构208采用导电柱，所述导电柱包括：种子层以及位于所述种子层上的导电层；在其他实施例中，所述导电结构还可以采用焊球。
在本实施例中，所述种子层和所述导电层的形成方法包括：在所述钝化开口206内以及部分所述缓冲层207的顶部表面形成所述种子层；采用金属生长工艺在所述种子层上形成所述导电层。
在本实施例中，所述种子层形成的工艺采用原子层沉积工艺。
在本实施例中，所述导电层的材料采用铜。
请参考图8，在形成所述导电结构208之后，提供第二衬底209；将所述第一衬底209和所述第二衬底键合。
在本实施例中，所述第二衬底209包括：第二基底以及位于所述第二基底上的第二器件层，所述第二器件层内具有若干器件结构和若干电互连结构，所述电互连结构与所述器件结构连接(未图示)。
相应的，本发明的实施例中还提供了一种晶圆焊垫结构，请继续参考图8，包括：第一衬底；位于所述第一衬底上的焊垫结构204，所述焊垫结构204的顶部表面与侧壁之间的顶角为圆角；位于所述焊垫结构204上的钝化层，所述钝化层205内具有钝化开口206，所述钝化开口206暴露出所述焊垫结构204的顶部表面。
在本实施例中，所述焊垫结构204的顶部表面与侧壁之间的顶角为圆角，在后续的封装时的热制程工艺中，圆角结构能够很好的将所述焊垫结构204因热膨胀而产生的应力进行分散减小，降低了因应力集中而对覆盖在所述焊垫结构204上的钝化层205造成裂痕的风险。进而能够减少外部水汽通过裂痕与所述焊垫结构204接触，以此提升最终形成的半导体结构的性能。
在本实施例中，所述第一衬底包括：第一基底200以及位于所述第一基底200上的第一器件层201，所述第一器件层201内具有若干器件结构和若干电互连结构，所述电互连结构与所述器件结构连接。
在本实施例中，还包括：位于所述第一衬底上的介质层202，所述介质层202内具有连接层203，所述焊垫结构204位于所述介质层202上，且所述连接层203连接所述焊垫结构204和所述电互连结构。
在本实施例中，所述钝化层205的材料包括：氧化硅和氮化硅。
在本实施例中，所述介质层202的材料包括：氧化硅和氮化硅。
在本实施例中，所述焊垫结构204的侧壁与底部表面之间的夹角呈锐角，所述锐角为68°～72°。该结构能够在所述焊垫结构204上形成钝化层205承受的更小的应力拉扯，降低了所述钝化层205因应力过大而损伤的风险。
在本实施例中，还包括：位于所述钝化层205表面和部分所述焊垫结构204表面的缓冲层207。由于所述缓冲层207具有较好的弹性形变能力，因此在受到更大的冲击力时，所述缓冲层207也能够吸收一部分冲击力，有效的降低了所述焊垫结构204所承受的冲击力，进而降低了所述焊垫结构204因迁移形变而产生的膨胀力，能够进一步降低对覆盖在所述焊垫结构204上的钝化层205造成裂痕的风险。
在本实施例中，所述缓冲层207的材料包括：聚酰亚胺复合材料。
在本实施例中，还包括：导电结构208，所述导电结构208与所述焊垫结构204连接。
在本实施例中，所述导电结构208包括：导电柱或焊球。
在本实施例中，所述导电柱包括：种子层以及位于所述种子层上的导电层。
在本实施例中，所述导电层的材料采用铜。
在本实施例中，所述焊垫结构204的材料采用铝。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种晶圆焊垫结构，其特征在于，包括：
第一衬底；
位于所述第一衬底上的焊垫结构，所述焊垫结构的顶部表面与侧壁之间的顶角为圆角；
位于所述焊垫结构上的钝化层，所述钝化层内具有钝化开口，所述钝化开口暴露出所述焊垫结构的顶部表面。
2.如权利要求1所述晶圆焊垫结构，其特征在于，所述第一衬底包括：第一基底以及位于所述第一基底上的第一器件层，所述第一器件层内具有若干器件结构和若干电互连结构，所述电互连结构与所述器件结构连接。
3.如权利要求2所述晶圆焊垫结构，其特征在于，还包括：位于所述第一衬底上的介质层，所述介质层内具有连接层，所述焊垫结构位于所述介质层上，且所述连接层连接所述焊垫结构和所述电互连结构。
4.如权利要求1所述晶圆焊垫结构，其特征在于，所述钝化层的材料包括：氧化硅和氮化硅。
5.如权利要求3所述晶圆焊垫结构，其特征在于，所述介质层的材料包括：氧化硅和氮化硅。
6.如权利要求1所述晶圆焊垫结构，其特征在于，所述焊垫结构的侧壁与底部表面之间的夹角呈锐角，所述锐角为68°～72°。
7.如权利要求1所述晶圆焊垫结构，其特征在于，还包括：位于所述钝化层表面和部分所述焊垫结构表面的缓冲层。
8.如权利要求7所述晶圆焊垫结构，其特征在于，所述缓冲层的材料包括：聚酰亚胺复合材料。
9.如权利要求1所述晶圆焊垫结构，其特征在于，还包括：导电结构，所述导电结构与所述焊垫结构连接。
10.如权利要求9所述晶圆焊垫结构，其特征在于，所述导电结构包括：导电柱或焊球。
11.如权利要求10所述晶圆焊垫结构，其特征在于，所述导电柱包括：种子层以及位于所述种子层上的导电层。
12.如权利要求11所述晶圆焊垫结构，其特征在于，所述导电层的材料包括：铜。
13.如权利要求1所述晶圆焊垫结构，其特征在于，所述焊垫结构的材料包括：铝。
14.一种晶圆焊垫结构的形成方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底上形成焊垫结构，所述焊垫结构的顶部表面与侧壁之间的顶角为圆角；
在所述焊垫结构上形成钝化层，所述钝化层内具有钝化开口，所述钝化开口暴露出所述焊垫结构的顶部表面。
15.如权利要求14所述晶圆焊垫结构的形成方法，其特征在于，所述第一衬底包括：第一基底以及位于所述第一基底上的第一器件层，所述第一器件层内具有若干器件结构和若干电互连结构，所述电互连结构与所述器件结构连接。
16.如权利要求15所述晶圆焊垫结构的形成方法，其特征在于，在形成所述焊垫结构之前，还包括：在所述第一衬底上形成介质层，所述介质层内具有连接层，所述焊垫结构位于所述介质层上，且所述连接层连接所述焊垫结构和所述电互连结构。
17.如权利要求16所述晶圆焊垫结构的形成方法，其特征在于，所述焊垫结构的形成方法包括：在所述介质层上形成金属层；对所述金属层进行图形化工艺处理，形成初始焊垫结构；对所述初始焊垫结构进行回刻蚀处理，形成所述焊垫结构。
18.如权利要求17所述晶圆焊垫结构的形成方法，其特征在于，所述回刻蚀处理的工艺包括湿法刻蚀工艺。
19.如权利要求18所述晶圆焊垫结构的形成方法，其特征在于，所述焊垫结构的侧壁与底部表面之间的夹角呈锐角，所述锐角为68°～72°。
20.如权利要求14所述晶圆焊垫结构的形成方法，其特征在于，在形成所述钝化层之后，还包括：在所述钝化层的表面和部分所述焊垫结构表面形成缓冲层。
21.如权利要求20所述晶圆焊垫结构的形成方法，其特征在于，在形成所述缓冲层之后，还包括：在所述焊垫结构上形成导电结构，所述导电结构与所述焊垫结构连接。
22.如权利要求21所述晶圆焊垫结构的形成方法，其特征在于，所述导电结构包括：导电柱或焊球。
23.如权利要求22所述晶圆焊垫结构的形成方法，其特征在于，所述导电柱包括：种子层以及位于所述种子层上的导电层。
CN202110259205.1A 2021-03-10 2021-03-10 晶圆焊垫结构及其形成方法 Pending CN115084087A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110259205.1A CN115084087A (zh) 2021-03-10 2021-03-10 晶圆焊垫结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110259205.1A CN115084087A (zh) 2021-03-10 2021-03-10 晶圆焊垫结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115084087A true CN115084087A (zh) 2022-09-20

Family

ID=83240866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110259205.1A Pending CN115084087A (zh) 2021-03-10 2021-03-10 晶圆焊垫结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115084087A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116888A (zh) * 2023-01-16 2023-11-24 荣耀终端有限公司 半导体封装结构及其制备方法、电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116888A (zh) * 2023-01-16 2023-11-24 荣耀终端有限公司 半导体封装结构及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
US6075712A (en) Flip-chip having electrical contact pads on the backside of the chip
US9093333B1 (en) Integrated circuit device having extended under ball metallization
US7081679B2 (en) Structure and method for reinforcing a bond pad on a chip
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
JP2012507163A (ja) 金属ピラーのための低減された応力構造を含む半導体デバイス
JP2001068618A (ja) 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2006100828A (ja) フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
TWI644401B (zh) 晶片封裝及其製造方法
KR20110128897A (ko) 하부에 감소된 지름을 갖는 금속 필러들을 포함하는 반도체 디바이스의 금속화 시스템
US6117352A (en) Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package
US7498251B2 (en) Redistribution circuit structure
US10002814B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
US6881654B2 (en) Solder bump structure and laser repair process for memory device
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
CN115084087A (zh) 晶圆焊垫结构及其形成方法
CN103413770A (zh) 凸点的制造方法
TWI628752B (zh) 半導體結構及其製造方法
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
TWI483314B (zh) 通過裝設附加保護層以在運送期間保護半導體裝置的反應性金屬表面的技術
TWI324817B (en) Multiple chip package
TWI260753B (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US8796133B2 (en) Optimization metallization for prevention of dielectric cracking under controlled collapse chip connections
TWI243459B (en) Semiconductor device and method of manufacturing thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination