CN115083452A - 存储器件 - Google Patents

Abstract

实施例提供了一种能够减少漏电流的存储器件。根据一个实施例，一种存储器件包括沿第一方向延伸的第一布线和沿第二方向延伸的第二布线。存储器基元连接在第一布线和第二布线之间并且包括可变电阻存储器元件。第一驱动电路被设置用于向第一布线提供电压，第二驱动电路被设置用于向第二布线提供电压。第一驱动电路将第一电压施加到选定第一布线，第二驱动电路将第二电压施加到选定第二布线。第一电压与第二电压之和的一半和第二电压之间的电压被施加到未选定第一布线，第一电压与第二电压之和的一半和第一电压之间电压被施加到未选定第二布线。

Description

存储器件

相关申请的交叉引用

本申请基于并主张2021年3月11日提交的申请号为2021-039536的日本专利申请和2021年8月27日提交的申请号为17/459467的美国专利申请的优先权益，这两个申请的全部内容通过引用并入本文中。

技术领域

本文描述的实施例一般地涉及存储器件。

背景技术

已经提出了其中诸如磁阻效应元件等的可变电阻存储器元件集成在半导体衬底上的存储器件。

发明内容

实施例提供了一种能够减小漏电流的存储器件。

通常，根据一个实施例，一种存储器件包括沿第一方向延伸的多条第一布线和沿与所述第一方向交叉的第二方向延伸的多条第二布线。多个存储器基元(memory cell)分别连接在所述多条第一布线和所述多条第二布线之间。每个存储器基元包括可变电阻存储器元件。第一驱动电路被设置用于向所述多条第一布线提供电压。第二驱动电路被设置用于向所述多条第二布线提供电压。所述第一驱动电路将第一电压V1施加到与选定存储器基元连接的选定第一布线。所述第二驱动电路将第二电压V2(低于所述电压V1)施加到与所述选定存储器基元连接的选定第二布线。所述第一驱动电路将(V1+V2)/2和V2之间的电压施加到除所述选定第一布线之外的未选定第一布线。所述第二驱动电路将V1和(V1+V2)/2之间的电压施加到除所述选定第二布线之外的未选定第二布线。

附图说明

图1是示出根据第一实施例的存储器件的整体示意性布局配置的框图。

图2A是示意性地示出根据第一实施例的存储器件的存储器基元阵列部的透视图。

图2B是示意性地示出根据第一实施例的存储器件的存储器基元阵列部的修改例的透视图。

图3是示意性地示出根据第一实施例的存储器件中的磁阻效应元件的配置的截面图。

图4是示意性地示出根据第一实施例的存储器件中的选择器的配置的截面图。

图5是示意性地示出根据第一实施例的存储器件中的选择器的电流-电压(I-V)特性的图。

图6是示出与根据第一实施例的存储器件的操作相关的方面的图。

图7是示出与根据第二实施例和根据第三实施例的存储器件的操作相关的方面的图。

具体实施方式

在下文中，将参考附图描述某些示例实施例。

(第一实施例)

图1是示出根据第一实施例的非易失性存储器件的整体示意性配置的框图。在以下描述中，将磁存储器件描述为非易失性存储器件的示例，但本公开不限于此。

第一实施例的磁存储器件包括存储器基元阵列部100、字线(WL)驱动电路200(也称为第一驱动电路200)和位线(BL)驱动电路300(也称为第二驱动电路300)。

图2A是示意性地示出存储器基元阵列部100的配置的透视图。

存储器基元阵列部100设置在包括半导体衬底的基底区域上。存储器基元阵列部100包括多条字线10(第一布线10)、与多条字线10交叉的多条位线20(第二布线20)。多个存储器基元30位于多条字线10和多条位线20之间。每个存储器基元30位于字线10和位线20的交叉点(或交会点)处。

当对特定存储器基元30执行数据的写入或读取时，字线10和位线20向存储器基元30提供预定信号。在图2A中，虽然字线10位于下层侧并且位线20位于上层侧，但是字线10可以位于上层侧并且位线20可以位于下层侧。

每个存储器基元30包括磁阻效应元件40(也可以称为非易失性可变电阻存储器元件)和选择器50(也称为切换元件50)。磁阻效应元件40和选择器50串联连接在字线10和位线20之间。

在图2A中，磁阻效应元件40位于下层侧，选择器50位于上层侧，但如图2B的修改例示例中所示，在其他实施例中，磁阻效应元件40也可以位于上层侧并且选择器50可以位于下层侧。

图3是示意性地示出磁阻效应元件40的配置的截面图。

在本实施例中，磁隧道结(MTJ)元件被用作磁阻效应元件40。磁阻效应元件40包括存储层41(也称为第一磁性层)、参考层42(也称为第二磁性层)和隧道势垒层43(也称为非磁性层)。

存储层41是具有可变磁化方向的铁磁层。在本文中，层的可变磁化方向是指当跨层施加预定写入电流等时，该层的磁化方向改变的能力。存储层41由例如包含钴(Co)、铁(Fe)和硼(B)的CoFeB层形成。

参考层42是具有固定磁化方向的铁磁层。在本文中，层的固定磁化方向是指即使在跨该层施加预定写入电流等，该层的磁化方向也保持恒定(固定)的能力。例如，参考层42由包含钴(Co)、铁(Fe)和硼(B)的CoFeB层、钴(Co)和选自包括铂(Pt)、镍(Ni)和钯(Pd)的元素组的元素的超晶格层形成。

隧道势垒层43是设置在存储层41和参考层42之间的绝缘层，并且由例如氧化镁(MgO)形成。

当存储层41的磁化方向与参考层42的磁化方向平行时，磁阻效应元件40处于低电阻状态(电阻相对较低)。当存储层41的磁化方向与参考层42的磁化方向反平行时，磁阻效应元件40处于高电阻状态(电阻相对较高)。因此，磁阻效应元件40可以根据其电阻状态存储二进制数据(低电阻状态和高电阻状态指示相应的二进制值)。磁阻效应元件40可以根据向其施加的写入电流的方向而被设定为低电阻状态或高电阻状态。

本实施例的磁阻效应元件40是自旋转移力矩(STT)型磁阻效应元件，具有垂直磁化。即，存储层41的磁化方向与存储层41的膜表面正交。参考层42的磁化方向与参考层42的膜表面正交。

虽然图3所示的磁阻效应元件40具有其中存储层41位于下层侧并且参考层42位于上层侧的自由底(bottom-free)型结构，但是本实施例可以替代地使用具有其中存储层41位于上层侧并且参考层42位于下层侧的自由顶型结构的磁阻效应元件。

图4是示意性地示出选择器50的配置的截面图。

选择器50包括下电极51、上电极52以及设置在下电极51和上电极52之间的选择器材料层53(也称为切换材料层53)。选择器50是具有非线性电流-电压特性的双端子型切换元件(开关)。当施加在两个端子之间的电压小于阈值电压时，选择器50处于高电阻状态(例如，处于非导电状态)。另一方面，当施加在两个端子之间的电压等于或高于阈值电压时，选择器50处于低电阻状态(例如，处于导电状态)。通过使用具有线性电流-电压特性的双端子型切换元件，也可以获得基本相同的效果。

图5是示意性地示出选择器50的电流-电压(I-V)特性的示例的图。当选择器50的两个端子之间的电压向上攀升并达到阈值电压Vth时，这两个端子之间的电压下降到保持电压Vhold，并且电流显著增加。

通过在第一布线10和第二布线20之间施加等于或高于预定电压的电压，选择器50被接通(处于导电状态)，从而可以对与选择器50串联连接的磁阻效应元件40执行写入或读取。

接下来，将参考图6描述根据第一实施例的存储器件的操作。这里，将描述写入操作作为示例操作。

当执行写入操作时，字线驱动电路200将预定电压提供给字线WL(其对应于图2A和2B中的字线10)，并且位线驱动电路300将预定电压提供给位线BL(其对应于图2A和2B中的位线20)。

具体而言，字线驱动电路200将电压V1施加到与选定存储器基元MCS连接的选定字线WLS。位线驱动电路300将电压V2(低于电压V1)施加到与选定存储器基元MCS连接的位线BLS(选定位线BLS)。

字线驱动电路200将(V1+V2)/2和V2之间的电压施加到未选定字线WLN(除选定字线WLS之外的字线WL)。位线驱动电路300将V1和(V1+V2)/2之间的电压施加到未选定位线BLN(除选定位线BLS之外的位线BL)。

更具体地，字线驱动电路200将电压(V1+V2)/2-Voffseta施加到未选定字线WLN。位线驱动电路300将电压(V1+V2)/2+Voffsetb施加到未选定位线BLN。然而，在本文中，Voffseta和Voffsetb都是正值。

以此方式，设定从字线驱动电路200施加到字线WL的电压，并且设定从位线驱动电路300施加到位线BL的电压，从而可以执行写入操作，其中写入电压(或写入电流)被适当地控制。

在此，为了简化说明，假设从字线驱动电路200输出的电压被施加到存储器基元而没有沿字线WL等的电压降，并且假设从位线驱动电路300输出的电压被施加到存储器基元而没有沿位线BL等的电压降。

在标准写入操作中，以与上述实施例的情况相同的方式将电压V1施加到选定字线WLS并将电压V2施加到选定位线BLS。然而，与上述实施例不同，在标准写入操作中，向未选定字线WLN和未选定位线BLN二者都施加电压(V1+V2)/2。因此，在标准写入操作中，大小为(V1-V2)的电压被施加到连接在选定字线WLS和选定位线BLS之间的选定存储器基元MCS。大小为(V1-V2)/2的电压被施加到连接在选定字线WLS和未选定位线BLN之间的存储器基元以及连接在未选定字线WLN和选定位线BLS之间的存储器基元。在下面的描述中，这些类型的存储器基元(连接到选定字线WLS或选定位线BLS，但不是同时连接到选定字线WLS和选定位线BLS的存储器基元)可以被称为“半选定存储器基元”或部分选定存储器基元。

从以上描述可以看出，在标准写入操作中，施加到选定存储器基元的电压的1/2的电压被施加到半选定存储器基元。因此，漏电流可能在半选定存储器基元中流动，并且可能阻碍适当的写入操作。

另一方面，在第一实施例中，电压V1-{(V1+V2)/2+Voffsetb}，即，电压(V1-V2)/2-Voffsetb被施加到位于选定字线WLS和未选定位线BLN之间的半选定存储器基元。电压{(V1+V2)/2-Voffseta}-V2，即，电压(V1-V2)/2-Voffseta被施加到位于未选定字线WLN和选定位线BLS之间的半选定存储器基元。因此，在任何情况下，比施加到选定存储器基元的电压(V1-V2)的1/2的电压低的电压将被施加到半选定存储器基元。

如上所述，在第一实施例中，可以减小施加到半选定存储器基元的电压的大小，因此可以减少流经半选定存储器基元的漏电流。因此，在第一实施例中，可以更好地控制漏电流，从而降低总电流消耗。

设定施加到未选定字线WLN的电压和施加到未选定位线BLN的电压，使得比施加到选定存储器基元的电压(V1-V2)的1/2的电压低的电压也被施加到连接在未选定字线WLN和未选定位线BLN之间的未选定存储器基元，这是可取的(desirable)。

(第二实施例)

除非另有说明，否则第二实施例的基本事项与第一实施例的基本事项相同，并且可以省略对第一实施例中已经描述的事项的描述。

图7是示出根据第二实施例的存储器件的操作的图。将还描述写入操作作为示例。

在第二实施例中，与第一实施例同样地，字线驱动电路200将电压V1施加到选定字线WLS，位线驱动电路300将电压V2(低于电压V1)施加到选定位线BLS。

字线驱动电路200也将(V1+V2)/2和V2之间的电压施加到未选定字线WLN，位线驱动电路300将V1和(V1+V2)/2之间的电压施加到未选定位线BLN。

更具体地，以与第一实施例相同的方式，字线驱动电路200将电压(V1+V2)/2-Voffseta施加到未选定字线WLN，位线驱动电路300将电压(V1+V2)/2+Voffsetb施加到未选定位线BLN。

虽然在第一实施例中Voffseta的值和Voffsetb的值是固定值，但在第二实施例中，Voffseta的值根据未选定字线WLN的位置(更具体地，沿其中字线WL彼此间隔开的方向的字线WLN的位置)而改变，并且Voffsetb的值根据未选定位线BLN的位置(更具体地，沿其中位线BL彼此间隔开的方向的位线BLN的位置)而改变。即，在第二实施例中，施加到未选定字线WLN的电压根据未选定字线WLN在阵列内的位置而被设定，施加到未选定位线BLN的电压根据未选定位线BLN在阵列内的位置而被设定。

一般而言，距位线驱动电路300较远地定位的未选定字线WLN的Voffseta的值被设定为小于距位线驱动电路300较近地定位的未选定字线WLN的Voffseta的值。距字线驱动电路200较远地定位的未选定位线BLN的Voffsetb的值被设定为小于距字线驱动电路200较近地定位的未选定位线BLN的Voffsetb的值。

通常，由于字线WL的电阻等原因，从字线驱动电路200输出的电压随着与字线驱动电路200的距离的增加而减小。即，随着与字线驱动电路200的距离增加，由字线WL导致的电压降量增加。因此，在第二实施例中，随着与字线驱动电路200的距离增加，Voffsetb的值减小。同样地，对于未选定字线WLN，随着与位线驱动电路300的距离增加，Voffseta的值减小。

通过第二实施例的电压施加操作，可以降低和均匀化施加到半选定存储器基元的电压，从而可以减少和均匀化半选定存储器基元的漏电流。

在图7所示的示例中，字线WL被分组成不同的组。具体而言，字线WL被分成由子阵列区域A11、A21、A31、A41组成的第一组，由子阵列区域A12、A22、A32、A42组成的第二组，由子阵列区域A13、A23、A33、A43组成的第三组，以及由子阵列区域A14、A24、A34、A44组成的第四组。施加到未选定字线WLN的电压对于每组字线WL是不同的值。

以同样的方式，位线BL被分组成不同的组。具体而言，位线BL被分成由子阵列区域A11、A12、A13、A14组成的第一组，由子阵列区域A21、A22、A23、A24组成的第二组，由子阵列区域A31、A32、A33、A34组成的第三组，以及由子阵列区域A41、A42、A43、A44组成的第四组。施加到未选定位线BLN的电压对于每组位线BL被设定为不同的值。

更具体地，相对于距位线驱动电路300远的一组字线WL中的未选定字线WLN的Voffseta的值小于相对于距位线驱动电路300近的一组字线WL中的未选定字线WLN的Voffseta的值。相对于距字线驱动电路200远的一组位线BL中的未选定位线BLN的Voffsetb的值小于相对于距字线驱动电路200近的一组位线BL中的未选定位线BLN的Voffsetb的值。

在第二实施例中，以与第一实施例相同的方式，比施加到选定存储器基元的电压(V1-V2)的1/2的电压低的电压被施加到半选定存储器基元。因此，在第二实施例中，可以减小施加到半选定存储器基元的电压的大小，从而可以减少流经半选定存储器基元的漏电流。因此，可以更好地控制漏电流，从而可以降低总电流消耗。

在第二实施例中，施加到未选定字线WLN的电压根据未选定字线WLN的位置而被设定，并且施加到未选定位线BLN的电压根据未选定位线BLN的位置而被设定。因此，可以减少和更好地均匀化半选定存储器基元的漏电流。

(第三实施例)

除非另有说明，否则第三实施例的基本事项与第一实施例的基本事项相同，并且可以省略对第一实施例中已经描述的事项的描述。

图7是同样示出根据第三实施例的存储器件的操作的图。在第三实施例中，将描述写入操作作为示例操作。

在第三实施例中，与第一实施例同样地，字线驱动电路200将电压V1施加到选定字线WLS，位线驱动电路300将电压V2(低于电压V1)施加到选定位线BLS。

字线驱动电路200也将(V1+V2)/2和V2之间的电压施加到未选定字线WLN，位线驱动电路300将V1和(V1+V2)/2之间的电压施加到未选定位线BLN。

更具体地，以与第一实施例相同的方式，字线驱动电路200将电压(V1+V2)/2-Voffseta施加到未选定字线WLN，位线驱动电路300将电压(V1+V2)/2+Voffsetb施加到未选定位线BLN。

在第一实施例中，虽然施加到选定字线WLS的电压V1和施加到选定位线BLS的电压V2都是固定值，但是在第三实施例中，电压V1的值和电压V2的值根据选定存储器基元MCS的位置而改变(设定)。

在第三实施例中，施加到未选定字线WLN的电压和施加到未选定位线BLN的电压也根据选定存储器基元MCS的位置而设定。实质上，施加到未选定字线WLN的电压是恒定的，而与未选定字线WLN在阵列内的位置无关，同样地，施加到未选定位线BLN的电压是恒定的，而与未选定位线BLN在阵列内的位置无关。然而，施加到未选定字线WLN的电压和施加到未选定位线BLN的电压确实根据选定存储器基元MCS在阵列内的位置而改变，但是值在整个阵列区域上是恒定的(即，对于每条未选定字线WLN或未选定位线BLN使用相同的Voffseta或Voffsetb，而不管未选定字线WLN或未选定位线BLN的阵列位置如何)。

然而，在一些示例中，第二实施例的技术可以与第三实施例组合，使得施加到未选定字线WLN的电压和施加到未选定位线BLN的电压除了与基于选定存储器基元MCS在阵列内的位置而设定的变化相关联的任何改变之外，还根据未选定字线WLN的位置和未选定位线BLN的位置而改变。

在第三实施例中，与选定存储器基元MCS距字线驱动电路200近时相比，选定存储器基元MCS的位置距字线驱动电路200远时电压V1的值较高。类似地，与选定存储器基元MC的位置靠近位线驱动电路300时相比，选定存储器基元MCS的位置远离位线驱动电路300时电压V2的值较低。

更具体地，与选定存储器基元MCS的位置靠近位线驱动电路300时相比，选定存储器基元MCS的位置远离位线驱动电路300时Voffseta的值较大。与选定存储器基元MCS的位置靠近字线驱动电路200时相比，选定存储器基元MCS的位置远离字线驱动电路200时Voffsetb的值较大。

由于字线WL的电阻等，随着与字线驱动电路200的距离增加，从字线驱动电路200输出的电压减小(下降)。随着从字线驱动电路200到选定存储器基元MCS的距离增加，电压降量增加。因此，在第三实施例中，考虑到该电压降量，从选定字线驱动电路200向选定字线WLS输出的电压高于本来(originally)要从选定字线WLS施加到选定存储器基元MCS的电压。即，随着从字线驱动电路200到选定存储器基元MCS的距离增加，更高的电压被从字线驱动电路200输出到选定字线WLS。因此，可以从选定字线WLS向选定存储器基元MCS施加与本来要施加的电压对应的电压。

同样地，随着从位线驱动电路300到选定存储器基元MCS的距离增加，较低的电压被从位线驱动电路300输出到选定位线BLS。因此，可以从选定位线BLS向选定存储器基元MCS施加与本来要施加的电压对应的电压。

如上所述，在第三实施例中，从字线驱动电路200施加到选定字线WLS的电压高于本来要从选定字线WLS施加到选定存储器基元MCS的电压。因此，在第三实施例中，Voffsetb的值增加以防止施加到半选定存储器基元的电压增加。由于从字线驱动电路200施加到选定字线WLS的电压根据选定存储器基元MCS的位置而改变，因此Voffsetb的值也根据选定存储器基元MCS的位置而改变。即，从位线驱动电路300施加到未选定位线BLN的电压根据选定存储器基元MCS的位置而改变。这同样适用于从位线驱动电路300施加到选定位线BLS的电压和从字线驱动电路200施加到未选定字线WLN的电压。通过上述电压施加操作，可以减少和更好地均匀化半选定存储器基元的漏电流。

在图7所示的示例中，其中设置有存储器基元的阵列区域包括多个子阵列区域A11至A44，并且施加到未选定字线WLN的电压和施加到未选定位线BLN的电压根据选定存储器基元MCS在子阵列区域A11至A44中的位置而被设定。

具体地，与选定存储器基元MCS位于靠近位线驱动电路300的子阵列区域中(例如，位于子阵列区域A11、A21、A31、A41之一中)时相比，选定存储器基元MCS位于远离位线驱动电路300的子阵列区域中(例如，位于子阵列区域A14、A24、A34、A44之一中)时Voffseta的值较大。与选定存储器基元MCS位于靠近字线驱动电路200的子阵列区域中(例如，位于子阵列区域A14、A13、A12、A11中)时相比，选定存储器基元MCS位于远离字线驱动电路200的子阵列区域中(例如，位于子阵列区域A44、A43、A42、A41中)时Voffsetb的值较大。

另外在第三实施例中，以与第一实施例相同的方式，比施加到选定存储器基元的电压(V1-V2)的1/2的电压低的电压被施加到半选定存储器基元。因此，在第三实施例中，可以减小施加到半选定存储器基元的电压的大小，从而可以减少流经半选定存储器基元的漏电流。因此，可以更好地控制漏电流，从而降低总电流消耗。

在第三实施例中，施加到未选定字线WLN的电压和施加到未选定位线BLN的电压根据选定存储器基元MCS的位置而被设定，从而可以减少和更好地均匀化半选定存储器基元的漏电流。

尽管在第一至第三实施例中描述了写入操作，但是相同的操作原理也可以应用于读取操作，并且可以获得类似的效果。

在第一至第三实施例中，磁阻效应元件是可变电阻存储器元件，但在其他示例中，也可以使用其他可变电阻存储器元件类型，例如相变存储器(PCM)元件等。

尽管已经描述了某些实施例，但是这些实施例仅通过示例的方式呈现，并且不旨在限制本公开的范围。实际上，这里描述的新颖实施例可以以多种其他形式体现；此外，在不脱离本公开的精神的情况下，可以对这里描述的实施例的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的此类形式或修改。

标号说明

10：字线(第一布线)，

20：位线(第二布线)，

30：存储器基元，

40：磁阻效应元件，

41：存储层

42：参考层

43：隧道势垒层，

50：选择器

51：下电极

52：上电极，

53：选择器材料层，

100：存储器基元阵列部，

200：字线驱动电路(第一驱动电路)，

300：位线驱动电路(第二驱动电路)。

Claims (20)

1.一种存储器件，包括：

沿第一方向延伸的多条第一布线；

沿与所述第一方向交叉的第二方向延伸的多条第二布线；

连接在所述多条第一布线和所述多条第二布线之间的多个存储器基元，每个存储器基元包括可变电阻存储器元件；

第一驱动电路，其用于向所述多条第一布线提供电压；以及

第二驱动电路，其用于向所述多条第二布线提供电压，其中

所述第一驱动电路将第一电压施加到与选定存储器基元连接的选定第一布线，

所述第二驱动电路将低于所述第一电压的第二电压施加到与所述选定存储器基元连接的选定第二布线，

所述第一驱动电路将第三电压施加到与除所述选定存储器基元之外的存储器基元连接的未选定第一布线，所述第三电压在所述第一电压与所述第二电压之和的一半和所述第二电压之间的范围内，以及

所述第二驱动电路将第四电压施加到与除所述选定存储器基元之外的存储器基元连接的未选定第二布线，所述第四电压在所述第一电压与所述第二电压之和的一半和所述第一电压之间的范围内。

2.根据权利要求1所述的存储器件，其中

所述第三电压根据所述未选定第一布线与所述第二驱动电路的距离而被设定，以及

所施加的所述第四电压根据所述未选定第二布线与所述第一驱动电路的距离而被设定。

3.根据权利要求1所述的存储器件，其中

所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去第一偏移电压，

所述第四电压被设定为所述第一电压与所述第二电压之和的一半加上第二偏移电压，以及

所述第一偏移电压和所述第二偏移电压为正值。

4.根据权利要求3所述的存储器件，其中

处于远离所述第二驱动电路的位置的未选定第一布线的所述第一偏移电压的值小于处于靠近所述第二驱动电路的位置的未选定第一布线的所述第一偏移电压的值，以及

处于远离所述第一驱动电路的位置的未选定第二布线的所述第二偏移电压的值小于处于靠近所述第一驱动电路的位置的未选定第二布线的所述第二偏移电压的值。

5.根据权利要求1所述的存储器件，其中

在所述第二方向上彼此相邻的所述第一布线沿所述第二方向被分组成不同的组，

施加到未选定第一布线的电压对于所述第一布线的每个组是不同的，

在所述第一方向上彼此相邻的所述第二布线沿所述第一方向被分组成不同的组，以及

施加到未选定第二布线的电压对于所述第二布线的每个组是不同的。

6.根据权利要求5所述的存储器件，其中

施加到所述未选定第一布线的所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去值Voffseta，

施加到所述未选定第二布线的所述第四电压被设定为所述第一电压与所述第二电压之和的一半加上值Voffsetb，

所述值Voffseta和所述值Voffsetb是正值，

远离所述第二驱动电路的一组第一布线中的所述未选定第一布线的所述值Voffseta小于靠近所述第二驱动电路的一组第一布线中的所述未选定第一布线的所述值Voffseta，以及

远离所述第一驱动电路的一组第二布线中的所述未选定第二布线的所述值Voffsetb小于靠近所述第一驱动电路的一组第二布线中的所述未选定第二布线的所述值Voffsetb。

7.根据权利要求1所述的存储器件，其中

所述第一电压的值和所述第二电压的值根据所述选定存储器基元的位置而被设定，以及

所述第三电压和所述第四电压也根据所述选定存储器基元的所述位置而被设定。

8.根据权利要求7所述的存储器件，其中

与所述选定存储器基元的位置靠近所述第一驱动电路时相比，所述选定存储器基元的所述位置远离所述第一驱动电路时所述第一电压的所述值较高，以及

与所述选定存储器基元的所述位置靠近所述第二驱动电路时相比，所述选定存储器基元的所述位置远离所述第二驱动电路时所述第二电压的所述值较低。

9.根据权利要求8所述的存储器件，其中

所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去值Voffseta，

所述第四电压被设定为所述第一电压与所述第二电压之和的一半加上值Voffsetb，

所述值Voffseta和所述值Voffsetb是正值，

与所述选定存储器基元的位置靠近所述第二驱动电路时相比，所述选定存储器基元的所述位置远离所述第二驱动电路时所述值Voffseta较大，以及

与所述选定存储器基元的所述位置靠近所述第一驱动电路时相比，所述选定存储器基元的所述位置远离所述第一驱动电路时所述值Voffsetb较大。

10.根据权利要求1所述的存储器件，其中

所述第一电压和所述第二电压根据所述选定存储器基元的位置而被设定，

其中布置有所述多个存储器基元的阵列区域被划分为多个子阵列区域，以及

所述第三电压和所述第四电压根据所述选定存储器基元所在的所述子阵列区域的位置而被设定。

11.根据权利要求10所述的存储器件，其中

与所述选定存储器基元的位置靠近所述第一驱动电路时相比，所述选定存储器基元的所述位置远离所述第一驱动电路时所述第一电压较高，以及

与所述选定存储器基元的所述位置靠近所述第二驱动电路时相比，所述选定存储器基元的所述位置远离所述第二驱动电路时所述第二电压较低。

12.根据权利要求11所述的存储器件，其中

所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去值Voffseta，

所述第四电压被设定为所述第一电压与所述第二电压之和的一半加上值Voffsetb，

所述值Voffseta和所述值Voffsetb是正值，

与所述选定存储器基元所在的子阵列区域靠近所述第二驱动电路时相比，所述子阵列区域远离所述第二驱动电路时所述值Voffseta较大，以及

与所述选定存储器基元所在的所述子阵列区域靠近所述第一驱动电路时相比，所述子阵列区域远离所述第一驱动电路时所述值Voffsetb较大。

13.根据权利要求1所述的存储器件，其中所述可变电阻存储器元件是磁阻效应元件。

14.根据权利要求1所述的存储器件，其中所述多个存储器基元中的每一个存储器基元还包括串联连接到所述可变电阻存储器元件的切换元件。

15.根据权利要求14所述的存储器件，其中每个切换元件是具有非线性电流-电压特性的双端子型切换元件。

16.一种存储器件，包括：

沿第一方向延伸的多条字线布线；

沿与所述第一方向交叉的第二方向延伸的多条位线布线；

位于所述多条字线布线和所述多条位线布线之间的多个存储器基元，每个存储器基元包括可变电阻存储器元件；

字线驱动电路，其用于向所述多条字线布线提供电压；以及

位线驱动电路，其用于向所述多条位线布线提供电压，其中

所述字线驱动电路将第一电压施加到与选定存储器基元连接的选定字线，

所述位线驱动电路将低于所述第一电压的第二电压施加到与所述选定存储器基元连接的选定位线，

所述字线驱动电路将第三电压施加到与除所述选定存储器基元之外的存储器基元连接的未选定字线，所述第三电压在所述第一电压与所述第二电压之和的一半和所述第二电压之间的范围内，以及

所述位线驱动电路将第四电压施加到与除所述选定存储器基元之外的存储器基元连接的未选定位线，所述第四电压在所述第一电压与所述第二电压之和的一半和所述第一电压之间的范围内。

17.根据权利要求16所述的存储器件，其中

所述第三电压根据所述未选定字线与所述位线驱动电路在所述第二方向上的距离而被设定，以及

所施加的所述第四电压根据所述未选定位线与所述字线驱动电路在所述第一方向上的距离而被设定。

18.根据权利要求16所述的存储器件，其中

所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去第一偏移电压，

所述第四电压被设定为所述第一电压与所述第二电压之和的一半加上第二偏移电压，

所述第一偏移电压和所述第二偏移电压为正值，

处于远离所述位线驱动电路的位置的未选定字线的所述第一偏移电压的值小于处于靠近所述位线驱动电路的位置的未选定字线的所述第一偏移电压的值，以及

处于远离所述字线驱动电路的位置的未选定位线的所述第二偏移电压的值小于处于靠近所述字线驱动电路的位置的未选定位线的所述第二偏移电压的值。

19.根据权利要求16所述的存储器件，其中所述第一电压和所述第二电压根据所述选定存储器基元的位置而被设定。

20.根据权利要求19所述的存储器件，其中

与所述选定存储器基元的位置靠近所述字线驱动电路时相比，所述选定存储器基元的所述位置远离所述字线驱动电路时所述第一电压较高，以及

与所述选定存储器基元的所述位置靠近所述位线驱动电路时相比，所述选定存储器基元的所述位置远离所述位线驱动电路时所述第二电压较低。

Images