CN115050835A - 半导体晶体管及其制备方法 - Google Patents
半导体晶体管及其制备方法 Download PDFInfo
- Publication number
- CN115050835A CN115050835A CN202210633284.2A CN202210633284A CN115050835A CN 115050835 A CN115050835 A CN 115050835A CN 202210633284 A CN202210633284 A CN 202210633284A CN 115050835 A CN115050835 A CN 115050835A
- Authority
- CN
- China
- Prior art keywords
- channel layer
- side wall
- contact
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 26
- 239000002041 carbon nanotube Substances 0.000 claims description 20
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 11
- 229910052706 scandium Inorganic materials 0.000 claims description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910004166 TaN Inorganic materials 0.000 claims description 6
- 229910010037 TiAlN Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000002070 nanowire Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052723 transition metal Inorganic materials 0.000 claims description 6
- -1 transition metal sulfides Chemical class 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 5
- 229910052727 yttrium Inorganic materials 0.000 claims description 5
- 239000000376 reactant Substances 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 description 30
- 238000010586 diagram Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开提供了一种半导体晶体管及其制备方法。本公开的一些实施例中，半导体晶体管，包括：衬底层、沟道层、源极、漏极和栅叠层结构，栅叠层结构包括栅介质层和位于栅介质层之上的栅极，栅介质层形成于沟道层之上，半导体晶体管还包括：低k侧墙，低k侧墙形成于沟道层之上的栅叠层结构两侧；源极与栅叠层结构一侧的低k侧墙接触并同时与沟道层的端部和顶部接触；漏极与栅叠层结构另一侧的低k侧墙接触并同时与沟道层的端部和顶部接触；其中，源极与沟道层顶部的接触长度和漏极与沟道层顶部的接触长度相同。本公开的半导体晶体管具有基于全面接触方式的自对准结构，沟道层、栅叠层结构和源漏极的接触区域高精度对准，能够在缩减接触长度的同时降低接触电阻。
Description
技术领域
本公开涉及一种半导体晶体管及其制备方法，本公开尤其涉及一种基于全面接触方式的自对准半导体晶体管及其制备方法。
背景技术
半导体晶体管中的碳纳米管等新型纳米材料，通过与合适功函数的金属接触，来形成良好的欧姆接触。目前，半导体晶体管普遍采用边缘接触(Side Contact)方式，即，半导体晶体管中接触电极仅与碳纳米管的顶部接触。然而，该接触方式在缩减接触长度的同时，会导致接触电阻迅速上升，这是半导体晶体管器件尺寸缩减中急需解决的问题。
采用全面接触(Full Contact)方式的半导体晶体管，即，半导体晶体管中接触电极与碳纳米管的顶部、碳纳米管的端部均接触，接触电阻相较于边缘接触方式明显降低，接触电阻与接触长度依赖关系也明显减小。图1示出了采用边缘接触和全面接触时接触电阻(Rc)随接触长度(Lcon)缩减而变化的示意图。通过图1可以明显看出，采用全面接触结构的半导体晶体管，接触电阻在接触长度缩减至30nm时，仅为207欧姆微米(Ω·μm)，这远小于边缘接触的接触电阻。显然，基于全面接触方式的晶体管结构，有利于同时实现小的接触长度和小的接触电阻，是晶体管尺寸极限缩减的优选器件结构。
基于全面接触方式的半导体晶体管，在小尺寸晶体管制备过程中，需要保证接触电极精确沉积在碳管接触区域并且栅结构精确覆盖在碳纳米管上。也就是说，碳纳米管、栅结构、接触电极这三个区域需要实现高精度的套刻对准。
目前，普遍采用套刻工艺实现基于全面接触方式的半导体晶体管，该套刻工艺包括刻蚀碳纳米管、沉积源漏接触金属和制备栅结构，这三个步骤中的每个步骤都需要高精度的套刻。图2示出了采用套刻工艺实现的基于全面接触方式的半导体晶体管的结构示意图。由图2可看出，由于套刻出现偏差，导致半导体晶体管的源端接触长度(即源极与沟道层顶部的接触长度)远小于漏端接触长度(即漏极与沟道层顶部的接触长度)，并且实际接触长度不是预先设计的接触长度，工艺可控性差。
由此可见，基于全面接触方式的半导体晶体管实现难度较大，很容易出现套刻偏差，从而导致源端接触长度与漏端接触长度不一致、实际接触长度不是预先设计的接触长度等问题，器件性能均一性差，不利于规模生产。因此，需要一种基于全面接触方式的自对准半导体晶体管及其制备方法。
发明内容
为了解决上述技术问题中的至少一个，本公开提供了一种半导体晶体管及其制备方法。
本公开的第一方面提供了一种半导体晶体管，包括：衬底层、沟道层、源极、漏极和栅叠层结构，所述沟道层、源极和漏极形成于所述衬底层之上，所述源极和漏极分别位于所述栅叠层结构两侧，所述栅叠层结构包括栅介质层和位于所述栅介质层之上的栅极，所述栅介质层形成于所述沟道层之上，所述半导体晶体管还包括：低k侧墙，所述低k侧墙形成于所述沟道层之上的所述栅叠层结构两侧；所述源极与所述栅叠层结构一侧的低k侧墙接触并同时与所述沟道层的端部和顶部接触；所述漏极与所述栅叠层结构另一侧的低k侧墙接触并同时与所述沟道层的端部和顶部接触；其中，所述源极与所述沟道层顶部的接触长度和所述漏极与所述沟道层顶部的接触长度相同。
本公开第一方面的一些可能的实施方式中，所述源极与所述沟道层顶部的接触长度和所述漏极与所述沟道层顶部的接触长度为10nm-500nm。
本公开第一方面的一些可能的实施方式中，所述源极与所述沟道层端部的接触厚度和所述漏极与所述沟道层端部的接触厚度相同。
本公开第一方面的一些可能的实施方式中，所述源极与所述沟道层端部的接触厚度和所述漏极与所述沟道层端部的接触厚度为5nm-200nm。
本公开第一方面的一些可能的实施方式中，所述栅叠层结构的长度为5nm-5μm。
本公开第一方面的一些可能的实施方式中，所述栅介质层的材料为如下之一或其组合：SiO2、HfO2、ZrO2、Y2O3、Al2O3、HfZrO2。
本公开第一方面的一些可能的实施方式中，所述栅极由如下金属材料中之一或其组合形成：Ti、Al、Sc、Ni、Pd、Au、Pt、TiN、TaN、TiAlN。
本公开第一方面的一些可能的实施方式中，所述沟道层的材料为如下之一：碳纳米管、半导体金属氧化物、二维过渡金属硫化物、石墨烯、半导体纳米线、有机半导体、黑磷。
本公开第一方面的一些可能的实施方式中，所述沟道层的材料为碳纳米管时，所述源极与所述漏极的材料为如下之一：Pd、Sc、Y、Sc、Au、Ti。
本公开第一方面的一些可能的实施方式中，所述低k侧墙的材料为如下之一：SiO2、SiN。
本公开的第二方面提供了一种半导体晶体管的制备方法，包括：
在衬底上沉积半导体沟道材料，以形成沟道层；
在所述沟道层上沉积栅介质材料，以形成栅介质层；
在所述栅介质层上生长栅金属材料，以形成栅极；
刻蚀由所述栅介质层和所述栅极形成的栅叠层结构，以使所述栅叠层结构的尺寸满足要求；
在所述沟道层上的所述栅叠层结构两侧沉积并回刻形成双层侧墙，所述双层侧墙包括牺牲侧墙和低k侧墙，所述低k侧墙位于所述牺牲侧墙与所述栅叠层结构之间区域；
将所述栅叠层结构和所述双层侧墙之外的所述沟道层全部刻蚀；
去除所述牺牲侧墙，保留所述低k侧墙，以暴露出所述牺牲侧墙对应的沟道区域；
在所述牺牲侧墙对应的沟道区域和所述衬底之上沉积源漏接触金属，以形成源极和漏极。
本公开第二方面的一些可能的实施方式中，采用无掩模自对准的刻蚀工艺将所述栅叠层结构和所述双层侧墙之外的所述沟道层全部刻蚀。
本公开第二方面的一些可能的实施方式中，所述牺牲侧墙的材料与所述低k侧墙的性质不同；采用特定刻蚀工艺去除所述牺牲侧墙，所述特定刻蚀工艺的反应物能够与所述牺牲侧墙反应但无法与所述低k侧墙反应。
本公开第二方面的一些可能的实施方式中，所述牺牲侧墙的宽度为10nm-500nm。
本公开第二方面的一些可能的实施方式中，所述栅叠层结构的长度为5nm-5μm。
本公开第二方面的一些可能的实施方式中，所述栅介质材料为如下之一或其组合：SiO2、HfO2、ZrO2、Y2O3、Al2O3、HfZrO2。
本公开第二方面的一些可能的实施方式中，所述栅金属材料为如下之一或其组合：Ti、Al、Sc、Ni、Pd、Au、Pt、TiN、TiAlN、TaN。
本公开第二方面的一些可能的实施方式中，所述半导体沟道材料为如下之一：碳纳米管、半导体金属氧化物、二维过渡金属硫化物、石墨烯、半导体纳米线、有机半导体、黑磷。
本公开第二方面的一些可能的实施方式中，所述沟道层的材料为碳纳米管时，所述源漏接触金属为如下之一：Pd、Sc、Y、Sc、Au、Ti。
本公开第二方面的一些可能的实施方式中，所述低k侧墙的材料为如下之一：SiO2、SiN。
本公开第二方面的一些可能的实施方式中，所述牺牲侧墙的材料为任意k值的材料。优选地，所述牺牲侧墙的材料为如下之一：SiO2、SiN、Al2O3、AlN。
本公开的半导体晶体管具有基于全面接触方式的自对准结构，沟道层、栅叠层结构和源漏极的接触区域高精度对准，能够在缩减接触长度的同时降低接触电阻。
本公开的半导体晶体管制备方法，利用双层侧墙工艺以及刻蚀工艺结合，能够无掩模实现沟道层、栅叠层和源漏极的接触区域高精度对准，避免了因套刻易于偏差而导致的接触长度不一致、接触长度不符合设计要求等问题，与产业化半导体工艺相兼容，便于大规模集成化制备。
附图说明
附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
图1是采用边缘接触和全面接触时接触电阻随接触长度缩减而变化的示意图；
图2是采用相关技术制备得到的基于全面接触方式的半导体晶体管的结构示意图；
图3是根据本公开的一些实施方式的半导体晶体管的结构示意图；
图4是根据本公开的一些实施方式的半导体晶体管制备方法的流程示意图；
图5是根据本公开的一些实施方式中形成栅叠层结构后的器件结构示意图；
图6是根据本公开的一些实施方式中形成双层侧墙后的器件结构示意图；
图7是根据本公开的一些实施方式中将栅叠层结构和双层侧墙之外的沟道层全部刻蚀后的器件结构示意图；
图8是根据本公开的一些实施方式中去除牺牲侧墙后的器件结构示意图。
图9是根据本公开的一些实施方式中通过图4流程制备的半导体晶体管的结构示意图。
附图标记说明
300 半导体晶体管
310 衬底层
320 沟道层
330 源极
340 漏极
350 低k侧墙
360 栅介质层
370 栅极
380 牺牲侧墙
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的技术构思的情况下，各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此，除非说明，否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的部件。
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时，该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件，或者可以存在中间部件。然而，当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时，不存在中间部件。为此，术语“连接”可以指物理连接、电气连接等，并且具有或不具有中间部件。
为了描述性目的，本公开可使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧(例如，在“侧壁”中)”等的空间相对术语，从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外，空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此，示例性术语“在……下方”可以包含“上方”和“下方”两种方位。此外，设备可被另外定位(例如，旋转90度或者在其它方位处)，如此，相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述具体实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是，如这里使用的，术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语，如此，它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
图3是本公开的一个实施方式的半导体晶体管的结构示意图。该半导体晶体管采用自对准的全面接触方式。如图3所示，半导体晶体管300可以包括：衬底层310、沟道层320、源极330、漏极340、低k侧墙350和栅叠层结构，栅叠层结构包括栅介质层360和栅极370，沟道层320、源极330和漏极340形成于衬底层310之上，源极330和漏极340分别位于栅叠层结构两侧，栅叠层结构包括栅介质层360和位于栅介质层360之上的栅极370，栅介质层360形成于沟道层320之上，低k侧墙350形成于沟道层320之上的栅叠层结构两侧；源极330与栅叠层结构一侧的低k侧墙350接触并同时与沟道层320的端部和顶部接触；漏极340与栅叠层结构另一侧的低k侧墙350接触并同时与沟道层320的端部和顶部接触。
如图3所示，源极330与沟道层320顶部的接触长度和漏极340与沟道层320顶部的接触长度相同。一些实施方式中，源极330与沟道层320顶部的接触长度和漏极340与沟道层320顶部的接触长度可以是预定值w，该预定值w可以根据需要自由设定，例如，该预定值w可以是满足设计需求的取值。
一些实施方式中，如图3所示，源极330与沟道层320顶部的接触长度和漏极340与沟道层320顶部的接触长度可以为10nm-500nm。也即，前文的w可以为10nm-500nm。例如，接触长度w可以为10nm、40nm、60nm、100nm、150nm、200nm、300nm、400nm、500nm等。具体应用中，接触长度w还可以是其他值，对于接触长度w的具体取值，本公开不做限制。
一些实施方式中，如图3所示，源极330与沟道层320端部的接触厚度和漏极340与沟道层320端部的接触厚度相同。一些实施方式中，该接触厚度可以为5nm-200nm。例如，接触厚度可以为5nm、10nm、40nm、60nm、100nm、150nm、200nm或其他值。对于接触厚度的具体取值，本公开不做限制。
一些实施方式中，栅叠层结构的长度可以为5nm-5μm。具体应用中，栅叠层结构的长度还可以取其他值，对于栅叠层结构长度的具体取值，本公开不做限制。
一些实施方式中，栅介质层360的材料可以为如下之一或其组合：SiO2、HfO2、ZrO2、Y2O3、Al2O3、HfZrO2。此外，栅介质层360的材料还可采用其他氧化物。
一些实施方式中，栅极370可以由如下金属材料中之一或其组合形成：Ti、Al、Sc、Ni、Pd、Au、Pt、TiN、TiAlN、TaN。此外，栅极370还可以通过叠层金属形成。
一些实施方式中，沟道层320的材料可以为如下之一：碳纳米管(carbonnanotubes，CNTs)、半导体金属氧化物、二维过渡金属硫化物、石墨烯、半导体纳米线、有机半导体、黑磷。
一些实施方式中，源极330和漏极340可以采用能够与沟道层320所采用材料形成良好欧姆接触的金属。例如，沟道层320的材料为碳纳米管时，源极330与漏极340的材料可以为如下之一：Pd、Sc、Y、Sc、Au、Ti。
一些实施方式中，低k侧墙350的材料可以为如下之一：SiO2、SiN。此外，低k侧墙350还可采用其他低k材料。对于低k侧墙350具体使用何种材料，本公开不做限制。
本公开的半导体晶体管，具有基于全面接触方式的自对准结构，沟道层、栅叠层结构和源漏极的接触区域高精度对准，能够在缩减接触长度的同时降低接触电阻。
图4示出了本公开的一个实施方式的半导体晶体管的制备方法的流程示意图。如图4所示，基于全面接触方式的自对准半导体晶体管的示例性制备流程S40可以包括如下步骤：
步骤S42，在衬底上沉积半导体沟道材料，以形成沟道层320；
一些实施方式中，半导体沟道材料可以是但不限于碳纳米管、半导体金属氧化物、二维过渡金属硫化物、石墨烯、半导体纳米线、有机半导体、黑磷等低维半导体材料。
步骤S44，在沟道层320上沉积栅介质材料，以形成栅介质层360；
一些实施方式中，可以采用原子层沉积工艺在沟道层320上沉积栅介质材料从而形成栅介质层360。
一些实施方式中，栅介质材料可以是但不限于SiO2、HfO2、ZrO2、Y2O3、Al2O3、HfZrO2等氧化物或者可以是任意一种或多种氧化物的叠层。
步骤S46，在栅介质层360上生长栅金属材料，以形成栅极370；
一些实施方式中，可以通过磁控溅射、电子束蒸发镀膜等设备，在栅介质层360之上生长栅金属材料，从而形成栅极370。
一些实施方式中，栅极370可以由Ti、Al、Sc、Ni、Pd、Au、Pt、TiN、TiAlN、TaN等金属材料制成，也可以为金属材料的叠层结构。
步骤S48，刻蚀由栅介质层和栅极形成的栅叠层结构，以使栅叠层结构的尺寸满足要求；
一些实施方式中，可以采用光刻、刻蚀等工艺刻蚀栅叠层结构，以使栅叠层结构的长度为预先设定的长度，例如，该栅叠层结构的长度可以是5nm-5μm，具体结构如图5所示。
参见图5所示，栅叠层结构包括栅介质层360和形成于栅介质层360之上的栅极370，栅介质层360的宽度和栅极370的宽度相同，栅叠层结构形成于沟道层320之上，而沟道层320位于衬底之上。
步骤S410，在沟道层320上的栅叠层结构两侧沉积并回刻形成双层侧墙；
一些实施方式中，如图6所示，双层侧墙包括牺牲侧墙380和低k侧墙350，低k侧墙350位于牺牲侧墙380与栅叠层结构之间，牺牲侧墙380位于低k侧墙350的外侧。
一些实施方式中，牺牲侧墙380和低k侧墙350性质不同，即，牺牲侧墙380和低k侧墙350性质不能同时被同一种反应物去除。
一些实施方式中，如图6所示，双层侧墙的高度与栅叠层结构的高度可以相同。如此，低k侧墙350的一侧同时与栅介质层360和栅极370完全接触，另一侧与牺牲侧墙380完全接触。牺牲侧墙380的一侧与低k侧墙350完全接触，另一侧暴露在外。低k侧墙350的底部和牺牲侧墙380的底部分别与沟道层320的不同沟道区域接触。
位于低k侧墙350两侧的牺牲侧墙380的宽度可以相同。一些实施方式中，牺牲侧墙的宽度可以为10nm-500nm。具体应用中，牺牲侧墙的宽度可以由实际所需的接触长度来决定。若实际所需的接触长度为预定值w1，那么，牺牲侧墙的宽度则可以为该预定值w1。
一些实施方式中，低k侧墙350的材料可以是但不限于SiO2，SiN等低k材料。
一些实施方式中，牺牲侧墙380的材料k值不限，且牺牲侧墙380的材料和低k侧墙350的材料不同。优选地，所述牺牲侧墙的材料可以为如下之一：SiO2、SiN、Al2O3、AlN。
步骤S412，将栅叠层结构和双层侧墙之外的沟道层全部刻蚀；
一些实施方式中，可以采用无掩模自对准的刻蚀工艺将栅叠层结构和双层侧墙之外的沟道层320全部刻蚀，以形成定义的半导体沟道区，结构如图7所示。如图7所示，经步骤S412的无掩模自对准刻蚀后，沟道层320的长度大约等于双层侧墙的宽度与栅叠层结构的宽度之和。
步骤S414，去除牺牲侧墙，保留低k侧墙，以暴露出牺牲侧墙对应的沟道区域；
一些实施方式中，可以采用特定刻蚀工艺去除牺牲侧墙380，该特定刻蚀工艺的反应物能够与牺牲侧墙反应但无法与低k侧墙反应，如此，可以在不损伤低k侧墙350的前提下完全地去除牺牲侧墙380，结构如图8所示。
如图8所示，暴露出的沟道区域为沟道层320与源漏极340的接触区域。如此，利用双层侧墙工艺和刻蚀工艺的结合，可在栅叠层结构两侧精准刻蚀出具有长度均为w1的沟道区域。
步骤S416，在牺牲侧墙对应的沟道区域和衬底之上沉积源漏接触金属，以形成源极和漏极。
一些实施方式中，可以采用自对准的薄膜生长、刻蚀工艺，在低k侧墙350两侧的沟道区域及其侧面的衬底之上沉积源漏接触金属，形成与沟道层320全面接触的源极330和漏极340，由此，即可形成图9所示的半导体晶体管。
如图9所示，沟道层320的顶部和端部均与源极330和漏极340接触。源极330位于衬底之上，与低k侧墙350接触，且同时与沟道层320的顶部和端部接触。漏极340位于衬底之上与低k侧墙350接触，且同时与沟道层320的顶部和端部接触。并且，源极330与沟道层320顶部的接触长度和漏极340与沟道层320顶部的接触长度相同。
如图9所示，源极330与沟道层320顶部的接触长度和漏极340与沟道层320顶部的接触长度均为预定值w1，该预定值w1即为步骤S410中双层侧墙中牺牲侧墙380的宽度。
源极330与沟道层320端部的接触厚度和漏极340与沟道层320端部的接触厚度相同。一些实施方式中，源极330与沟道层320端部的接触厚度和漏极340与沟道层320端部的接触厚度可以为5nm-200nm。
一些实施方式中，源漏接触金属可以是能够与沟道层320所采用材料形成良好欧姆接触的金属。例如，沟道层320采用碳纳米管时，源漏接触金属可以是但不限于Pd,Sc等能够与碳纳米管形成良好欧姆接触的金属。若沟道层320采用其他材料，则可选择其他功函数合适的金属，比如Pt、Ni、Au等金属材料，作为源漏接触金属。
本公开的半导体晶体管制备方法，利用双层侧墙工艺以及刻蚀工艺结合，能够无掩模实现沟道层、栅叠层、源漏极之间接触区域的高精度对准，避免了因套刻易于偏差而导致的接触长度不一致、接触长度不符合设计要求等问题，与产业化半导体工艺相兼容，便于大规模集成化制备。
在本说明书的描述中，参考术语“一个实施例/方式”、“一些实施例/方式”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例/方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例/方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。
Claims (10)
1.一种半导体晶体管，包括：衬底层、沟道层、源极、漏极和栅叠层结构，所述沟道层、源极和漏极形成于所述衬底层之上，所述源极和漏极分别位于所述栅叠层结构两侧，所述栅叠层结构包括栅介质层和位于所述栅介质层之上的栅极，所述栅介质层形成于所述沟道层之上，其特征在于，所述半导体晶体管还包括：低k侧墙，所述低k侧墙形成于所述沟道层之上的所述栅叠层结构两侧；
所述源极与所述栅叠层结构一侧的低k侧墙接触并同时与所述沟道层的端部和顶部接触；
所述漏极与所述栅叠层结构另一侧的低k侧墙接触并同时与所述沟道层的端部和顶部接触；
其中，所述源极与所述沟道层顶部的接触长度和所述漏极与所述沟道层顶部的接触长度相同。
2.根据权利要求1所述的半导体晶体管，其特征在于，所述源极与所述沟道层顶部的接触长度和所述漏极与所述沟道层顶部的接触长度为10nm-500nm。
3.根据权利要求1所述的半导体晶体管，其特征在于，所述源极与所述沟道层端部的接触厚度和所述漏极与所述沟道层端部的接触厚度相同。
4.根据权利要求1或3所述的半导体晶体管，其特征在于，所述源极与所述沟道层端部的接触厚度和所述漏极与所述沟道层端部的接触厚度为5nm-200nm。
5.根据权利要求1所述的半导体晶体管，其特征在于，所述栅叠层结构的长度为5nm-5μm；
优选地，所述栅介质层的材料为如下之一或其组合：SiO2、HfO2、ZrO2、Y2O3、Al2O3、HfZrO2；
优选地，所述栅极由如下金属材料中之一或其组合形成：Ti、Al、Sc、Ni、Pd、Au、Pt、TiN、TiAlN、TaN；
优选地，所述沟道层的材料为如下之一：碳纳米管、半导体金属氧化物、二维过渡金属硫化物、石墨烯、半导体纳米线、有机半导体、黑磷；
优选地，所述沟道层的材料为碳纳米管时，所述源极与所述漏极的材料为如下之一：Pd、Sc、Y、Sc、Au、Ti；
优选地，所述低k侧墙的材料为如下之一：SiO2、SiN。
6.一种半导体晶体管的制备方法，其特征在于，包括：
在衬底上沉积半导体沟道材料，以形成沟道层；
在所述沟道层上沉积栅介质材料，以形成栅介质层；
在所述栅介质层上生长栅金属材料，以形成栅极；
刻蚀由所述栅介质层和所述栅极形成的栅叠层结构，以使所述栅叠层结构的尺寸满足要求；
在所述沟道层上的所述栅叠层结构两侧沉积并回刻形成双层侧墙，所述双层侧墙包括牺牲侧墙和低k侧墙，所述低k侧墙位于所述牺牲侧墙与所述栅叠层结构之间区域；
将所述栅叠层结构和所述双层侧墙之外的所述沟道层全部刻蚀；
去除所述牺牲侧墙，保留所述低k侧墙，以暴露出所述牺牲侧墙对应的沟道区域；
在所述牺牲侧墙对应的沟道区域和所述衬底之上沉积源漏接触金属，以形成源极和漏极。
7.根据权利要求6所述半导体晶体管的制备方法，其特征在于，采用无掩模自对准的刻蚀工艺将所述栅叠层结构和所述双层侧墙之外的所述沟道层全部刻蚀。
8.根据权利要求6所述半导体晶体管的制备方法，其特征在于，
所述牺牲侧墙的材料与所述低k侧墙的材料不同；
采用特定刻蚀工艺去除所述牺牲侧墙，所述特定刻蚀工艺的反应物能够与所述牺牲侧墙反应但无法与所述低k侧墙反应；
优选地，所述低k侧墙的材料为如下之一：SiO2、SiN；和/或，所述牺牲侧墙的材料为任意k值的材料；优选地，所述牺牲侧墙的材料为如下之一：SiO2、SiN、Al2O3、AlN；
优选地，所述牺牲侧墙的宽度为10nm-500nm。
9.根据权利要求6所述半导体晶体管的制备方法，其特征在于，所述栅叠层结构的长度为5nm-5μm；
优选地，所述栅介质材料为如下之一或其组合：SiO2、HfO2、ZrO2、Y2O3、Al2O3、HfZrO2。
10.根据权利要求6所述半导体晶体管的制备方法，其特征在于，所述栅金属材料为如下之一或其组合：Ti、Al、Sc、Ni、Pd、Au、Pt、TiN、TiAlN、TaN；
优选地，所述半导体沟道材料为如下之一：碳纳米管、半导体金属氧化物、二维过渡金属硫化物、石墨烯、半导体纳米线、有机半导体、黑磷；
优选地，所述沟道层的材料为碳纳米管时，所述源漏接触金属为如下之一：Pd、Sc、Y、Sc、Au、Ti。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210633284.2A CN115050835A (zh) | 2022-06-06 | 2022-06-06 | 半导体晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210633284.2A CN115050835A (zh) | 2022-06-06 | 2022-06-06 | 半导体晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115050835A true CN115050835A (zh) | 2022-09-13 |
Family
ID=83159820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210633284.2A Pending CN115050835A (zh) | 2022-06-06 | 2022-06-06 | 半导体晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115050835A (zh) |
-
2022
- 2022-06-06 CN CN202210633284.2A patent/CN115050835A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8471249B2 (en) | Carbon field effect transistors having charged monolayers to reduce parasitic resistance | |
| US9293596B2 (en) | Graphene devices and methods of manufacturing the same | |
| US8344358B2 (en) | Graphene transistor with a self-aligned gate | |
| JP5695656B2 (ja) | 自己整列グラフェン・トランジスタ | |
| US9040958B2 (en) | Transistors and methods of manufacturing the same | |
| US8803130B2 (en) | Graphene transistors with self-aligned gates | |
| US20120168723A1 (en) | Electronic devices including graphene and methods of forming the same | |
| US9099542B2 (en) | Transistors from vertical stacking of carbon nanotube thin films | |
| CN109196651B (zh) | 场效应晶体管结构及其制作方法 | |
| CN102640290B (zh) | 自对准碳化物源极/漏极fet | |
| CN111969058A (zh) | 一种二硫化钼场效应晶体管及其制备方法和应用 | |
| TWI744188B (zh) | 鰭式場效電晶體裝置和其形成方法 | |
| CN109690786B (zh) | 异质结遂穿场效应晶体管及其制备方法 | |
| CN115050835A (zh) | 半导体晶体管及其制备方法 | |
| KR20120076297A (ko) | 그래핀의 형성 방법 및 이를 이용한 전자 소자와 그 형성 방법 | |
| CN109560125B (zh) | 金属堆叠源漏电极场效应管及其制作方法 | |
| CN110178221A (zh) | 一种基于二维材料的晶体管及其制备方法和晶体管阵列器件 | |
| CN109103264B (zh) | 基于纳米带的晶体管及其制备方法 | |
| CN114068703A (zh) | 晶体管及制备方法 | |
| CN111640800B (zh) | 一种半导体器件及其制备方法 | |
| CN220172135U (zh) | 过渡金属硫化物垂直场效应晶体管 | |
| US20230299141A1 (en) | Semiconductor switching devices with enhanced performance using 2-dimensional materials | |
| CN115458607A (zh) | 底栅自对准薄膜晶体管及其制备方法 | |
| CN114203822A (zh) | 一种基于过渡金属硫化物的栅极环绕型晶体管及制备方法 | |
| JP2007188984A (ja) | 電界効果型トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |