CN1150493A - 动态每单元一位到多位转换的存贮器 - Google Patents

动态每单元一位到多位转换的存贮器 Download PDF

Info

Publication number
CN1150493A
CN1150493A CN95193394.9A CN95193394A CN1150493A CN 1150493 A CN1150493 A CN 1150493A CN 95193394 A CN95193394 A CN 95193394A CN 1150493 A CN1150493 A CN 1150493A
Authority
CN
China
Prior art keywords
memory cell
programming
unit
pattern
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95193394.9A
Other languages
English (en)
Other versions
CN1097268C (zh
Inventor
M·E·包尔
S·S·塔列扎
P·M·L·邝
D·R·米尔斯
R·R·罗兹曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1150493A publication Critical patent/CN1150493A/zh
Application granted granted Critical
Publication of CN1097268C publication Critical patent/CN1097268C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

公开一个具有存贮单元(200)的存贮器系统，此存贮单元用于存储多阈级中的一个以使每单元的存贮多于一位。此存贮系统包含一开关控制(205)，允许选择一个包括一个多级单元模式和标准单元模式的操作模式。此存贮系统还包括一读电路，用来当用标准单元模式操作时每单元读一位，及当用多级单元模式操作时每存贮单元读多位数据。一编程电路每存储单元编程一位数据，用于当用标准单元模式操作时寻址存贮单元；及每存储单元编程多位数据，用于当用多级单元模式操作时寻址存贮单元。

Description

动态每单元一位到多位转换的存贮器
发明领域
本发明涉及在存贮设备中存储数据，更准确地说，涉及一个每单元一位到每单元多位可动态转换的存贮系统。
发明背景
存贮设备具有关于存储数据的许多应用。某些存贮设备通过改变关于此设备的传导阈值的特性来存储特定的状态。典型地，为了将数据编程到存贮设备中，对此存贮设备配置传导阈值致使电流传导代表第一状态和电流不传导代表第二状态。但是，这样的存贮设备是可配置的，用来存储有一范围阈级，因此允许存储模拟数据。模拟数据的存储允许在单个存贮单元中存储多位数据，这称为多级单元(multi-level cell)。
有一些以前的专利讨论了多级存储。Harrari的美国专利号为5003940的专利为具有多状态存储单元的快速EEPROM存储系统(以下简称Harrari)，依据分离沟道的快速电可擦只读存贮器(EEPROM)的存贮单元的阈电压Vt定义多级状态。采用其四个状态，Harrari能通过把多编程脉冲加到每个存储单元上去，使每个存贮单元存储两位数据。Mehrota等的美国专利号为52163021的专利为多状态EEPROM读写电路和技术(以下简称Mehrota)也描述了多级存贮系统。象Harrari一样，Mehrota根据存贮单元的阈电压定义了四个状态。
但是，当每个单元存储多于一位时，此存储系统的可靠性就会减小。因此，希望增加能够存储多于每单元一位的存贮系统的可靠性。对于某些数据类型的数据存储的完整性可以通过采用纠错编码增加，但是，其它的数据类型，诸如编码，在有一纠错系统情况下编码操作更加困难。由于与其它数据类型相比，某些数据类型的数据存储的完整性要求更加严格，因此，希望将某些数据类型存储在低密度存贮器中，而将其它的数据类型存储在高密度存贮器中。
发明概述和目的
因此，本发明的一个目的是每个快速存贮单元存储多于一位的数据。
本发明的另一个目的是允许用户在一存贮器几部分中每单元存储多于一位的数据，而在该存贮器的其它几部分中每单元存储一位的数据。
本发明的再一个目的是实现一个存贮系统，它能够从每单元存储一位到每单元存储多位动态地切换。
这些和其它的一些目的在一存贮系统中实现，此存贮系统具有许多存储单元用于在该存储单元中存储许多阈级中的一个。这些阈级划分出供指示状态用的2n个触发脉冲(window)以表示对那些存储单元有“n”位数据的存储。此存贮系统还包含一个开关控制，以便允许选择用于包括一个多级单元模式和一个标准单元模式的存贮系统的一个操作模式。此存贮系统还进一步包括一读电路，用来当用标准单元模式操作时每单元读一位数据，和当操作在多级单元模式时每存贮单元读多位数据。
为了给存贮单元编程，此存贮系统含有一个编程控制器。当开关控制表明选择标准单元模式时，此编程控制器对所寻址的存储器单元进行每存储单元一位数据的编程，以及当开关控制表明选择多级单元模式时此编程控制器对所寻址的存储器单元进行每存储单元多位数据的编程。一编程调整器有选择地编程被寻址的一些存贮单元的一部分，以便当开关控制表明选择多级单元模式时适应每单元存储多位，并且当开关控制表明选择标准单元模式时有选择地编程前述被寻址的一些存贮单元。此编程电路还包括耦合到前述读电路的校验逻辑，用于把存储在被寻址的一些存贮单元中的那些阈级和所希望的数据进行比较。此检验逻辑识别需要额外编程的一些存贮单元。
本发明的其它的目的、性能和优点将从附图及后面的详细描述中表现出来。
附图的简要描述
本发明的目标、性能和优点将参照下面的附图，从本发明的后面的较佳实施例的详细描述中表现出来。
图1是一个说明一存贮系统和微处理器的高级方框图。
图2是一个说明本发明的存贮系统的一个实施例的高级方框图。
图3说明了根据所述存贮系统的一个实施例所配置的存贮器阵列和一个阵列负载。
图4说明了根据本发明的一个实施例所配置的一个读出系统。
图5说明了根据本发明的一个实施例所配置的用于一奇和偶输出线的一个选择电路和一个比较电路。
图6是一个说明所述存贮系统的编程校验部分的高级方框图。
图7说明了根据同时读出十六位的一个存贮系统配置的一个编程调整器。
详细描述
本发明包括一存贮系统，此存贮系统在一标准单元模式和一多级单元(MLC)模式之间是动态地切换的。当操作在所述MLC模式时，此存贮系统每单元存储多位。当操作在所述标准单元模式时此存贮系统每单元存储一位。在一个实施例中，当操作在所述MLC模式时，本发明的多级存贮器每单元存储二位。本发明允许在存贮器的几部分每单元存储一位和此存贮器的另外几部分每单元存储多位之间动态切换。
虽然本发明连同一每单元存储二位的存贮系统一起被描述，但是，在不脱离本发明的精神和范围的前提下，通过增加阈级的数量就可以在一个单元中存储任意数量的位。和本发明的存贮系统一起被描述的是一个在一标准单元模式和一多级单元(MLC)模式之间动态切换的存贮系统。另外，在不脱离本发明的精神和范围的前提下，可以采用一种可动态地在许多存储模式，诸如每单元存储1位、1.5位、2位等等之间切换的存贮系统。
在一个存储器中每单元存储一位和每单元存储多位之间切换的能力具有许多应用。例如，动态的每单元一位至每单元多位的切换的存贮器容许制造一种至少提供两种密度的设备的能力。另外，动态的每单元一位至每单元多位切换的存贮器用于海量存储应用中。例如，如果以每单元多位的方式存储数据表现出较低的读写可靠性，那么应在可靠性和密度之间取得平衡。
图1说明了根据本发明的一个实施例配置的一个系统方框图。此动态可切换存贮系统可用于任何利用一个多级存贮的系统、例如一个计算机系统中的应用。这种的一个计算机系统的一部分包括一微处理器100、总线103和存贮系统102，如图1所示。存贮系统102含有一个编程控制器105和一个存贮器150。微处理器100通过总线103连接到编程控制器105。编程控制器105提供了控制存贮器150所需的操作。在一个实施例中，编程控制器105和存贮器150位于单个集成电路芯片中。编程控制器105含有一命令状态装置110、同步装置120、状态寄存器130和一个控制机140。编程控制器105的操作可以由微处理器100执行。存贮器150含有后面将更全面描述的存贮器阵列。
在操作中，微处理器100产生一些命令以便编程、擦除和读存贮器150中的一些单元。通过采用命令结构，微处理器100确定操作的类型(例如读编程/校验、擦除/校验)、一个指定所操作的存贮单元的地址和用于一编程/校验操作的数据。命令状态装置110从微处理器100接收所述的命令。对于一个写或编程操作，此命令状态装置110指挥所述控制机140以便执行存贮器150中的一个编程/校验操作。对于一读操作，此命令状态装置110向此存贮器150提供所需的地址和控制信息。
在一个实施例中，所述控制机140包括一个执行在一存贮器中存储的微代码的微控制器。此控制机140产生用于对存贮器150的一个编程/校验操作所需的定时、控制、数据和地址。所述同步装置120允许存贮器150和微处理器100一起同步或异步操作。所述状态寄存器130存储关于所述存贮系统102的状态信息。对于一个进一步描述的诸如编程控制器105等的片内编程控制器，参见序号为07/655,650的美国专利申请，其申请日为1991年2月11，题目为“快速的存储器擦除中止和恢复”(Flash Memory Erase Suspend and Resume)，发明人为Fandrich，(attorney docket number 4 2390，p713)。
本发明可应用于每单元能够存储多于一位信息的存贮系统中。在一个实施例中，所述存贮设备的单元被构造成快速电可擦可编程只读存贮器(快速EEPROM)单元。虽然本发明连同快速EEPROM单元一起描述，但是，在不脱离本发明的精神和范围的前提下，其它的单元，诸如只读存贮器(ROM)、可擦可编程只读存贮器(EPROM)、普通电可擦可编程只读存贮器(EEPROM)、或者动态随机存取存贮器(DRAM)都可替换之。
所述快速EEPROM存贮设备被组织成一些EEPROM单元区段，其中每一特定的区段同时被编程和擦除。所述快速EEPROM设备是非易失性存贮设备，使得一旦被用户编程，此EEPROM单元保持此被编程的状态直至被擦除为止。在一个实施例中，所述快速EEPROM单元由一个单晶体管组成，此晶体管有一个选择栅、一个浮栅、一个源极和一个漏极。此源极和漏极位于基片上，并且此基片被接地。所述浮栅与所述单元的沟道区和选择栅之间由一绝缘氧化物绝缘，以便允许电荷保留在所述浮栅上。
通过浮栅上的电荷存在与否而使所述快速EEPROM存贮单元通导和截止。在编程期间电子加到所述浮栅上并被周围的绝缘氧化物捕获。如果电子驻留在浮栅上，那么过量电子产生的场效应就会导致此存贮单元有一高电导阈。当一电压加到这样的存贮单元的选择栅时，此存贮单元截止，从而存储第一逻辑状态。但是，当没有过量电子在所述浮栅上被捕获时，此存贮单元呈现较低的电导阈，同时此存贮单元传导电流以表示一个不同的逻辑状态。
所述浮栅能够保留一定范围的电荷，因此所述存贮单元能够被编程以呈现出多电导阈或多阈级(Vt)。通过在所述单元的浮栅上存储多阈级，此存贮单元可以被编程以便存储多于一位的信息。为了分辨出多阈级，此存贮系统指定一些阈触发脉冲。每个阈触发脉冲(threoholdwindow)确定此单元的一个存贮状态。所述多阈级用于表示状态的2n个触发脉冲以表示此存贮单元的“n”位数据的存储。本发明连同一能存储四个状态以表示两位数据的存贮单元一起描述。但是，本发明也适用于存储三个或更多状态的存贮单元。
为了读存储在一可寻址的快速EEPROM存贮单元中的状态，一个操作电压加到所述源极和漏极之间和加到控制栅极上以便寻址此单元。被寻址单元的状态通过检测在所述源极和漏极之间流过的电流值而测定。在所述源极和漏极之间流过的电流值与所述被寻址的EEPROM存贮单元的阈级成正比。从所述被寻址单元流过的电流值与从一参考单元产生的一参考电流相比较。在一个实施例中，此参考单元也是一个EEPROM单元，并且此单元是一次性编程到一适当的电导阈。下面将更全面地描述对存贮器150的读出方法。
如上所述，一个快速EEPROM存贮单元，还有其它类型的存贮单元，都是配置地以存储多阈级(Vt)。在一个每单元能存储两位的存贮单元中，需要四个阈级(Vt)。从而对每个阈级表示两位。表1说明了根据本发明的一个实施例配置的用于四个阈级(Vt)的逻辑值表示。
            表1
    Vt级     逻辑值
    位1     位0
    0级     0     0
    1级     1     0
    2级     0     1
    3级     1     1
对于表1中所示的阈级，级0是最高的阈级，和级3是最低的阈级。虽然本发明连同按照表1中所示的用于所述阈级(Vt)的标志逻辑值表示一起描述，但是，在不脱离本发明的精神和范围的前提下，也可采用所述阈级Vt的其它逻辑值标志。
图2是说明存贮器150的一个实施例的一个高级方框图。此存贮器150包括一个用于在所述MLC模式和标准单元模式操作之间切换的开关控制205。此存贮器150含有一个读系统211和一个存贮器阵列200。此读系统211接收一缓冲的MLC地址和MLC控制信号两者以允许用两种模式读出。此读系统211包含阵列负载210(图3)和读出系统220(图4)。耦合到所述读系统211的所述存贮器阵列200含有多个用于存储数据的存贮单元。为了编程和擦除这些存贮单元，此存贮器150还包括一个由校验逻辑227和编程调整器221组成的编程电路。此校验逻辑227从所述读系统211接收数据，并且产生用于输入到所述编程调整器221的“编程入”数据。而此编程调整器221产生“编程出”数据以便有选择地编程所述存贮器阵列200中的存贮单元。
所述存贮器150还包括一个用于存储多级单元地址(MLC地址)的地址缓冲器223。在一个实施例中，从所述存贮系统102上的一输入管脚接收此MLC地址。在另一个可供选择的实施例中，此MLC地址是从所述编程控制器105输入到此地址缓冲器223。在此另一个可供选择的实施例中，当此存贮器正操作在MLC模式时，此MLC地址在一个命令中被确定。
一般地，所述控制开关205产生一有效的MLC控制信号以指出存贮器150正用此MLC模式操作。在一个实施例中，此开关控制205包含CAM熔丝单元207和209。此CAM单元207和209是工厂可编程的。当此CAM单元209被编程或被烧断时，此存贮器150被配置以用MLC模式操作。CAM单元207的编程允许通过一命令使存储器150在MLC模式和标准模式之间切换。耦合到所述命令状态装置110的一寄存器208允许通过此命令控制接口作MLC模式和标准单元模式之间的选择。
所述开关控制205还包含与门201、202和或门203。所述控制机140耦合到所述与门201和202以允许此控制机140废弃当前的存储在寄存器208中的操作模式的选择。用于控制机140控制MLC和标准单元模式的选择的能力在测试和系统应用中是有用的。例如，在一擦除操作期间，在一擦除块中的所有单元被擦除成一个共同的状态。控制机140在一些单元级上操作比在一位基础上操作可以更有效。因此，所述开关控制205以通过所述命令状态装置110或控制机140产生一MLC控制信号以选择MLC模式或标准单元模式的操作。
因为本发明的存贮电路允许用MLC和标准单元两个模式操作，所以需要一种寻址方法以便用两种模式访问所述存贮器。在一个实施例中，所述寻址方法在MLC和标准单元模式操作之间保持地址的连贯性，对于每单元能够存储两位的一存贮系统，一个称作多级单元地址(MLC地址)的附加地址被提供以访问由每单元存储多于一位所产生的附加的存贮单元。用标准单元模式，每个地址识别存贮器阵列200中的一个唯一的字。在MLC模式中，象操作在标准单元模式中一样，同样的地址识别存贮器阵列200中同样的字。但是，在MLC模式中，MLC地址识别存储相同数据量的单元的一半。
当操作在MLC模式时，如果一存贮系统存储每单元两位，那么，当操作在MLC模式时此存贮系统存储两倍于操作在标准单元模式时的数据。例如，操作在标准单元模式存储16位字的一存贮器阵列需要16个单元以存储16位字。对于操作在MLC模式并每单元存储两位的同样的存贮阵列，只需要8个单元以存储同样的16位字。因此，如果当操作在标准单元模式时单个地址识别此16位字，那么当操作MLC模式时需要一个附加的地址位以识别所述8个单元的哪些存储此16位。下面将更全面地描述操作在MLC模式时在一字线中选择单元的操作。
通过利用MLC地址来选择由标准寻址模式寻址的16个单元中的8个单元，在多级单元模式和标准模式之间保持了地址的连贯性。在第一实施例中，所述MLC地址通过在所述编程控制器105上的一附加管脚所提供。在第二实施例中，所述MLC地址通过一命令从所述编程控制器105所接收。为了对于能够操作在MLC和标准模式的存贮设备的寻址的进一步描述，参见[ATTY DOCKET 42390.p1500]，它与本申请同时提出申请并转让给本发明的受让人，加利福尼亚的Santa clara，Intel公司。
图3说明了根据本发明的存贮系统的一个实施例所配置的存贮器阵列和一阵列负载。所述存贮器150包括阵列负载210、一个列译码器225、一个行译码器230和存贮器阵列200。所述阵列负载210部分地产生J个输出线负载或者用于在此存贮器阵列200中的J个被选择的位线的列负载。通过产生列负载，此阵列负载210输出到所述读出系统220(图4)一个电压，此电压表示由存贮器阵列200的被寻址单元所显示的电导值。在一个实施例中，十六个存贮单元为一个读操作所访问。
此存贮器阵列200按照具有k个字和m列安排。所述列译码器225从所述编程控制器105接收一个列地址，并且耦合来自阵列负载210的列负载到存贮器阵列200中的被选择的位线。行译码器230接收从所述编程控制器105来的一个行地址，并且选择所述存贮器阵列200中的特定字。此列译码器225和行译码器230是用来代表一大类用于存贮器阵列中选择位线和字线的译码器，这在现有技术中是公认的并将不作进一步的描述。
在所述阵列负载210中的每个输出线包含一个列负载212和一个漏极偏置214。列负载212提供一电阻以根据被选择的存贮单元中的电流传导产生一电压Vol。在一个实施例中，所述列负载212用操作在饱和或夹断区的一金属氧化物场效应晶体管(FET)实现。此列负载连接到一诸如Vcc的电压源。所述漏极偏置214偏置相应的输出线以产生用于存贮器阵列200中的被寻址存贮单元的适当的漏极电压。在一个实施例中，所述漏极偏置214按照一个栅-阴放大器电路(cascode circuit)被配置。所述阵列负载210还包含一用于每两个输出线的选择电路216(例如，每对奇和偶输出线输入到一个选择电路216)。选择电路216接收MLC控制信号、编程输出信号和MLC地址。通常，选择电路216将列负载212和输出线上的漏极偏置214连接到存贮器阵列200中的被选择单元以便支持在MLC和标准单元两种模式中的存贮器操作。下面将更全面地描述此选择电路216的操作。
图4说明了根据本发明的一个实施例配置的一个读出系统。此读出系统220含有一参考电路240和一比较电路235。此参考电路240产生许多参考电压(Vref)。此比较电路235接收由存贮器阵列200中被寻址单元产生的输出线电压(Vol)，并且比较此输出线电压(Vol)和由参考电路240产生的参考电压(Vref)。此比较电路235的输出就是从所述存贮系统读出的数据。
此参考电路240产生许多为用于与所述输出线电压(Vol)比较的参考电压(Vref)。可以替换的是，如果利用电流读出，一参考电路240可以被配置来产生参考电流。此参考电路240产生“n-1”个参考电压，用于存储在多级存贮单元中的“n”个状态或级。因此，在一个能存储四个状态以代表2位的存贮系统中，所述参考电路240产生三个电压电平Vref0、Vref1和Vref2。
为了产生所述参考电压电平，所述参考电路240含有一个用于每个参考电压的参考单元330。此参考单元用一次性可微调的一些EEPROM单元构成。每个参考单元330包括一相应的列负载310和漏极偏置320。此列负载310和漏极偏置320的操作类似于包含在阵列负载210中的列负载212和漏极偏置214的操作。所述参考电压(Vref)等于一个列负载310两端之间的电压降，此电压降与相应参考单元330中的电流传导成正比。
图5说明了根据本发明的一个实施例配置的用于一奇和偶输出线的所述选择电路216和所述比较电路235。如图5所示，奇和偶输出线输入到选择电路216。为了读出一被寻址单元的状态，此选择电路216含有用于每一输出线的通过晶体管(pass transistor)。在一个实施例中，选择电路216含有一个n沟道场效应晶体管(FET)405以控制所述偶输出线中的电流传导，以及一个n沟道场效应晶体管410以控制所述奇输出线中的电流传导。此选择电路216也含有一个通过晶体管415。此晶体管415将奇输出线耦合到偶输出线，并且晶体管415的栅极被连接到所述MLC控制信号。
所述选择电路216包括选择逻辑500。此选择逻辑500接收作为输入的MLC控制和MLC地址信号，并且产生作为输出的一MLC(偶)信号和一MLC(奇)信号。此MLC(偶)信号被连接到晶体管405的栅极，和此MLC(奇)信号被连接到晶体管410的栅极，表2说明了此选择逻辑500的真值表。
                    表2
    输入     输出
  MLC地址   MLC控制   MLC(偶)   MLC(奇)
    -     0     1     1
    0     1     1     0
    1     1     0     1
当按照由MLC控制信号上的逻辑高电平所指定用MLC模式操作时，此选择逻辑500根据此MLC的状态建立MLC(偶)和MLC(奇)信号(即，逻辑高电平选择奇输出线和逻辑低电平选择偶输出线)。当按照由MLC控制信号上的逻辑低电平所指定用标准单元模式操作时，此选择逻辑500将MLC(偶)和MLC(奇)信号都设置为逻辑高电平。
为了读出一个用MLC模式操作时存贮系统中的被寻址单元，所述MLC控制信号偏置晶体管415以便将偶输出线电耦合到奇输出线。所以MLC地址不是选择偶输出线就是选择奇输出线，因而将所述比较电路235电耦合到此被选择的奇或偶存贮单元。当用MLC模式操作时，奇或偶存贮单元的其中之一根据MLC地址被耦合到所述奇和偶两条输出线上。在标准模式中，所述MLC控制使晶体管415截止。因此，所述偶存贮单元通过所述偶输出线被电耦合到所述比较电路235，和所述奇存贮单元通过所述奇输出线被电耦合到所述比较电路235。
对于每个奇和偶输出线，所述比较电路235含有两个比较器一比较器325和330，以及一多路转换器(MUX)320。比较器330接收作为输入的奇输出线电压Vole和用于比较的参考电压Vref1。比较器330的输出被表示为BIT。对于一个每存储单元能存储四状态的存贮器阵列，所述MUX320接收作为输入的由参考电路240产生的参考电压(例如Vref0、Vref1和Vref2)。此MUX 320根据所述MLC控制的状态和比较器330的输出而输出一参考电压Vref0、Vref1或Vref2。所述比较器325接收作为输入的奇输出线电压Volo和用于比较的被选择的参考电压(例如，Vref0、Vref1和Vref2)。此比较器325的输出被表示为B1T1。
当用MLC模式操作时，所述偶输出线耦合到所述奇输出线(例如，Vole电压电平等于Volo电压电平)。如果由被选择单元产生的Vole电压电平高于Vref1电压电平，那么所述比较器330的输出为“1”或逻辑高电平。另一方面，如果Vole电压电平低于Vref1电压电平，那么所述比较器330的输出为“0”或逻辑低电平。比较器330的输出和MLC控制信号被用作MUX 320的选择。如果比较器330的输出为一逻辑低电平并且MLC控制是表示此存贮器操作在MLC模式中的有效高电平，那么Vref0电压电平被选择用于与Volo比较。如果此Volo电压电平高于Vref0的电压电平，那么比较器325的输出为一逻辑高电平。另一方面，如果此Volo的电压电平低于Vref0的电压值，那么比较器325的输出为一逻辑低电平。如果比较器330的输出为一逻辑高电平并且MLC控制信号是有效，那么Vref2电压电平被选择用于与Volo比较。如果此Volo的电压电平低于Vref2的电压电平，那么比较器325的输出为是逻辑低电平。另一方面，如果此Volo的电压电平高于Vref2的电压电平，那么比较器325的输出为一逻辑高电平。当用MLC模式操作时，所述BITO和BIT1位表示一个单元的状态。
如果此多级存贮系统102用标准单元模式操作，那么在偶输出线上的Vole电压电平由被选择的偶存贮单元产生，和在奇输出线上的Volo电压电平由被选择的奇存储单元产生。一无效的MLC控制信号在MUX320上选择Vref1电压电平用于输入到比较器325中。这样在，此Vole电压电平在比较器330中与Vref1电压电平比较，和此Volo电压电平在比较器325中与Vref1电压电平比较。因此，比较电路235的输出代表两位，其中第一位从被选择的偶存贮单元读出，和第二位从被选择的奇存贮单元读出。
在一个实施例中，采用了一个用于编程和擦除存贮单元的命令结构。编程和擦除还包括校验分别被适当编程和擦除的单元。所述命令状态装置110被耦合以从所述微处理器100接收指令。一般写入到此命令状态装置110中的指令提供产生一些控制信号所需的一些命令，这些控制信号既用于擦除和编程存贮器，也用于在已经执行擦除和编程操作后校验其内容。和所述命令状态装置110一起操作，所述控制机140根据一“希望的数据”位图编程被选择的存贮单元。
在一个实施例中，一编程序列包括设置一编程/校验命令、对存贮器150加载地址，和编程被选择的单元。一擦除序列包括写一擦除/校验命令，和在一擦除周期期间执行擦除。为了校验此擦除，在一读周期期间执行此擦除校验操作。
图6是一个高级方框图，说明了根据本发明的一个实施例配置的编程校验和擦除校验系统，图6说明了用于每个字线的十六位的编程。但是，在不脱离本发明的精神和范围的情况下，可以采用任意数量的存贮单元。为了编程存贮器阵列200中的存贮单元，所述控制机140存储用于编程所希望的数据。当用MLC模式操作时，所述编程调整器221仅选择由编程地址识别的一部分单元。
在操作中，校验逻辑227从所述读出系统220接收被读出的数据“比特出”，并且产生“编程入”数据以指出存贮器阵列200中的那些单元需要额外的编程。例如，对于同时读出16位的一存贮系统，此读出系统220的输出是一个16位字。当用MLC模式操作时，此校验逻辑227产生8位“编程入”数据以识别哪些存储16位字的单元需要额外的编程。当用标准模式操作时，此校验逻辑227产生与被选择的16位(未示出)对应的16位“编程入”数据。因此，当用标准模式操作时，此编程调整器221直接通过此“编程入”数据作为“编程出”数据。
为了选择适当的8个单元用于按MLC模式编程，所述编程调整器221接收MLC地址。根据此MLC地址，所述编程调整器221输出16位“编程出”数据以启动被选择的8个存贮单元的编程。如上所述，当用MLC模式操作时，或者所述偶输出线或者所述奇输出线被选择。例如，如果所述偶单元被选择，那么此编程调整器221产生编程出数据，此编程出数据仅仅启动需要额外编程的所述偶输出线存贮单元。
所述校验逻辑227包括一比较功能。在标准单元模式中，此校验逻辑227执行一个单位比较以确定一存贮单元是否需要编程为“0”状态。在MLC模式中，此比较功能包括一个存储在存贮单元中的阈级和所希望的数字数据之间的模拟比较。此校验逻辑227比较所希望的数据和从所述读出系统220读出的当前数据，并且确定这些存贮单元是否需要额外的编程。表3说明了根据表1中公开的阈级配置的用于MLC模式操作的模拟比较功能。如表1所示，最高级的0级对应于比特“00”，和最低级的3级对应于比特“11”。一个输出“1”指出此存贮单元需要额外的编程。例如，为了将当前存有比特“10”的一个单元中编程为比特“00”，此校验逻辑227输出一个1“编程入”数据位。此1“编程入”数据位指出此存贮单元需要从级1到级0的额外编程。
                    表3
    “所希望的”00000000     “当前”00011011     “输出”0111
    01010101     00011011     0011
    10101010     00011011     0101
    11111111     00011011     0000
图7说明了根据同时读出16位的一存贮系统配置的编程调整器221。此编程调整器221从所述校验逻辑227接收8“编程入”位，并且根据MLC地址产生16“编程出”位。此编程调整器221含有用于每个“编程入”输入位的两个NAND门705和710。另外，此编程调整器2211含有一反相器725，此反相器725接收MLC地址并选择奇或偶存贮单元。表4说明了用于此编程调整器电路221的真值表。“1”编程输出表示相应的输出线能够用于编程。
                    表4
  MLC地址     编程入 编程出(偶) 编程出(奇)
    0     0     0     0
    0     1     1     0
    1     0     0     0
    1     1     0     1
来自编程调整器221的“编程出”数据被输入到所述存贮系统中的用于每对输出线的选择电路216。如图5所示，为了编程存贮单元，每个选择电路216含有晶体管510和520。在一个实施例中，这些晶体管采用n沟道FET器件。晶体管520将编程电压Vpp耦合到偶输出线，和晶体管510将编程电压Vpp耦合到奇输出线。编程出(偶)信号控制晶体管520的栅极。和编程出(奇)信号控制晶体管510的栅极。在操作中，当一逻辑高电平出现在编程出(偶)或编程出(奇)上时，那么所述编程电压Vpp被耦合到相应的允许在被选择的单元上产生额外的编程的输出线上。
虽然本发明已经依照具体的示范性实施例而描述，但是，可以理解的是，在不脱离按照后面权利要求所述的本发明的精神和范围的前提下，本领域的熟练技术人员可以作出各种修改和变换。

Claims (18)

1.一种存贮系统，包括：
多个存贮单元，用于在所述存贮单元中存储多个阈级的一个，其中所述的阈级区分用于标志状态的2n个触发脉冲以表示用于所述存贮单元的“n”位数据的存储；
一开关控制器，用于允许为所述的存贮系统选择一操作模式，此存贮系统包括一多级单元模式和一标准单元模式；以及
一读电路，耦合到所述开关控制和所述的存贮单元，用于当所述开关控制指出选择所述标准单元模式时每单元读一位，及用于当所述开关控制指出选择所述多级单元模式时每单元读多位数据。
2.按照权利要求1所述的存贮系统，还包括一编程电路，此编程电路耦合到所述开关控制和所述存贮单元，用于当所述开关控制指出选择所述标准单元模式时每存贮单元编程一位数据，和用于当所述开关控制指出选择所述多级单元模式时每存贮单元编程多位数据。
3.按照权利要求2所述的存贮系统，其中所述的编程电路包括一编程调整器，此编程调整器耦合到所述存贮单元和所述开关控制，用于当所述开关控制指出选择所述多级单元模式时，有选择地编程一部分被寻址的存贮单元以适应每单元存储多位，及用于当所述开关控制指出选择所述标准单元模式时，有选择地编程被寻址的存贮单元。
4.按照权利要求2所述的存贮系统，其中所述的编程电路包括校验逻辑，此校验逻辑耦合到所述读电路，用于比较存储在被寻址存贮单元中的所述阈级和希望的数据和用于标识需要额外编程的存贮单元。
5.按照权利要求1所述的存贮系统，其中所述的存贮单元由快速电可擦可编程只读存贮器(EEPROM)单元组成。
6.按照权利要求1所述的存贮系统，其中所述的阈级区分用于指示四状态的四个触发脉冲以表示每存贮单元二位的存储。
7.按照权利要求1所述的存贮系统，其中所述的开关控制包含一个工厂可编程单元，此单元用于按所述的多级单元模式启动所述的存贮系统操作。
8.按照权利要求1所述的存贮系统，其中所述的开关控制包括：
一工厂可编程单元，用于启动所述多级单元模式和所述标准单元模式的选择，以及
一寄存器，用于允许用户通过一命令接口在所述多级单元模式和所述标准单元模式之间选择。
9.按照权利要求2所述的存贮系统，其中所述的开关控制包括用于启动所述编程电路在所述多级单元模式和所述标准单元模式之间的选择从而不考虑由所述开关控制选择的所述操作模式的电路。
10.一种存储数据的方法，包括下列步骤：
在多个存贮单元的每一个中存储多个阈值的一个，其中所述的阈级区分用于标志状态的2n个触发脉冲以表示用于所述存贮单元的“n”位数据的存储；
选择一操作模式用于存储包含一个多级单元模式和一个标准单元模式的所述数据；
当选择所述标准单元模式时每单元读一位；以及
当选择所述多级单元模式时每存储单元读多位数据。
11.按照权利要求10所述的方法，还包括下列步骤：
当选择所述的标准单元模式时，为被寻址的存贮单元每存贮单元编程一位数据；以及
当选择所述的多级单元模式时，为被寻址的存贮单元每存贮单元编程多位数据。
12.按照权利要求11所述的方法，其中：
每存贮单元编程多位数据的步骤包括有选择地编程一部分所述被寻址的存贮单元以适应每单元存储多位的步骤；以及
每存贮单元编程一位数据的步骤包括当所述开关控制指出选择所述标准单元模式时有选择地编程所述被寻址的存贮单元的步骤。
13.按照权利要求11所述的方法，其中的编程步骤包括下列步骤：
比较存储在所述被寻址存储单元中的所述阈级和想要的数据；以及
识别需要额外编程的所述被寻址的存贮单元。
14.按照权利要求10所述的方法，其中所述的存贮单元由快速电可擦可编程只读存贮器(EEPROM)单元组成。
15.按照权利要求10所述的方法，其中所述的阈级区分用于指示四状态的四个触发脉冲以表示每存贮单元二位的存储。
16.按照权利要求10所述的方法，其中所述的选择一操作模式的步骤包括对一工厂可编程单元编程，用于按所述多级单元模式启动所述的存贮系统操作的步骤。
17.按照权利要求10所述的方法，其中所述的选择一操作模式的步骤包括下列步骤：
通过一命令接口对一工厂可编程单元编程，用于启动所述的多级单元模式和所述的标准单元模式的选择；以及
允许用户通过所述的命令接口在所述多级单元模式和所述标准单元模式之间选择。
18.按照权利要求17所述的方法，其中所述的选择一操作模式的步骤包括启动在所述多级单元模式和所述标准单元模式之间的选择从而不考虑从所述命令接口选择的所述操作模式的步骤。
CN95193394.9A 1994-06-02 1995-05-25 动态每单元一位到多位转换的存贮器 Expired - Fee Related CN1097268C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25268694A 1994-06-02 1994-06-02
US08/252,686 1994-06-02

Publications (2)

Publication Number Publication Date
CN1150493A true CN1150493A (zh) 1997-05-21
CN1097268C CN1097268C (zh) 2002-12-25

Family

ID=22957085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95193394.9A Expired - Fee Related CN1097268C (zh) 1994-06-02 1995-05-25 动态每单元一位到多位转换的存贮器

Country Status (7)

Country Link
US (1) US6097637A (zh)
EP (1) EP0763241B1 (zh)
JP (1) JP3798810B2 (zh)
CN (1) CN1097268C (zh)
AU (1) AU2598895A (zh)
DE (1) DE69523304T2 (zh)
WO (1) WO1995034074A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023494B (zh) * 2004-07-06 2010-06-02 桑迪士克股份有限公司 非易失性存储卡及其操作方法
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5748535A (en) * 1994-10-26 1998-05-05 Macronix International Co., Ltd. Advanced program verify for page mode flash memory
KR100239870B1 (ko) * 1995-09-28 2000-03-02 다카노 야스아키 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치
EP0788113B1 (en) * 1996-01-31 2005-08-24 STMicroelectronics S.r.l. Multilevel memory circuits and corresponding reading and writing methods
US5835414A (en) * 1996-06-14 1998-11-10 Macronix International Co., Ltd. Page mode program, program verify, read and erase verify for floating gate memory device with low current page buffer
US5754469A (en) * 1996-06-14 1998-05-19 Macronix International Co., Ltd. Page mode floating gate memory device storing multiple bits per cell
WO1997048099A1 (en) * 1996-06-14 1997-12-18 Siemens Aktiengesellschaft A device and method for multi-level charge/storage and reading out
US6857099B1 (en) 1996-09-18 2005-02-15 Nippon Steel Corporation Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program
EP0961287B1 (en) * 1998-05-27 2003-11-26 STMicroelectronics S.r.l. High storage capacity non-volatile memory
US5999451A (en) * 1998-07-13 1999-12-07 Macronix International Co., Ltd. Byte-wide write scheme for a page flash device
FR2786910B1 (fr) * 1998-12-04 2002-11-29 St Microelectronics Sa Memoire a grille flottante multiniveau
US7660941B2 (en) * 2003-09-10 2010-02-09 Super Talent Electronics, Inc. Two-level RAM lookup table for block and page allocation and wear-leveling in limited-write flash-memories
US7333364B2 (en) * 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US6532556B1 (en) 2000-01-27 2003-03-11 Multi Level Memory Technology Data management for multi-bit-per-cell memories
US6363008B1 (en) 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
US6662263B1 (en) 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6304497B1 (en) * 2000-06-30 2001-10-16 Micron Technology, Inc. Synchronous memory status register
US6252795B1 (en) * 2000-09-29 2001-06-26 Motorola Inc. Programmable resistive circuit using magnetoresistive memory technology
US6452855B1 (en) * 2001-01-05 2002-09-17 International Business Machines Corp. DRAM array interchangeable between single-cell and twin-cell array operation
US6466476B1 (en) 2001-01-18 2002-10-15 Multi Level Memory Technology Data coding for multi-bit-per-cell memories having variable numbers of bits per memory cell
US6643169B2 (en) * 2001-09-18 2003-11-04 Intel Corporation Variable level memory
US6747893B2 (en) 2002-03-14 2004-06-08 Intel Corporation Storing data in non-volatile memory devices
JP4259922B2 (ja) * 2002-07-30 2009-04-30 シャープ株式会社 半導体記憶装置
US6618297B1 (en) 2002-08-02 2003-09-09 Atmel Corporation Method of establishing reference levels for sensing multilevel memory cell states
US6724662B2 (en) 2002-09-04 2004-04-20 Atmel Corporation Method of recovering overerased bits in a memory device
US7301807B2 (en) * 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
US20050258863A1 (en) * 2004-05-20 2005-11-24 Chang Augustine W Quaternary and trinary logic switching circuits
US7535759B2 (en) * 2004-06-04 2009-05-19 Micron Technology, Inc. Memory system with user configurable density/performance option
KR100634412B1 (ko) * 2004-09-02 2006-10-16 삼성전자주식회사 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
US7257033B2 (en) * 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7715236B2 (en) * 2005-03-30 2010-05-11 Virage Logic Corporation Fault tolerant non volatile memories and methods
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US7272041B2 (en) * 2005-06-30 2007-09-18 Intel Corporation Memory array with pseudo single bit memory cell and method
MX2009001345A (es) 2006-08-05 2009-07-17 Benhov Gmbh Llc Elemento y metodo de almacenamiento de estado solido.
KR100766042B1 (ko) * 2006-12-06 2007-10-12 삼성전자주식회사 연접 부호화를 이용한 멀티 레벨 셀 메모리 장치
KR100836762B1 (ko) * 2006-12-11 2008-06-10 삼성전자주식회사 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
KR100875539B1 (ko) 2007-01-17 2008-12-26 삼성전자주식회사 프로그램 방식을 선택할 수 있는 메모리 시스템
US7646636B2 (en) 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
US7839703B2 (en) 2007-06-15 2010-11-23 Micron Technology, Inc. Subtraction circuits and digital-to-analog converters for semiconductor devices
US8117520B2 (en) 2007-06-15 2012-02-14 Micron Technology, Inc. Error detection for multi-bit memory
US7830729B2 (en) * 2007-06-15 2010-11-09 Micron Technology, Inc. Digital filters with memory
KR101301774B1 (ko) 2007-07-23 2013-09-02 삼성전자주식회사 메모리 셀의 데이터 읽기 장치 및 방법
US7920423B1 (en) 2007-07-31 2011-04-05 Synopsys, Inc. Non volatile memory circuit with tailored reliability
US8429358B2 (en) * 2007-08-14 2013-04-23 Samsung Electronics Co., Ltd. Method and data storage device for processing commands
US7802132B2 (en) * 2007-08-17 2010-09-21 Intel Corporation Technique to improve and extend endurance and reliability of multi-level memory cells in a memory device
US8203872B2 (en) * 2008-02-26 2012-06-19 Ovonyx, Inc. Method and apparatus for accessing a multi-mode programmable resistance memory
US8261158B2 (en) * 2009-03-13 2012-09-04 Fusion-Io, Inc. Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US8301828B2 (en) * 2010-06-02 2012-10-30 Conexant Systems, Inc. Systems and methods for reliable multi-level cell flash storage
EP2777334B1 (en) * 2011-11-07 2017-01-11 Nokia Solutions and Networks Oy Uplink power control for wireless communications
US8804452B2 (en) 2012-07-31 2014-08-12 Micron Technology, Inc. Data interleaving module
US8995184B2 (en) 2012-12-06 2015-03-31 Sandisk Technologies Inc. Adaptive operation of multi level cell memory
US9734912B2 (en) * 2015-11-25 2017-08-15 Macronix International Co., Ltd. Reprogramming single bit memory cells without intervening erasure
DE102017221710A1 (de) 2017-12-01 2019-06-06 Continental Automotive Gmbh Datenspeichervorrichtung für ein Kraftfahrzeug
US11456042B1 (en) * 2021-04-13 2022-09-27 Sandisk Technologies Llc Multi-level program pulse for programming single level memory cells to reduce damage

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202044A (en) * 1978-06-13 1980-05-06 International Business Machines Corporation Quaternary FET read only memory
US4287570A (en) * 1979-06-01 1981-09-01 Intel Corporation Multiple bit read-only memory cell and its sense amplifier
US4415992A (en) * 1981-02-25 1983-11-15 Motorola, Inc. Memory system having memory cells capable of storing more than two states
US4388702A (en) * 1981-08-21 1983-06-14 Mostek Corporation Multi-bit read only memory circuit
JPS5949022A (ja) * 1982-09-13 1984-03-21 Toshiba Corp 多値論理回路
DE3472502D1 (en) * 1983-09-16 1988-08-04 Fujitsu Ltd Plural-bit-per-cell read-only memory
US4771404A (en) * 1984-09-05 1988-09-13 Nippon Telegraph And Telephone Corporation Memory device employing multilevel storage circuits
US4701884A (en) * 1985-08-16 1987-10-20 Hitachi, Ltd. Semiconductor memory for serial data access
US5012448A (en) * 1985-12-13 1991-04-30 Ricoh Company, Ltd. Sense amplifier for a ROM having a multilevel memory cell
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
EP0618535B1 (en) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
JP2573416B2 (ja) * 1990-11-28 1997-01-22 株式会社東芝 半導体記憶装置
US5263140A (en) * 1991-01-23 1993-11-16 Silicon Graphics, Inc. Variable page size per entry translation look-aside buffer
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5355464A (en) * 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023494B (zh) * 2004-07-06 2010-06-02 桑迪士克股份有限公司 非易失性存储卡及其操作方法
CN103544993A (zh) * 2012-07-11 2014-01-29 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法
CN103544993B (zh) * 2012-07-11 2018-06-19 三星电子株式会社 非易失性存储器件和存储器系统及管理、擦除和编程方法

Also Published As

Publication number Publication date
JP3798810B2 (ja) 2006-07-19
EP0763241A4 (en) 1998-08-12
DE69523304T2 (de) 2002-07-11
EP0763241A1 (en) 1997-03-19
DE69523304D1 (de) 2001-11-22
EP0763241B1 (en) 2001-10-17
WO1995034074A1 (en) 1995-12-14
JPH10501362A (ja) 1998-02-03
CN1097268C (zh) 2002-12-25
US6097637A (en) 2000-08-01
AU2598895A (en) 1996-01-04

Similar Documents

Publication Publication Date Title
CN1097268C (zh) 动态每单元一位到多位转换的存贮器
CN1101048C (zh) 用于快速存储器的比特映象寻址方案
US5450363A (en) Gray coding for a multilevel cell memory system
CN101432821B (zh) 模仿存储器装置中的编程验证漏极电阻
US5515317A (en) Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
KR100271943B1 (ko) 기억 시스템
JP4215803B2 (ja) 読出しとベリファイの均一なしきい値を有するメモリ
US9263142B2 (en) Programming a memory cell using a dual polarity charge pump
US7800943B2 (en) Integrated circuit having a memory cell arrangement and method for reading a memory cell state using a plurality of partial readings
CN100587841C (zh) 非易失存储器器件及其编程方法
US20040080979A1 (en) Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor
US9099185B2 (en) Using different programming modes to store data to a memory cell
KR19990064045A (ko) 비휘발성 메모리셀 당 복수의 디지털 비트를 저장 및 검색하기위한 집적 회로
CN1941204A (zh) 同时编程与编程验证的非易失性存储器
US11086717B2 (en) Random selection of code words for read voltage calibration
KR20100046757A (ko) 메모리 장치 및 그 프로그램 방법
US11894090B2 (en) Selective power-on scrub of memory units
CN1124608C (zh) 用于多位存储单元的数据读出器件和方法
CN1892905A (zh) 用于非易失性半导体存储单元的检测方案
WO2001067462A1 (en) Interlaced multi-level memory
CN115295047A (zh) 存储器子系统中的间歇式动态开始电压和编程验证采样
CN115145754A (zh) 存储器装置中的错误处置流管理
CN113919121A (zh) 通过存储器装置的高应力陈化处理进行可靠的健康预测
US11544003B2 (en) Memory system, memory controller, and method of operating memory system
US20240168652A1 (en) Memory controller, memory device, memory system and operation method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021225

Termination date: 20100525