CN115295047A - 存储器子系统中的间歇式动态开始电压和编程验证采样 - Google Patents

存储器子系统中的间歇式动态开始电压和编程验证采样 Download PDF

Info

Publication number
CN115295047A
CN115295047A CN202210481161.1A CN202210481161A CN115295047A CN 115295047 A CN115295047 A CN 115295047A CN 202210481161 A CN202210481161 A CN 202210481161A CN 115295047 A CN115295047 A CN 115295047A
Authority
CN
China
Prior art keywords
memory cells
memory
group
word lines
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210481161.1A
Other languages
English (en)
Inventor
L·C·米兰达
E·N·李
刘彤
宁涉洋
C·B·洛珀
U·鲁索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115295047A publication Critical patent/CN115295047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及存储器子系统中的间歇式动态开始电压和编程验证采样。存储器装置中的控制逻辑识别与将被编程的存储器单元集的第一存储器单元子集相关联的第一字线群组。在所述第一存储器单元子集的第一部分上执行包含第一编程脉冲集和第一编程验证操作集的第一动态开始电压操作以识别第一动态开始电压电平，所述第一动态开始电压操作的所述执行包含致使所述第一编程脉冲集施加到所述第一字线群组的至少一部分。致使包含具有所述第一动态开始电压电平的至少一个编程脉冲的第二编程脉冲集施加于所述第一字线群组以编程所述存储器单元集的所述第一存储器单元子集的第二部分。

Description

存储器子系统中的间歇式动态开始电压和编程验证采样
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及存储器子系统中的间歇式动态开始电压和编程验证采样。
背景技术
存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
发明内容
本公开提供一种存储器装置，其包含：存储器阵列，其包括存储器单元集；和以可操作方式与所述存储器阵列耦合的控制逻辑，用以执行包含以下各项的操作：识别与将被编程的所述存储器单元集的第一存储器单元子集相关联的第一字线群组；在所述存储器单元集的所述第一存储器单元子集的第一部分上执行包括第一编程脉冲集和第一编程验证操作集的第一动态开始电压操作以识别第一动态开始电压电平，所述第一动态开始电压操作的所述执行包括致使所述第一编程脉冲集施加到所述第一字线群组的至少一部分；致使包括具有所述第一动态开始电压电平的至少一个编程脉冲的第二编程脉冲集施加于所述第一字线群组以编程所述第一存储器单元子集的第二部分；识别与将被编程的所述存储器单元集的第二存储器单元子集相关联的第二字线群组；和在所述第二存储器单元子集的第一部分上执行包括第三编程脉冲集和第二编程验证操作集的第二动态开始电压操作以识别第二动态开始电压电平，所述第二动态开始电压操作的所述执行包括致使所述第二编程脉冲集施加于所述第二字线群组的至少一部分。
本公开提供一种存储器装置，其包含：包括多个存储器单元的存储器阵列；和以可操作方式与所述存储器阵列耦合的控制逻辑，用以执行包含以下各项的操作：识别配置为单层级单元(SLC)存储器的存储器装置中的将在编程操作期间被编程的存储器单元集；在所述存储器单元集的第一存储器单元子集的第一部分上执行包括第一采样操作的所述编程操作以识别第一动态开始电压电平的第一量值，所述第一采样操作的所述执行包括致使第一编程脉冲集施加于与所述第一存储器单元子集的所述第一部分相关联的第一字线群组的至少一部分；致使第二编程脉冲集中的第一编程脉冲施加于所述第一字线群组以编程所述存储器单元集的所述第一存储器单元子集的第二部分，其中所述第一编程脉冲具有所述第一动态开始电压电平的所述第一量值；和在所述存储器单元集的第二存储器单元子集的第一部分上执行第二采样操作以识别第二动态开始电压电平的第二量值，所述第二采样操作的所述执行包括致使第三编程脉冲集施加到与所述第二存储器单元子集的所述第一部分相关联的第二字线群组的至少一部分。
本公开提供一种方法，其包含：识别与将被编程的存储器单元集的第一存储器单元子集相关联的第一字线群组；在所述存储器单元集的所述第一存储器单元子集的第一部分上执行包括第一编程脉冲集和第一编程验证操作集的第一动态开始电压操作以识别第一动态开始电压电平，所述第一动态开始电压操作的所述执行包括致使所述第一编程脉冲集施加到所述第一字线群组的至少一部分；致使包括具有所述第一动态开始电压电平的至少一个编程脉冲的第二编程脉冲集施加于所述第一字线群组以编程所述存储器单元集的所述第一存储器单元子集的第二部分；识别与存储器阵列的将被编程的所述存储器单元集的第二存储器单元子集相关联的第二字线群组；和在所述存储器单元集的所述第二存储器单元子集的第一部分上执行包括第三编程脉冲集和第二编程验证操作集的第二动态开始电压操作以识别第二动态开始电压电平，所述第二动态开始电压操作的所述执行包括致使所述第二编程脉冲集施加于所述第二字线群组的至少一部分。
附图说明
根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2是根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
图3是根据本公开的一些实施例的存储器子系统中的存储器装置的所有级别的动态开始电压(DSV)编程的实例方法的流程图。
图4说明根据本公开的一或多个实施例的包含多个存储器单元子块和分组成多个字线群组的多个字线的存储器装置的实例存储器块的一部分。
图5A-5C说明根据本公开的一些实施例的实例动态开始电压(DSV)采样操作以及将经识别DSV用以字线群组的剩余部分。
图6A和6B说明根据本公开的一些实施例的实例数据结构，其说明经执行以对相应字线群组的第一部分采样以便识别动态开始电压供在编程相应字线群组的剩余部分时使用的操作。
图7是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的方面针对于存储器子系统中的间歇式动态开始电压(DSV)和编程验证采样。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面包括物理块和子块集。每个子块包括页集。每个页由存储器单元(“单元”)集组成。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如，“0”和“1”或这类值的组合)表示。
存储器装置可以由布置在二维或三维网格中的位组成。存储器单元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以产生存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。下文中，子块是指存储器装置的用于存储数据的单元，并且可以包含存储器单元群组、字线群组、字线或个别存储器单元。
可根据来自主机系统的请求编程存储器阵列的一或多个存储器单元的集。可执行编程操作以将信息存储于存储器装置中的一或多个中。在编程操作期间，将一系列编程脉冲施加于与存储器单元相关联的一或多个字线以将存储器单元的电压增加到对应编程电平。对应于第一编程电平的第一脉冲施加于正被编程的所有单元(例如，字线的所有单元)。接着，执行编程验证操作以验证意在编程到第一编程电平的存储器单元达到对应目标电压电平。抑制通过编程验证操作的那些单元，同时将对应于第二编程电平的第二脉冲施加于剩余单元。执行另一编程验证操作，且此序列继续额外脉冲和编程验证操作直到编程完成为止。
在目标存储器单元(例如，单层级单元(SLC))的集的编程操作期间，可发起动态开始电压(DSV)过程以对与将被编程的每个字线对应的第一页或子块执行采样操作以识别经施加以编程每个字线的剩余页或子块的初始编程脉冲(Vpgm_0))动态开始电压(例如，初始电压电平)。DSV过程(例如，连续预测DSV过程或其它用于结合阶跃式编程脉冲过程动态地调整开始电压的合适过程)包含采样操作，其包含将编程脉冲集和相关联编程验证操作施加到存储器单元的被采样部分。基于采样操作的结果，确定偏移信息(例如，电压偏移电平，还被称作“DSV偏移”)并且使用所述偏移信息动态地调整施加于与将被编程的存储器单元相关联的一或多个字线的一系列编程脉冲的初始编程脉冲的开始电压。在此方法中，对于被采样部分执行编程脉冲和包含编程验证操作的DSV采样。
在识别用于初始编程脉冲的开始电压之后，施加一系列编程脉冲并且对每个相应字线的所有剩余页或子块执行对应编程验证操作。相应地，对于具有四个子块(例如，子块0、子块1、子块2和子块3)的给定字线，包含对应编程验证操作的DSV采样操作施加于给定字线的每个子块，随后将与经识别DSV电平相关联的编程脉冲和对应编程验证操作施加于剩余子块(例如，子块1、子块2和子块3)中的所有存储器单元。在执行DSV采样操作之后执行用于字线的剩余部分中的每一个的多个编程脉冲中的每一个的相应编程验证操作引起与存储器装置相关联的编程时间(Tprog)延长。另外，与存储每个字线的DSV偏移相关联的存储器子系统开销的消耗增加。此外，此方法和使用与每个字线的每个编程脉冲相关联的编程验证操作引起存储器单元的过度编程，这归因于存储器单元的电媒体(例如，氧化物)层中的应力而引起耐久性水平降低。
本公开的方面通过实施包含施加于将被编程的目标存储器单元集的一部分的间歇式动态开始电压(DSV)操作和对应编程验证(PV)操作的编程操作来解决以上和其它缺陷。在实施例中，对字线集(例如，N个字线的集)的被采样部分或第一部分(例如，子块的第一页)执行间歇式DSV操作和对应的PV操作集。间歇式DSV操作识别施加于字线群组(例如，N个字线的群组)的剩余部分(例如，子块或页)的编程脉冲的编程电压电平(Vpgm_0)的开始值。在实施例中，施加所识别的Vpgm下的编程脉冲且无对应编程验证操作。在这方面，在字线群组的剩余页的编程期间跳过编程验证操作。
在实施例中，在下一字线群组的第一部分上对DSV重新采样(例如，归因于字线变化)以重新计算Vpgm，从而确认高于用于下一字线群组的编程验证电平。相应地，以间歇方式将DSV操作和对应PV操作采样，使得对每个字线群组的仅第一部分执行字线群组的一部分的采样或重新采样。在实施例中，每一N字线群组表示对应间隔(例如，部分)，其中针对每一字线群组的第一部分执行DSV采样或重新采样。
有利地，结合字线群组的初始部分或第一部分的采样执行编程验证操作，且可在字线群组的剩余部分的编程期间跳过编程验证操作。跳过编程验证操作会引起编程时间减小，但不减少对应于存储器单元的编程电平的读取窗口预算(即，谷值余量)。此方法的优点包含但不限于存储器子系统的性能提高。由于执行较少编程验证操作，因此与编程验证开始和恢复时间相关联的时延减到最小。另外，包含间歇式DSV操作的编程操作使得能够针对整个字线群组使用相同DSV偏移，这会减少系统开销。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储器(UFS)驱动器、安全数字(SD)和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置的计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如，将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过物理主机接口(例如，PCIe总线)与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元(例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五到层级单元(PLC))可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。在一个实施例中，术语“MLC存储器”可用以表示每单元存储多于一个位(例如，每单元存储2位、3位、4位或5位)的任何类型的存储器单元。
虽然描述了非易失性存储器组件，例如3D交叉点非易失性存储器单元阵列和NAND型快闪存储器(例如，2D NAND、3D NAND)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。
存储器子系统控制器115可为处理装置，其包含被配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于进行控制存储器子系统110的操作的各种过程、操作、逻辑流程和例程，包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是替代地可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，及与存储器装置130相关联的逻辑地址(如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作。外部控制器(例如，存储器系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110是受管理存储器装置，其包含具有裸片上的控制逻辑(例如，本地媒体控制器135)和同一存储器装置封装内进行媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一个实施例中，存储器子系统110包含存储器接口组件113。存储器接口组件113负责处理存储器子系统控制器115与存储器子系统110的存储器装置(例如，存储器装置130)的交互。举例来说，存储器接口组件113可将与从主机系统120接收的请求相对应的存储器存取命令发送到存储器装置130，所述存储器存取命令例如编程命令、读取命令或其它命令。另外，存储器接口组件113可从存储器装置130接收数据，例如响应于读取命令或成功执行编程命令的确认而检索的数据。举例来说，存储器子系统控制器115可以包含处理器117(处理装置)，其经配置以执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。
在一个实施例中，存储器装置130包含配置成响应于从存储器接口113接收到存储器存取命令而实行对应存储器存取操作的编程管理器134。在一些实施例中，本地媒体控制器135包含编程管理器134的至少一部分并且被配置成执行本文中所描述的功能性。在一些实施例中，使用固件、硬件组件或上述组合在存储器装置130上实施编程管理器134。在一个实施例中，编程管理器134从例如存储器接口113的请求者接收对将数据编程到存储器装置130的存储器阵列的请求。存储器阵列可包含形成于字线和位线的相交点处的存储器单元阵列。在一个实施例中，举例来说，存储器单元分组成块，所述块可进一步划分成子块，其中跨数个子块共享给定字线。在一个实施例中，每个子块对应于存储器阵列中的单独平面。与子块内的字线相关联的存储器单元的组被称为物理页。在一个实施例中，子块被配置成SLC存储器。
根据实施例，编程管理器134被配置成实施包含施加到将被编程的目标存储器单元集的被采样部分(例如，第一页)的间歇式DSV采样操作和对应编程验证(PV)操作的编程操作。在实施例中，对字线集(例如，包含N个字线的字线群组)的被采样部分或第一部分(例如，子块的第一页)执行间歇式DSV采样操作和对应的PV操作集。编程管理器134执行间歇式DSV操作以识别施加于字线群组(例如，N个字线的群组)的剩余部分(例如，子块或页)的编程脉冲的的编程电压电平(Vpgm_0)的开始值。在实施例中，编程管理器134致使所识别的Vpgm下的编程脉冲施加于字线群组的剩余部分(例如，N字线群组中的N-1个字线的剩余页)但无对应编程验证操作。在这方面，编程管理器134在字线群组的剩余页的编程期间跳过编程验证操作的执行。
在实施例中，编程管理器134将下一字线群组的第一部分上的DSV重新采样(例如，归因于字线变化)以重新计算用于下一字线群组的Vpgm_0。相应地，以间歇方式将DSV操作和对应PV操作采样，使得对每个字线群组的仅第一部分(例如，第一页)执行字线群组的一部分的采样或重新采样。在实施例中，每个N字线群组表示对应间隔(例如，部分)，其中针对每一字线群组的第一部分执行DSV采样或重新采样。下文描述关于编程管理器134的操作的另外细节。
图2是根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统的存储器子系统控制器115(例如，图1的存储器子系统110)形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话等等。存储器子系统控制器115(例如，在存储器装置130外部的控制器)可以是存储器控制器或其它外部主机装置。
存储器装置130包含以行和列逻辑地布置的存储器单元阵列250。逻辑行中的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与超过一个逻辑行的存储器单元相关联，且单个数据线可与超过一个逻辑列相关联。存储器单元阵列250的至少一部分的存储器单元(图2中未示出)能够被编程到至少两个目标数据状态中的一个。
提供行解码电路系统208和列解码电路系统210以对地址信号进行解码。接收地址信号并对地址信号进行解码，以存取存储器单元阵列250。存储器装置130还包含输入/输出(I/O)控制电路系统212，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器214与I/O控制电路系统212和行解码电路系统208和列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与I/O控制电路系统212和本地媒体控制器135通信以锁存传入命令。
控制器(例如，存储器装置130内部的本地媒体控制器135)响应于命令控制对存储器单元阵列250的存取，并产生外部存储器子系统控制器115的状态信息，即，本地媒体控制器135配置成对存储器单元阵列250执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统208和列解码电路系统210通信，以响应于地址控制行解码电路系统208和列解码电路系统210。在一个实施例中，本地媒体控制器134包含编程管理器134，其可实施包含存储器装置130的间歇式动态开始电压(DSV)采样的编程操作，如本文中所描述。
本地媒体控制器135还与高速缓冲寄存器218通信。高速缓存寄存器218锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列250正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器218传递到数据寄存器220以传送到存储器单元阵列250；接着可将新数据从I/O控制电路212锁存于高速缓冲寄存器218中。在读取操作期间，数据可从高速缓冲寄存器218传送到I/O控制电路212以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器220传送到高速缓冲寄存器218。高速缓冲寄存器218和/或数据寄存器220可形成存储器装置130的页缓冲器(例如，可形成其部分)。页缓冲器可另外包含感测装置(图2中未示出)，其用以例如通过感测连接到存储器单元阵列250的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器222可与I/O控制电路系统212和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。
存储器装置130经由控制链路232从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号CE#、命令锁存启用信号CLE、地址锁存启用信号ALE、写入启用信号WE#、读取启用信号RE#和写入保护信号WP#。取决于存储器装置130的性质，可另外经由控制链路232接收额外或替代性控制信号(未示出)。在一个实施例中，存储器装置130经由多路复用的输入/输出(I/O)总线234从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，且经由I/O总线234将数据输出到存储器子系统控制器115。
举例来说，可在I/O控制电路系统212处经由I/O总线234的输入/输出(I/O)引脚[7:0]接收命令并且接着可将所述命令写入到命令寄存器224中。可在I/O控制电路系统212处经由I/O总线234的输入/输出(I/O)引脚[7:0]接收地址并且接着可将所述地址写入到地址寄存器214中。可在I/O控制电路系统212处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据并且接着可将所述数据写入到高速缓冲寄存器218中。随后可将数据写入到数据寄存器220中以用于编程存储器单元阵列250。
在实施例中，可省略高速缓冲寄存器218，且可将数据直接写入到数据寄存器220中。还可通过用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。虽然可参考I/O引脚，但是它们可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如普遍使用的导电衬垫或导电凸块。
所属领域的技术人员应了解，可提供额外的电路系统和信号并且已简化图2的存储器装置130。应认识到，参考图2所描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图2的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图2的单个块组件的功能性。此外，尽管根据各种信号的接收和输出的流行惯例描述了特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚(或其它I/O节点结构)的其它组合或其它数目个I/O引脚(或其它I/O节点结构)。
图3是根据本公开的一些实施例的包含存储器子系统中的存储器装置的字线的群组(还被称作字线群组)的一部分的间歇式动态开始电压(DSV)采样的存储器装置编程的实例方法的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法300由图1和图2的编程管理器134执行。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改所述过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
在操作310处，识别第一字线群组。举例来说，处理逻辑识别与将被编程的存储器单元集的第一存储器单元子集相关联的第一字线群组。在实施例中，处理逻辑(例如，编程管理器134)可从请求者(例如存储器子系统控制器115的存储器接口113)接收对存储器装置(例如存储器装置130)的存储器阵列(例如存储器阵列250)执行存储器存取操作的请求。在一个实施例中，存储器存取操作包括指向特定地址的编程操作。在一个实施例中，处理逻辑可识别与将被编程的存储器单元集的第一存储器单元子集(例如，存储器阵列250的第一存储器单元子集，例如与存储器阵列250的特定字线或多个字线相关联的那些存储器单元)相关联的N个字线的第一群组。第一字线群组可与图4中描绘并在下文更详细地描述的存储器块400的示范性第一字线群组(WL群组1)类似或相同。在实施例中，第一存储器单元子集可包含与第一字线群组(例如，图4中示出的WL群组1)相关联的存储器单元。在实施例中，第一字线群组包含N个字线的集，其中N是预定或默认非零整数(例如，N＝1、N＝2、……、N＝10)值(例如，修整值)。在一个实施例中，存储器单元集被配置成SLC存储器。
图4说明包含多个存储器单元子块(例如，子块0、子块1、子块2和子块3)和分组成多个字线群组(例如，WL群组1、WL群组2、WL群组3)的多个字线(例如，WLi、WLi+1……WL2N)的存储器装置的实例存储器块400的一部分。在实施例中，每个字线群组可包含N个字线(例如，N＝10)。举例来说，如所示出，第一字线群组(WL群组1)包含WLi到WLi+N-1，第二字线群组(WL群组2)包含WLN到WL2N-1，第三字线群组(WL群组3)包含WL2N到WL2N-1)，依此类推。
返回参考图3，在操作320处，执行操作。举例来说，处理逻辑可执行第一动态开始电压(DSV)操作，包括存储器单元集的第一存储器单元子集的第一部分上的第一编程脉冲集和第一编程验证操作集以识别第一DSV电平，第一动态开始电压操作的执行包括致使第一编程脉冲集施加于第一字线群组的至少一部分。在实施例中，处理逻辑执行第一DSV操作以确定用于后续编程事件的编程脉冲量值。在实施例中，所确定的编程脉冲量值是例如将用于后续编程事件的第一DSV电平(Vpgm_0)。在实施例中，使用第一字线群组的第一部分执行第一DSV采样操作以确定第一DSV电平。举例来说，使用第一字线群组的第一部分施加第一编程脉冲集和第一PV操作集以确定第一DSV电平。如稍后在操作330处描述，所确定的第一DSV电平用以编程第一存储器单元子集的与第一字线群组的一或多个剩余部分相关联的第二部分。
在实施例中，如图4中所示出，第一存储器单元子集的第一部分包含第一字线群组的第一页的存储器单元。如所示出，第一存储器单元子集的第一部分(还被称作“被采样部分”)包含与WL群组1 410的WLi相关联的子块0中的存储器单元。在实施例中，第一字线群组(WL群组1)的被采样部分410对应于第一字线群组(WL群组1)的第一页。
图5A和5B说明上文所描述的第一DSV操作的更详细实例。如所示出，第一DSV操作包含第一编程脉冲集(例如，Vpgm0、Vpgm1、Vpgmk)和对应编程验证操作(pv0、pv1……pvk)。在实施例中，如图5A中所示，在存储器单元子集(例如，上文所描述的第一存储器单元子集)执行DSV操作。举例来说，参考图4和5A，所说明的DSV采样操作施加于包含与WL群组1相关联的存储器单元(例如，WL群组1的第一页的存储器单元)的第一被采样部分410。如图5A中所示，DSV操作包含具有阶跃式编程电压电平(例如，Vpgm0、Vpgm1、Vpgmk)的一系列编程脉冲的施加。
在实施例中，处理逻辑可执行DSV操作以确定Voffset(例如偏移电压)的值，其中Voffset是可供处理逻辑用以调整(例如，增加或减少)用于后续编程事件(例如，WL群组X中的剩余页的编程，如图5C中所示)的第一编程脉冲的第一DSV电平(例如，电压Vpgm_0)的值的偏移信息。在实施例中，处理逻辑基于经历第一DSV操作的存储器单元的计数值(例如，图4的被采样部分410的存储器单元的计数值，所述存储器单元例如传送对应编程验证电平(例如，使用适合的技术，例如连续预测DSV方法)的子块0的页1中的存储器单元)确定Voffset。在实施例中，处理逻辑识别对应于条件满意度的第一DSV电平(Vpgm_0)。在实施例中，如果经历具有高于编程验证电平的阈值电压(Vt)的第一DSV操作的存储器单元数目(例如，通过的单元数目)大于阈值计数水平，那么满足所述条件。
举例来说，如图5A和5B中所示，在施加编程脉冲Vpgmk之后满足所述条件(例如，与WL群组X相关联的存储器单元的被采样部分的单元计数大于或等于单元计数阈值)。在实施例中，处理逻辑识别对应于在施加Vpgmk电平下的编程脉冲k之后被采样部分的状态的Voffset。在实施例中，Voffset对应于阈值电压(Vt)电平，针对所述阈值电压(Vt)电平，编程验证操作识别通过存储器单元的单元计数大于或等于阈值水平(例如，阈值单元计数)。
在操作320处确定编程脉冲的量值包含例如处理逻辑确定(例如，识别)用于随后编程WL群组X的剩余部分的第一DSV电平(Vpgm_0)，如图5A-5C中所示。特定地，在此实例中，根据以下表达式计算Vpgm_0：
Vpgm_0＝VpgmK+Voffset+校正因子(CF)；
其中校正因子是用以针对字线变化进行调整的因子。在实施例中，校正因子(CF)可用以鉴于N字线群组中的栅极电压(Vg)和Vt的比率变化来微调Vpgm。在实施例中，可使用线性内插确定修正因子以补偿N个字线的群组内的预期VgVt变化。在实施例中，可基于VgVt的斜率确定修正系数。在实施例中，校正因子可如下表达为：
CF＝-dVgVt/N。
在实施例中，可在使用CF或不使用CF下确定经识别以供在编程WL群组中的剩余页时使用的Vpgm_0。
返回到图3，在操作330处，施加编程脉冲。举例来说，处理逻辑可致使包含至少一个具有第一DSV电平的编程脉冲的第二编程脉冲集施加于第一字线群组以编程第一存储器单元子集的第二部分。在实施例中，具有第一DSV电平(Vpgm_0，如在操作320处确定)的至少一个编程脉冲施加于第一字线群组的第二部分的每个字线。在图4所示的实例中，第一DSV电平(Vpgm_0)施加于WL群组1以编程第一存储器单元子集的第二部分(例如，与第一字线群组(WL群组1)中的N个字线相关联的子块的剩余页的存储器单元)。
在实施例中，关于第一存储器单元子集的剩余存储器单元的编程且在不执行对应编程验证操作下执行操作330。如由图5C中的虚线标示，当编程与特定字线群组(例如，WL群组X)相关联的剩余存储器单元时结合编程脉冲集的施加跳过编程验证操作。有利地，跳过用于与字线群组相关联的剩余存储器单元的编程验证操作会减少编程时间并且提高存储器单元耐久性。在实施例中，在第一时间段期间不执行编程验证操作，在所述第一时间段期间，编程与第一字线群组相关联的存储器单元的剩余部分。
在操作340处，识别第二字线群组。举例来说，处理逻辑识别与将被编程的存储器单元集的第二存储器单元子集相关联的第二字线群组。在一个实施例中，处理逻辑可识别与将被编程的存储器单元集的第二存储器单元子集(例如，存储器阵列250的第二存储器单元子集，例如与存储器阵列250的特定字线或多个字线相关联的那些存储器单元)相关联的N个字线的第二群组。第二字线群组可与图4中描绘并在下文更详细地描述的存储器块400的示范性第二字线群组(WL群组2)类似或相同。在实施例中，第二存储器单元子集可包含与第二字线群组(例如，图4中示出的WL群组2)相关联的存储器单元。在实施例中，第二字线群组包含N个字线(例如，WLN到WL2N-1)的集，其中N是预定或默认非零整数(例如，N＝1、N＝2、……、N＝10)值(例如，修整值)。
在操作350处，执行操作。举例来说，处理逻辑可执行第二DSV操作，包含第二存储器单元子集的第一部分上的第三编程脉冲集和第二编程验证操作集以识别第二动态开始电压电平，第二DSV操作的执行包含致使第二编程脉冲集施加于第二字线群组的至少一部分。在实施例中，处理逻辑执行第二DSV操作以确定用于后续编程事件的编程脉冲量值。在实施例中，所确定的编程脉冲量值是例如将用于后续编程事件的第二DSV电平。在实施例中，使用第二字线群组的第一部分执行第一DSV采样操作以确定第一DSV电平。举例来说，使用第二字线群组的第一部分施加第三编程脉冲集和第二PV操作集以确定第二DSV电平。在实施例中，所确定的第二DSV电平用以编程与第二字线群组的一或多个剩余部分相关联的第二存储器单元子集的第二部分。
在实施例中，如图4中所示出，第二字线群组(WL群组2)的第一部分包含与第二字线群组相关联的子块0中的存储器单元。如所示出，第一部分或被采样部分420包含与WL群组2相关联的第二存储器单元子集的一部分(例如，与WLN相关联的子块0中的存储器单元)。如图4中所示出，第二字线群组包含WLN到WL2N-1(例如，N个字线的第二集或群组)。在实施例中，第二字线群组(WL群组2)的被采样部分420对应于第二字线群组(WL群组2)的第一页。
在实施例中，处理逻辑执行用于每个字线群组(例如，图4中的WL群组1、WL群组2、WL、群组3等等)的新DSV操作。在实施例中，对WL群组1的一部分执行第一DSV操作，对WL群组2的一部分执行第二DSV操作，对WL群组3的一部分执行第三DSV采样操作，以此类推直到已经识别每个相应字线群组的DSV电平(Vpgm_0)。有利地，关于与每个字线群组相关联的存储器单元的仅被采样部分执行DSV操作和对应编程验证操作，以便能够避免与编程与字线群组中的每一个相关联的存储器单元的剩余部分相关地执行另外编程验证操作。
图6A和6B说明数据结构(例如，表)，其示出关于编程与具有N个字线的每个字线群组的相应字线相关联的存储器单元集执行的操作。在图6A所示的实例中，N＝1(例如，字线群组包含1个字线)。在图6B所示的实例中，N＝10(例如，字线群组包含10个字线)。如图6A中所示，对于存储器单元第一子集的第一部分(例如，WLi的第一页或子块0中的存储器单元)，处理逻辑致使作为DSV操作(DSV/PV)的部分施加一或多个编程脉冲(PP)以识别DSV电平(Vpgm_0)供在编程每个字线群组中的字线的剩余部分时使用。举例来说，对于图6A中的WLi，关于子块0执行的DSV采样操作确定用于字线群组1(即，PPDSV1)的子块1、子块2和子块3(例如，剩余部分)的编程脉冲(PP)的Vpgm_0(第一DSV电压电平或DSV1)。如图6A中所示，对于第二字线群组的第一部分(例如，WLi+1的第一页或子块0中的存储器单元)执行第二DSV操作(例如，重新采样)以识别用于字线群组2(即，PPDSV2)的子块1、子块2和子块3(例如，剩余部分)的编程脉冲(PP)的第二DSV电平(例如，DSV2)。在实施例中，对于与每个相应字线群组相关联的存储器单元的每个第一部分执行采样或重新采样操作以识别将用于施加于与每个相应字线群组相关联的存储器单元的剩余部分的编程脉冲的DSV电平，不执行对应编程验证操作。
图6B说明具有10个字线(例如，N＝10)的字线群组的另一实例。如所示出，DSV操作施加于字线群组(包含WLi到Wli+N-1的WL群组1)的第一部分(例如WLi的子块0(第一页)的存储器单元)。在此实例中，DSV操作识别将用于编程脉冲(PP)以用于编程与WL群组1相关联的存储器单元剩余部分(例如，WLi的子块1到子块3的存储器单元和WLi+1到WLi+N-1的所有子块)的开始电压(例如，DSV1)。如图6B中所示，对于第二字线群组(例如，从WLN开始的10个字线的第二群组)的第一部分执行第二DSV操作。在实施例中，相应字线群组中的每一个中的字线的编程继续直到编程操作完成为止。在实施例中，在与每个字线群组相关联的存储器单元子集的第一部分上执行DSV操作和对应编程验证操作，使得当编程与每个字线群组相关联的存储器单元子集的剩余部分时可跳过或消除编程验证操作的执行。
图7说明计算机系统700的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任一或多种方法的指令集。在一些实施例中，计算机系统700对应于主机系统(例如图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如图1的存储器子系统110)或可用以执行控制器的操作(例如以执行操作系统来执行对应于图1的编程管理器134的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器706(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统718，其经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理装置702被配置成执行指令726以用于执行本文中所论述的操作和步骤。计算机系统700可另外包含网络接口装置708以在网络720上通信。
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体，例如非暂时性计算机可读媒体)，其上存储有一或多个指令集726或体现本文中所描述的方法或功能中的任一或多种的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻存在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中，指令726包含用于实施对应于图1的编程管理器114的功能性的指令。尽管在实例实施例中机器可读存储媒体724展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列，其包括存储器单元集；和
以可操作方式与所述存储器阵列耦合的控制逻辑，用以执行包括以下各项的操作：
识别与将被编程的所述存储器单元集的第一存储器单元子集相关联的第一字线群组；
在所述存储器单元集的所述第一存储器单元子集的第一部分上执行包括第一编程脉冲集和第一编程验证操作集的第一动态开始电压操作以识别第一动态开始电压电平，所述第一动态开始电压操作的所述执行包括致使所述第一编程脉冲集施加到所述第一字线群组的至少一部分；
致使包括具有所述第一动态开始电压电平的至少一个编程脉冲的第二编程脉冲集施加于所述第一字线群组以编程所述第一存储器单元子集的第二部分；
识别与将被编程的所述存储器单元集的第二存储器单元子集相关联的第二字线群组；和
在所述第二存储器单元子集的第一部分上执行包括第三编程脉冲集和第二编程验证操作集的第二动态开始电压操作以识别第二动态开始电压电平，所述第二动态开始电压操作的所述执行包括致使所述第二编程脉冲集施加于所述第二字线群组的至少一部分。
2.根据权利要求1所述的存储器装置，所述操作另外包括：
响应于正在施加所述第一编程脉冲集，执行所述第一编程验证操作集以验证所述存储器单元集的所述第一存储器单元子集的所述第一部分是否被编程到多个编程电平中的相应编程电平。
3.根据权利要求1所述的存储器装置，其中在将所述第二编程脉冲集施加到所述第一字线群组以编程所述存储器单元集的所述第一存储器单元子集的所述第二部分期间不执行编程验证操作。
4.根据权利要求1所述的存储器装置，其中所述第一动态开始电压操作包括基于对应于所述存储器单元集的所述第一存储器单元子集的所述第一部分的第一电压偏移和第一校正因子来识别所述第一开始电压电平。
5.根据权利要求1所述的存储器装置，其中所述第一存储器单元子集的所述第一部分包括与所述第一字线群组的第一字线相关联的第一页。
6.根据权利要求1所述的存储器装置，所述操作另外包括：
致使包括具有所述第二动态开始电压电平的至少一个编程脉冲的第四编程脉冲集施加于所述第二字线群组以编程所述存储器单元集的所述第二存储器单元子集的第二部分。
7.根据权利要求6所述的存储器装置，其中在将所述第四编程脉冲集施加到所述第二字线群组以编程所述存储器单元集的所述第二存储器单元子集的所述第二部分期间不执行编程验证操作。
8.一种存储器装置，其包括：
包括多个存储器单元的存储器阵列；和
以可操作方式与所述存储器阵列耦合的控制逻辑，用以执行包括以下各项的操作：
识别配置为单层级单元SLC存储器的存储器装置中的将在编程操作期间被编程的存储器单元集；
在所述存储器单元集的第一存储器单元子集的第一部分上执行包括第一采样操作的所述编程操作以识别第一动态开始电压电平的第一量值，所述第一采样操作的所述执行包括致使第一编程脉冲集施加于与所述第一存储器单元子集的所述第一部分相关联的第一字线群组的至少一部分；
致使第二编程脉冲集中的第一编程脉冲施加于所述第一字线群组以编程所述存储器单元集的所述第一存储器单元子集的第二部分，其中所述第一编程脉冲具有所述第一动态开始电压电平的所述第一量值；和
在所述存储器单元集的第二存储器单元子集的第一部分上执行第二采样操作以识别第二动态开始电压电平的第二量值，所述第二采样操作的所述执行包括致使第三编程脉冲集施加到与所述第二存储器单元子集的所述第一部分相关联的第二字线群组的至少一部分。
9.根据权利要求8所述的存储器装置，其中所述第一存储器单元子集的所述第一部分包括与所述第一字线群组的第一字线相关联的第一存储器页，且其中所述第一字线群组的所述第二部分包括与所述第一字线群组相关联的剩余存储器页集。
10.根据权利要求8所述的存储器装置，其中执行所述第一采样操作包括：
在第一时间段期间，执行动态开始电压处理，包括执行第一编程验证操作集以识别第一电压偏移电平，其中至少部分地基于所述第一电压偏移电平确定所述第一动态开始电压电平。
11.根据权利要求10所述的存储器装置，其中执行所述第二采样操作包括：
在第二时间段期间，执行所述动态开始电压处理，包括执行第二编程验证操作集以识别第二电压偏移电平，其中至少部分地基于所述第二电压偏移电平确定所述第二动态开始电压电平。
12.根据权利要求11所述的存储器装置，其中在所述第一时间段结束与所述第二时间段开始之间的时间段期间不执行编程验证操作。
13.根据权利要求8所述的存储器装置，其中所述第一编程脉冲集施加于所述第一存储器单元子集的所述第一部分以将所述第一存储器单元子集的所述第一部分编程到多个编程电平中的相应编程电平。
14.根据权利要求9所述的存储器装置，所述操作另外包括：
致使第三编程脉冲集中的第一编程脉冲施加于所述第二字线群组的剩余部分，其中所述第三编程脉冲集中的所述第一编程脉冲具有对应于所述第二动态开始电压电平的第二量值。
15.一种方法，其包括：
识别与将被编程的存储器单元集的第一存储器单元子集相关联的第一字线群组；在所述存储器单元集的所述第一存储器单元子集的第一部分上执行包括第一编程脉冲集和第一编程验证操作集的第一动态开始电压操作以识别第一动态开始电压电平，所述第一动态开始电压操作的所述执行包括致使所述第一编程脉冲集施加到所述第一字线群组的至少一部分；
致使包括具有所述第一动态开始电压电平的至少一个编程脉冲的第二编程脉冲集施加于所述第一字线群组以编程所述存储器单元集的所述第一存储器单元子集的第二部分；
识别与存储器阵列的将被编程的所述存储器单元集的第二存储器单元子集相关联的第二字线群组；和
在所述存储器单元集的所述第二存储器单元子集的第一部分上执行包括第三编程脉冲集和第二编程验证操作集的第二动态开始电压操作以识别第二动态开始电压电平，所述第二动态开始电压操作的所述执行包括致使所述第二编程脉冲集施加于所述第二字线群组的至少一部分。
16.根据权利要求15所述的方法，其另外包括：
响应于正在施加所述第一编程脉冲集，执行所述第一编程验证操作集以验证所述存储器单元集的所述第一存储器单元子集的所述第一部分是否被编程到多个编程电平中的相应编程电平。
17.根据权利要求15所述的方法，其中在将所述第二编程脉冲集施加到所述第一字线群组以编程所述存储器单元集的所述第一存储器单元子集的所述第二部分期间不执行编程验证操作。
18.根据权利要求15所述的方法，其中所述第一动态开始电压操作包括基于对应于所述存储器单元集的所述第一存储器单元子集的所述第一部分的第一电压偏移和第一校正因子来识别所述第一开始电压电平。
19.根据权利要求15所述的方法，其另外包括致使包括具有所述第二动态开始电压电平的至少一个编程脉冲的第四编程脉冲集施加于所述第二字线群组以编程所述存储器单元集的所述第二存储器单元子集的第二部分。
20.根据权利要求19所述的方法，其中在将所述第四编程脉冲集施加到所述第二字线群组以编程所述存储器单元集的所述第二存储器单元子集的所述第二部分期间不执行编程验证操作。
CN202210481161.1A 2021-05-04 2022-05-05 存储器子系统中的间歇式动态开始电压和编程验证采样 Pending CN115295047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/307,443 2021-05-04
US17/307,443 US11462281B1 (en) 2021-05-04 2021-05-04 Intervallic dynamic start voltage and program verify sampling in a memory sub-system

Publications (1)

Publication Number Publication Date
CN115295047A true CN115295047A (zh) 2022-11-04

Family

ID=83451224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210481161.1A Pending CN115295047A (zh) 2021-05-04 2022-05-05 存储器子系统中的间歇式动态开始电压和编程验证采样

Country Status (2)

Country Link
US (2) US11462281B1 (zh)
CN (1) CN115295047A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887668B2 (en) * 2021-03-26 2024-01-30 Micron Technology, Inc. All levels programming of a memory device in a memory sub-system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224107B1 (en) * 2017-09-29 2019-03-05 Intel Corporation Method and apparatus for dynamically determining start program voltages for a memory device

Also Published As

Publication number Publication date
US11664079B2 (en) 2023-05-30
US11462281B1 (en) 2022-10-04
US20230005553A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US11776615B2 (en) Sequential SLC read optimization
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
US20210389895A1 (en) Independent parallel plane access in a multi-plane memory device
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
US11664079B2 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
US20230176972A1 (en) Memory performance during program suspend protocol
US20220391321A1 (en) Concurrent page cache resource access in a multi-plane memory device
US11574690B2 (en) Sequential wordline erase verify schemes
US20230069382A1 (en) Managing host input/output in a memory system executing a table flush
CN115148260A (zh) 使用更少锁存器的存储器装置编程技术
CN114429777A (zh) 在编程操作暂停期间的编程操作执行
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US12001336B2 (en) Hybrid parallel programming of single-level cell memory
US20220415414A1 (en) Partial block erase operations in memory devices
US11494084B2 (en) Managing dielectric stress of a memory device using controlled ramping slopes
US20230027820A1 (en) Hybrid parallel programming of single-level cell memory
US20230197163A1 (en) Concurrent programming of retired wordline cells with dummy data
US11749346B2 (en) Overwrite mode in memory programming operations
US12002524B2 (en) Sequential wordline erase verify schemes
US11550510B2 (en) Encoding and decoding data bits stored in a combination of multiple memory cells
US11188473B1 (en) Cache release command for cache reads in a memory sub-system
US11899972B2 (en) Reduce read command latency in partition command scheduling at a memory device
US20230134281A1 (en) Shortened single-level cell memory programming
US20230393784A1 (en) Data path sequencing in memory systems
CN116206655A (zh) 用于多层级单元存储器装置中编程验证配对的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination