CN115148260A - 使用更少锁存器的存储器装置编程技术 - Google Patents

使用更少锁存器的存储器装置编程技术 Download PDF

Info

Publication number
CN115148260A
CN115148260A CN202210322526.6A CN202210322526A CN115148260A CN 115148260 A CN115148260 A CN 115148260A CN 202210322526 A CN202210322526 A CN 202210322526A CN 115148260 A CN115148260 A CN 115148260A
Authority
CN
China
Prior art keywords
memory
memory device
indicators
target charge
charge level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210322526.6A
Other languages
English (en)
Inventor
D·V·阮
P·S·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115148260A publication Critical patent/CN115148260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5622—Concurrent multilevel programming of more than one cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及使用更少锁存器的存储器装置编程技术。接收将数据编程到存储器装置的命令。基于所述数据而确定所述存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平。向所述存储器装置提供第一组指示符。所述第一组指示符指示用于所述第一编程步骤的所述目标电荷电平。基于所述数据而确定所述一组存储器单元用于第二编程步骤的目标电荷电平。向所述存储器装置提供第二组指示符。所述第二组指示符指示用于所述第二编程步骤的所述目标电荷电平。

Description

使用更少锁存器的存储器装置编程技术
技术领域
本公开的实施例总体上涉及存储器子系统，并且更确切地说，涉及使用存储器单元电荷电平的指示符将数据编程到存储器装置。
背景技术
存储器子系统可包含一或多个存储数据的存储器装置。存储器组件可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统将数据存储于存储器装置处并从存储器装置检索数据。
发明内容
根据本申请的一方面，提供一种系统。所述系统包括：存储器装置；以及耦合到所述存储器装置的处理装置，所述处理装置配置成执行包括以下各项的操作：接收将数据编程到所述存储器装置的命令；基于所述数据，确定所述存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平；向所述存储器装置发送第一组指示符，其指示所述一组存储器单元用于所述第一编程步骤的所述目标电荷电平；基于所述数据，确定所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及向所述存储器装置发送第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于所述第二编程步骤的所述目标电荷电平。
根据本申请的另一方面，提供一种方法。所述方法包括：通过处理装置接收将数据编程到存储器装置的命令；基于所述数据，通过所述处理装置确定所述存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平；向所述存储器装置发送第一组指示符，其指示所述一组存储器单元用于所述第一编程步骤的所述目标电荷电平；在所述存储器装置处检测所述第一编程步骤的完成，响应于在所述存储器装置处检测到所述第一编程步骤的完成，基于所述数据，通过所述处理装置确定所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及向所述存储器装置发送第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于所述第二编程步骤的所述目标电荷电平。
根据本申请的另一方面，提供一种存储器装置。所述存储器装置包括：一组存储器单元；以及耦合到所述一组存储器单元的处理装置，所述处理装置配置成执行包括以下各项的操作：从存储器子系统控制器接收第一组指示符，其指示所述一组存储器单元用于第一编程步骤的目标电荷电平；根据由所述第一组指示符指示的所述目标电荷电平而执行所述第一编程步骤；从存储器子系统控制器接收第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及根据由所述第二组指示符指示的所述目标电荷电平而执行所述第二编程步骤。
附图说明
根据下文提供的详细描述和本公开的各种实施例的附图将更加全面地理解本公开。
图1是根据本公开的一些实施例的示出包含存储器子系统的实例计算环境的框图。
图2A-2D是根据本公开的一些实施例的示出在使用存储器单元电荷电平的指示符将数据编程到存储器装置时存储器子系统的各组件之间的实例相互作用的相互作用图。
图3是根据本公开的一些实施例的示出编程数据、电荷电平和电荷电平指示符之间的映射的概念图。
图4-6是根据本公开的一些实施例的示出用于通过将目标电荷电平的指示符传送到存储器装置将数据编程到存储器装置的实例方法的流程图。
图7和8是与一些实施例一致的示出用于基于从存储器子系统控制器接收到的目标电荷电平的指示符将数据编程到存储器装置的实例方法的流程图。
图9是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及存储器子系统中的存储器装置的编程。存储器子系统可以是存储装置、存储器模块或存储装置和存储器模块的混合物。下面结合图1描述存储装置和存储器模块的实例。大体来说，主机系统可利用包含存储数据的一或多个组件(例如，存储器装置)的存储器子系统。主机系统可提供将存储在存储器子系统处的数据，并且可请求将从存储器子系统检索的数据。
数据操作可由存储器子系统执行。数据操作可以是主机发起的操作。例如，主机系统可发起对存储器子系统的数据操作(例如，写入、读取、擦除等)。主机系统可向存储器子系统发送存取请求(例如，写入命令、读取命令)，以便在存储器子系统处的存储器装置中存储数据以及从存储器子系统的存储器装置读取数据。
存储器装置可以是非易失性存储器装置。非易失性存储器装置的一个实例是“与非”(NAND)存储器装置。非易失性存储器装置的其它实例在下文结合图1描述。一些存储器装置，例如NAND存储器装置，包含用于存储数据的存储器单元阵列(例如，快闪单元)。每个单元包含晶体管，并且在每个单元内，数据存储为晶体管的阈值电压。更确切地说，晶体管的阈值电压范围可划分成多个区，其中每一区对应于解码成数据值的一个电荷电平。这些装置中的存储器单元可分组为页，页可以指用于存储数据的存储器装置的逻辑单元。例如，NAND存储器装置中的存储器单元在它们的控制栅极处水平地连接到字线以形成页。在一些类型的存储器装置(例如，NAND)中，可将页分组以形成块(在本文中也被称为“存储器块”)。
一种类型的存储器单元，例如单层级单元(SLC)，可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，可每单元存储多个位。存储器装置可包含SLC、MLC、TLC、QLC或它们的任何组合的一或多个阵列。在一些情况下，存储器装置可包含存储器单元的SLC部分及MLC部分、TLC部分、QLC部分或PLC部分中的任何一或多个。
外围电路用于从存储器单元读取和写入数据。例如，互补金属氧化物半导体(CMOS)电路或“阵列控制CMOS”电路可用于从存储器单元读取和写入数据。此外围电路包含一或多个页缓冲器，通常由一或多个锁存电路(也被简称为“锁存器”)实施。页缓冲器充当中间存储组件，用于临时存储从存储器单元读取的数据，使得它可以通过存储器子系统控制器传递到存储器装置之外。
通常，包含在外围电路中的页缓冲器数目取决于存储器单元的层级数目。也就是说，用于从存储器单元读取和向存储器单元写入东页缓冲器的数目通常基于能够被所述存储器单元存储的位的数目。例如，如上文所提到，QLC可各自存储四个位，且因此通常使用四个页缓冲器来读取和将数据写入到QLC页。另一方面，TLC可各自仅存储三个位，且因此使用三个页缓冲器来读取和将数据写入到TLC页。然而，每一页缓冲器增加了外围电路所占用得芯片上区域，这还增加了存储器装置的制造成本。因此，尽管QLC可每单元存储比TLC多一个位，但是QLC通常会利用更多的芯片上区域来支持额外页缓冲器。通常，能够被单元存储的位的数目越多，单元的所述部分所消耗得芯片上区域越大，因为额外位需要更多数目的缓冲器。
本公开的各方面涉及一种使用比上文所论述的传统方法更少的页缓冲器将数据编程到包括具有多个层级的单元(例如，MLC、TLC、QLC和PLC)的存储器装置的存储器子系统。也就是说，存储器子系统采用一种编程技术，允许使用比单元能够存储的位数更少的页缓冲器将数据编程到存储器装置的页。例如，存储器子系统可使用每单元不到四个缓冲器将数据编程到QLC页。存储器子系统不提供要写入存储器装置的编程数据，而是向存储器装置提供一组电荷电平指示符，其指示在每个编程步骤中存储器单元的目标电荷电平。
存储器子系统通过多个编程步骤将数据编程到存储器装置中的一或多个页。对于每一编程步骤，存储器子系统控制器的编程组件确定用于所述编程步骤的目标存储器单元电荷电平，并且编程组件将电荷电平的指示符发送到存储器装置。在接收到指示符后，存储器装置通过将存储器单元的电荷电平移动到对应于由编程组件提供的指示符的目标电荷电平来执行编程步骤。编程组件在确定后续编程步骤的电荷电平并将对应指示符发送到存储器装置以用于后续编程步骤之前等待编程步骤成功完成。此过程一直继续到存储器单元达到对应于每个单元意图存储的数据的电荷电平为止。
如上文所提到，本文所述的存储器子系统所采用的数据编程技术提供了能够使用较少的锁存器(页缓冲器)将数据编程到存储器单元的优点，并且因此减少了用于将数据读取和写入到存储器装置的存储器单元的电路系统所消耗的芯片上区域。通过这种方式，数据编程技术可允许TLC裸片支持QLC编程，而不需要额外的锁存器。此外，这种编程技术为混合SLC、TLC和QLC实施方案提供了比常规方法更好的性能/成本比。这种方法还可降低QLC和TLC裸片的成本。
图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类装置的组合。
存储器子系统110可以是存储装置、存储器模块或存储装置和存储器模块的混合物。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外廓DIMM(SO-DIMM)和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的多个主机系统。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的实例主机系统120。如本文中所使用，“耦合到”或“与……耦合”大体上是指组件之间的连接，此连接可以是间接通信连接或直接通信连接(例如，不具有中间组件)，不管是有线还是无线，包含电气、光学、磁性等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，外围组件互连高速(PCIe)控制器、串行高级技术附件(SATA)控制器)。主机系统120使用存储器子系统110，例如以便将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可以经由物理主机接口耦合到存储器子系统110。主机接口的实例包含但不限于SATA接口、PCIe接口、USB接口、光纤通道、串行连接的SCSI(SAS)、小型计算机系统接口(SCSI)、双倍数据率(DDR)存储器总线、DIMM接口(例如，支持双倍数据速率(DDR)的DIMM套接接口)、开放式NAND快闪接口(ONFI)、双倍数据速率(DDR)、低功率双倍数据速率(LPDDR)，或任何其它接口。主机接口可用于在主机系统120和存储器子系统110之间传输数据。主机系统120可进一步利用NVM快速(NVMe)接口，在存储器子系统110通过PCIe接口与主机系统120耦合时存取组件(例如，存储器装置130)。主机接口可提供用于在存储器子系统110和主机系统120之间传递控制、地址、数据和其它信号的接口。作为实例，图1示出存储器子系统110。一般来说，主机系统120可经由同一个通信连接、多个单独的通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含NAND型快闪存储器和就地写入存储器，例如三维(3D)交叉点存储器装置，它是非易失性存储器单元的交叉点阵列。非易失性存储器交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中非易失性存储器单元可以在其先前已进行擦除的情况下进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和3D NAND。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)，可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含例如SLC、MLC、TLC、QLC或它们的任何组合的存储器单元的一或多个阵列。在一些实施例中，特定存储器装置可包含SLC部分，以及存储器单元的MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可以分组为页，页可以指用于存储数据的存储器装置的逻辑单元。例如，NAND存储器装置中的存储器单元在它们的控制栅极处水平地连接到字线以形成页。在一些类型的存储器(例如，NAND)中，可以将页分组以形成块。另外，存储器装置内的字线可组织成多个字线群组，其中每一者包含一或多个字线，但每一字线群组包含的字线比块中包含的字线少。
尽管描述了非易失性存储器组件，例如NAND型快闪存储器(例如，2D NAND、3DNAND)和3D交叉点非易失性存储器单元阵列，但是存储器装置130可以基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、NOR快闪存储器及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或者为简单起见，称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路和/或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或另一合适的处理器。
存储器子系统控制器115可包含处理器117(处理装置)，其配置成执行存储在本地存储器119中的指令。在所示的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其配置成存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程的指令。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的ROM。尽管图1中的实例存储器子系统110示出为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可以依赖于外部控制(例如，由外部主机或者由与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换成指令或适当的命令以实现期望的对存储器装置130和/或存储器装置140的存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和ECC操作、加密操作、高速缓存操作及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、命名空间)和物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可进一步包含主机接口电路系统，用于经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统120接收到的命令转换成存取存储器装置130和/或存储器装置140的命令指令，并将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。
存储器子系统110还包含负责基于来自主机系统120的命令将数据编程到存储器装置130和140的编程组件113。编程组件113使用多个编程步骤将数据编程到存储器装置中的一组存储器单元(例如，字线的一或多个页)。编程步骤的数目取决于所编程的存储器单元内包含的页缓冲器的数目。编程组件113不提供要写入到存储器装置130或140的编程数据，而是在每一编程步骤中提供一组电荷电平指示符，其指示存储器单元的目标电荷电平。更确切地说，对于每一编程步骤，编程组件113确定所述一组存储器单元中的每一存储器单元用于编程步骤的目标电荷电平，并且编程组件113将电荷电平的指示符发送到存储器装置(在本文中也被称为“电荷电平指示符”)。接收到电荷电平指示符的存储器装置通过将存储器单元的电荷电平移动到所指示的目标电荷电平来执行编程步骤。编程组件113在确定用于后续编程步骤的电荷电平并将对应指示符发送到存储器装置130或140以用于后续编程步骤之前等待编程步骤成功完成。此过程一直继续到所述一组存储器单元中的每一存储器单元达到对应于所述单元意图基于数据值到电荷电平的预定义映射而存储的数据的电荷电平为止。
在一些实施例中，存储器子系统控制器115包含编程组件113的至少一部分。例如，存储器子系统控制器115可包含处理器117(处理装置)，其配置成执行存储在本地存储器119中的指令以执行本文所述的操作。在一些实施例中，编程组件113的至少一部分是主机系统120、应用程序或操作系统的部分。
图2A-2D是根据本公开的一些实施例的示出在使用存储器单元电荷电平的指示符将数据编程到存储器装置时存储器子系统的各组件之间的实例相互作用的相互作用图。在图2A-2D所示的实例中，存储器装置130是包含多个存储器块的NAND存储器装置。如图所示，NAND块200包含页(行)和串(列)的阵列(2D或3D)。每一NAND单元包含晶体管，并且在每个单元内，数据存储为晶体管的阈值电压。例如，SLC NAND可每单元存储一个位。其它类型的存储器单元，例如MLC、TLC、QLC和PLC，可每单元存储多个位。串在NAND块200内连接以允许来自选定单元的数据的存储和检索。同一列中的NAND单元串联连接以形成位线(BL)。位线中的所有单元在一端连接到公共地，并在另一端连接到公共感测放大器，以在解码数据时读取其中一个单元的阈值电压。NAND单元在它们的控制栅极处水平地连接到字线(WL)以形成页。在MLC、TLC、QLC和PLC NAND中，页是一组共享相同字线的经连接单元，并且是最小编程单元。
如上文所提到，每一NAND单元以晶体管的阈值电压(Vth)的形式存储数据。存储器单元的阈值电压范围基于由单元存储的位数而划分成多个区，并且每一区对应于可由单元表示的值。更确切地说，每一区对应于一个电荷电平，并且每一电荷电平解码成多位值。例如，TLC NAND快闪单元可处于八个电荷电平——ER(经擦除)、L0、L1、L2、L3、L4、L5或L6——中的一个。每一电荷电平解码成存储在快闪单元中的3位值(例如，111、110、100、000、010、011、001和101)。
在每一编程步骤期间，使用包含多个遍次的编程序列将数据编程到存储器装置130的块中，其中编程脉冲应用于块中的单元。在所述多个遍次内，编程脉冲根据基于单元意图表示的值的目标电荷电平来配置每一页中的单元的阈值电压。当编程序列前进时，编程脉冲的电压电平增加，直到单元的阈值电压达到目标电荷电平为止。
图2A-2D还示出在将数据编程到存储器装置130的块200内的一实例页的过程期间所述实例页的电荷电平的图250。参考图2A，实例页一开始是经擦除页(在图250中表示为“ER”)。将数据编程到存储器装置130的命令由存储器子系统控制器115接收，并且由命令指定的编程数据202被提供给编程组件113。在204处，编程组件113确定存储器装置130的块200内的一组存储器单元用于第一编程步骤的目标电荷电平。所述一组存储器单元是编程数据202将被编程到的存储器单元，并且对应于块200中的一或多个页。编程组件113基于电荷电平到编程数据值的预定义映射206确定每一存储器单元用于第一编程步骤的目标电荷电平。预定义映射206指定每一编程数据值(例如，111、110、100、000、010、011、001和101)的电荷电平(例如，ER、L1、L2、L3、L4、L5、L6或L7)。
参考图2B，在208处，编程组件113向存储器装置130发送第一组电荷电平指示符210。所述第一组电荷电平指示符210指示所述一组存储器单元用于第一编程步骤的目标电荷电平。每一指示符可包含一或多个二进制值，并且每一指示符中的二进制值的数目基于存储器装置130中每一页的页缓冲器数目。在此实例中，存储器块包含QLC，并且每页仅使用一个页缓冲器(例如，包含一或多个锁存器)。处理装置可将所述第一组指示符写入到存储器装置中的页缓冲器。所述第一组电荷电平指示符210中的每一指示符指示单元的目标电荷电平是否至少处于第一电平(L0)。也就是说，每一指示符包含一个二进制值，其中‘1’指示对应单元的目标电荷电平大于或等于L0。
响应于接收到所述第一组电荷电平指示符210，存储器装置130部分地通过将所述一组存储器单元移动到由所述第一组电荷电平指示符210指示的目标电荷电平来执行第一编程步骤。第一编程步骤可包含多个编程遍次，如上文所描述。如图250中所示，在第一编程步骤成功完成后，对实例页内被指示为具有至少处于L0的目标电荷电平的单元进行编程。
参考图2C，基于在212处检测到第一编程步骤的完成，在214处，编程组件113确定所述一组存储器单元用于第二编程步骤的目标电荷电平。编程组件113基于编程数据202和预定义映射206而确定用于第二编程步骤的目标电荷电平。
参考图2D，在216处，编程组件113向存储器装置130发送第二组电荷电平指示符218。第二组电荷电平指示符218指示所述一组存储器单元用于第二编程步骤的目标电荷电平。处理装置可将第二组指示符写入到存储器装置中的页缓冲器。在此实例中，第二组电荷电平指示符210中的每一指示符指示单元的目标电荷电平是否至少处于第二电平(L1)。也就是说，每一指示符包含一个二进制值，其中‘1’指示对应单元的目标电荷电平大于或等于L1。
响应于接收到第二组电荷电平指示符218，存储器装置130部分地通过将所述一组存储器单元移动到由第二组电荷电平指示符218指示的目标电荷电平来执行第二编程步骤。如同第一编程步骤和任何后续编程步骤，第二编程步骤可包含多个编程遍次，如上文所描述。如图250中所示，在第二编程步骤成功完成后，对实例页内被指示为具有至少处于L1的目标电荷电平的单元进行编程，并且将指示为并非至少处于L1的单元维持在先前电平(ER或L0)。
在每TLC仅具有单个锁存器的TLC块的这个实例中，总共执行八个编程步骤，并且上文所描述的过程一直重复到存储器装置130根据由编程组件113提供的八组电荷电平指示符完成这八个编程步骤为止。应了解，本文所述的用于将数据编程到存储器装置的技术不限于任何数目个编程步骤。也就是说，在其它实施例中，例如在存储器装置130包含MLC、TLC或PLC或每单元不同数目个锁存器的实施例中，可以使用更少或额外的编程步骤。
作为另一实例，图3示出根据一些实例实施例的用于使用三个页缓冲器编程到QLC页的电荷电平和电荷电平指示符之间的映射。如图所示，使用16个电荷电平将数据编程到QLC。给定所述三个页缓冲器和16个电荷电平，在此实例中使用三个编程步骤来编程数据。
在第一编程步骤中，为具有等于或大于7的目标电荷电平的存储器单元提供“111”。用于具有小于6的目标电荷电平的存储器单元的指示符是基于电荷电平的对应二进制值。
在第二编程步骤中，为具有小于5的目标电荷电平的存储器单元提供“000”，以指示存储器单元应被维持处于它们当前的电荷电平。也就是说，“000”用于指示对应单元的当前电荷电平是用于第二和其它编程步骤的单元的目标电荷电平。对于第二编程步骤，“111”用于指示对应单元具有等于或大于14的目标电荷电平。
在第三编程步骤中，为具有小于13的目标电荷电平的存储器单元提供“000”，以指示存储器单元应被维持处于它们当前的电荷电平。对于第三编程步骤，仅使用单个位指示目标电荷电平是14还是15。
图4-6是根据本公开的一些实施例的示出用于通过将目标电荷电平的指示符传送到存储器装置而将数据编程到存储器装置的实例方法400的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法400由图1的编程组件113执行。尽管过程以特定顺序或次序示出，但是除非另外指定，否则过程的次序可以修改。因此，所示实施例应理解为只是实例，并且所示过程可以按照不同次序执行，一些过程可以并行执行。另外，在各种实施例中，可以省略一或多个过程。因此，并非在每个实施例中都利用所有过程。其它过程流是可能的。
在操作405处，处理装置接收将数据编程到存储器装置(例如，存储器装置130)的命令。所述命令可从主机系统(例如，主机系统120)接收。
处理装置基于所述数据确定存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平(在操作410处)。也就是说，处理装置确定所述一组存储器单元中的每一存储器单元用于第一编程步骤的目标电荷电平。例如，处理装置可确定第一存储器单元或存储器单元子集的目标电荷电平是第一电荷电平，并且第二存储器单元或第二存储器单元子集的目标电荷电平是至少第二电荷电平。处理装置可基于电荷电平和编程数据之间的预定义映射而确定电荷电平。所述一组存储器单元可对应于存储器装置中的字线的一或多个页。
在操作415处，处理装置向存储器装置发送第一组指示符，其指示所述一组存储器单元用于第一编程步骤的目标电荷电平。每一指示符可包含一或多个二进制值。每一指示符中的二进制值数目基于存储器装置中每一页的页缓冲器数目。处理装置可将第一组指示符写入到存储器装置中的一或多个页缓冲器。响应于接收到第一组指示符，存储器装置部分地通过将所述一组存储器装置移动到由第一组指示符指示的目标电荷电平来执行第一编程步骤。
响应于检测到第一编程步骤完成(操作420)，在操作425处，处理装置基于所述数据确定第二编程步骤中所述一组存储器单元的电荷电平。在操作430处，处理装置向存储器装置发送第二组指示符。第二组指示符指示第二编程步骤中所述一组存储器单元的目标电荷电平。响应于接收到第二组指示符，存储器装置部分地通过将所述一组存储器装置中的一或多个存储器单元移动到由第二组指示符指示的目标电荷电平来执行第二编程步骤。
与一些实施例一致，在第二编程步骤成功完成后，数据到存储器装置的编程完成。然而，应了解，方法400不限于两个编程步骤，并且在其它实施例中，可使用额外编程步骤将数据编程到存储器装置。因此，如图5所示，在一些实施例中，方法400可包含针对第N编程步骤的操作435和440，以及旨在提供用于一或多个中间编程步骤的指示符的一或多个中间操作。
在操作435处，处理装置确定第N编程步骤中所述一组存储器单元的目标电荷电平。在操作440处，处理装置向存储器装置发送第N组指示符。第N组指示符指示第N编程步骤中所述一组存储器单元的目标电荷电平。
如图6所示，在一些实施例中，方法400还可包含操作605、610、615和620。与这些实施例一致，操作605和610可作为操作410的部分执行，在操作410中处理装置确定所述一组存储器单元用于第一编程步骤的目标电荷电平。在操作605处，处理装置存取数据值和存储器单元电荷电平之间的预定义映射。也就是说，对于存储器单元能够存储的每个数据值，其与所述单元可以存储的位数相关，预定义映射指定所述单元的对应电荷电平。对于所述一组存储器单元中的每一存储器单元，在操作610处，处理装置基于单元要存储的值根据预定义映射识别用于第一编程步骤的目标电荷电平。
与这些实施例一致，操作615和620可作为操作425的部分执行，在操作425中处理装置确定所述一组存储器单元用于第二编程步骤的目标电荷电平。在操作615处，处理装置存取数据值和存储器单元电荷电平之间的预定义映射。对于所述一组存储器单元中的每一存储器单元，在操作620处，处理装置基于单元要存储的值根据预定义映射识别用于第二编程步骤的目标电荷电平。
图7和8是与一些实施例一致的示出用于基于从存储器子系统控制器(例如，存储器子系统控制器115)接收到的目标电荷电平的指示符而将数据编程到存储器装置的实例方法700的流程图。方法700可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法700由图1的本地媒体控制器135执行。尽管过程以特定顺序或次序示出，但是除非另外指定，否则过程的次序可以修改。因此，所示实施例应理解为只是实例，并且所示过程可以按照不同次序执行，一些过程可以并行执行。另外，在各种实施例中，可以省略一或多个过程。因此，并非在每个实施例中都利用所有过程。其它过程流是可能的。
在操作705处，处理装置从存储器子系统控制器接收第一组指示符，其指示一组存储器单元用于第一编程步骤的目标电荷电平。第一组指示符可响应于从主机系统接收到将数据编程到存储器装置的命令而由存储器子系统控制器提供。存储器子系统控制器将第一组指示符写入到连接到所述一组存储器单元的一或多个页缓冲器。
响应于接收到第一组指示符，在操作710处，处理装置根据第一组指示符执行第一编程步骤。也就是说，处理装置使所述一组存储器单元移动到由第一组指示符指示的目标电荷电平。处理装置使用包含多个遍次的编程序列使所述一组存储器单元移动到目标电荷电平，其中编程脉冲应用于块中的单元。在所述多个遍次内，编程脉冲根据目标电荷电平改变每一页中的单元的阈值电压。在编程序列前进时，编程脉冲的电压电平增加，直到单元的阈值电压达到由第一组指示符指示的目标电荷电平为止。
在操作715处，处理装置从存储器子系统控制器接收第二组指示符，其指示所述一组存储器单元用于第二编程步骤的目标电荷电平。响应于接收到第二组指示符，在操作720处，处理装置根据第二组指示符执行第二编程步骤。也就是说，处理装置使所述一组存储器单元中的一或多个单元移动到由第二组指示符指示的目标电荷电平。在一些情况下，基于第一编程步骤，一或多个单元可处于目标电荷电平。在这些情况下，处理装置在第二编程步骤期间将所述一或多个单元维持在当前电荷电平，同时将一或多个单元移动到由与第二编程步骤相关联的第二组指示符指示的较高目标电荷电平。
与一些实施例一致，在第二编程步骤成功完成后，数据到存储器装置的编程完成。然而，应了解，方法700不限于两个编程步骤，并且在其它实施例中，可使用额外编程步骤将数据编程到存储器装置。因此，如图8所示，在一些实施例中，方法700可包含针对第N编程步骤的操作725和730，以及旨在提供用于一或多个中间编程步骤的指示符的一或多个中间操作。
在操作725处，处理装置从存储器子系统控制器接收第N组指示符，其指示所述一组存储器单元用于第N编程步骤的目标电荷电平。响应于接收到第N组指示符，在操作730处，处理装置根据第N组指示符执行第N编程步骤。如同第二编程步骤，一或多个单元可处于由第N组指示符指示的对应目标电荷电平，并且在这些情况下，处理装置将所述一或多个单元维持在它们当前的电荷电平，同时将一或多个单元移动到由第N组指示符指示的较高目标电荷电平。
主题的所述实施方案可包含如下文借助于实例所说明的单独或组合的一或多个特征。
实例1是一种系统，其包含：存储器装置；以及耦合到所述存储器装置的处理装置，所述处理装置配置成执行包括以下各项的操作：接收将数据编程到所述存储器装置的命令；基于所述数据，确定所述存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平；向所述存储器装置发送第一组指示符，其指示所述一组存储器单元用于所述第一编程步骤的所述目标电荷电平；基于所述数据，确定所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及向所述存储器装置发送第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于第二编程步骤的所述目标电荷电平。
实例2包含根据实例1所述的系统，其中确定所述一组存储器单元的所述目标电荷电平包括根据数据值和电荷电平之间的预定义映射识别所述一组存储器单元的所述目标电荷电平。
实例3包含根据实例1或2中的任何一或多个所述的系统，其中所述操作进一步包括：在所述存储器装置处检测所述第一编程步骤的完成，所述第二组指示符的发送是响应于在所述存储器装置处检测到所述第一编程步骤的完成。
实例4包含根据实例1-3中的任何一或多个所述的系统，其中所述操作进一步包括：基于所述数据，确定所述一组存储器单元用于第三编程步骤的目标电荷电平；以及向所述存储器装置发送第三组指示符，其指示所述一组存储器单元用于所述第三编程步骤的所述目标电荷电平。
实例5包含根据实例1-4中的任何一或多个所述的系统，其中：所述第一组指示符中的指示符指示第一存储器单元的目标电荷电平是否至少处于第一电荷电平；且所述第二组指示符中的指示符指示第二存储器单元的目标电荷电平是否至少处于第二电荷电平。
实例6包含根据实例1-5中的任何一或多个所述的系统，其中：所述第一和第二组指示符中的每一指示符包括一或多个二进制值，每一指示符中的二进制值数目是基于所述存储器装置中每一页的页缓冲器数目。
实例7包含根据实例1-6中的任何一或多个所述的系统，其中：所述第一组指示符的发送包括将所述第一组指示符写入到所述存储器装置的一或多个页缓冲器；且所述第二组指示符的发送包括将所述第二组指示符写入到所述存储器装置的一或多个页缓冲器。
实例8是一种方法，其包括：通过处理装置接收将数据编程到存储器装置的命令；基于所述数据，通过所述处理装置确定所述存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平；向所述存储器装置发送第一组指示符，其指示所述一组存储器单元用于所述第一编程步骤的所述目标电荷电平；在所述存储器装置处检测所述第一编程步骤的完成，响应于在所述存储器装置处检测到所述第一编程步骤的完成，基于所述数据，通过所述处理装置确定所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及向所述存储器装置发送第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于第二编程步骤的所述目标电荷电平。
实例9包含根据实例8所述的方法，其中确定所述一组存储器单元的所述目标电荷电平包括根据数据值和电荷电平之间的预定义映射识别所述一组存储器单元的所述目标电荷电平。
实例10包含根据实例8或9中的任何一或多个所述的方法，其进一步包括：基于所述数据，确定所述一组存储器单元用于第三编程步骤的目标电荷电平；以及向所述存储器装置发送第三组指示符，其指示所述一组存储器单元用于所述第三编程步骤的所述目标电荷电平。
实例11包含根据实例8-10中的任何一或多个所述的方法，其中：所述第一组指示符中的指示符指示第一存储器单元的目标电荷电平是否至少处于第一电荷电平；且所述第二组指示符中的指示符指示第二存储器单元的目标电荷电平是否至少处于第二电荷电平。
实例12包含根据实例8-11中的任何一或多个所述的方法，其中：所述第一和第二组指示符中的每一指示符包括一或多个二进制值，每一指示符中的二进制值数目是基于所述存储器装置中每一页的页缓冲器数目。
实例13包含根据实例8-12中的任何一或多个所述的方法，其中：所述第一组指示符的发送包括将所述第一组指示符写入到所述存储器装置的一或多个页缓冲器；且所述第二组指示符的发送包括将所述第二组指示符写入到所述存储器装置的一或多个页缓冲器。
实例14是存储器装置，其包括：一组存储器单元；以及耦合到所述一组存储器单元的处理装置，所述处理装置配置成执行包括以下各项的操作：从存储器子系统控制器接收第一组指示符，其指示所述一组存储器单元用于第一编程步骤的目标电荷电平；根据由所述第一组指示符指示的所述目标电荷电平而执行所述第一编程步骤；从存储器子系统控制器接收第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及根据由所述第二组指示符指示的所述目标电荷电平而执行所述第二编程步骤。
实例15包含根据实例14所述的存储器装置，其中：执行所述第一编程步骤包括将所述一组存储器单元的电荷电平移动到由所述第一组指示符指示的所述目标电荷电平；且执行所述第二编程步骤包括将所述一组存储器单元的电荷电平移动到由所述第二组指示符指示的所述目标电荷电平。
实例16包含根据实例14或15中的任何一或多个所述的存储器装置，其中用于所述第一和第二编程步骤的所述目标电荷电平是基于数据值和电荷电平之间的预定义映射。
实例17包含根据实例14-16中的任何一或多个所述的存储器装置，其中所述第一和第二组指示符基于包含在由所述存储器子系统控制器接收的将所述数据写入到所述存储器装置的命令中的数据而确定。
实例18包含根据实例14-17中的任何一或多个所述的存储器装置，其中：所述第一组指示符中的指示符指示第一存储器单元的目标电荷电平是否至少处于第一电荷电平；且所述第二组指示符中的指示符指示第二存储器单元的目标电荷电平是否至少处于第二电荷电平。
实例19包含根据实例14-18中的任何一或多个所述的存储器装置，其中：从存储器子系统控制器接收第三组指示符，其指示所述存储器装置中的所述一组存储器单元用于第三编程步骤的目标电荷电平；以及根据由所述第三组指示符指示的所述目标电荷电平而执行所述第三编程步骤。
实例20包含根据实例14-19中的任何一或多个所述的存储器装置，其进一步包括：用于接收所述第一和第二组指示符的一或多个页缓冲器，其中所述第一和第二组指示符中的每一指示符包括一或多个二进制值，其中每一指示符中的二进制值数目是基于所述存储器装置中每一页的页缓冲器数目。
图9示出呈计算机系统900形式的实例机器，所述实例机器内可以执行用于使机器执行本文所论述的方法中的任何一或多个的一组指令。在一些实施例中，计算机系统900可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或者可用于执行控制器的操作(例如，以执行操作系统，从而执行对应于图1的编程组件113的操作)。在替代实施例中，所述机器可以在局域网(LAN)、内联网、外联网和/或互联网中连接(例如，联网)到其它机器。所述机器可以客户端-服务器网络环境中的服务器或客户端机器的资格操作，作为对等(或分布式)网络环境中的对等机器操作，或作为云计算基础设施或环境中的服务器或客户端机器操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的一组指令的任何机器。另外，尽管示出单个机器，但术语“机器”还应被认为包含机器的任何集合，所述机器的集合单独地或共同地执行一组(或多组)指令以执行本文论述的方法中的任何一或多个。
实例计算机系统900包含处理装置902、主存储器904(例如，ROM、快闪存储器、DRAM，例如SDRAM或RDRAM等)、静态存储器906(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统918，它们经由总线930彼此通信。
处理装置902表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置902可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902还可以是一或多个专用处理装置，例如ASIC、FPGA、数字信号处理器(DSP)、网络处理器等。处理装置902配置成执行用于执行本文中所论述的操作和步骤的指令926。计算机系统900可进一步包含经由网络920通信的网络接口装置908。
数据存储系统918可包含机器可读存储媒体924(也被称为计算机可读媒体)，在其上存储一组或多组指令926或体现本文中所描述的方法或功能中的任何一或多个的软件。指令926在由同样构成机器可读存储媒体的计算机系统900、主存储器904和处理装置902执行期间还可完全地或至少部分地驻存在主存储器904内和/或处理装置902内。机器可读存储媒体924、数据存储系统918和/或主存储器904可对应于图1的存储器子系统110。
在一个实施例中，指令926包含实施对应于安全组件(例如，图1的编程组件113)的功能性的指令。尽管在实例实施例中机器可读存储媒体924示出为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一组或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多个的任何媒体。术语“机器可读存储媒体”因此应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
先前详细描述的一些部分已经关于计算机存储器内的数据位的操作的算法和符号表示呈现。这些算法描述和表示是数据处理领域中的技术人员用来将他们的工作内容传达给本领域的其他技术人员的最有效方式。此处且一般来说，算法被设想为产生所需结果的操作的自一致序列。所述操作是需要物理量的物理操控的那些操作。通常但是不一定，这些量采取能够存储、组合、比较和以其它方式操控的电气或磁性信号的形式。已经证实，将这些信号称为位、值、元件、符号、字符、项、数字等等有时是方便的，主要是出于常用的原因。
然而，应牢记，所有这些和类似术语与适当物理量相关联，且仅为应用于这些量的方便的标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁光盘、ROM、RAM、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们分别耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将从下文描述中呈现用于各种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可以使用多种编程语言来实施如本文所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如ROM、RAM、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，本公开的实施例已经参考其特定实例实施例进行描述。将显而易见的是，可在不脱离所附权利要求书中阐述的本公开的实施例的更广范围的情况下对其进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。

Claims (20)

1.一种系统，其包括：
存储器装置；以及
耦合到所述存储器装置的处理装置，所述处理装置配置成执行包括以下各项的操作：
接收将数据编程到所述存储器装置的命令；
基于所述数据，确定所述存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平；
向所述存储器装置发送第一组指示符，其指示所述一组存储器单元用于所述第一编程步骤的所述目标电荷电平；
基于所述数据，确定所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及
向所述存储器装置发送第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于所述第二编程步骤的所述目标电荷电平。
2.根据权利要求1所述的系统，其中确定所述一组存储器单元的所述目标电荷电平包括根据数据值和电荷电平之间的预定义映射识别所述一组存储器单元的所述目标电荷电平。
3.根据权利要求1所述的系统，其中所述操作进一步包括：
在所述存储器装置处检测所述第一编程步骤的完成，且
所述第二组指示符的发送是响应于在所述存储器装置处检测到所述第一编程步骤的完成。
4.根据权利要求1所述的系统，其中所述操作进一步包括：
基于所述数据，确定所述一组存储器单元用于第三编程步骤的目标电荷电平；以及
向所述存储器装置发送第三组指示符，其指示所述一组存储器单元用于所述第三编程步骤的所述目标电荷电平。
5.根据权利要求1所述的系统，其中：
所述第一组指示符中的指示符指示第一存储器单元的目标电荷电平是否至少处于第一电荷电平；且
所述第二组指示符中的指示符指示第二存储器单元的目标电荷电平是否至少处于第二电荷电平。
6.根据权利要求1所述的系统，其中：
所述第一和第二组指示符中的每一指示符包括一或多个二进制值，每一指示符中的二进制值数目是基于所述存储器装置中每一页的页缓冲器数目。
7.根据权利要求1所述的系统，其中：
所述第一组指示符的发送包括将所述第一组指示符写入到所述存储器装置的一或多个页缓冲器；且
所述第二组指示符的发送包括将所述第二组指示符写入到所述存储器装置的一或多个页缓冲器。
8.一种方法，其包括：
通过处理装置接收将数据编程到存储器装置的命令；
基于所述数据，通过所述处理装置确定所述存储器装置中的一组存储器单元用于第一编程步骤的目标电荷电平；
向所述存储器装置发送第一组指示符，其指示所述一组存储器单元用于所述第一编程步骤的所述目标电荷电平；
在所述存储器装置处检测所述第一编程步骤的完成，
响应于在所述存储器装置处检测到所述第一编程步骤的完成，基于所述数据，通过所述处理装置确定所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及
向所述存储器装置发送第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于所述第二编程步骤的所述目标电荷电平。
9.根据权利要求8所述的方法，其中确定所述一组存储器单元的所述目标电荷电平包括根据数据值和电荷电平之间的预定义映射识别所述一组存储器单元的所述目标电荷电平。
10.根据权利要求8所述的方法，其进一步包括：
基于所述数据，确定所述一组存储器单元用于第三编程步骤的目标电荷电平；以及
向所述存储器装置发送第三组指示符，其指示所述一组存储器单元用于所述第三编程步骤的所述目标电荷电平。
11.根据权利要求8所述的方法，其中：
所述第一组指示符中的指示符指示第一存储器单元的目标电荷电平是否至少处于第一电荷电平；且
所述第二组指示符中的指示符指示第二存储器单元的目标电荷电平是否至少处于第二电荷电平。
12.根据权利要求8所述的方法，其中：
所述第一和第二组指示符中的每一指示符包括一或多个二进制值，每一指示符中的二进制值数目是基于所述存储器装置中每一页的页缓冲器数目。
13.根据权利要求8所述的方法，其中：
所述第一组指示符的发送包括将所述第一组指示符写入到所述存储器装置的一或多个页缓冲器；且
所述第二组指示符的发送包括将所述第二组指示符写入到所述存储器装置的一或多个页缓冲器。
14.一种存储器装置，其包括：
一组存储器单元；以及
耦合到所述一组存储器单元的处理装置，所述处理装置配置成执行包括以下各项的操作：
从存储器子系统控制器接收第一组指示符，其指示所述一组存储器单元用于第一编程步骤的目标电荷电平；
根据由所述第一组指示符指示的所述目标电荷电平而执行所述第一编程步骤；
从存储器子系统控制器接收第二组指示符，其指示所述存储器装置中的所述一组存储器单元用于第二编程步骤的目标电荷电平；以及
根据由所述第二组指示符指示的所述目标电荷电平而执行所述第二编程步骤。
15.根据权利要求14所述的存储器装置，其中：
执行所述第一编程步骤包括将所述一组存储器单元的电荷电平移动到由所述第一组指示符指示的所述目标电荷电平；且
执行所述第二编程步骤包括将所述一组存储器单元的电荷电平移动到由所述第二组指示符指示的所述目标电荷电平。
16.根据权利要求14所述的存储器装置，其中用于所述第一和第二编程步骤的所述目标电荷电平是基于数据值和电荷电平之间的预定义映射。
17.根据权利要求14所述的存储器装置，其中所述第一和第二组指示符基于包含在由所述存储器子系统控制器接收的将所述数据写入到所述存储器装置的命令中的数据而确定。
18.根据权利要求14所述的存储器装置，其中：
所述第一组指示符中的指示符指示第一存储器单元的目标电荷电平是否至少处于第一电荷电平；且
所述第二组指示符中的指示符指示第二存储器单元的目标电荷电平是否至少处于第二电荷电平。
19.根据权利要求14所述的存储器装置，其中：
从存储器子系统控制器接收第三组指示符，其指示所述存储器装置中的所述一组存储器单元用于第三编程步骤的目标电荷电平；以及
根据由所述第三组指示符指示的所述目标电荷电平而执行所述第三编程步骤。
20.根据权利要求14所述的存储器装置，其进一步包括：
用于接收所述第一和第二组指示符的一或多个页缓冲器，其中所述第一和第二组指示符中的每一指示符包括一或多个二进制值，其中每一指示符中的二进制值数目是基于所述存储器装置中每一页的页缓冲器数目。
CN202210322526.6A 2021-03-29 2022-03-29 使用更少锁存器的存储器装置编程技术 Pending CN115148260A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/216,015 2021-03-29
US17/216,015 US11568937B2 (en) 2021-03-29 2021-03-29 Memory device programming techinique using fewer latches

Publications (1)

Publication Number Publication Date
CN115148260A true CN115148260A (zh) 2022-10-04

Family

ID=83364987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210322526.6A Pending CN115148260A (zh) 2021-03-29 2022-03-29 使用更少锁存器的存储器装置编程技术

Country Status (2)

Country Link
US (2) US11568937B2 (zh)
CN (1) CN115148260A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11568937B2 (en) 2021-03-29 2023-01-31 Micron Technology, Inc. Memory device programming techinique using fewer latches

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060719B2 (en) * 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
KR102449196B1 (ko) * 2016-01-15 2022-09-29 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US10109361B1 (en) * 2017-06-29 2018-10-23 Intel Corporation Coarse pass and fine pass multi-level NVM programming
CN112154505B (zh) * 2020-08-27 2022-09-30 长江存储科技有限责任公司 Nand闪存设备中的非破坏性模式高速缓存编程
US11568937B2 (en) 2021-03-29 2023-01-31 Micron Technology, Inc. Memory device programming techinique using fewer latches

Also Published As

Publication number Publication date
US20230121705A1 (en) 2023-04-20
US20220310164A1 (en) 2022-09-29
US11568937B2 (en) 2023-01-31
US11869595B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US11282564B1 (en) Selective wordline scans based on a data state metric
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
US20240143232A1 (en) Reduce read command latency in partition command scheduling at a memory device
CN113590022B (zh) 用于存储器装置的系统和方法
CN114496008A (zh) 字线群组读取计数器
US11869595B2 (en) Memory device programming technique using fewer latches
US20230005553A1 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
US11720490B2 (en) Managing host input/output in a memory system executing a table flush
US20230062226A1 (en) Memory sub-system sanitization
CN115273925B (zh) 存储器子系统刷新
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US11693597B2 (en) Managing package switching based on switching parameters
US11941290B2 (en) Managing distribution of page addresses and partition numbers in a memory sub-system
US12073107B2 (en) Memory sub-system for monitoring mixed mode blocks
US11550510B2 (en) Encoding and decoding data bits stored in a combination of multiple memory cells
US20220405013A1 (en) Asynchronous interrupt event handling in multi-plane memory devices
CN115376589A (zh) 存储器编程操作中的覆写模式
CN117594084A (zh) 存储器子系统中的相应字线群组的自适应时间感测参数及过驱动电压参数

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination