CN114496008A - 字线群组读取计数器 - Google Patents

字线群组读取计数器 Download PDF

Info

Publication number
CN114496008A
CN114496008A CN202111219614.5A CN202111219614A CN114496008A CN 114496008 A CN114496008 A CN 114496008A CN 202111219614 A CN202111219614 A CN 202111219614A CN 114496008 A CN114496008 A CN 114496008A
Authority
CN
China
Prior art keywords
read
word lines
group
memory
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111219614.5A
Other languages
English (en)
Inventor
M·G·米勒
A·马尔谢
G·S·阿尔萨苏阿
R·帕迪利亚
V·P·拉亚普鲁
K·K·姆奇尔拉
H·R·桑吉迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114496008A publication Critical patent/CN114496008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

处理装置在存储器装置处检测针对来自所述存储器装置的多个字线群组当中的字线群组的读取操作。所述处理装置基于所述读取操作针对所述字线群组而递增与所述字线群组相关联的读取计数器。所述处理装置确定所述读取计数器超过读取干扰阈值及响应于确定所述读取计数器超过所述读取干扰阈值而对所述字线群组执行读取干扰处置。

Description

字线群组读取计数器
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及包含为存储器子系统中的每字线群组的读取维持计数器的读取干扰管理技术。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器组件可为例如非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统来将数据存储在存储器装置处及从存储器装置检索数据。
发明内容
附图说明
从下文所给出的详细描述及从本公开的各种实施例的附图，将更全面地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2说明根据本公开的一些实施例的在执行读取干扰管理的方法时存储器子系统的组件之间的交互。
图3到5是说明根据本公开的一些实施例的用于存储器子系统中的读取干扰管理的实例方法的流程图。
图6是可在其中操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的方面涉及包含为存储器子系统中的每字线群组的读取维持计数器的读取干扰管理技术。存储器子系统可为存储装置、存储器模块或存储装置及存储器模块的混合。下文结合图1描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含一或多个组件，例如存储数据的存储器装置的存储器子系统。主机系统可提供待存储在存储器子系统处的数据且可请求待从存储器子系统检索的数据。
存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。数据操作可由存储器子系统来执行。数据操作可为主机启动的操作。例如，主机系统可对存储器子系统启动数据操作(例如，写入、读取、擦除等)。主机系统可将存取请求(例如，写入命令、读取命令)发送到存储器子系统，例如以将数据存储在存储器子系统处的存储器装置上及从存储器子系统上的存储器装置读取数据。
一些存储器装置(例如，NAND存储器装置)包含用于存储数据的存储器单元(例如，快闪单元)的阵列。每一单元包含晶体管，且在每一单元内，基于所述单元的逻辑值(例如，0或1)来将数据存储为晶体管的阈值电压。在读取操作期间，将读取参考电压施加到晶体管，且如果读取参考电压高于所述单元的阈值电压，那么由存储器子系统将晶体管编程及辨识为二进制值0。这些装置中的存储器单元可被分组为页面，所述页面可指用于存储数据的存储器装置的逻辑单元。例如，NAND存储器装置中的存储器单元在它们的控制栅极处水平地连接到字线以形成页面。对于一些类型的存储器装置(例如，NAND)，页面经分组以形成块(本文中也被称为“存储器块”)。
可从NAND单元可靠地读取数据的次数存在固有限制。存储器子系统通常通过读取干扰处置的过程来解决这个固有限制，所述过程通常包含在存储器单元达到这个限制之前将数据复制到新位置使得经存储数据不会丢失。在内部，存储器子系统尝试使用读取干扰阈值来估计单元的读取限制。用于读取干扰管理的常规技术依赖于每块读取计数器来跟踪每块执行的读取操作的数目。一旦块的读取计数器达到读取干扰阈值，就将整个块折叠到新块。即，将由已达到其读取干扰阈值的块存储的数据复制到新块。然而，块可包含大量单元且大小不断增加，且依赖于每块读取计数器及读取干扰阈值的常规读取干扰管理技术导致块的许多页面在达到它们的固有读取操作限制之前很早就被折叠。因此，常规的每块读取计数器及读取干扰阈值导致存储器装置的低效利用。
本公开的方面通过在每字线群组基础上维持读取计数器来解决常规读取干扰管理技术的问题。即，存储器装置的字线被组织成字线群组，且存储器子系统的读取干扰管理组件维持读取计数器以跟踪指向每一字线群组的读取操作。读取干扰管理组件监控在存储器装置处执行的读取操作且在检测到针对特定字线群组中的字线的读取操作后，读取干扰管理组件递增用于跟踪对特定字线群组中的字线执行的读取操作的读取计数器。
读取干扰管理组件将与字线群组相关联的读取计数器与内部维持的读取干扰阈值进行比较，所述读取干扰阈值可例如特别与字线群组相关联。如果读取计数器超过读取干扰阈值，那么读取干扰管理组件对字线群组执行读取干扰处置，其可包含将由字线群组存储的数据折叠到新位置(例如，第二字线群组)。否则，读取干扰管理组件继续监控读取操作且相应地维持每字线群组读取计数器。
通过利用为每一字线群组层级维持的读取计数器而非每块读取计数器，本申请案中所描述的读取干扰管理组件及技术允许读取干扰处置技术，例如将对每字线群组层级而非每块层级执行的扫描及折叠。这样做可避免存储器装置内的众多单元过早折叠，由此增加存储器资源利用的效率。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或其组合。
存储器子系统110可为存储装置、存储器模块或存储装置及存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置、车辆(例如，飞机、无人机、火车、汽车或其它交通工具)、物联网(IoT)启用装置、嵌入式计算机(例如，包含在车辆、工业装备或联网商业装置中的计算机)或包含存储器及处理装置的此种计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120经耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到…”或“与…耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，没有中介组件)，无论是有线的还是无线的，包含例如电、光学、磁性等的连接。
主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，NVDIMM控制器)及存储协议控制器(例如，外围组件互连高速(PCIe)控制器、串行高级技术附件(SATA)控制器)。主机系统120使用存储器子系统110例如来将数据写入到存储器子系统110及从存储器子系统110读取数据。
主机系统120可经由主机接口耦合到存储器子系统110。主机接口的实例包含但不限于SATA接口、PCIe接口、USB接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双倍数据速率(DDR)存储器总线、DIMM接口(例如，支持双倍数据速率(DDR)的DIMM插槽接口)、开放式NAND快闪接口(ONFI)、双倍数据速率(DDR)、低功耗双倍数据速率(LPDDR)或任何其它接口。主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM Express(NVMe)接口来存取组件(例如，存储器装置130)。主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1将存储器子系统110作为实例进行说明。一般来说，主机系统120可经由同一通信连接、多个单独通信连接及/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器及原位写入存储器，例如三维(3D)交叉点存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可基于体电阻的变化、结合可堆叠的交叉栅格数据存取阵列来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中可对非易失性存储器单元进行编程而无需事先擦除非易失性存储器单元。NAND型快闪存储器包含例如二维NAND(2D NAND)及3D NAND。
存储器装置130中的每一者可包含存储器单元的一或多个阵列。一种类型的存储器单元，例如单电平单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)及五电平单元(PLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含例如SLC、MLC、TLC、QLC或其任何组合的存储器单元的一或多个阵列。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可被分组为页面，所述页面可指用于存储数据的存储器装置的逻辑单元。例如，NAND存储器装置中的存储器单元在它们的控制栅极处水平地连接到字线以形成页面。对于一些类型的存储器(例如，NAND)，页面可经分组以形成块。另外，存储器装置内的字线可被组织成多个字线群组，所述多个字线群组中的每一者包含一或多个字线，尽管每一字线群组包含比块中包含的字线少的字线。
尽管描述例如NAND型快闪存储器(例如，2D NAND、3D NAND)及非易失性存储器单元的3D交叉点阵列的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选择存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、NOR快闪存储器及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见控制器115)可与存储器装置130进行通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据的操作及其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路及/或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(即，硬编码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适处理器。
存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的指令的处理器117(处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程及例程的指令的嵌入式存储器。
在一些实施例中，本地存储器119可包含存储存储器指针、经提取数据等的存储器寄存器。本地存储器119还可包含用于存储微代码的ROM。虽然图1中的实例存储器子系统110已被说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可代替地依赖于外部控制(例如，由外部主机，或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作且可将命令或操作转换成指令或适当命令以实现对存储器装置130及/或存储器装置140的所要存取。存储器子系统控制器115可负责与存储器装置130相关联的其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及ECC操作、加密操作、高速缓存操作及逻辑地址(例如，逻辑块地址(LBA)、命名空间)与物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120进行通信。主机接口电路系统可将从主机系统120接收的命令转换成存取存储器装置130及/或存储器装置140的命令指令且将与存储器装置130及/或存储器装置140相关联的响应转换成主机系统120的信息。
在一些实施例中，存储器装置130包含结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器135。
存储器子系统110还包含负责存储器子系统110内的读取干扰管理过程的读取干扰管理组件113。为此，读取干扰管理组件113监控对存储器装置130及140执行的读取操作且维持读取计数器以跟踪对存储器装置130及140内的每一字线群组执行的读取操作的数目。读取干扰管理组件113使用读取计数器来确定是否执行读取干扰处置操作。例如，对于给定字线群组，读取干扰管理组件113将所述字线群组的读取计数器与读取干扰阈值进行比较，且如果读取计数器超过读取干扰阈值，那么读取干扰管理组件113例如基于与数据相关联的残余位错误率来确定是否将由所述字线群组存储的数据折叠到新位置。读取干扰阈值可为特定于所述字线群组的读取干扰阈值或可为与多个或所有字线群组相关联的通用阈值。以这种方式，读取干扰管理组件113在每字线群组基础上解决读取干扰处置。
在一些实施例中，存储器子系统控制器115包含读取干扰管理组件113的至少一部分。例如，存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的指令以执行本文中所描述的操作的处理器117(处理装置)。在一些实施例中，读取干扰管理组件113是主机系统120、应用程序或操作系统的部分。在一些实施例中，本地媒体控制器135包含读取干扰管理组件113的至少一部分。
图2是说明根据本公开的一些实施例的在执行用于读取干扰处置的方法时存储器子系统110的组件之间的交互的数据流程图。在图2中所说明的实例中，存储器装置130是包含多个存储器块的NAND存储器装置。
如所展示，NAND块200包含页面(行)及串(列)的阵列(2D或3D)。每一NAND单元包含晶体管，且在每一单元内，基于所述单元的逻辑值(例如，0或1)来将数据存储为晶体管的阈值电压。串在NAND块200内连接以允许从选定单元存储及检索数据。同一列中的NAND单元串联连接以形成位线(BL)。位线中的所有单元在一端上连接到共同接地且在另一端上连接到共同感测放大器以在对数据进行解码时读取所述单元中的一者的阈值电压。NAND单元在它们的控制栅极处水平地连接到字线(WL)以形成页面。页面是共享同一字线的一组经连接单元且是用于编程的最小单元。
如上文所描述，存储器装置内的字线可被组织成多个字线群组。每一字线群组包括一或多个字线。字线群组中的字线的数目小于块中的字线的总数。即，每一块包含多个字线群组。读取干扰管理组件113可维持表或其它映射以识别每一字线属于哪个字线群组。读取干扰管理组件113可将这个信息存储在本地存储器(例如，本地存储器119)中。
读取干扰管理组件113维持读取计数器201以跟踪针对存储器装置130中的每一字线群组的读取操作。更确切来说，读取干扰管理组件113维持多个读取计数器201且每一读取计数器用于跟踪对特定字线群组执行的读取操作的数目。在维持多个读取计数器时，读取干扰管理组件113将对应于读取计数器的值存储在本地存储器(例如，本地存储器119)中。
为了维持读取计数器，读取干扰管理组件113监控在存储器装置130处执行的读取操作(202)。取决于所述实施例，读取干扰管理组件113可通过监控由主机系统(例如，主机系统120)或存储器子系统控制器(例如，存储器子系统控制器115)提供的命令或通过监控用于跟踪对存储器装置130执行的读取操作的内部日志或表来监控读取操作。
在检测指向第一字线群组的读取操作(204)后，读取干扰管理组件113递增对应于第一字线群组的第一读取计数器以指示已对第一字线群组执行额外读取操作(206)。类似地，在检测指向第二字线群组的读取操作后，读取干扰管理组件113递增对应于第二字线群组的第二读取计数器。
读取干扰管理组件113基于描述读取位置(例如，物理或逻辑地址)到字线的映射及字线到字线群组的映射的一或多个表来识别读取操作所指向的字线。
读取干扰管理组件113将每一读取计数器与预定读取干扰阈值进行比较以确定是否执行读取干扰处置操作。读取干扰阈值试图估计可对字线群组执行的读取操作的数目的固有限制。考虑到字线群组可包含不同类型的NAND单元，固有限制可能因字线群组而异。因此，读取干扰管理组件113维持每字线群组的读取干扰阈值以便允许将不同读取干扰阈值应用于不同字线群组。
作为实例，读取干扰管理组件113将第一读取计数器与相关联于第一字线群组的第一读取干扰阈值进行比较(208)。读取干扰管理组件113基于所述比较来确定是否对第一字线群组执行读取干扰操作(例如，扫描及折叠)(210)。如果第一读取计数器未超过第一读取干扰阈值，那么读取干扰管理组件113继续监控读取操作以维持读取计数器。
如果第一读取计数器超过第一读取干扰阈值，那么读取干扰管理组件113对第一字线群组执行读取干扰处置操作。例如，读取干扰管理组件113扫描由第一字线群组存储的数据中的位以确定残余位错误率且基于残余位错误率来确定是否将数据折叠到新位置。
图3到5是说明根据本公开的一些实施例的用于存储器子系统(例如，存储器子系统110)中的读取干扰管理的实例方法300的流程图。方法300可由处理逻辑来执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法300由图1的读取干扰管理组件113来执行。尽管过程以特定序列或顺序展示，但除非另有指定，否则可修改过程的顺序。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，并非在每个实施例中均需要所有过程。其它过程流程也是可能的。
在操作305处，处理装置维持读取计数器以跟踪针对存储器装置中的每一字线群组的读取操作。即，存储器装置中的字线被组织成字线群组，且处理装置为每一字线群组维持读取计数器以跟踪在每字线群组基础上执行的读取操作的数目。在维持读取计数器时，处理装置将对应于读取计数器的值存储在易失性存储器中。
在操作310处，处理装置监控在存储器装置处执行的读取操作。取决于所述实施例，处理装置可通过监控由主机系统(例如，主机系统120)或存储器子系统控制器(例如，存储器子系统控制器115)提供的命令或通过监控用于跟踪对存储器装置执行的读取操作的内部日志或表来监控读取操作。
在操作315处，处理装置检测指向第一字线群组的读取操作。即，处理装置检测对第一字线群组内的字线执行的读取操作。处理装置可基于描述读取位置(例如，物理或逻辑地址)到字线的映射及字线到字线群组的映射的一或多个表来识别读取操作所指向的字线。
在操作320处，处理装置基于指向第一字线群组的读取操作来递增对应于所述字线群组的第一读取计数器。例如，处理装置可增加存储在易失性存储器中的值，所述值表示第一读取计数器以指示已关于第一字线群组执行额外读取操作。
在操作325处，处理装置将第一读取计数器与预定读取干扰阈值进行比较。预定读取干扰阈值可特别与第一字线群组相关联或可一般与多个字线群组相关联。
如果第一读取计数器未超过预定阈值，那么方法300返回到操作305，且处理装置继续维持读取计数器以跟踪针对每一字线群组的读取操作。
如果第一读取计数器超过预定阈值，那么在操作330处，处理装置对字线群组执行读取干扰处置操作。如下文将更详细地论述，读取干扰处置操作包含扫描由字线群组存储的数据以确定残余位错误率及基于残余位错误率来确定是否将数据折叠到新位置。
如图4中所展示，在一些实施例中，方法300可包含操作405、410、415、420、425、430、435及440。如所展示，操作405、410、415及420可作为操作315的部分(例如，子操作或子例程)来执行，其中处理装置检测指向存储器装置中的第一字线群组的写入操作。
在操作405处，处理装置识别与读取操作相关联的读取位置。读取位置可对应于包含在用于跟踪存储器装置处的写入操作的命令或日志中的逻辑或物理页面地址。
在操作410处，处理装置存取包括读取位置到字线的映射的表。所述表可经存储在可操作地耦合到处理装置的易失性存储器(例如，处理装置的DRAM)中。在操作415处，处理装置基于所述表中的映射来识别存储器装置中的对应于读取位置的字线。
在操作420处，处理装置识别字线所属的字线群组。处理装置基于字线到字线群组的内部维持的映射来识别字线所属的字线群组。所述映射可被包含在包含读取位置到字线的映射的表中或可被包含在第二表中。与读取位置到字线的映射一样，字线到字线群组的映射可经存储在可操作地耦合到处理装置的易失性存储器(例如，处理装置的DRAM)中。
如所展示，操作425可在操作325之前执行，其中处理装置将第一读取计数器与预定读取干扰阈值进行比较。在操作425处，处理装置确定与第一读取计数器相关联的预定读取干扰阈值。如上所述，可为每一字线群组维持单独读取干扰阈值，使得第一字线群组可不与第二字线群组共享相同读取干扰阈值。为此，处理装置可将读取干扰阈值维持及存储在易失性存储器中。读取干扰阈值可经维持在相异表中，所述相异表将字线群组映射到读取干扰阈值或可被并入到包含上述映射中的一或多者的表中。
如所展示，操作430、435及440可作为操作330的部分来执行，其中处理装置对第一字线群组执行读取干扰处置操作。在操作430处，处理装置扫描由第一字线群组存储的数据的位以确定残余位错误率，且在操作435处，处理装置确定残余位错误率超过残余位错误率的预定阈值。
在操作440处，处理装置基于确定残余位错误率超过残余位错误率的预定阈值来将由第一字线群组存储的数据折叠到存储器装置内的新位置。即，处理装置将数据复制到新位置。例如，新位置可对应于第二字线群组中的一或多个字线。第二字线群组可与第一字线群组在同一块内或在不同块内。
如图5中所展示，在一些实施例中，方法300可包含操作505、510、515及520。操作505、510、515及520可例如在操作315、320、325及330中的任何一或多者之前、之后或并行执行。
在操作505处，处理装置检测针对存储器装置中的第二字线群组的读取操作。即，处理装置检测针对第二字线群组内的字线的读取操作。在操作510处，处理装置递增对应于第二字线群组的第二读取计数器。在操作515处，处理装置将第二读取计数器与特别相关联于第二字线群组的第二读取干扰阈值进行比较。第二读取干扰阈值不同于在操作325处与第一读取计数器进行比较的读取干扰阈值。
如果第二读取计数器未超过第二读取干扰阈值，那么方法300返回到操作305，且处理装置继续维持读取计数器以跟踪针对每一字线群组的读取操作。
如果第二读取计数器超过第二读取干扰阈值，那么处理装置对第二字线群组执行读取干扰处置操作，其包含扫描由第二字线群组存储的位以确定是否将由第二字线群组存储的数据折叠到新位置。
实例
实例1是一种存储器子系统，其包括：存储器装置，其被组织成多个字线群组；及处理装置，其与所述存储器装置可操作地耦合以执行以下操作，包括：检测针对来自所述存储器装置的所述多个字线群组当中的字线群组的读取操作，所述字线群组包括一或多个字线；基于所述读取操作针对所述字线群组而递增与所述字线群组相关联的读取计数器；确定所述读取计数器超过读取干扰阈值；及响应于确定所述读取计数器超过所述读取干扰阈值，对所述字线群组执行读取干扰处置。
实例2包含根据实例1所述的存储器子系统，其中对所述字线群组的所述读取干扰处置的所述执行包括将由所述字线群组存储的数据折叠到新位置。
实例3包含根据权利实例1及2中任一实例所述的存储器子系统，其中：所述读取干扰处置的所述执行进一步包括：扫描由所述字线群组存储的所述数据中的位以确定残余位错误率；及确定所述残余位错误率超过阈值残余位错误率，且由所述字线群组存储的所述数据的所述折叠是响应于确定所述残余位错误率超过所述阈值残余位错误率。
实例4包含根据实例1到3中任一实例所述的存储器子系统，其中：所述字线群组是第一字线群组；且由所述字线群组存储的所述数据的所述折叠包括将数据折叠到第二字线群组。
实例5包含根据实例1到4中任一实例所述的存储器子系统，其中所述操作进一步包括：识别所述存储器装置内的与所述读取操作相关联的读取位置；识别所述存储器装置中的对应于所述读取位置的字线；及确定所述字线属于所述字线群组。
实例6包含根据实例1到5中任一实例所述的存储器子系统，其中识别所述存储器装置中的对应于所述读取位置的所述字线包括：从本地存储器存取读取位置到所述存储器装置中的字线的映射；及基于所述映射来确定所述读取位置对应于所述字线。
实例7包含根据实例1到6中任一实例所述的存储器子系统，其中：所述读取计数器是与第一字线群组相关联的第一读取计数器；且所述操作进一步包括维持与第二字线群组相关联的第二读取计数器。
实例8包含根据实例1到7中任一实例所述的存储器子系统，其中：所述字线群组是第一字线群组；所述读取操作是第一读取操作；且所述操作进一步包括基于针对所述第二字线群组的第二读取操作而递增所述第二读取计数器。
实例9包含根据实例1到8中任一实例所述的存储器子系统，其中与最后写入的页面相关联的默认读取层级是基于所述最后写入的页面的页面类型。
实例10是一种方法，其包括：在包括至少一个存储器块的存储器装置处检测异步功率损失事件，所述至少一个存储器块包括多个页面；响应于检测到所述异步功率损失事件，从所述多个页面当中识别最后写入的页面；确定编程在所述最后写入的页面中的零的计数；及基于编程在所述最后写入的页面中的零的所述计数来确定是否在所述最后写入的页面处执行虚设写入操作。
实例11包含根据实例10所述的方法，其进一步包括：识别所述存储器装置内的所述读取操作所指向的读取位置；识别所述存储器装置中的对应于所述读取位置的字线；及识别所述字线所属的所述字线群组。
实例12包含根据实例10到11中任一实例所述的方法，其中识别所述存储器装置中的对应于所述读取位置的所述字线包括：从本地存储器存取读取位置到所述存储器装置中的字线的映射；及基于所述映射来确定所述读取位置对应于所述字线。
实例13包含根据实例10到12中任一实例所述的方法，其中对所述字线群组的所述读取干扰处置的所述执行包括将由所述字线群组存储的数据折叠到新位置。
实例14包含根据实例10到13中任一实例所述的方法，其中：所述读取干扰处置的所述执行进一步包括：扫描由所述字线群组存储的所述数据中的位以确定残余位错误率；及确定所述残余位错误率超过阈值残余位错误率，且由所述字线群组存储的所述数据的所述折叠是响应于确定所述残余位错误率超过所述阈值残余位错误率。
实例15包含根据实例10到14中任一实例所述的方法，其进一步包括：确定与所述字线群组相关联的所述读取干扰阈值。
实例16包含根据实例10到15中任一实例所述的方法，其中：所述读取计数器是与第一字线群组相关联的第一读取计数器；且所述操作进一步包括维持与第二字线群组相关联的第二读取计数器。
实例17包含根据实例10到16中任一实例所述的方法，其中：所述字线群组是第一字线群组；所述读取操作是第一读取操作；且所述操作进一步包括基于针对第二字线群组的第二读取操作而递增所述第二读取计数器。
实例18包含根据实例10到17中任一实例所述的方法，其中：所述读取干扰阈值是与所述第一字线群组相关联的第一读取干扰阈值；所述操作进一步包括将所述第二读取计数器与第二读取干扰阈值进行比较以确定是否对所述第二字线群组执行读取干扰处置；且所述第二读取干扰阈值与所述第一读取干扰阈值不同。
实例19是一种包括指令的计算机可读存储媒体，所述指令在由处理装置执行时配置所述处理装置以执行以下操作，包括：监控对组织成多个字线群组的存储器装置执行的读取操作；检测指向来自所述多个字线群组的字线群组的读取操作；响应于检测到针对所述字线群组的所述读取操作而递增与所述字线群组相关联的读取计数器；确定所述读取计数器超过读取干扰阈值；及响应于确定所述读取计数器超过所述读取干扰阈值，将由所述字线群组存储的数据折叠到新位置。
实例20包含根据实例19所述的计算机可读存储媒体，其中：所述读取计数器是与第一字线群组相关联的第一读取计数器；所述字线群组是第一字线群组；所述读取操作是第一读取操作；所述读取干扰阈值是与所述第一字线群组相关联的第一读取干扰阈值；且所述操作进一步包括：维持与第二字线群组相关联的第二读取计数器；基于针对第二字线群组的第二读取操作而递增所述第二读取计数器；及将所述第二读取计数器与第二读取干扰阈值进行比较以确定是否对所述第二字线群组执行读取干扰处置。
图6说明呈计算机系统600的形式的实例机器，可在所述计算机系统600内执行一组指令以引起所述机器执行本文中所论述的方法中的任何一或多者。在一些实施例中，计算机系统600可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)的主机系统(例如，图1的主机系统120)或可用于执行控制器的操作(例如，以执行操作系统以执行对应于图1的读取干扰管理组件113的操作)。在替代实施例中，所述机器可经连接(例如，经联网)到局域网(LAN)、内联网、外联网及/或因特网中的其它机器。所述机器可在客户端-服务器网络环境中以服务器或客户端机器的身份，作为对等(或分布式)网络环境中的对等机器操作，或作为云计算基础架构或环境中的服务器或客户端机器操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设施、服务器、网络路由器、交换机或网桥，或能够执行一组指令(循序指令或其它指令)的任何机器，所述指令指定待由那个机器采取的动作。此外，虽然说明单个机器，但术语“机器”也应被理解为包含个别地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多者的机器的任何集合。
实例计算机系统600包含经由总线630彼此进行通信的处理装置602、主存储器604(例如，ROM、快闪存储器、DRAM(例如SDRAM或RDRAM等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统618。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置602可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602也可为一或多个专用处理装置，例如ASIC、FPGA、数字信号处理器(DSP)、网络处理器等。处理装置602经配置以执行指令626以执行本文中所论述的操作及步骤。计算机系统600可进一步包含网络接口装置608以通过网络620进行通信。
数据存储系统618可包含其上存储有体现本文中所描述的方法或功能中的任何一或多者的一或多组指令626或软件的机器可读存储媒体624(也被称为计算机可读媒体)。指令626在由计算机系统600执行期间也可全部或至少部分地驻留在主存储器604内及/或处理装置602内，主存储器604及处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618及/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包含用于实施对应于数据销毁组件(例如，图1的读取干扰管理组件113)的功能性的指令。虽然机器可读存储媒体624在实例实施例中被展示为单个媒体，但术语“机器可读存储媒体”应被理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被理解为包含能够存储或编码一组指令以供机器执行且引起机器执行本公开的方法中的任何一或多者的任何媒体。因此，术语“机器可读存储媒体”应被理解为包含但不限于固态存储器、光学媒体及磁性媒体。
已根据对计算机存储器内的数据位的操作的算法及符号表示来呈现前文详细描述的一些部分。这些算法描述及表示是被数据处理领域的技术人员用于最有效地向所属领域的其它技术人员传达他们的工作实质的方式。算法在本文中被认为且通常被认为是导向所要结果的自洽操作序列。所述操作是需要对物理量进行物理操纵的操作。通常，尽管并非必需的，但这些量采取能够被存储、组合、比较及以其它方式操纵的电或磁性信号的形式。已证明，有时主要出于通用的原因将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。
然而，应记住，所有这些及类似术语应与适当物理量相关联且仅仅是应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程，所述计算机系统或类似电子计算装置将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。这个设备可经专门构造用于预期目的，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可经存储在计算机可读存储媒体中，例如但不限于任何类型的磁盘，包含软盘、光盘、CD-ROM及磁光盘、ROM、RAM、EPROM、EEPROM、磁卡或光卡、或适于存储电子指令的任何类型的媒体，其各自经耦合到计算机系统总线。
本文中所提出的算法及显示并非固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造更专门的设备来执行所述方法是方便的。多种这些系统的结构将如在以下描述中所阐述那样出现。另外，未参考任何特定编程语言来描述本公开。将明白，可使用多种编程语言来实施如本文中所描述的本公开的教示。
本公开可被提供为计算机程序产品或软件，所述计算机程序产品或软件可包含其上存储有指令的机器可读媒体，所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如ROM、RAM、磁盘存储媒体、光学存储媒体、快闪存储器组件等等。
在前述说明书中，本公开的实施例已参考其特定实例实施例进行描述。将显而易见的是，在不脱离如所附权利要求书中所阐述的本公开的实施例的更广泛范围的情况下，可对本公开进行各种修改。因此，说明书及附图应被认为是说明性而非限制性的。

Claims (20)

1.一种系统，其包括：
存储器装置，其被组织成多个字线群组；及
处理装置，其与所述存储器装置可操作地耦合以执行以下操作，包括：
检测针对来自所述存储器装置的所述多个字线群组当中的字线群组的读取操作，所述字线群组包括一或多个字线；
基于所述读取操作针对所述字线群组而递增与所述字线群组相关联的读取计数器；
确定所述读取计数器超过读取干扰阈值；及
响应于确定所述读取计数器超过所述读取干扰阈值，对所述字线群组执行读取干扰处置。
2.根据权利要求1所述的系统，其中对所述字线群组的所述读取干扰处置的所述执行包括将由所述字线群组存储的数据折叠到新位置。
3.根据权利要求2所述的系统，其中：
所述读取干扰处置的所述执行进一步包括：
扫描由所述字线群组存储的所述数据中的位以确定残余位错误率；及
确定所述残余位错误率超过阈值残余位错误率，且
由所述字线群组存储的所述数据的所述折叠是响应于确定所述残余位错误率超过所述阈值残余位错误率。
4.根据权利要求2所述的系统，其中：
所述字线群组是第一字线群组；且
由所述字线群组存储的所述数据的所述折叠包括将数据折叠到第二字线群组。
5.根据权利要求1所述的系统，其中所述操作进一步包括：
识别所述存储器装置内的与所述读取操作相关联的读取位置；
识别所述存储器装置中的对应于所述读取位置的字线；及
确定所述字线属于所述字线群组。
6.根据权利要求5所述的系统，其中识别所述存储器装置中的对应于所述读取位置的所述字线包括：
从本地存储器存取读取位置到所述存储器装置中的字线的映射；及
基于所述映射来确定所述读取位置对应于所述字线。
7.根据权利要求1所述的系统，其中：
所述读取计数器是与第一字线群组相关联的第一读取计数器；且
所述操作进一步包括维持与第二字线群组相关联的第二读取计数器。
8.根据权利要求7所述的系统，其中：
所述字线群组是第一字线群组；
所述读取操作是第一读取操作；且
所述操作进一步包括基于针对所述第二字线群组的第二读取操作而递增所述第二读取计数器。
9.根据权利要求7所述的系统，其中：
所述读取干扰阈值是与所述第一字线群组相关联的第一读取干扰阈值；
所述操作进一步包括将所述第二读取计数器与第二读取干扰阈值进行比较以确定是否对所述第二字线群组执行读取干扰处置；且
所述第二读取干扰阈值与所述第一读取干扰阈值不同。
10.一种方法，其包括：
监控对组织成多个字线群组的存储器装置执行的读取操作，每一字线群组包括一或多个字线；
维持读取计数器以跟踪针对所述存储器装置内的每一字线群组的读取操作；
响应于检测到针对特定字线群组的读取操作而递增读取计数器；
确定所述读取计数器超过读取干扰阈值；及
响应于确定所述读取计数器超过所述读取干扰阈值，对所述字线群组执行读取干扰处置。
11.根据权利要求10所述的方法，其进一步包括：
识别所述存储器装置内的所述读取操作所指向的读取位置；
识别所述存储器装置中的对应于所述读取位置的字线；及
识别所述字线所属的所述字线群组。
12.根据权利要求11所述的方法，其中识别所述存储器装置中的对应于所述读取位置的所述字线包括：
从本地存储器存取读取位置到所述存储器装置中的字线的映射；及
基于所述映射来确定所述读取位置对应于所述字线。
13.根据权利要求10所述的方法，其中对所述字线群组的所述读取干扰处置的所述执行包括将由所述字线群组存储的数据折叠到新位置。
14.根据权利要求13所述的方法，其中：
所述读取干扰处置的所述执行进一步包括：
扫描由所述字线群组存储的所述数据中的位以确定残余位错误率；及
确定所述残余位错误率超过阈值残余位错误率，且
由所述字线群组存储的所述数据的所述折叠是响应于确定所述残余位错误率超过所述阈值残余位错误率。
15.根据权利要求13所述的方法，其进一步包括：
确定与所述字线群组相关联的所述读取干扰阈值。
16.根据权利要求10所述的方法，其中：
所述读取计数器是与第一字线群组相关联的第一读取计数器；且
所述操作进一步包括维持与第二字线群组相关联的第二读取计数器。
17.根据权利要求16所述的方法，其中：
所述字线群组是第一字线群组；
所述读取操作是第一读取操作；且
所述操作进一步包括基于针对第二字线群组的第二读取操作而递增所述第二读取计数器。
18.根据权利要求17所述的方法，其中：
所述读取干扰阈值是与所述第一字线群组相关联的第一读取干扰阈值；
所述操作进一步包括将所述第二读取计数器与第二读取干扰阈值进行比较以确定是否对所述第二字线群组执行读取干扰处置；且
所述第二读取干扰阈值与所述第一读取干扰阈值不同。
19.一种包括指令的计算机可读存储媒体，所述指令在由处理装置执行时配置所述处理装置以执行以下操作，包括：
监控对组织成多个字线群组的存储器装置执行的读取操作；
检测指向来自所述多个字线群组的字线群组的读取操作；
响应于检测到针对所述字线群组的所述读取操作而递增与所述字线群组相关联的读取计数器；
确定所述读取计数器超过读取干扰阈值；及
响应于确定所述读取计数器超过所述读取干扰阈值，将由所述字线群组存储的数据折叠到新位置。
20.根据权利要求19所述的计算机可读存储媒体，其中：
所述读取计数器是与第一字线群组相关联的第一读取计数器；
所述字线群组是第一字线群组；
所述读取操作是第一读取操作；
所述读取干扰阈值是与所述第一字线群组相关联的第一读取干扰阈值；且
所述操作进一步包括：
维持与第二字线群组相关联的第二读取计数器；
基于针对第二字线群组的第二读取操作而递增所述第二读取计数器；及
将所述第二读取计数器与第二读取干扰阈值进行比较以确定是否对所述第二字线群组执行读取干扰处置。
CN202111219614.5A 2020-10-26 2021-10-20 字线群组读取计数器 Pending CN114496008A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/080,567 2020-10-26
US17/080,567 US11507300B2 (en) 2020-10-26 2020-10-26 Word line group read counters

Publications (1)

Publication Number Publication Date
CN114496008A true CN114496008A (zh) 2022-05-13

Family

ID=81258342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111219614.5A Pending CN114496008A (zh) 2020-10-26 2021-10-20 字线群组读取计数器

Country Status (2)

Country Link
US (2) US11507300B2 (zh)
CN (1) CN114496008A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934689B2 (en) 2020-10-26 2024-03-19 Micron Technology, Inc. Word line group read counters

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450392B2 (en) * 2019-12-17 2022-09-20 Micron Technology, Inc. Selective read disturb sampling

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140136883A1 (en) * 2012-11-15 2014-05-15 Lsi Corporation Read disturb effect determination
US9240245B1 (en) * 2012-09-11 2016-01-19 Sk Hynix Memory Solutions Inc. Memory efficient triggers of read disturb checks in solid state storage
US20170262197A1 (en) * 2016-03-09 2017-09-14 Phison Electronics Corp. Memory managing method, memory control circuit unit and memory storage apparatus
US20180374549A1 (en) * 2017-06-26 2018-12-27 Micron Technology, Inc. Methods of error-based read disturb mitigation and memory devices utilizing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US9570198B2 (en) * 2014-05-16 2017-02-14 SK Hynix Inc. Read disturb detection
US9612957B2 (en) * 2014-07-30 2017-04-04 Qualcomm Innovation Center, Inc. Read disturb and data retention handling for NAND devices
US10108472B2 (en) * 2015-05-13 2018-10-23 SK Hynix Inc. Adaptive read disturb reclaim policy
US10481830B2 (en) * 2016-07-25 2019-11-19 Sandisk Technologies Llc Selectively throttling host reads for read disturbs in non-volatile memory system
US11507300B2 (en) 2020-10-26 2022-11-22 Micron Technology, Inc. Word line group read counters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240245B1 (en) * 2012-09-11 2016-01-19 Sk Hynix Memory Solutions Inc. Memory efficient triggers of read disturb checks in solid state storage
US20140136883A1 (en) * 2012-11-15 2014-05-15 Lsi Corporation Read disturb effect determination
US20170262197A1 (en) * 2016-03-09 2017-09-14 Phison Electronics Corp. Memory managing method, memory control circuit unit and memory storage apparatus
US20180374549A1 (en) * 2017-06-26 2018-12-27 Micron Technology, Inc. Methods of error-based read disturb mitigation and memory devices utilizing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934689B2 (en) 2020-10-26 2024-03-19 Micron Technology, Inc. Word line group read counters

Also Published As

Publication number Publication date
US20220129187A1 (en) 2022-04-28
US11507300B2 (en) 2022-11-22
US20230076362A1 (en) 2023-03-09
US11934689B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US11682446B2 (en) Selective wordline scans based on a data state metric
US11934689B2 (en) Word line group read counters
US11886736B2 (en) Memory access threshold based memory management
CN115240745A (zh) 将高读取数据存储在存储器装置的低影响读取干扰页面处
CN113590023A (zh) 在多平面存储器装置的单独平面上存储区名称空间中的区
CN115132263A (zh) 存储器装置中的潜在读取干扰缓解
US11816345B2 (en) Zone block staging component for a memory subsystem with zoned namespace
CN113093990B (zh) 存储器子系统处的数据块切换
CN113590022A (zh) 用于存储器装置的系统和方法
US20220342829A1 (en) Logical-to-physical mapping
US11868633B2 (en) Smart swapping and effective encoding of a double word in a memory sub-system
US20230069382A1 (en) Managing host input/output in a memory system executing a table flush
US11568937B2 (en) Memory device programming techinique using fewer latches
CN115048040A (zh) 基于有效数据的比率的媒体管理操作
US20220066646A1 (en) Data dispersion-based memory management
CN113342710A (zh) 存储器装置页面程序序列
CN115273925B (zh) 存储器子系统刷新
CN115048039B (zh) 用于基于有效转换单元计数的存储器管理的方法、设备和系统
US11941290B2 (en) Managing distribution of page addresses and partition numbers in a memory sub-system
US12073107B2 (en) Memory sub-system for monitoring mixed mode blocks
US20240176533A1 (en) Performing memory access operations based on quad-level cell to single-level cell mapping table
US20230064822A1 (en) Temperature controlled media management operations at a memory sub-system
CN115525215A (zh) 存储器存取模式选择

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240220

AD01 Patent right deemed abandoned