CN115132263A - 存储器装置中的潜在读取干扰缓解 - Google Patents

存储器装置中的潜在读取干扰缓解 Download PDF

Info

Publication number
CN115132263A
CN115132263A CN202210295181.XA CN202210295181A CN115132263A CN 115132263 A CN115132263 A CN 115132263A CN 202210295181 A CN202210295181 A CN 202210295181A CN 115132263 A CN115132263 A CN 115132263A
Authority
CN
China
Prior art keywords
blocks
memory device
detecting
memory
trigger condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210295181.XA
Other languages
English (en)
Inventor
P·舒克拉
S·A·斯多勒
N·里盖蒂
G·普齐利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115132263A publication Critical patent/CN115132263A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

检测与存储器装置中的潜在读取干扰缓解相关联的触发条件。响应于检测到与潜在读取干扰相关联的所述触发条件，将所述存储器装置中受所述触发条件影响的一或多个块置于稳定状态中，以缓解所述一或多个块中的潜在读取干扰。

Description

存储器装置中的潜在读取干扰缓解
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及缓解存储器装置中的潜在读取干扰。
背景技术
一种存储器子系统可包含存储数据的一或多个存储器装置。存储器组件可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据并且从存储器装置检索数据。
发明内容
本公开的方面涉及一种系统，其包括：存储器装置；和处理装置，其可操作地与存储器装置耦合以执行包括以下各项的操作：检测与存储器装置的一或多个块中的潜在读取干扰相关联的触发条件；以及响应于检测到触发条件，将存储器装置的受触发条件影响的一或多个块置于稳定状态中，以缓解一或多个块中的潜在读取干扰。
本公开的另一方面涉及一种方法，其包括：通过处理装置检测与存储器装置的一或多个块中的潜在读取干扰相关联的触发条件；以及响应于检测到触发条件，通过处理装置将存储器装置的受触发条件影响的一或多个块置于稳定状态中，以缓解一或多个块中的潜在读取干扰。
本公开的又一方面涉及一种包括指令的计算机可读存储媒体，所述指令在由处理装置执行时将处理装置配置成执行包括以下各项的操作：检测与存储器装置的一或多个块中的潜在读取干扰相关联的触发条件；以及响应于检测到触发条件，将存储器装置的受触发条件影响的一或多个块置于稳定状态中，以缓解一或多个块中的潜在读取干扰。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2为说明根据本公开的一些实施例的在缓解存储器装置中的潜在读取干扰机制时存储器子系统的组件之间的交互的数据流图。
图3为说明根据本公开的一些实施例的用于缓解存储器装置中的潜在读取干扰机制的实例方法的流程图。
图4为其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及缓解存储器子系统的存储器装置中的潜在读取干扰。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个组件的存储器子系统。主机系统可提供将存储在存储器子系统处的数据且可请求将从存储器子系统检索的数据。
存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例为与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。数据操作可由存储器子系统执行。数据操作可为主机起始的操作。举例来说，主机系统可在存储器子系统上起始数据操作(例如，写入、读取、擦除等)。主机系统可将存取请求(例如，写入命令、读取命令)发送到存储器子系统，以便将数据存储在存储器子系统处的存储器装置上，并且从存储器子系统上的存储器装置读取数据。
一些存储器装置(例如，NAND存储器装置)包含用以存储数据的存储器单元阵列(例如，快闪单元)。每一单元包含晶体管，并且在每一单元内，基于单元的逻辑值(例如，0或1)而将数据存储为晶体管的阈值电压。在读取操作期间，读取参考电压应用于晶体管，并且如果读取参考电压高于单元的阈值电压，则晶体管经编程且由存储器子系统辨识为二进制值0。这些装置中的存储器单元可经分组为可指代用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器装置(例如，NAND)，页经分组以形成块(在本文中也被称为“存储器块”)。
背景扫描操作可在存储器子系统的背景中运行(例如，在存储器子系统不响应于主机起始的命令而执行其它操作的空闲周期期间)。存储器装置背景扫描可通过读取存储器装置的区段(例如，码字、块或块的部分)来开始。背景扫描可跟踪需要的位校正的数目，以便确定存储器的所述区段的质量。背景扫描还可确定区段是否不可校正。存储器的区段可经分析以确定度量值(例如，就所需的错误校正的量或类型、所估计剩余寿命、运行低于阈值水平的单元的量、区段不可由ECC引擎校正等而言)。如果度量值高于阈值，则背景扫描可进行到下一存储器区段。如果度量值低于阈值，则背景扫描可例如通过对存储器区段或与存储器区段相关的存储器部分执行刷新重新定位事件来尝试校正措施。举例来说，如果块的部分经读取且确定为具有低于阈值的度量值，则可针对含有读取部分的块执行刷新重新定位事件。
NAND结构观察到独特的固有单元可靠性降低机制，其中读取NAND快闪存储器可致使同一块中的附近单元随时间推移而改变。这被称为读取干扰。潜在读取干扰(LRD)为在装置上的读取之间存在延迟(例如，10秒左右)时引起的读取干扰机制。LRD是由在存储器装置中的多阶段读取操作的最后阶段期间浮动主体与字线之间的交互引起。在每一读取操作之后，字线电压斜降到指定电压电平(例如，接地→0V)，并且接着浮动NAND通道向下与字线耦合(0V→-4V)，从而达到负电位。字线和浮动NAND通道电位跟随，除非浮动通道通过支柱结放电，这可能取决于NAND温度而花费若干分钟。因此，两个连续读取操作之间的延迟将致使将低正栅极电压应用于NAND单元持续超长时间，这引起NAND结构的降级。举例来说，在数天的情况下，由于此LRD机制，NAND单元可能会经历显著电荷损耗和电荷增益。
本公开的各方面通过在某些条件下将块置于稳定状态中来缓解存储器装置中的LRD。在块处于稳定状态中时，不发生LRD。存储器子系统的LRD缓解组件监视与存储器装置相关联的触发条件，并且在LRD缓解组件检测到与块相关联的触发条件时，LRD缓解组件通过将命令提供到存储器装置来致使块转变到稳定状态。触发条件指示块在短期内不大可能被存取(例如，读取)。作为实例，检测触发条件可包含检测正对块执行的背景扫描(例如，正对例如页的块的部分或对块的全部执行的背景扫描)、检测块的即将发生的断电，或检测块的电力状态转变(例如，如果装置进入预期长空闲延迟的低电力状态)。因此，LRD缓解组件可基于LRD缓解组件检测到正对块(例如，例如页的块的部分或整个块)执行的背景扫描、基于LRD缓解组件检测到影响块的即将发生的断电事件，或基于LRD缓解组件检测到块的电力状态转变而将块置于稳定状态中。在其中LRD缓解组件基于检测到正执行的背景扫描而将块置于稳定状态中的例子中，在背景扫描移动到另一块之前，LRD缓解组件将块置于稳定状态中。
通过基于背景扫描、断电事件和电力状态转变而将块转变到稳定状态中，LRD缓解组件缓解由背景扫描引起的LRD效应，并且还将辅助仅对少数读取有规律地通电以及断电或处于低电力状态中的存储器装置(例如，移动或客户端固态驱动器(SSD))。此LRD缓解技术还允许存储器子系统在页快速扫描与块快速扫描之间进行选择的灵活性。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网商业装置中的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有介入组件)，无论是有线还是无线，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，外围组件互连高速(PCIe)控制器、串行高级技术附件(SATA)控制器)。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由主机接口耦合到存储器子系统110。主机接口的实例包含但不限于SATA接口、PCIe接口、USB接口、光纤通道、串行连接的SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、DIMM接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)或任何其它接口。主机接口可用于在主机系统120与存储器子系统110之间发射数据。在存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口以存取组件(例如，存储器装置130)。主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维(3D)交叉点存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变而执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和3DNAND。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一个类型的存储器单元，例如单层级单元(SLC)，可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可经分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。在一些类型的存储器(例如，NAND)的情况下，页可经分组以形成块。
虽然描述例如NAND型快闪存储器(例如，2D NAND、3D NAND)和3D交叉点非易失性存储器单元阵列等非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、NOR快闪存储器，和电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它适合的处理器。
存储器子系统控制器115可包含被配置成执行存储在本地存储器119中的指令的处理器117(处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的ROM。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换成指令或适当命令以实现对存储器装置130和/或存储器装置140的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和ECC操作、加密操作、高速缓存操作和与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址)之间的地址翻译。存储器子系统控制器115可进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统120接收到的命令转换成命令指令以存取存储器装置130和/或存储器装置140，并且将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。
在一些实施例中，存储器装置130包含本地媒体控制器135，所述本地媒体控制器结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。
存储器子系统110还包含负责管理和对存储器装置130和140执行背景扫描的背景扫描组件114。在背景扫描期间，背景扫描组件114从存储器装置130或140中的一个的部分(例如，页、块或块的部分)读取数据以确定度量值(例如，就所需的错误校正的量或类型、所估计剩余寿命、运行低于阈值水平的单元的量、区段不可由ECC引擎校正而言)，并且如果度量值低于阈值，则通过存储器子系统控制器115执行校正动作，例如通过对从其读取数据的存储器装置的部分执行刷新重新定位事件。在执行背景扫描时，背景扫描组件114可扫描单个块或其部分，或可在扫描每一块的部分时从一个块移动到另一块。也就是说，与一些实施例一致，背景扫描可包含在扫描第二块中的第二页之前扫描第一块中的第一页，等等。
存储器子系统进一步包含潜在读取干扰(LRD)缓解组件113，以缓解在存储器装置130和140处由系统工作负载以及由背景扫描组件114执行的背景扫描引起的LRD机制。为了减少由LRD机制引起的影响，LRD缓解组件113可在某些条件下将存储器装置130或140中的一个中的块转变到稳定状态。在块处于稳定状态中时，不发生LRD。LRD缓解组件113可在不大可能很快读取块的任何时间将块转变到稳定状态。举例来说，LRD缓解组件113可响应于检测到触发条件，例如正对块执行的背景扫描、块的电力状态转变，或在检测到即将发生的断电事件时，将块置于稳定状态中。
在一些实施例中，存储器子系统控制器115包含LRD缓解组件113的至少部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，所述处理器被配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，LRD缓解组件113为主机系统120、应用程序或操作系统的部分。在一些实施例中，本地媒体控制器135包含LRD缓解组件113的至少部分。
图2为说明根据本公开的一些实施例的在执行自适应性背景扫描时存储器子系统的组件之间的交互的数据流图。在图2中说明的实例中，存储器装置130为包含多个存储器块的NAND存储器装置。
如所展示，NAND块200包含页(行)和串(列)的阵列(2D或3D)。每一NAND单元包含晶体管，并且在每一单元内，基于单元的逻辑值(例如，0或1)，将数据存储为晶体管的阈值电压。串在NAND块200内连接以允许数据从所选择单元的存储和检索。同一列中的NAND单元串联连接以形成位线(BL)。位线中的所有单元在一个末端上连接到共同接地，并且在另一末端上连接到共同感测放大器以用于在解码数据时读取单元中的一个的阈值电压。NAND单元在其控制栅极处水平地连接到字线(WL)以形成页。页为共享同一字线的连接单元的集合且是编程的最小单位。
在202处，LRD缓解组件113检测用于将块200转变到稳定状态中的触发条件。检测触发条件可包含检测正对块200执行的背景扫描或检测块200的即将发生的断电。因此，LRD缓解组件113可基于从存储器装置130接收到的指示即将发生的断电事件或电力状态转变的信号，或基于从背景扫描组件114接收到的已对其执行背景扫描的块的识别符而检测触发条件。在一些例子中，检测正对块200执行的背景扫描包含检测正对块200的页执行的背景扫描。
响应于检测到触发条件，LRD缓解组件113(在204处)将块200置于其中不发生LRD的稳定状态中。为了将块200置于稳定状态中，LRD缓解组件113将致使存储器装置130将块200转变到稳定状态的一或多个命令发射到存储器装置130。举例来说，LRD缓解组件113可将复位命令(例如，主体复位命令)发送到存储器装置130，以致使存储器装置130通过将块200中的字线接地而非使其接地或浮动来将块200转变到稳定状态。在其中LRD缓解组件113基于检测到正对块200的页执行的背景扫描而将块200置于稳定状态中的例子中，在背景扫描移动到另一块中的另一页之前，LRD缓解组件113将块200置于稳定状态中。
图3为说明根据本公开的一些实施例的用于缓解存储器子系统(例如，存储器子系统110)的存储器装置中的潜在读取干扰机制的实例方法300的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法300由图1的LRD缓解组件113执行。虽然以特定序列或次序来展示过程，但除非另外指定，否则可修改过程的次序。因此，所说明实施例应仅作为实例理解，并且所说明过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非每一个实施例中都需要所有过程。其它过程流程是可能的。
在操作305处，处理装置检测触发条件。在一些例子中，触发条件可指示存储器装置中的一或多个经编程块在延长时间周期内不大可能被存取。举例来说，如所展示，检测触发条件可包含：检测正对一或多个经编程块执行的背景扫描(305A)、检测一或多个经编程块的即将发生的断电(305B)，或检测一或多个经编程块的电力状态转变(例如，在一或多个经编程块被置于低电力状态中时)。为了检测背景扫描，处理装置可例如通过常规地存取由背景扫描组件产生的错误事件数据以指示背景扫描的结果来监视由背景扫描组件执行的背景扫描。正执行的背景扫描的检测可包含检测正对块的部分执行的背景扫描，例如正对块的页执行的背景扫描。处理装置可基于从存储器装置接收到的指示断电事件即将发生或电力状态转变已发生的信号而检测即将发生的断电事件或电力状态转变。
在操作310处，处理装置基于检测到触发条件而将一或多个块置于稳定状态中。为了将一或多个块置于稳定状态中，处理装置将命令发送到处理装置。举例来说，处理装置可将主体复位命令发送到存储器装置。由处理装置提供的命令致使存储器装置通过将一或多个块的字线接地(而非使其浮动)而将一或多个块转变到稳定状态。处理装置将一或多个块置于稳定状态中，以缓解一或多个块中的潜在读取干扰。在其中处理装置基于检测到正对块内的页执行的背景扫描而将块置于稳定状态中的例子中，在背景扫描移动到另一块之前，处理装置将块置于稳定状态中。
在将一或多个块置于稳定状态中的过程中，处理装置可将存储器装置中的经编程块的子集(例如，执行背景扫描的经编程块的子集)置于稳定状态中，或处理装置可将存储器装置中的经编程块的整个集合置于稳定状态中(例如，基于检测到影响存储器装置的块的整个集合的即将发生的断电)。
所描述的主题的实施方案可包含呈单独或组合形式的本文中所描述的特征中的一或多个。
实例1为一种系统，其包括：存储器装置；和处理装置，其可操作地与所述存储器装置耦合以执行包括以下各项的操作：检测与所述存储器装置中的潜在读取干扰相关联的触发条件；以及响应于检测到所述触发条件，将所述存储器装置的受所述触发条件影响的一或多个块置于稳定状态中，以缓解所述一或多个块中的潜在读取干扰。
实例2包含根据实例1所述的系统，其中所述触发条件的所述检测包括检测正对所述一或多个块执行的背景扫描。
实例3包含根据实例1或2中任一或多项实例所述的系统，其中检测正对所述一或多个块执行的所述背景扫描包括检测正对所述一或多个块中的一个中的页执行的背景扫描。
实例4包含根据实例1到3中任一或多项实例所述的系统，其中所述触发条件的所述检测包括检测所述存储器装置处的即将发生的断电事件。
实例5包含根据实例1到4中任一或多项实例所述的系统，其中所述触发条件的所述检测包括检测所述一或多个块的电力状态转变。
实例6包含根据实例1到5中任一或多项实例所述的系统，其中所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括将致使所述存储器装置将所述一或多个块中的字线接地的命令发送到所述存储器装置。
实例7包含根据实例1到6中任一或多项实例所述的系统，其中：所述存储器装置包括块集合；并且所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将所述块集合置于所述稳定状态中。
实例8为一种方法，其包括：通过处理装置检测与存储器装置中的潜在读取干扰相关联的触发条件；以及响应于检测到所述触发条件，通过所述处理装置将所述存储器装置的受所述触发条件影响的一或多个块置于稳定状态中，以缓解所述一或多个块中的潜在读取干扰。
实例9包含根据实例8所述的方法，其中所述触发条件的所述检测包括检测正对所述一或多个块执行的背景扫描。
实例10包含根据实例8或9中任一或多项实例所述的方法，其中所述触发条件的所述检测包括以下各项中的一个：检测所述存储器装置处的即将发生的断电事件；以及检测所述一或多个块的电力状态转变。
实例11包含根据实例8到10中任一或多项实例所述的方法，其中所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括将命令发送到所述存储器装置。
实例12包含根据实例8到11中任一或多项实例所述的方法，其中所述命令致使所述存储器装置将所述一或多个块中的字线接地。
实例13包含根据实例8到12中任一或多项实例所述的方法，其中：所述存储器装置包括块集合；并且所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将所述块集合置于所述稳定状态中。
实例14包含根据实例8到13中任一或多项实例所述的方法，其中：所述存储器装置包括块集合；并且所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将来自所述块集合的块的子集置于所述稳定状态中。
实例15为一种包括指令的计算机可读存储媒体，所述指令在由处理装置执行时将所述处理装置配置成执行包括以下各项的操作：检测与述存储器装置中的潜在读取干扰相关联的触发条件；以及响应于检测到所述触发条件，将所述存储器装置的受所述触发条件影响的一或多个块置于稳定状态中，以缓解所述一或多个块中的潜在读取干扰。
实例16包含根据实例15所述的计算机可读媒体，其中所述触发条件的所述检测包括检测正对所述一或多个块执行的背景扫描。
实例17包含根据实例15或16中任一或多项实例所述的计算机可读媒体，其中所述触发条件的所述检测包括检测所述存储器装置处的即将发生的断电事件。
实例18包含根据实例15到17中任一或多项实例所述的计算机可读媒体，其中所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括将命令发送到所述存储器装置。
实例19包含根据实例15到18中任一或多项实例所述的计算机可读媒体，其中所述命令致使所述存储器装置将所述一或多个块中的字线接地。
实例20包含根据实例15到19中任一或多项实例所述的计算机可读媒体，其中：所述存储器装置包括块集合；并且所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将所述块集合置于所述稳定状态中。
图4说明呈计算机系统400的形式的实例机器，在其内可执行指令集以致使机器执行本文中所论述的方法中的任一或多个。图4说明计算机系统400的实例机器，在其内可执行指令集以致使机器执行本文中所论述的方法中的任一或多个。在一些实施例中，计算机系统400可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统，以执行对应于图1的LRD缓解组件113的操作)。在替代实施例中，所述机器可连接(例如，联网)到局域网(LAN)、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。此外，虽然说明了单个机器，但术语“机器”还应被认为包含机器的任何集合，所述机器单独地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任一或多个。
实例计算机系统400包含处理装置402、主存储器404(例如，ROM、快闪存储器、例如SDRAM或RDRAM的DRAM等)、静态存储器406(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统418，其经由总线430彼此通信。
处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更明确地说，处理装置402可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402还可为一或多个专用处理装置，例如ASIC、FPGA、数字信号处理器(DSP)、网络处理器等。处理装置402被配置成执行用于执行本文中所论述的操作和步骤的指令426。计算机系统400可进一步包含网络接口装置408以在网络420上通信。
数据存储系统418可包含机器可读存储媒体424(也被称为计算机可读媒体)，其上存储有一或多个指令集426或体现本文中所描述的方法或功能中的任一或多个的软件。指令426还可在其由计算机系统400执行期间完全或至少部分地驻留在主存储器404内和/或处理装置402内，主存储器404和处理装置402还构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418和/或主存储器404可对应于图1的存储器子系统110。
在一个实施例中，指令426包含用以实施对应于数据销毁组件(例如，图1的LRD缓解组件113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体424展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任一或多个的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在此处且通常被认为是产生所要结果的操作的自洽序列。操作为要求对物理数量进行物理操控的操作。这些数量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、术语、编号等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理数量相关联，并且仅仅是应用于这些数量的方便标签。本公开可指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及一种用于执行本文中的操作的设备。此设备可出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、ROM、RAM、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中所呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造更专用的设备来执行方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含例如ROM、RAM、磁盘存储媒体、光学存储媒体、快闪存储器组件等机器(例如，计算机)可读存储媒体。
在前述说明书中，已参考其具体实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中所阐述的本公开的实施例的更广范围的情况下对本公开进行各种修改。因此，应在说明性意义上而不是限制性意义上看待说明书和图式。

Claims (20)

1.一种系统，其包括：
存储器装置；和
处理装置，其可操作地与所述存储器装置耦合以执行包括以下各项的操作：
检测与所述存储器装置的一或多个块中的潜在读取干扰相关联的触发条件；以及
响应于检测到所述触发条件，将所述存储器装置的受所述触发条件影响的一或多个块置于稳定状态中，以缓解所述一或多个块中的所述潜在读取干扰。
2.根据权利要求1所述的系统，其中所述触发条件的所述检测包括检测正对所述一或多个块执行的背景扫描。
3.根据权利要求2所述的系统，其中检测正对所述一或多个块执行的所述背景扫描包括检测正对所述一或多个块中的一个中的页执行的背景扫描。
4.根据权利要求1所述的系统，其中所述触发条件的所述检测包括检测所述存储器装置处的即将发生的断电事件。
5.根据权利要求1所述的系统，其中所述触发条件的所述检测包括检测所述一或多个块的电力状态转变。
6.根据权利要求1所述的系统，其中所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括将致使所述存储器装置将所述一或多个块中的字线接地的命令发送到所述存储器装置。
7.根据权利要求1所述的系统，其中：
所述存储器装置包括块集合；并且
所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将所述块集合置于所述稳定状态中。
8.一种方法，其包括：
通过处理装置检测与存储器装置的一或多个块中的潜在读取干扰相关联的触发条件；以及
响应于检测到所述触发条件，通过所述处理装置将所述存储器装置的受所述触发条件影响的一或多个块置于稳定状态中，以缓解所述一或多个块中的所述潜在读取干扰。
9.根据权利要求8所述的方法，其中所述触发条件的所述检测包括检测正对所述一或多个块执行的背景扫描。
10.根据权利要求8所述的方法，其中所述触发条件的所述检测包括以下各项中的一个：
检测所述存储器装置处的即将发生的断电事件；以及
检测所述一或多个块的电力状态转变。
11.根据权利要求8所述的方法，其中所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括将命令发送到所述存储器装置。
12.根据权利要求11所述的方法，其中所述命令致使所述存储器装置将所述一或多个块中的字线接地。
13.根据权利要求8所述的方法，其中：
所述存储器装置包括块集合；并且
所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将所述块集合置于所述稳定状态中。
14.根据权利要求8所述的方法，其中：
所述存储器装置包括块集合；并且
所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将来自所述块集合的块的子集置于所述稳定状态中。
15.一种包括指令的计算机可读存储媒体，所述指令在由处理装置执行时将所述处理装置配置成执行包括以下各项的操作：
检测与存储器装置的一或多个块中的潜在读取干扰相关联的触发条件；以及
响应于检测到所述触发条件，将所述存储器装置的受所述触发条件影响的一或多个块置于稳定状态中，以缓解所述一或多个块中的所述潜在读取干扰。
16.根据权利要求15所述的计算机可读存储媒体，其中所述触发条件的所述检测包括检测正对所述一或多个块执行的背景扫描。
17.根据权利要求15所述的计算机可读存储媒体，其中所述触发条件的所述检测包括检测所述存储器装置处的即将发生的断电事件。
18.根据权利要求15所述的计算机可读存储媒体，其中所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括将命令发送到所述存储器装置。
19.根据权利要求15所述的计算机可读存储媒体，其中：
所述存储器装置包括块集合；并且
所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将所述块集合置于所述稳定状态中。
20.根据权利要求15所述的计算机可读存储媒体，其中：
所述存储器装置包括块集合；并且
所述将所述存储器装置的所述一或多个块置于所述稳定状态中包括基于检测到所述触发条件而将来自所述块集合的块的子集置于所述稳定状态中。
CN202210295181.XA 2021-03-25 2022-03-23 存储器装置中的潜在读取干扰缓解 Pending CN115132263A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/212,437 US11847335B2 (en) 2021-03-25 2021-03-25 Latent read disturb mitigation in memory devices
US17/212,437 2021-03-25

Publications (1)

Publication Number Publication Date
CN115132263A true CN115132263A (zh) 2022-09-30

Family

ID=83364729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210295181.XA Pending CN115132263A (zh) 2021-03-25 2022-03-23 存储器装置中的潜在读取干扰缓解

Country Status (2)

Country Link
US (1) US11847335B2 (zh)
CN (1) CN115132263A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847335B2 (en) 2021-03-25 2023-12-19 Micron Technology, Inc. Latent read disturb mitigation in memory devices

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240126448A1 (en) * 2022-10-17 2024-04-18 Micron Technology, Inc. Adaptive read disturb scan

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874911B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 리드 디스터브 특성을 개선하는 플래쉬 메모리 어레이의독출 방법
US10726891B1 (en) * 2019-02-13 2020-07-28 Western Digital Technologies, Inc. Reducing post-read disturb in a nonvolatile memory device
US10996862B2 (en) * 2019-06-17 2021-05-04 Western Digital Technologies, Inc. Adaptive read trim for second read data retention
US20210149800A1 (en) * 2019-11-20 2021-05-20 Western Digital Technologies, Inc. Ssd system using power-cycle based read scrub
JP2021140311A (ja) * 2020-03-03 2021-09-16 キオクシア株式会社 メモリシステム
US11847335B2 (en) 2021-03-25 2023-12-19 Micron Technology, Inc. Latent read disturb mitigation in memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847335B2 (en) 2021-03-25 2023-12-19 Micron Technology, Inc. Latent read disturb mitigation in memory devices

Also Published As

Publication number Publication date
US11847335B2 (en) 2023-12-19
US20220308778A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
CN113168875B (zh) 读取干扰扫描合并
US11282564B1 (en) Selective wordline scans based on a data state metric
CN113539342B (zh) 主动读取干扰缓解
US20220334754A1 (en) Memory access threshold based memory management
US11797376B2 (en) Adaptive background scans in a memory sub-system
US11934689B2 (en) Word line group read counters
US11810627B2 (en) Selective read disturb sampling
CN115132263A (zh) 存储器装置中的潜在读取干扰缓解
US20220066651A1 (en) Asychronous power loss handling using dummy writes in memory devices
US20210405928A1 (en) Converting a multi-plane write operation into multiple single plane write operations performed in parallel on a multi-plane memory device
US20240062828A1 (en) Memory sub-system sanitization
CN113377285B (zh) 用于读取干扰的预测性媒体管理
CN114639413A (zh) 错误恢复操作
US12026394B2 (en) Adaptive time sense parameters and overdrive voltage parameters for wordlines at corner temperatures in a memory sub-system
US11635900B2 (en) Memory sub-system signature generation
US11726671B2 (en) Memory access mode selection
EP4104172A1 (en) Performing a program operation based on a high voltage pulse to securely erase data
CN115273925A (zh) 存储器子系统刷新
CN115223608A (zh) 减轻存储器子系统中的缓慢读取干扰
CN115132255A (zh) 使用存储电荷损失裕度检查进行开放块管理
CN117594084A (zh) 存储器子系统中的相应字线群组的自适应时间感测参数及过驱动电压参数

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination