CN115036305A - 具有高维持电压低触发电压的rc耦合硅控整流器结构 - Google Patents

具有高维持电压低触发电压的rc耦合硅控整流器结构 Download PDF

Info

Publication number
CN115036305A
CN115036305A CN202210669551.1A CN202210669551A CN115036305A CN 115036305 A CN115036305 A CN 115036305A CN 202210669551 A CN202210669551 A CN 202210669551A CN 115036305 A CN115036305 A CN 115036305A
Authority
CN
China
Prior art keywords
type ion
well
ion implantation
trench isolation
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210669551.1A
Other languages
English (en)
Inventor
庚润
田志
姬峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210669551.1A priority Critical patent/CN115036305A/zh
Publication of CN115036305A publication Critical patent/CN115036305A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Abstract

本发明提供一种具有高维持电压低触发电压的RC耦合硅控整流器结构，包括P型衬底，P型衬底上形成有相邻的N阱和P阱；N阱与P型衬底交界处设有第一浅沟槽隔离，N阱上设有第二浅沟槽隔离，从第一浅沟槽隔离至第二浅沟槽隔离间的N阱依次形成有第一N型离子注入层和第一P型离子注入层；第一N型离子注入层上设有第一连接结构，用于引出阳极；P型衬底上形成有横跨N阱与P型衬底的交界处的第二P型离子注入层，第二浅沟槽隔离至第二P型离子注入层间的N阱上形成有栅极。本发明通过改变RC的值可以调控触发电压；具有较高的维持电压；更低的触发电压和更高的维持电压使得新结构具有更高的闩锁抗性。

Description

具有高维持电压低触发电压的RC耦合硅控整流器结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有高维持电压低触发电压的RC耦合硅控整流器结构。
背景技术
随着集成电路的发展，工作电压越来越低，片上ESD(低电容静电)防护的能力越来越难以满足需求，并且闩锁风险也逐渐提高。制成工艺的不断缩小，晶体管的栅氧化层厚度也越来越薄，栅氧化击穿电压及工作电压都不断降低。此外，芯片工作电压下降的速率相比于晶体管栅氧化层击穿电压和源漏击穿电压的下降速率要低。因此，在进行ESD设计时，必须考虑10％的安全余量，导致了ESD设计窗口越变越窄，可选择的ESD方案极为有限。硅控整流器(SCR)是单位面积下鲁棒性最高的ESD保护器件，可以看作为两个寄生晶体管PNP和NPN构成的正反馈环路。其IV(电流电压)特性呈现很明显的回滞特性，维持电压往往很低，极容易导致闩锁效应。
GGNMOS(接地NMOS管)利用N型注入离子与P阱的结击穿电压触发，具有相对较低的触发电压，而有研究表明，将GGNMOS嵌入到SCR中可以有效地降低触发电压，并将此种新结构命名为低触发电压硅控整流器(LVTSCR)。GGNMOS加速了LVTSCR的触发过程，但SCR的强回滞性导致LVTSCR的维持电压依旧很低，面临着较高的闩锁风险。因此，通过在N阱和P阱结接触处引入一个N型或者P型的跨接区域，形成的调控横向硅控整流器(MLSCR，modifiedlateral silicon controlled rectifier)也可以降低SCR的触发电压。此外，MLSCR中的跨接区域提供了一个ESD分流路径，可以减少体内寄生SCR路径的ESD电流，从而提高了MLSCR的维持电压，但MLSCR的触发电压在低压工作下可能高于栅氧的击穿电压，仍不足以保护内部电路防止失效。
为解决上述问题，需要一种新型的可调低触发电压、高维持电压的硅控整流器结构。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有高维持电压低触发电压的RC耦合硅控整流器结构，用于解决现有技术中低电容静电设计窗口越变越窄，可选择的低电容静电方案极为有限；硅控整流器电流电压特性呈现很明显的回滞特性，维持电压往往很低，极容易导致闩锁效应的问题。
为实现上述目的及其他相关目的，本发明提供一种具有高维持电压低触发电压的RC耦合硅控整流器结构，包括：
P型衬底，所述P型衬底上形成有相邻的N阱和P阱；
所述N阱与所述P型衬底交界处设有第一浅沟槽隔离，所述N阱上设有第二浅沟槽隔离，从所述第一浅沟槽隔离至所述第二浅沟槽隔离间的所述N阱依次形成有相邻的第一N型离子注入层和第一P型离子注入层；
所述第一N型离子注入层上设有第一连接结构，用于引出阳极；
所述P型衬底上形成有横跨所述N阱与所述P型衬底的交界处的第二P型离子注入层，所述第二浅沟槽隔离至所述第二P型离子注入层间的所述N阱上形成有栅极；
所述栅极与所述第二P型离子注入层上形成用于电性连接两者的第二连接结构；
所述P阱与所述P型衬底交界处设有第五浅沟槽隔离，从所述第二P型离子注入层至所述第五浅沟槽隔离间的所述P阱,依次设有第三浅沟槽隔离、第二N型离子注入层、第四浅沟槽隔离、第三P型离子注入层；
所述第二N型离子注入层和所述第三P型离子注入层上设有用于连接两者的第三连接结构，用于引出阴极。
优选地，所述为硅衬底。
优选地，所述第二P型离子注入层位于所述N阱和所述P阱的面积相等。
优选地，所述N阱中掺杂的离子为硼离子。
优选地，所述N阱中掺杂的离子为硼离子。
优选地，所述N阱中掺杂的离子为硼离子。
优选地，所述第一N型离子注入层、所述第二N型离子注入层中掺杂的离子均为砷离子。
优选地，所述第一P型离子注入层、所述第二P型离子注入层、所述第三P型离子注入层中掺杂的离子均为硼离子。
优选地，所述栅极的材料为掺杂后的多晶硅。
如上所述，本发明的具有高维持电压低触发电压的RC耦合硅控整流器结构，具有以下有益效果：
本发明由于阱电阻Rp和栅电容C耦合效应的存在，其结构的触发电压更低，同时通过改变RC的值可以调控触发电压；由于阳极的P型离子注入层浮接，等效于串联一个反偏二极管，电流需要导通反偏二极管方可导通硅控整流器路径，因此具有较高的维持电压；更低的触发电压和更高的维持电压使得新结构具有更高的闩锁抗性；未改变原有版图面积，具有一定的工艺兼容性。
附图说明
图1显示为本发明的硅控整流器结构示意图；
图2显示为本发明的硅控整流器结构寄生电路示意图。
附图标记：
P型衬底-01
N阱-02
P阱-03
第一浅沟槽隔离-04
第二浅沟槽隔离-05
第三浅沟槽隔离-06
第四浅沟槽隔离-07
第五浅沟槽隔离-08
第一N型离子注入层-09
第一P型离子注入层-10
栅极-11
第二P型离子注入层-12
第二N型离子注入层-13
第三P型离子注入层-14
第一连接结构-15
第二连接结构-16
第三连接结构-17
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本发明提供一种具有高维持电压低触发电压的RC耦合硅控整流器结构，包括：
P型衬底01，P型衬底01上形成有相邻的N阱02和P阱03；
N阱02与P型衬底01交界处设有第一浅沟槽隔离04，N阱02上设有第二浅沟槽隔离05，从第一浅沟槽隔离04至第二浅沟槽隔离05间的N阱02依次形成有相邻的第一N型离子注入层09和第一P型离子注入层10；
在本发明的实施例中，P型衬底01为硅衬底，可在硅衬底上首先通过离子注入形成N阱02和P阱03，之后通过光刻和刻蚀在衬底上形成用于形成浅沟槽隔离(STI)的凹槽，之后在凹槽中通过淀积绝缘材料、研磨形成浅沟槽隔离结构。在本发明的实施例中
第一N型离子注入层09上设有第一连接结构15，用于引出阳极；
在本发明的实施例中，前段工序完成器件制作后,通过后段工序进行器件之间的互连，用以形成第一连接结构15。具体地，可在离子注入完成后的器件上通过化学气相淀积一层层间介质层，层间介质层的材料可采用二氧化硅，之后刻蚀层间介质层形成与第一N型离子注入层09相通的接触孔，之后在接触孔中填充导电材料，填充材料可采用钨(W),互连可采用Al。
P型衬底01上形成有横跨N阱02与P型衬底01的交界处的第二P型离子注入层12，第二浅沟槽隔离05至第二P型离子注入层12间的N阱02上形成有栅极11；
栅极11与第二P型离子注入层12上形成用于电性连接两者的第二连接结构16；
在本发明的实施例中，前段工序完成器件制作后,通过后段工序进行器件之间的互连，用以形成第二连接结构16。具体地，可在离子注入完成后的器件上通过化学气相淀积一层层间介质层，层间介质层的材料可采用二氧化硅，之后刻蚀层间介质层形成与栅极11与第二P型离子注入层12相通的接触孔，之后在接触孔中填充导电材料，填充材料可采用钨(W),互连可采用Al。
在本发明的实施例中，第二P型离子注入层12位于N阱02和P阱03的面积相等。
P阱03与P型衬底01交界处设有第五浅沟槽隔离08，从第二P型离子注入层12至第五浅沟槽隔离08间的P阱03,依次设有第三浅沟槽隔离06、第二N型离子注入层13、第四浅沟槽隔离07、第三P型离子注入层14；
第二N型离子注入层13和第三P型离子注入层14上设有用于连接两者的第三连接结构17，用于引出阴极。
在本发明的实施例中，前段工序完成器件制作后,通过后段工序进行器件之间的互连，用以形成第二连接结构17。具体地，可在离子注入完成后的器件上通过化学气相淀积一层层间介质层，层间介质层的材料可采用二氧化硅，之后刻蚀层间介质层形成与第二N型离子注入层13和第三P型离子注入层14相通的接触孔，之后在接触孔中填充导电材料，填充材料可采用钨(W),互连可采用Al。
请参阅图2，也就是说，本发明的实施例将阱电阻Rp和栅电容C组成RC电路嵌入到LVTSCR结构中，其中阱电阻Rp和栅电容C的值主要由P阱的掺杂浓度和局部场氧化物的厚度决定；阳极的P型离子注入区处于浮接状态，同时栅极通过金属互联与横跨的P型离子注入区相连接，相当于产生一个P阱电阻。由于RC耦合效应，新结构的触发电压得以降低；阳极的P型离子注入区浮接将导致需要更多的空穴电子对来维持反向偏置结的开启，从而保持SCR导通，进而提高维持电压。
在本发明的实施例中，N阱02中掺杂的离子为硼离子。
在本发明的实施例中，N阱02中掺杂的离子为硼离子。
在本发明的实施例中，N阱02中掺杂的离子为硼离子。
在本发明的实施例中，第一N型离子注入层09、第二N型离子注入层13中掺杂的离子均为砷离子。
在本发明的实施例中，第一P型离子注入层10、第二P型离子注入层12、第三P型离子注入层14中掺杂的离子均为硼离子。
在本发明的实施例中，栅极11的材料为掺杂后的多晶硅。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明由于阱电阻Rp和栅电容C耦合效应的存在，其结构的触发电压更低，同时通过改变RC的值可以调控触发电压；由于阳极的P型离子注入层浮接，等效于串联一个反偏二极管，电流需要导通反偏二极管方可导通硅控整流器路径，因此具有较高的维持电压；更低的触发电压和更高的维持电压使得新结构具有更高的闩锁抗性；未改变原有版图面积，具有一定的工艺兼容性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于，包括：
P型衬底，所述P型衬底上形成有相邻的N阱和P阱；
所述N阱与所述P型衬底交界处设有第一浅沟槽隔离，所述N阱上设有第二浅沟槽隔离，从所述第一浅沟槽隔离至所述第二浅沟槽隔离间的所述N阱依次形成有相邻的第一N型离子注入层和第一P型离子注入层；
所述第一N型离子注入层上设有第一连接结构，用于引出阳极；
所述P型衬底上形成有横跨所述N阱与所述P型衬底的交界处的第二P型离子注入层，所述第二浅沟槽隔离至所述第二P型离子注入层间的所述N阱上形成有栅极；
所述栅极与所述第二P型离子注入层上形成用于电性连接两者的第二连接结构；
所述P阱与所述P型衬底交界处设有第五浅沟槽隔离，从所述第二P型离子注入层至所述第五浅沟槽隔离间的所述P阱,依次设有第三浅沟槽隔离、第二N型离子注入层、第四浅沟槽隔离、第三P型离子注入层；
所述第二N型离子注入层和所述第三P型离子注入层上设有用于连接两者的第三连接结构，用于引出阴极。
2.根据权利要求1所述的具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于：所述为硅衬底。
3.根据权利要求1所述的具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于：所述第二P型离子注入层位于所述N阱和所述P阱的面积相等。
4.根据权利要求1所述的具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于：所述N阱中掺杂的离子为硼离子。
5.根据权利要求1所述的具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于：所述P阱中掺杂的离子为磷离子。
6.根据权利要求1所述的具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于：所述第一N型离子注入层、所述第二N型离子注入层中掺杂的离子均为砷离子。
7.根据权利要求1所述的具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于：所述第一P型离子注入层、所述第二P型离子注入层、所述第三P型离子注入层中掺杂的离子均为硼离子。
8.根据权利要求1所述的具有高维持电压低触发电压的RC耦合硅控整流器结构，其特征在于：所述栅极的材料为掺杂后的多晶硅。
CN202210669551.1A 2022-06-14 2022-06-14 具有高维持电压低触发电压的rc耦合硅控整流器结构 Pending CN115036305A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210669551.1A CN115036305A (zh) 2022-06-14 2022-06-14 具有高维持电压低触发电压的rc耦合硅控整流器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210669551.1A CN115036305A (zh) 2022-06-14 2022-06-14 具有高维持电压低触发电压的rc耦合硅控整流器结构

Publications (1)

Publication Number Publication Date
CN115036305A true CN115036305A (zh) 2022-09-09

Family

ID=83124866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210669551.1A Pending CN115036305A (zh) 2022-06-14 2022-06-14 具有高维持电压低触发电压的rc耦合硅控整流器结构

Country Status (1)

Country Link
CN (1) CN115036305A (zh)

Similar Documents

Publication Publication Date Title
US10978452B2 (en) Structure and method of latchup robustness with placement of through wafer via within CMOS circuitry
US20220165725A1 (en) High Voltage ESD Protection Apparatus
US9576945B2 (en) Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
US8338854B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
KR20010104674A (ko) Ｅｓｄ보호장치 및 그것의 제조방법
US20210407988A1 (en) Methods of fabricating single-stack bipolar-based esd protection devices
CN101847663A (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
CN106057781B (zh) 静电放电保护器件的制造方法
KR20090098237A (ko) 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자
CN115274841A (zh) 可调高维持电压、低触发电压的硅控整流器结构
US20230207556A1 (en) Electrostatic protection device including scr and manufacturing method thereof
US7955923B1 (en) I/O ESD protection device for high performance circuits
CN115036305A (zh) 具有高维持电压低触发电压的rc耦合硅控整流器结构
US11049853B2 (en) ESD protection device with breakdown voltage stabilization
CN115472604A (zh) 具有高维持电压、低触发电压的电阻电容耦合硅控整流器结构
CN113629052B (zh) 触发电压可调的esd保护结构及其制备方法
CN115084129A (zh) 可调低触发电压、高维持电压的硅控整流器结构
CN115050828A (zh) 高维持电压低触发电压的硅控整流器结构
US9881913B2 (en) Bipolar SCR
CN115274650A (zh) 具有均匀导通路径的可控低触发电压硅控整流器结构
US20220238508A1 (en) Vertical device having a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate
CN114121940A (zh) 触发电压可调的esd保护结构及其制作方法
CN117878115A (zh) Dcscr器件的结构、制造方法及电子设备
CN106952903A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination