CN115020425A - 一种mfs储存结构及其制备方法与应用 - Google Patents

一种mfs储存结构及其制备方法与应用 Download PDF

Info

Publication number
CN115020425A
CN115020425A CN202210538285.9A CN202210538285A CN115020425A CN 115020425 A CN115020425 A CN 115020425A CN 202210538285 A CN202210538285 A CN 202210538285A CN 115020425 A CN115020425 A CN 115020425A
Authority
CN
China
Prior art keywords
film
mfs
storage structure
ferroelectric
zno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210538285.9A
Other languages
English (en)
Inventor
高武
李星星
张昕
刘礼祥
张志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuyi University
Original Assignee
Wuyi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuyi University filed Critical Wuyi University
Priority to CN202210538285.9A priority Critical patent/CN115020425A/zh
Publication of CN115020425A publication Critical patent/CN115020425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种MFS储存结构及其制备方法与应用。所述MFS储存结构,包括依次层叠设置的衬底、ZnO低温缓冲层、ZnO薄膜、Zn1‑xMxO薄膜和Zn1‑yMyO铁电薄膜;其中,M选自Mg、V、Sb、Y或Gd中的至少一种;其中,0<x≤0.4,0.3≤y≤0.6。所述MFS储存结构,构建了准同质外延集成体系,从而减少了薄膜界面缺陷、提高了铁电薄膜质量,提高铁电栅极调控沟道电流通断效率,实现了高性能铁电存储。

Description

一种MFS储存结构及其制备方法与应用
技术领域
本发明涉及半导体薄膜生长及铁电场效应晶体管相关技术领域,尤其是涉及一种MFS储存结构及其制备方法与应用。
背景技术
在早期的研究中,金属-铁电-半导体(MFS)的储存结构的制备,是将铁电薄膜直接制备于Si衬底上,以使得传统的MOSFET(金属-氧化物半导体场效应晶体管)中的SiO2绝缘层被铁电层替代,从而利用铁电极化的翻转来控制沟道电流开关。但直接制备于半导体上的铁电材料属于异质结外延,界面会形成很多缺陷,导致电荷长期保持性很差,严重制约了其进一步的性能提高。
因此,急需一种新型的金属-铁电-半导体(MFS)的储存结构,以解决界面形成过多缺陷和电荷长期保持性差的问题。
发明内容
本发明所要解决的第一个技术问题是:
提供一种MFS储存结构。所述MFS储存结构,构建了准同质外延集成体系,从而减少了薄膜界面缺陷、提高了铁电薄膜质量,提高铁电栅极调控沟道电流通断效率,实现了高性能铁电存储。
本发明所要解决的第二个技术问题是:
提供一种所述MFS储存结构的制备方法。
本发明所要解决的第三个技术问题是:
所述MFS储存结构的应用。
为了解决所述第一个技术问题,本发明采用的技术方案为:
一种MFS储存结构,包括依次层叠设置的衬底、ZnO低温缓冲层、ZnO薄膜、Zn1-xMxO薄膜、Zn1-yMyO铁电薄膜;
其中,M选自Mg、V、Sb、Y或Gd中的至少一种;
其中,0<x≤0.4,0.3≤y≤0.6。
ZnO作为一种II-VI族宽禁带半导体,具有比GaAs、GaN更高的电子饱和漂移速度、更强的抗辐照能力等优势。
所述低温缓冲层,其生长时的温度较低,在400度以下。
本发明在衬底上生长低温ZnO低温缓冲层可有效降低ZnO薄膜与衬底之间的品格失配以及因热膨胀系数不同引起的品格畸变。
进一步地,本发明在ZnO低温缓冲层上依次生长ZnO薄膜和Zn1-xMxO薄膜,以构建异质结,所述异质结具有晶格失配小、热失配小、缺陷少以及带阶大等特点,ZnO/Zn1-xMxO异质结界面处会形成高浓度的二维电子气。进一步地本发明在ZnO/Zn1-xMxO异质结上生长Zn1- yMyO铁电薄膜,以构建准同质外延集成体系,从而减少薄膜界面缺陷、提高铁电薄膜质量,实现高性能铁电存储。所述Zn1-yMyO铁电薄膜界面不会形成二维电子气。
根据本发明的一种实施方式在ZnO薄膜中掺杂M以对ZnO薄膜进行改性,M选自Mg、V、Sb、Y或Gd中的至少一种,在合适的Zn/M掺杂比例下,单一元素的掺杂或者多元素共掺杂均能够使ZnO薄膜表现出铁电性。
根据本发明的一种实施方式,在ZnO薄膜中掺杂Mg能够表现出更优的铁电性。
进一步地,本发明可以通过调节ZnO/Zn1-xMxO异质结和Zn1-yMyO铁电薄膜中x与y的取值,来调节两者的铁电性。其中,若x的取值不在该范围内:0<x≤0.4,则会导致晶体结构发生缺陷,致使相分离,从而影响界面二维电子气的形成。其中,y的取值需在该范围内:0.3≤y≤0.6,以使得Zn1-yMyO薄膜具备较强的铁电性,若y的取值小于0.3,则Zn1-yMyO薄膜不会发生极化反转,Zn1-yMyO薄膜不会具有铁电性,不能够充当铁电薄膜栅极。
根据本发明的一种实施方式,0.3≤y≤0.37。只有当y≥0.3时,Zn1-yMyO薄膜才能表现出铁电性,但是y值越大,薄膜质量会下降,超过0.4,会开始出现相分离。当Zn1-yMyO铁电薄膜中y取值为:0.3≤y≤0.37,使得铁电薄膜能够进行场可逆的极化,使得Zn1-yMyO铁电薄膜具有较高的介电常数和较高的铁电性,其剩余极化强度超过100μC/cm2
根据本发明的一种实施方式,所述Zn1-xMxO薄膜厚度为30~60nm,选用较薄厚度的原因是为了在异质结形成界面二维电子气。
根据本发明的一种实施方式,所述Zn1-yMyO铁电薄膜厚度为100~400nm。所述Zn1- yMyO铁电薄膜厚度需大于所述Zn1-xMxO薄膜厚度,以尽可能提高所述Zn1-yMyO铁电薄膜的剩余极化强度和场致应变。
根据本发明的一种实施方式,所述衬底包括蓝宝石、云母和石英衬底中的至少一种。优选的,衬底选用蓝宝石,蓝宝石的稳定性和机械强度更佳。进一步地,蓝宝石衬底和半导体常用材料GaN之间存在晶格失配和热失配,会在外延层中产生缺陷,影响生长晶体的均匀性,本发明在蓝宝石衬底上生长ZnO低温缓冲层以避免了上述的缺陷。
为了解决所述第二个技术问题,本发明采用的技术方案为:
一种制备所述MFS储存结构的方法,包括以下步骤:
在衬底上依次生长ZnO低温缓冲层、ZnO薄膜、Zn1-xMxO薄膜和Zn1-yMyO铁电薄膜。
根据本发明的一种实施方式,一种制备所述MFS储存结构的方法,包括以下步骤:
S1,在100~900℃条件下,在衬底上生长10~30nm的ZnO低温缓冲层;将衬底升温至600~700℃,退火10~30分钟;
S2,将衬底降温至200~700℃,生长厚度为400~600nm的ZnO薄膜;将衬底升温至600~700℃,退火10~30分钟;
S3,将衬底降温至300~500℃,利用Zn1-xMxO靶材料生长厚度为30~60nm的Zn1-xMxO薄膜;将衬底升温至600~700℃,退火10~30分钟;
S4,通过Zn1-yMyO靶材料,在ZnO/Zn1-xMxO异质结上外延生长厚度为100~400nm的Zn1-yMyO铁电薄膜。
根据本发明的一种实施方式,所述方法的步骤S1中,衬底使用之前,要进行预处理。先将衬底分别用分析纯丙酮和酒精进行超声清洗各两次,每次5~10分钟,最后用去离子水冲洗干净,自然风干。
根据本发明的一种实施方式,Zn1-xMxO靶材料纯度为99.999%;Zn1-yMyO靶材料纯度为99.999%。
根据本发明的一种实施方式,所述生长所用工艺选自MBE(分子束外延)、PLD(脉冲激光沉积)和MOCVD(金属有机化合物化学气相淀积)。
本发明的另一个方面,还涉及MFS储存结构在场效应晶体管中的应用。包括如上述第一方面实施例所述的MFS储存结构。由于场效应晶体管采用了上述实施例的MFS储存结构的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果。
本发明的再一个方面,还提供一种MFS储存结构在半导体储存器中的应用。包括如上述第一方面实施例所述的MFS储存结构。由于半导体储存器采用了上述实施例的MFS储存结构的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果。
所述技术方案中的一个技术方案至少具有如下优点或有益效果之一:
本发明在衬底上生长低温ZnO低温缓冲层可有效降低ZnO薄膜与衬底之间的品格失配以及因热膨胀系数不同引起的品格畸变。进一步地,本发明在ZnO低温缓冲层上依次生长ZnO薄膜和Zn1-xMxO薄膜,以构建异质结,所述异质结具有晶格失配小、热失配小、缺陷少以及带阶大等特点,在其界面附近可形成高浓度的界面二维电子气。进一步地,本发明在ZnO/Zn1-xMxO异质结上生长Zn1-yMyO铁电薄膜,以构建准同质外延集成体系,从而减少薄膜界面缺陷、提高铁电薄膜质量,实现高性能铁电存储,构建新型MFS结构,实现铁电非易失性存储功能,提高铁电栅极调控沟道电流通断效率。
本发明通过调节ZnO/Zn1-xMxO异质结和Zn1-yMyO铁电薄膜中x与y的取值,来调节两者的铁电性。其中,若x的取值不在该范围内:0<x≤0.4,则会导致晶体结构发生缺陷,致使相分离,从而影响界面二维电子气的形成。其中,y的取值需在该范围内:0.3≤y≤0.6,以使得Zn1-yMyO薄膜具备铁电性,实现高性能铁电存储应用。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为实施例1-8的MFS储存结构制备方法流程图。
图2为实施例1-8的MFS储存结构示意图。
图3为实施例1的X射线衍射θ-2θ扫描谱。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明的范围。
实施例1
一种制备MFS储存结构的方法,如图1所示,具体包括以下步骤:
S1先将蓝宝石衬底分别用分析纯丙酮和酒精进行超声清洗各两次,每次10分钟,最后用去离子水冲洗干净,自然风干。
S2①在250℃下,通过MBE技术,在衬底上生长20nm厚度的ZnO低温缓冲层;
②将衬底升温至650℃,退火20分钟;
③将衬底降温至500℃,通过MBE技术,生长厚度为400nm的ZnO薄膜;
④将衬底升温至650℃,退火20分钟;
⑤将衬底降温至400℃,通过MBE技术,利用Zn0.83Mg0.17O靶材料生长厚度为40nm的ZnMgO薄膜;
⑥将衬底升温至650℃,退火20分钟。
(3)ZnO/Zn0.83Mg0.17O异质结上外延生长ZnMgO顶层结构,通过射频磁控溅射法技术,利用Zn0.66Mg0.34O靶材料生长厚度为400nm的Zn0.66Mg0.34O铁电薄膜,得到实施例1的MFS储存结构,如图2所示。其中,Zn0.66Mg0.34O陶瓷靶材的生长温度为200℃。
上述ZnO、Zn0.83Mg0.17O、Zn0.66Mg0.34O的纯度为99.999%。
实施例2
实施例2与实施例1的区别仅在于:将实施例1的Zn0.83Mg0.17O靶材料替换为Zn0.83V0.17O靶材料,将实施例1的Zn0.66Mg0.34O靶材料替换为Zn0.66V0.34O靶材料。
实施例3
实施例3与实施例1的区别仅在于:将实施例1的Zn0.83Mg0.17O靶材料替换为Zn0.83Sb0.17O靶材料,将实施例1的Zn0.66Mg0.34O靶材料替换为Zn0.66Sb0.34O靶材料。
实施例4
实施例4与实施例1的区别仅在于:将实施例1的Zn0.83Mg0.17O靶材料替换为Zn0.83Y0.17O靶材料,将实施例1的Zn0.66Mg0.34O靶材料替换为Zn0.66Y0.34O靶材料。
实施例5
实施例5与实施例1的区别仅在于:将实施例1的Zn0.83Mg0.17O靶材料替换为Zn0.83Gd0.17O靶材料,将实施例1的Zn0.66Mg0.34O靶材料替换为Zn0.66Gd0.34O靶材料。
实施例6
实施例6与实施例1的区别仅在于:将实施例1的Zn0.83Mg0.17O靶材料替换为Zn0.6Mg0.4O靶材料,将实施例1的Zn0.66Mg0.34O靶材料替换为Zn0.7Mg0.3O靶材料。
实施例7
实施例7与实施例1的区别仅在于:将实施例1的Zn0.83Mg0.17O靶材料替换为Zn0.8Mg0.2O靶材料,将实施例1的Zn0.66Mg0.34O靶材料替换为Zn0.4Mg0.6O靶材料。
实施例8
实施例8与实施例1的区别仅在于:将实施例1的Zn0.66Mg0.34O靶材料替换为Zn0.63Mg0.37O。
性能测试:
取实施例1~8的MFS储存结构进行X射线衍射测试,以进一步验证在ZnMgO/ZnO异质结上准同质外延生长ZnMgO铁电薄膜的可行性。其中,实施例1的测试结果如图3所示,从X射线衍射θ-2θ扫描谱中可以看到ZnO(002)衍射峰和Al2O3(006)衬底衍射峰。由此结果表明,在c面Al2O3上外延生长了高质量c轴取向ZnO薄膜,同时验证了ZnO薄膜的单晶性。这意味着ZnMgO/ZnO异质结上准同质外延生长ZnMgO铁电薄膜是实际可行的。实施例2~5的结果与实施例1类似,为避免冗余,未逐一示出。
以上仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书内容所作的等同变换,或直接或间接运用在相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种MFS储存结构,其特征在于:
包括依次层叠设置的衬底、ZnO低温缓冲层、ZnO薄膜、Zn1-xMxO薄膜和Zn1-yMyO铁电薄膜;
其中,M选自Mg、V、Sb、Y或Gd中的至少一种;
其中,0<x≤0.4,0.3≤y≤0.6。
2.根据权利要求1所述的一种MFS储存结构,其特征在于:0.3≤y≤0.37。
3.根据权利要求1所述的一种MFS储存结构,其特征在于:所述Zn1-xMxO薄膜厚度为30~60nm。
4.根据权利要求1所述的一种MFS储存结构,其特征在于:所述Zn1-yMyO铁电薄膜厚度为100~400nm。
5.根据权利要求1所述的一种MFS储存结构,其特征在于:所述衬底包括蓝宝石、云母和石英衬底中的至少一种。
6.一种制备如权利要求1至5任一项所述的一种MFS储存结构的方法,其特征在于:包括以下步骤:
在衬底上依次生长ZnO低温缓冲层、ZnO薄膜、Zn1-xMxO薄膜和Zn1-yMyO铁电薄膜。
7.根据权利要求6所述的方法,其特征在于:所述生长所用工艺选自MBE、PLD和MOCVD中的至少一种。
8.如权利要求1至5任一项所述的一种MFS储存结构在场效应晶体管中的应用。
9.如权利要求1至5任一项所述的一种MFS储存结构在半导体储存器中的应用。
CN202210538285.9A 2022-05-18 2022-05-18 一种mfs储存结构及其制备方法与应用 Pending CN115020425A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210538285.9A CN115020425A (zh) 2022-05-18 2022-05-18 一种mfs储存结构及其制备方法与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210538285.9A CN115020425A (zh) 2022-05-18 2022-05-18 一种mfs储存结构及其制备方法与应用

Publications (1)

Publication Number Publication Date
CN115020425A true CN115020425A (zh) 2022-09-06

Family

ID=83068410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210538285.9A Pending CN115020425A (zh) 2022-05-18 2022-05-18 一种mfs储存结构及其制备方法与应用

Country Status (1)

Country Link
CN (1) CN115020425A (zh)

Similar Documents

Publication Publication Date Title
JP4249184B2 (ja) 窒化物半導体成長用基板
TWI584378B (zh) 於矽基板上形成iii/v族共形層之方法
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
CN109411328B (zh) 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
JP2005268493A (ja) ヘテロ接合電界効果トランジスタ
KR20100092931A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US7173286B2 (en) Semiconductor devices formed of III-nitride compounds, lithium-niobate-tantalate, and silicon carbide
WO2019119589A1 (zh) 一种硅衬底上N极性面高频GaN整流器外延结构及其制备方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
KR100593920B1 (ko) 고절연성 GaN 박막의 성장 방법
CN113871303A (zh) 一种β-Ga2O3薄膜的制备方法及β-Ga2O3薄膜
CN115020425A (zh) 一种mfs储存结构及其制备方法与应用
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
WO2022024729A1 (ja) 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
TWI360186B (zh)
JP2003178977A (ja) 半導体結晶及びその製造方法
CN112736132A (zh) InP PHEMT外延结构及其制备方法
CN111048403A (zh) 一种氮化铝膜及其制备方法和应用
CN110739207A (zh) 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN112736135B (zh) 基于质子辐照处理的金刚石基InAlN/GaN高电子迁移率晶体管及制备方法
CN118374878B (zh) 一种可控多畴结构氮化物铁电薄膜的制备方法
JP2629625B2 (ja) 異種基板上への半導体層の成長方法
CN221379372U (zh) 基于Si衬底的高耐压GaN基外延结构
JP7556401B2 (ja) トランジスタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination