CN115000151A - 耗尽自连续的匀场低阻器件及制造方法 - Google Patents

耗尽自连续的匀场低阻器件及制造方法 Download PDF

Info

Publication number
CN115000151A
CN115000151A CN202210599285.XA CN202210599285A CN115000151A CN 115000151 A CN115000151 A CN 115000151A CN 202210599285 A CN202210599285 A CN 202210599285A CN 115000151 A CN115000151 A CN 115000151A
Authority
CN
China
Prior art keywords
oxide layer
dielectric oxide
field plate
conductive type
continuous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210599285.XA
Other languages
English (en)
Inventor
章文通
何佳敏
赵泉钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210599285.XA priority Critical patent/CN115000151A/zh
Publication of CN115000151A publication Critical patent/CN115000151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种耗尽自连续的匀场低阻器件及制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区，第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区，第一介质氧化层、第二介质氧化层、第三介质氧化层、第四介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，通孔，金属条；第一介质氧化层和多晶硅电极构成纵向浮空场板，形成一种连续耗尽元胞。在漏极加压时，多晶硅电极上会耦合出浮空电位来钳位电势，由于耗尽元胞之间存在交叠区能对漂移区同时进行耗尽。对耗尽元胞中第一介质氧化层的形状进行调节，增强耗尽连续性，提高耐压。还可以将漂移区注入剂量提高，降低比导通电阻。

Description

耗尽自连续的匀场低阻器件及制造方法
技术领域
本发明属于功率半导体器件领域，主要提出了一种耗尽自连续的匀场低阻器件及其制造方法。
背景技术
在我国，功率半导体器件在消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面受到广泛应用。其中的横向器件由于源极、栅极、漏极都在芯片表面，易于通过内部连接与其他器件及电路集成，且特性优良，被广泛运用于功率集成电路中。横向器件的主要电学特性为反向击穿电压和比导通电阻，器件设计中，如何使器件具有高的击穿电压和低的比导通电阻是主要的研究重点。但是在高压集成电路中，对两个指标的优化却存在一定的矛盾，即Ron,sp∝VB 2.5的硅极限制约。
所以，如何在提高器件耐压的同时降低比导通电阻一直是横向器件研究的主流。有研究人员在横向功率器件中引入介质槽。该结构中，相同长度下，介质槽相比硅层能承担更大的电场，所以引入介质槽可以提高器件的耐压的同时缩短器件横向尺寸，降低芯片的面积。但不足的是传统的介质槽LDMOS其比导通电阻仍然较大。
发明内容
本发明的目的是基于纵向场板结构和MIS结构的工作机理，提出一种耗尽自连续的匀场低阻器件及其制造方法。所述器件在漂移区中引入连续耗尽元胞，较常规介质槽横向器件具有更高的击穿电压和更低的比导通电阻，其制造方法也较为简单。
为实现上述发明目的，本发明技术方案如下：
一种耗尽自连续的匀场低阻器件，包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型半导体接触区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型半导体接触区23，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33、第四介质氧化层34，浮空场板多晶硅电极41、控制栅多晶硅电极42，源极通孔51、漏极通孔52、漂移区金属通孔53，源极金属61，漏极金属62，金属条63；
其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型半导体接触区13和第二导电类型半导体接触区23位于第一导电类型阱区12中，源极通孔51位于第一导电类型半导体接触区13和第二导电类型半导体接触区23的上表面，源极金属61位于源极通孔51的上表面；第二导电类型半导体接触区23位于第二导电类型阱区22中，漏极通孔52位于第二导电类型半导体接触区23的上表面，漏极金属62位于漏极通孔52的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且第二介质氧化层32左端与第二导电类型半导体接触区23相接触、右端与第二导电类型漂移区21相接触；第三介质氧化层33位于左侧的第二介质氧化层32与右侧的第二导电类型半导体接触区23之间的第二导电类型漂移区21的上表面；第四介质氧化层34位于第三介质氧化层33的上面，并且覆盖第一导电类型半导体接触区13和第二导电类型半导体接触区23；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第四介质氧化层34的上表面；第一介质氧化层31和浮空场板多晶硅电极41构成纵向浮空场板、形成一种连续耗尽元胞，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成具有等势浮空槽的耐压层；漂移区金属通孔53位于第三介质氧化层33和第四介质氧化层34内，且在浮空场板多晶硅电极41上方连接金属条63。
作为优选方式，第一介质氧化层31和其中的浮空场板多晶硅电极41包括两个相同的圆形槽，且圆形槽方向平行于源漏方向，其中靠近漏端的的浮空场板多晶硅电极41与上层的金属条相连。
作为优选方式，所述纵向浮空场板的深度小于第二导电类型漂移区21的深度时，其对整个漂移区进行耗尽；所述纵向浮空场板插入衬底，其同时对第一导电类型半导体衬底11和第二导电类型漂移区21进行耗尽。
作为优选方式，浮空场板多晶硅电极41是多晶硅材质或是金属材质；第一导电类型半导体衬底11材料是体硅、氮化镓、碳化硅、或者是SOI材料；第一介质氧化层31是氧化层，或者是低K介质。
作为优选方式，连续耗尽元胞的第一介质氧化层31是由两个大小不同但相连的圆形槽组成，浮空场板多晶硅电极41只位于其中半径较大的圆形槽。
作为优选方式，连续耗尽元胞的第一介质氧化层31是数个垂直于源漏方向的大小相同且相连的圆形槽，每个圆形槽中浮空场板多晶硅电极41位于第一介质氧化层31中，连续耗尽元胞中心处的多晶硅电极与上层的金属条相连。
作为优选方式，第一介质氧化层31是多个长椭圆形成的结构，其中多晶硅电极41为第一介质氧化层31内部的长椭圆结构。
作为优选方式，第一介质氧化层31是由两端较大的圆形槽和中间较小的圆形槽组成的哑铃状结构，浮空场板多晶硅电极41位于两端较大的圆形槽中，哑铃状浮空场板结构沿源漏方向交替排列，垂直源漏方向上相邻的浮空场板多晶硅电极41与上层的金属条相连，且哑铃状结构介质层中间较小的圆形槽有1个至多个。
作为优选方式，所述纵向浮空场板形成的具有等势浮空槽的耐压层，应用于二极管、肖特基二极管、MOS器件、IGBT器件、JBS器件中。
作为优选方式，所述器件引入第一导电类型埋层02，纵向浮空场板同时对第一导电类型埋层02和第二导电类型漂移区21进行耗尽，所述第一导电类型埋层02位于第二导电类型漂移区21的表面、中间或者槽底部。
作为优选方式，所述器件引入第一导电类型独立深埋层01，第一导电类型独立深埋层01在刻槽之后利用槽孔进行注入得到，所形成的是包围在每个纵向浮空场板底部的独立埋层。
为实现上述发明目的，本发明还提供一种所述的一种耗尽自连续的匀场低阻器件的制造方法，包括如下步骤：
步骤1：选择第一类导电类型半导体衬底11；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21；
步骤3：选择槽型结构间距，通过光刻以及刻蚀形成两个相邻的圆柱形槽型结构；
步骤4：在槽型结构内生成第一介质氧化层31；
步骤5：淀积多晶并刻蚀至硅平面，形成浮空场板多晶硅电极41；
步骤6：形成第二介质氧化层32，再形成第三介质氧化层33；
步骤7：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再通过离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42；
步骤9：离子注入形成第一导电类型半导体接触区13,第二导电类型半导体接触区23；
步骤10：表面淀积氧化层并平坦化，形成第四介质氧化层34；
步骤11：刻蚀第三介质氧化层33和第四介质氧化层34形成漂移区金属通孔53，接着刻蚀第四介质氧化层34形成源极通孔51、漏极通孔52；
步骤12：淀积并刻蚀形成源极金属61，漏极金属62，金属条63。
作为优选方式，步骤7中通过离子注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，通过多次不同能量的离子注入并激活来形成。
作为优选方式，所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
本发明的有益效果为：第一介质氧化层31和其中的多晶硅电极41构成纵向浮空场板，形成一种连续耗尽元胞，所述连续耗尽元胞分布在整个第二导电类型漂移区21中。由于介质层的介电系数相比硅层更低，所以提高相同长度下介质层能承受更高的电压。双椭圆型、长椭圆型等结构的第一介质氧化层与浮空场板多晶硅电极41形成连续耗尽元胞，相比单槽结构的第一介质氧化层与浮空场板多晶硅电极41形成的分立耗尽元胞，在漏极加高压时，连续耗尽元胞中多晶硅电极上会耦合出浮空电位来钳位电势，且由于连续耗尽元胞之间存在交叠区，所以连续耗尽元胞能对第二导电类型漂移区同时进行耗尽。由于连续耗尽元胞能够有效的将硅层耗尽，增强耗尽连续性，从而提高器件耐压，且提供了低阻电流通路。此外，浮空场板多晶硅电极能够调制漂移区电场，使得电场分布均匀，进一步将器件耐压提高。还可以将漂移区注入剂量提高，降低比导通电阻。
附图说明
图1为实施例1的耗尽自连续的匀场低阻器件结构示意图；
图2为实施例1的耗尽自连续的匀场低阻器件结构俯视图；
图3为实施例2的耗尽自连续的匀场低阻器件结构俯视图；
图4为实施例3的耗尽自连续的匀场低阻器件结构俯视图；
图5为实施例4的耗尽自连续的匀场低阻器件结构俯视图；
图6为实施例5的耗尽自连续的匀场低阻器件结构俯视图；
图7为实施例6的耗尽自连续的匀场低阻器件结构俯视图；
图8为实施例7的耗尽自连续的匀场低阻器件结构示意图；
图9为实施例8的耗尽自连续的匀场低阻器件结构示意图；
图10为实施例9的耗尽自连续的匀场低阻器件结构示意图；
图11为实施例10的耗尽自连续的匀场低阻器件结构示意图；
图12(a)-图12(k)为实施例1所述器件的工艺流程示意图；
图13中的(a)、(b)分别为实施例1所述器件与单槽器件击穿时的耗尽区分布图。
11为第一导电类型半导体衬底、12为第一导电类型阱区、13为第一导电类型半导体接触区，21为第二导电类型漂移区、22为第二导电类型阱区、23为第二导电类型半导体接触区，31为第一介质氧化层、32为第二介质氧化层、33为第三介质氧化层、34为第四介质氧化层，41为浮空场板多晶硅电极、42为控制栅多晶硅电极，51为源极通孔、52为漏极通孔、53为漂移区金属通孔，61为源极金属、62为漏极金属、63为金属条、02为第一导电类型埋层、01为第一导电类型独立深埋层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
实施例1所述的一种耗尽自连续的匀场低阻器件，如图1所示，具体包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型半导体接触区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型半导体接触区23，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33、第四介质氧化层34，浮空场板多晶硅电极41、控制栅多晶硅电极42，源极通孔51、漏极通孔52、漂移区金属通孔53，源极金属61，漏极金属62，金属条63；
其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型半导体接触区13和第二导电类型半导体接触区23位于第一导电类型阱区12中，源极通孔51位于第一导电类型半导体接触区13和第二导电类型半导体接触区23的上表面，源极金属61位于源极通孔51的上表面；第二导电类型半导体接触区23位于第二导电类型阱区22中，漏极通孔52位于第二导电类型半导体接触区23的上表面，漏极金属62位于漏极通孔52的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且第二介质氧化层32左端与第二导电类型半导体接触区23相接触、右端与第二导电类型漂移区21相接触；第三介质氧化层33位于左侧的第二介质氧化层32与右侧的第二导电类型半导体接触区23之间的第二导电类型漂移区21的上表面；第四介质氧化层34位于第三介质氧化层33的上面，并且覆盖第一导电类型半导体接触区13和第二导电类型半导体接触区23；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第四介质氧化层34的上表面；第一介质氧化层31和浮空场板多晶硅电极41构成纵向浮空场板、形成一种连续耗尽元胞，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成具有等势浮空槽的耐压层；漂移区金属通孔53位于第三介质氧化层33和第四介质氧化层34内，且在浮空场板多晶硅电极41上方连接金属条63。
所述纵向浮空场板的深度小于第二导电类型漂移区21的深度时，其对整个漂移区进行耗尽；
本实施例中，第一介质氧化层31和其中的浮空场板多晶硅电极41包括两个相同的圆形槽，且圆形槽方向平行于源漏方向，其中靠近漏端的的浮空场板多晶硅电极41与上层的金属条相连。
其基本工作原理如下：以第一导电类型半导体衬底11为P型为例，在栅极偏置电压VG为0时，在漏极金属62上施加较大的电压VD，此时第二导电类型漂移区21与第一导电类型阱区12以及第一导电类型半导体衬底11构成的PN结在漏极电压VD作用下开始耗尽。在第二导电类型漂移区21内均匀分布有第一介质氧化层31和浮空场板多晶硅电极41构成纵向浮空场板，在器件反向耐压时，介质氧化层承担绝大部分电压，由于二氧化硅介电系数小于硅的介电系数，器件耐压大大提高。同时，给漏极加压时，纵向浮空场板中的多晶硅电极上会耦合出浮空电位来钳位电势，且由于耗尽元胞之间存在交叠区，所以耗尽元胞能对第二导电类型漂移区同时进行耗尽，使得硅层的耗尽连续性增强，提高器件的耐压。浮空场板中的电极能让漂移区电场分布更加均匀，进一步提高了器件的击穿电压。耗尽连续性增强后，也可将漂移区注入剂量提高，降低比导通电阻。
当栅极偏置电压VG大于阈值电压时，第一导电类型阱区12靠近第二介质氧化层32的表面会出现反型层电子。在漏极金属62上施加偏置电压VD，反型电子会沿纵漂移区的表面从源端向漏端移动。由于纵向浮空场板在横向上留有电流路径，所以电子可以迅速流过漂移区表面，且可以通过提高漂移区注入剂量来降低比导通电阻。综上所述，本发明所提出的具有耗尽自连续的匀场低阻器件较常规具有更高的击穿电压和更低的比导通电阻。
如图12所示，为本发明实施例1的工艺流程示意图，具体包括以下步骤：
步骤1：选择第一类导电类型半导体衬底11，如图12(a)所示；
步骤2：进行高能离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21，如图12(b)所示；
步骤3：选择槽型结构间距，通过光刻以及刻蚀形成周期性排列的相邻圆柱形槽型结构，如图12(c)所示；
步骤4：在槽型结构内生成第一介质氧化层31，如图12(d)所示；
步骤5：淀积多晶并刻蚀至硅平面，形成浮空场板多晶硅电极41，如图12(e)所示；
步骤6：形成第二介质氧化层32，再形成第三介质氧化层33，如图12(f)所示；
步骤7：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再通过离子注入第二导电类型杂质并推结，形成第二导电类型阱区22，如图12(g)所示；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42，如图12(h)所示；
步骤9：离子注入形成第一导电类型半导体接触区13,第二导电类型半导体接触区23，如图12(i)所示；
步骤10：表面淀积氧化层并平坦化，形成第四介质氧化层34，如图12(j)所示；
步骤11：刻蚀第三介质氧化层33和第四介质氧化层34形成漂移区金属通孔53，接着刻蚀第四介质氧化层34形成源极通孔51、漏极通孔52，如图12(k)所示；
步骤12：淀积并刻蚀形成源极金属61，漏极金属62，金属条63，如图12(l)所示。
需要注意的是：
所述的一种制造方法，步骤2中通过高能离子注入并推结形成的第二导电类型漂移区21也可以通过外延的方法得到。
所述的一种制造方法，步骤7中通过离子注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，也可以通过多次不同能量的高能注入并激活来形成。
所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
所述纵向浮空场板形成的具有等势浮空槽的耐压层，应用于二极管、肖特基二极管、MOS器件、IGBT器件、JBS器件中。
浮空场板多晶硅电极41是多晶硅材质或是金属材质；第一导电类型半导体衬底11材料是体硅、氮化镓、碳化硅、或者是SOI材料；第一介质氧化层31是氧化层，或者是低K介质。
实施例2
如图3所示，为实施例2的耗尽自连续的匀场低阻器件结构俯视图，本例与实施例1的结构不同之处在于，连续耗尽元胞的第一介质氧化层31是由两个大小不同但相连的圆形槽组成，浮空场板多晶硅电极41只位于其中半径较大的圆形槽。相比两个圆形组成的介质氧化层，其电流路径会更大，进一步降低器件电阻，提高器件电流，其工作原理与实施例1基本相同。
实施例3
如图4所示，为实施例3的耗尽自连续的匀场低阻器件结构俯视图，本例与实施例1的结构不同之处在于，连续耗尽元胞的第一介质氧化层31是数个垂直于源漏方向的大小相同且相连的圆形槽，每个圆形槽中浮空场板多晶硅电极41位于第一介质氧化层31中，连续耗尽元胞中心处的多晶硅电极与上层的金属条相连。其工作原理与实施例1基本相同。
实施例4
如图5所示，为实施例4的耗尽自连续的匀场低阻器件结构俯视图，本例与实施例1的结构不同之处在于，第一介质氧化层31是多个长椭圆形成的结构，其中多晶硅电极41为第一介质氧化层31内部的长椭圆结构。其工作原理与实施例1基本相同。
实施例5
如图6所示，为实施例5的耗尽自连续的匀场低阻器件结构俯视图，本例与实施例1的结构不同之处在于，第一介质氧化层31是由两端较大的圆形槽和中间较小的圆形槽组成的哑铃状结构，浮空场板多晶硅电极41位于两端较大的圆形槽中，哑铃状浮空场板结构沿源漏方向交替排列，垂直源漏方向上相邻的浮空场板多晶硅电极41与上层的金属条相连，且哑铃状结构介质层中间较小的圆形槽有1个至多个。
该结构通过电极之间的连接使得介质层对于电场的调制作用更加突出，进一步提高器件耐压并降低比导通电阻，其工作原理与实施例1基本相同。
实施例6
如图7所示，为实施例6的耗尽自连续的匀场低阻器件结构俯视图，本例与实施例1的结构不同之处在于，所述第一介质氧化层31是由两端较大的圆形槽和中间多个较小的圆形槽组成的哑铃状结构，浮空场板多晶硅电极41位于两端较大的圆形槽中，其工作原理与实施例1基本相同。
实施例7
如图8所示，为实施例7的耗尽自连续的匀场低阻器件结构示意图，本例与实施例1的结构不同之处在于，所述纵向浮空场板插入衬底，其同时对第一导电类型半导体衬底11和第二导电类型漂移区21进行耗尽，其工作原理与实施例1基本相同。
实施例8
如图9所示，为实施例8的耗尽自连续的匀场低阻器件结构示意图，本例与实施例1的结构不同之处在于，所述器件为SOI器件而非体硅器件，所述纵向浮空场板均匀分布在第二导电类型漂移区21中，其工作原理与实施例1基本相同。
实施例9
如图10所示，为实施例9的耗尽自连续的匀场低阻器件结构示意图，本例与实施例1的结构不同之处在于，所述器件引入第一导电类型埋层02，纵向浮空场板同时对第一导电类型埋层02和第二导电类型漂移区21进行耗尽，所述第一导电类型埋层02位于第二导电类型漂移区21的表面、中间或者槽底部，其工作原理与实施例1基本相同。
实施例10
如图11所示，为实施例10的耗尽自连续的匀场低阻器件结构示意图，本例与实施例1的结构不同之处在于，所述器件引入分立的第一导电类型埋层01，该埋层01在刻槽之后利用槽孔进行注入得到，所形成的是包围在每个纵向浮空场板底部的独立埋层，其工作原理与实施例1基本相同。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种耗尽自连续的匀场低阻器件，其特征在于包括：
第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型半导体接触区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型半导体接触区(23)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)、第四介质氧化层(34)，浮空场板多晶硅电极(41)、控制栅多晶硅电极(42)，源极通孔(51)、漏极通孔(52)、漂移区金属通孔(53)，源极金属(61)，漏极金属(62)，金属条(63)；
其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型半导体接触区(13)和第二导电类型半导体接触区(23)位于第一导电类型阱区(12)中，源极通孔(51)位于第一导电类型半导体接触区(13)和第二导电类型半导体接触区(23)的上表面，源极金属(61)位于源极通孔(51)的上表面；第二导电类型半导体接触区(23)位于第二导电类型阱区(22)中，漏极通孔(52)位于第二导电类型半导体接触区(23)的上表面，漏极金属(62)位于漏极通孔(52)的上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且第二介质氧化层(32)左端与第二导电类型半导体接触区(23)相接触、右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于左侧的第二介质氧化层(32)与右侧的第二导电类型半导体接触区(23)之间的第二导电类型漂移区(21)的上表面；第四介质氧化层(34)位于第三介质氧化层(33)的上面，并且覆盖第一导电类型半导体接触区(13)和第二导电类型半导体接触区(23)；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第四介质氧化层(34)的上表面；第一介质氧化层(31)和浮空场板多晶硅电极(41)构成纵向浮空场板、形成一种连续耗尽元胞，且第一介质氧化层(31)包围浮空场板多晶硅电极(41)，所述纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成具有等势浮空槽的耐压层；漂移区金属通孔(53)位于第三介质氧化层(33)和第四介质氧化层(34)内，且在浮空场板多晶硅电极(41)上方连接金属条(63)。
2.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：第一介质氧化层(31)和其中的浮空场板多晶硅电极(41)包括两个相同的圆形槽，且圆形槽方向平行于源漏方向，其中靠近漏端的的浮空场板多晶硅电极(41)与上层的金属条相连。
3.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：所述纵向浮空场板的深度小于第二导电类型漂移区(21)的深度时，其对整个漂移区进行耗尽；所述纵向浮空场板插入衬底，其同时对第一导电类型半导体衬底(11)和第二导电类型漂移区(21)进行耗尽。
4.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：浮空场板多晶硅电极(41)是多晶硅材质或是金属材质；第一导电类型半导体衬底(11)材料是体硅、氮化镓、碳化硅、或者是SOI材料；第一介质氧化层(31)是氧化层，或者是低K介质。
5.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：连续耗尽元胞的第一介质氧化层(31)是由两个大小不同但相连的圆形槽组成，浮空场板多晶硅电极(41)只位于其中半径较大的圆形槽。
6.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：连续耗尽元胞的第一介质氧化层(31)是数个垂直于源漏方向的大小相同且相连的圆形槽，每个圆形槽中浮空场板多晶硅电极(41)位于第一介质氧化层(31)中，连续耗尽元胞中心处的多晶硅电极与上层的金属条相连。
7.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：第一介质氧化层(31)是多个长椭圆形成的结构，其中多晶硅电极(41)为第一介质氧化层(31)内部的长椭圆结构。
8.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：第一介质氧化层(31)是由两端较大的圆形槽和中间较小的圆形槽组成的哑铃状结构，浮空场板多晶硅电极(41)位于两端较大的圆形槽中，哑铃状浮空场板结构沿源漏方向交替排列，垂直源漏方向上相邻的浮空场板多晶硅电极(41)与上层的金属条相连，且哑铃状结构介质层中间较小的圆形槽有1个至多个。
9.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：所述纵向浮空场板形成的具有等势浮空槽的耐压层，应用于二极管、肖特基二极管、MOS器件、IGBT器件、JBS器件中。
10.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：所述器件引入第一导电类型埋层(02)，纵向浮空场板同时对第一导电类型埋层(02)和第二导电类型漂移区(21)进行耗尽，所述第一导电类型埋层(02)位于第二导电类型漂移区(21)的表面、中间或者槽底部。
11.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：所述器件引入第一导电类型独立深埋层(01)，第一导电类型独立深埋层(01)在刻槽之后利用槽孔进行注入得到，所形成的是包围在每个纵向浮空场板底部的独立埋层。
12.权利要求1至11任意一项所述的一种耗尽自连续的匀场低阻器件的制造方法，其特征在于包括如下步骤：
步骤1：选择第一类导电类型半导体衬底(11)；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区(21)；
步骤3：选择槽型结构间距，通过光刻以及刻蚀形成两个相邻的圆柱形槽型结构；
步骤4：在槽型结构内生成第一介质氧化层(31)；
步骤5：淀积多晶并刻蚀至硅平面，形成浮空场板多晶硅电极(41)；
步骤6：形成第二介质氧化层(32)，再形成第三介质氧化层(33)；
步骤7：离子注入第一导电类型杂质并推结，形成第一导电类型阱区(12)，再通过离子注入第二导电类型杂质并推结，形成第二导电类型阱区(22)；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极(42)；
步骤9：离子注入形成第一导电类型半导体接触区(13)，第二导电类型半导体接触区(23)；
步骤10：表面淀积氧化层并平坦化，形成第四介质氧化层(34)；
步骤11：刻蚀第三介质氧化层(33)和第四介质氧化层(34)形成漂移区金属通孔(53)，接着刻蚀第四介质氧化层(34)形成源极通孔(51)、漏极通孔(52)；
步骤12：淀积并刻蚀形成源极金属(61)，漏极金属(62)，金属条(63)。
13.根据权利要求12所述的一种耗尽自连续的匀场低阻器件的制造方法，其特征在于：步骤7中通过离子注入并推结而得到的第一导电类型阱区(12)与第二导电类型阱区(22)，通过多次不同能量的离子注入并激活来形成。
14.根据权利要求12所述的一种耗尽自连续的匀场低阻器件的制造方法，其特征在于：所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。
CN202210599285.XA 2022-05-30 2022-05-30 耗尽自连续的匀场低阻器件及制造方法 Pending CN115000151A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210599285.XA CN115000151A (zh) 2022-05-30 2022-05-30 耗尽自连续的匀场低阻器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210599285.XA CN115000151A (zh) 2022-05-30 2022-05-30 耗尽自连续的匀场低阻器件及制造方法

Publications (1)

Publication Number Publication Date
CN115000151A true CN115000151A (zh) 2022-09-02

Family

ID=83030095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210599285.XA Pending CN115000151A (zh) 2022-05-30 2022-05-30 耗尽自连续的匀场低阻器件及制造方法

Country Status (1)

Country Link
CN (1) CN115000151A (zh)

Similar Documents

Publication Publication Date Title
CN110459599B (zh) 具有深埋层的纵向浮空场板器件及制造方法
US8581341B2 (en) Power MOSFET with embedded recessed field plate and methods of fabrication
CN111816707B (zh) 消除体内曲率效应的等势降场器件及其制造方法
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
US12057482B2 (en) MOSFET with distributed doped P-shield zones under trenches
CN110718546A (zh) 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet
US6515348B2 (en) Semiconductor device with FET MESA structure and vertical contact electrodes
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN104485359A (zh) 自对准电荷平衡的功率双扩散金属氧化物半导体制备方法
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN115148826B (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN107564965B (zh) 一种横向双扩散mos器件
CN113658999B (zh) 具有无结终端技术功率半导体器件及制造方法和应用
CN113659009A (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN102687274B (zh) 沟槽式金属氧化物半导体场效应晶体管
CN116978928A (zh) 一种基于有源耗尽机理的功率半导体器件及制造方法
CN114361247A (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法
CN210156383U (zh) 一种超结功率半导体器件
CN115000151A (zh) 耗尽自连续的匀场低阻器件及制造方法
CN113659008A (zh) 具有电场钳位层的匀场器件及其制造方法和应用
WO2009130648A1 (en) Semiconductor devices including a field reducing structure and methods of manufacture thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination