CN114999909A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN114999909A
CN114999909A CN202210160928.0A CN202210160928A CN114999909A CN 114999909 A CN114999909 A CN 114999909A CN 202210160928 A CN202210160928 A CN 202210160928A CN 114999909 A CN114999909 A CN 114999909A
Authority
CN
China
Prior art keywords
phosphoric acid
substrate
acid treatment
concentration
treatment solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210160928.0A
Other languages
English (en)
Inventor
本田拓巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN114999909A publication Critical patent/CN114999909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种基板处理方法和基板处理装置，能够提高磷酸水溶液的使用效率。基板处理方法包括调配工序、蚀刻处理工序以及浓度上升工序。在调配工序中，向磷酸水溶液中添加析出抑制剂来调配磷酸处理液。在蚀刻处理工序中，将具有氧化硅膜和氮化硅膜的基板浸在处理槽中来对基板进行蚀刻处理。在浓度上升工序中，在被进行了蚀刻处理的基板的张数达到第一阈值的情况下、或者磷酸处理液中的硅浓度达到第二阈值的情况下，向处理槽内的磷酸处理液追加投入析出抑制剂来使磷酸处理液中的析出抑制剂的浓度上升。在进行浓度上升工序之后，在蚀刻处理工序中，将新的基板浸在贮存有使析出抑制剂的浓度上升后的磷酸处理液的处理槽中来对新的基板进行蚀刻处理。

Description

基板处理方法和基板处理装置
技术领域
公开的实施方式涉及一种基板处理方法和基板处理装置。
背景技术
以往，已知一种通过将基板浸在含有用于抑制硅氧化物(SiO2)的析出的析出抑制剂的磷酸水溶液中来蚀刻该基板的技术(参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2019-67810号公报
发明内容
发明要解决的问题
本公开提供一种能够提高磷酸水溶液的使用效率的技术。
用于解决问题的方案
本公开的一个方式的基板处理方法包括调配工序、蚀刻处理工序以及析出抑制剂的浓度上升工序。在调配工序中，通过向磷酸水溶液中添加用于抑制硅氧化物的析出的析出抑制剂来调配磷酸处理液。在蚀刻处理工序中，将具有氧化硅膜和氮化硅膜的基板浸在贮存有磷酸处理液的处理槽中来对基板进行蚀刻处理。在析出抑制剂的浓度上升工序中，在通过磷酸处理液被进行了蚀刻处理的基板的张数达到第一阈值的情况下、或者磷酸处理液中的硅浓度达到第二阈值的情况下，向处理槽内的磷酸处理液追加投入析出抑制剂来使磷酸处理液中的析出抑制剂的浓度上升。另外，在进行使析出抑制剂的浓度上升的工序之后，在蚀刻处理工序中，将新的基板浸在贮存有使析出抑制剂的浓度上升后的磷酸处理液的处理槽中来对新的基板进行蚀刻处理。
发明的效果
根据本公开，能够提高磷酸水溶液的使用效率。
附图说明
图1是表示实施方式所涉及的基板处理系统的结构的概要框图。
图2是表示实施方式所涉及的蚀刻处理装置的结构的概要框图。
图3是利用析出抑制剂的硅氧化物的析出抑制机制的说明图。
图4是利用析出抑制剂的选择比调整机制的说明图。
图5是表示实施方式所涉及的基板处理系统执行的一系列基板处理的过程的流程图。
图6是表示第一阈值信息的一例的图。
图7是表示变形例所涉及的基板处理系统执行的一系列基板处理的过程的流程图。
具体实施方式
下面，参照附图来详细地说明本申请公开的基板处理装置的实施方式。此外，以下所示的实施方式并不用于限定本公开。另外，需要留意的是，附图是示意性的，各要素的尺寸关系、各要素的比率等有时与实际不同。并且，附图之间有时还包括尺寸关系、比率彼此不同的部分。
以往，已知一种将具有氧化硅膜(SiO2)和氮化硅膜(SiN)交替地层叠而成的图案的基板浸在磷酸(H3PO4)水溶液中来选择性地蚀刻氧化硅膜和氮化硅膜中的氮化硅膜的技术。
当将基板浸在磷酸水溶液中时，从基板溶出硅，由此磷酸水溶液中的硅浓度上升。当磷酸水溶液中的硅浓度上升时，硅氧化物(SiO2)可能会析出至基板的氧化硅膜上。因此，已知一种使用添加了用于抑制硅氧化物的析出的析出抑制剂(下面也称作“析出抑制剂”。)的磷酸水溶液来进行基板的蚀刻处理的技术。
以往，每进行一次蚀刻处理，将添加了析出抑制剂的磷酸水溶液废弃。对此，例如从减少运行成本的观点出发，期待一种提高磷酸水溶液的使用效率的技术。
在此，氧化硅膜与氮化硅膜的选择比根据磷酸水溶液中的硅浓度发生变化。此外，磷酸水溶液的处理中的“选择比”是氮化硅膜的蚀刻速率与氧化硅膜的蚀刻速率的比。如上述那样，通过进行蚀刻处理，磷酸水溶液中的硅浓度发生变化。因而，当在多次蚀刻处理中重复使用磷酸水溶液时，选择比在每次蚀刻处理中可能会出现偏差。像这样，通过简单地重复使用磷酸水溶液，难以稳定地实施蚀刻处理。
已知的是，磷酸水溶液中的硅浓度越高，则氮化硅膜相对于氧化硅膜的选择比越高。换言之，磷酸水溶液中的硅浓度越高，则氧化硅膜的蚀刻速率越低。对此，本申请的发明人经过认真研究发现：通过增加析出抑制剂的添加量，相同硅浓度下的氧化硅膜的蚀刻速率上升。即，发现了能够通过增加析出抑制剂的添加量来调整氮化硅膜相对于氧化硅膜的选择比。
基于该结果，本公开的基板处理方法设为，一边在添加有析出抑制剂的磷酸水溶液(下面还称作“磷酸处理液”。)中适当地追加投入析出抑制剂一边在多次蚀刻处理中使用添加有析出抑制剂的磷酸水溶液。由此，能够抑制氧化硅膜与氮化硅膜的选择比的偏差，并且能够实现磷酸处理液(磷酸水溶液)的高效使用。
<基板处理系统的结构>
首先，参照图1来说明实施方式所涉及的基板处理系统1的结构。图1是表示实施方式所涉及的基板处理系统1的结构的概要框图。基板处理系统1是基板处理装置的一例。
如图1所示，实施方式所涉及的基板处理系统1具备承载件搬入搬出部2、基板组形成部3、基板组载置部4、基板组搬送部5、基板组处理部6以及控制部7。
承载件搬入搬出部2具备承载件台20、承载件搬送机构21、承载件存储部22、23以及承载件载置台24。
在承载件台20载置从外部搬送来的多个承载件9。承载件9是用于将多张(例如25张)晶圆W以水平姿势上下排列地收容的容器。承载件搬送机构21在承载件台20、承载件存储部22、23以及承载件载置台24之间进行承载件9的搬送。
通过后述的基板搬送机构30将处理前的多个晶圆W从被载置于承载件载置台24的承载件9搬出至基板组处理部6。另外，通过基板搬送机构30将处理后的多个晶圆W从基板组处理部6搬入被载置于承载件载置台24的承载件9。
基板组形成部3具有基板搬送机构30，用于形成基板组。基板组由使一个或多个承载件9中收容的晶圆W组合起来同时被处理的多张(例如50张)晶圆W构成。形成一个基板组的多个晶圆W以板面彼此相向的状态隔开固定的间隔地排列。
基板搬送机构30在被载置于承载件载置台24的承载件9与基板组载置部4之间搬送多个晶圆W。
基板组载置部4具有基板组搬送台40，用于暂时地载置(待机)通过基板组搬送部5在基板组形成部3与基板组处理部6之间被搬送的基板组。基板组搬送台40具有用于载置通过基板组形成部3形成的处理前的基板组的搬入侧载置台41和用于载置通过基板组处理部6处理后的基板组的搬出侧载置台42。一个基板组的多个晶圆W以立起姿势沿前后方向排列地载置于搬入侧载置台41和搬出侧载置台42。
基板组搬送部5具有基板组搬送机构50，用于在基板组载置部4与基板组处理部6之间、基板组处理部6的内部进行基板组的搬送。基板组搬送机构50具有轨道51、移动体52以及基板保持体53。
轨道51沿X轴方向配置于基板组载置部4至基板组处理部6。移动体52构成为能够一边保持多个晶圆W一边沿着轨道51移动。基板保持体53配置于移动体52，用于保持以立起姿势沿前后方向排列的多个晶圆W。
基板组处理部6对一个基板组的多个晶圆W统一地进行蚀刻处理、清洗处理、干燥处理等。在基板组处理部6以沿轨道51排列的方式配置有两台蚀刻处理装置60、清洗处理装置70、清洗处理装置80以及干燥处理装置90。
蚀刻处理装置60对一个基板组的多个晶圆W统一地进行蚀刻处理。清洗处理装置70对一个基板组的多个晶圆W统一地进行清洗处理。清洗处理装置80进行基板保持体53的清洗处理。干燥处理装置90对一个基板组的多个晶圆W统一地进行干燥处理。此外，蚀刻处理装置60、清洗处理装置70、清洗处理装置80以及干燥处理装置90的数量不限于图1的例子。
蚀刻处理装置60具备蚀刻处理用的处理槽61、冲洗处理用的处理槽62以及基板升降机构63、64。
处理槽61能够收容以立起姿势排列的一个基板组的晶圆W，用于贮存蚀刻处理用的药液、具体地说是上述的磷酸处理液。在后文中叙述处理槽61的详情。
在处理槽62中贮存冲洗处理用的处理液(脱离子水等)。形成基板组的多个晶圆W以立起姿势沿前后方向排列地保持于基板升降机构63、64。
蚀刻处理装置60通过基板升降机构63来保持通过基板组搬送部5被搬送来的基板组，并使该基板组浸在处理槽61的磷酸处理液中来进行蚀刻处理。蚀刻处理例如进行1小时～3小时左右。
通过基板组搬送部5将在处理槽61中被进行了蚀刻处理的基板组搬送至处理槽62。而且，蚀刻处理装置60通过基板升降机构64来保持被搬送来的基板组，通过使该基板组浸在处理槽62的冲洗液中来进行冲洗处理。通过基板组搬送部5将在处理槽62中被进行了冲洗处理的基板组搬送至清洗处理装置70的处理槽71。
清洗处理装置70具备清洗用的处理槽71、冲洗处理用的处理槽72以及基板升降机构73、74。在清洗用的处理槽71中贮存清洗用的药液(下面还称作“清洗药液”)。清洗药液例如为SC-1(氨、过氧化氢以及水的混合液)等。
在冲洗处理用的处理槽72中贮存冲洗处理用的处理液(脱离子水等)。一个基板组的多个晶圆W以立起姿势沿前后方向排列地保持于基板升降机构73、74。
清洗处理装置70通过基板升降机构73来保持通过基板组搬送部5被搬送来的基板组，通过使该基板组浸在处理槽71的清洗液中来进行清洗处理。
通过基板组搬送部5将在处理槽71中被进行了清洗处理的基板组搬送至处理槽72。而且，清洗处理装置70通过基板升降机构74来保持被搬送来的基板组，通过使该基板组浸在处理槽72的冲洗液中来进行冲洗处理。通过基板组搬送部5将在处理槽72中被进行了冲洗处理的基板组搬送至干燥处理装置90的处理槽91。
干燥处理装置90具有处理槽91和基板升降机构92。向处理槽91供给干燥处理用的处理气体。一个基板组的多个晶圆W以立起姿势沿前后方向排列地保持于基板升降机构92。
干燥处理装置90通过基板升降机构92来保持通过基板组搬送部5被搬送来的基板组，使用被供给至处理槽91内的干燥处理用的处理气体来进行干燥处理。通过基板组搬送部5将通过处理槽91被进行了干燥处理的基板组搬送至基板组载置部4。
清洗处理装置80向基板组搬送机构50的基板保持体53供给清洗用的处理液，并进一步地供给干燥气体，由此进行基板保持体53的清洗处理。
控制部7控制基板处理系统1的各部(承载件搬入搬出部2、基板组形成部3、基板组载置部4、基板组搬送部5、基板组处理部6等)的动作。控制部7基于来自开关、各种传感器等的信号来控制基板处理系统1的各部的动作。
控制部7包括具有CPU(Central Processing Unit：中央处理单元)、ROM(ReadOnly Memory：只读存储器)、RAM(Random Access Memory：随机存取存储器)、输入输出端口等的微计算机、各种电路。控制部7通过读出并执行未图示的存储部中存储的程序来控制基板处理系统1的动作。
控制部7具有计算机可读取的存储介质8。在存储介质8中保存用于控制在基板处理系统1中执行的各种处理的上述程序。程序可以存储于计算机可读取的存储介质8中，并从其它存储介质安装至控制部7的存储介质8。
作为计算机可读取的存储介质8，例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
<蚀刻处理装置的结构>
接着，参照图2来说明实施晶圆W的蚀刻处理的蚀刻处理装置60的结构。图2是表示实施方式所涉及的蚀刻处理装置60的结构的概要框图。
蚀刻处理装置60具备磷酸处理液供给部100和基板处理部110。磷酸处理液供给部100调配磷酸处理液L并供给至基板处理部110。
磷酸处理液供给部100具备磷酸水溶液供给部101、析出抑制剂供给部103、混合机构104、磷酸处理液供给路径105以及流量调整器106。
磷酸水溶液供给部101向混合机构104供给磷酸水溶液。该磷酸水溶液供给部101具有磷酸水溶液供给源101a、磷酸水溶液供给路径101b以及流量调整器101c。
磷酸水溶液供给源101a例如为用于贮存磷酸水溶液的罐。磷酸水溶液供给路径101b将磷酸水溶液供给源101a与混合机构104连接，用于从磷酸水溶液供给源101a向混合机构104供给磷酸水溶液。
流量调整器101c配置于磷酸水溶液供给路径101b，用于调整向混合机构104供给的磷酸水溶液的流量。流量调整器101c具有开闭阀、流量控制阀以及流量计等。
析出抑制剂供给部103向混合机构104供给析出抑制剂。该析出抑制剂供给部103具有析出抑制剂供给源103a、析出抑制剂供给路径103b以及流量调整器103c。
析出抑制剂供给源103a例如为用于贮存析出抑制剂的罐。析出抑制剂供给路径103b将析出抑制剂供给源103a与混合机构104连接，用于从析出抑制剂供给源103a向混合机构104供给析出抑制剂。
流量调整器103c配置于析出抑制剂供给路径103b，用于调整向混合机构104供给的析出抑制剂的流量。流量调整器103c具有开闭阀、流量控制阀以及流量计等。
实施方式所涉及的析出抑制剂包含用于抑制硅氧化物的析出的成分即可。析出抑制剂例如可以包括使溶解于磷酸水溶液的硅离子在溶解了的状态下稳定化来抑制硅氧化物的析出这样的成分。另外，析出抑制剂可以包含通过其它公知的方法来抑制硅氧化物的析出这样的成分。
作为实施方式所涉及的析出抑制剂，例如能够使用包含氟成分的硅氟氢酸(H2SiF6)水溶液。另外，析出抑制剂可以包含氨等添加物，以使水溶液中的硅氟氢酸稳定。
作为实施方式所涉及的析出抑制剂，例如能够使用六氟硅酸铵(NH4)2SiF6、氟硅酸钠(Na2SiF6)等。
另外，实施方式所涉及的析出抑制剂可以为包含作为离子半径为
Figure BDA0003514633540000081
至
Figure BDA0003514633540000082
的阳离子的元素的化合物。在此，“离子半径”是基于根据晶格的晶格常数得到的阴离子与阳离子的半径和、根据经验求出的离子的半径。
实施方式所涉及的析出抑制剂例如可以包含铝、钾、锂、钠、镁、钙、锆、钨、钛、钼、铪、镍以及铬中的任一元素的氧化物。
另外，实施方式所涉及的析出抑制剂可以代替上述的任一元素的氧化物或者除上述的任一元素的氧化物之外还包括上述任一元素的氮化物、氯化物、溴化物、氢氧化物以及硝酸盐中的至少一方。
实施方式所涉及的析出抑制剂例如可以包括Al(OH)3、AlCl3、AlBr3、Al(NO3)3、Al2(SO4)3、AlPO4以及Al2O3中的至少一方。
另外，实施方式所涉及的析出抑制剂可以包括KCl、KBr、KOH以及KNO3中的至少一方。并且，实施方式所涉及的析出抑制剂可以包括LiCl、NaCl、MgCl2、CaCl2以及ZrCl4中的至少一方。
另外，实施方式所涉及的析出抑制剂供给部103还向处理槽61供给析出抑制剂。具体地说，析出抑制剂供给部103还具备处理槽供给路径103d和切换阀103e。
处理槽供给路径103d是从析出抑制剂供给路径103b分支出的流路。相当于处理槽供给路径103d的前端部的喷出部103f位于处理槽61中的内槽111的上方。具体地说，喷出部103f位于比内槽111中贮存的磷酸处理液L的液面高的位置。切换阀103e设置于析出抑制剂供给路径103b与处理槽供给路径103d的分支点处，用于将析出抑制剂的流出目的地在混合机构104与处理槽61之间进行切换。
像这样，析出抑制剂供给部103能够将析出抑制剂供给源103a中贮存的析出抑制剂经由处理槽供给路径103d供给至内槽111。
混合机构104将磷酸水溶液与析出抑制剂混合来生成磷酸处理液L。即，实施方式所涉及的磷酸处理液L至少含有磷酸水溶液和析出抑制剂。此外，如后述那样，磷酸处理液L还可以含有硅溶液。
作为一例，混合机构104具备罐和循环路径。在循环路径中设置有泵、过滤器以及加热器等。该混合机构104能够通过使用循环路径使罐中贮存的液体循环来将罐中贮存的液体进行混合。另外，混合机构104通过使用设置于循环路径的加热器，能够将液体加热至期望的温度。
另外，实施方式所涉及的析出抑制剂含有醇来作为溶剂。作为溶剂被包括的上述醇例如为甲醇、乙醇、丙醇以及异丙醇中的任一方。像这样，实施方式所涉及的磷酸处理液L含有磷酸水溶液和上述的醇。
磷酸处理液供给路径105将混合机构104与处理槽61的外槽112连接，用于从混合机构104向外槽112供给磷酸处理液L。
流量调整器106配置于磷酸处理液供给路径105，用于调整向外槽112供给的磷酸处理液L的流量。流量调整器106具有开闭阀、流量控制阀以及流量计等。
基板处理部110将晶圆W浸在从磷酸处理液供给部100供给来的磷酸处理液L中，来对该晶圆W实施蚀刻处理。晶圆W是基板的一例。在实施方式中，例如能够选择性地蚀刻在晶圆W上形成的氮化硅膜和氧化硅膜中的氮化硅膜。
基板处理部110具备处理槽61、基板升降机构63、循环路径120、DIW供给部130、硅溶液供给部135、气体供给部140以及处理液排出部150。处理槽61具有内槽111、外槽112以及盖体113。
内槽111是用于使晶圆W浸在磷酸处理液L中的槽，在内槽111中收容浸渍用的磷酸处理液L。内槽111在上部具有开口部111a，使磷酸处理液L贮存至内槽111的开口部111a附近。
在内槽111中，使用基板升降机构63将多个晶圆W浸在磷酸处理液L中，来对晶圆W进行蚀刻处理。该基板升降机构63构成为可升降，将多个晶圆W以垂直姿势沿前后方向排列地保持。
外槽112以包围内槽111的方式配置于内槽111的外侧，用于接受从内槽111的开口部111a流出的磷酸处理液L。如图2所示，外槽112的液位被维持为比内槽111的液位低的液位。
另外，外槽112具有未图示的温度传感器。温度传感器检测磷酸处理液L的温度。通过外槽112的温度传感器生成的信号被发送至上述的控制部7。
内槽111、外槽112以及盖体113例如由石英等耐热性和耐药性高的材料构成。由此，控制部7能够通过被保持为高温(例如150℃以上)的磷酸处理液L来对晶圆W进行蚀刻处理，因此能够高效地对晶圆W进行蚀刻处理。
外槽112和内槽111通过循环路径120连接。循环路径120的一端与外槽112的底部连接，循环路径120的另一端与位于内槽111内的处理液供给喷嘴125连接。
在循环路径120中，从外槽112侧起依次设置泵121、加热器122、过滤器123以及硅浓度计124。
泵121形成从外槽112经由循环路径120向内槽111输送的磷酸处理液L的循环流。另外，磷酸处理液L通过从内槽111的开口部111a溢出而再次向外槽112流出。通过这样，在基板处理部110内形成磷酸处理液L的循环流。即，在外槽112、循环路径120以及内槽111中形成该循环流。
加热器122调整在循环路径120中循环的磷酸处理液L的温度。过滤器123对在循环路径120中循环的磷酸处理液L进行过滤。硅浓度计124检测在循环路径120中循环的磷酸处理液L的硅浓度。通过硅浓度计124生成的信号被发送至控制部7。
DIW供给部130具有DIW供给源130a、DIW供给路径130b以及流量调整器130c。DIW供给部130向外槽112供给DIW(DeIonized Water：脱离子水)，以调整处理槽61中贮存的磷酸处理液L的浓度。
DIW供给路径130b将DIW供给源130a与外槽112连接，用于从DIW供给源130a向外槽112供给规定温度的DIW。
流量调整器130c配置于DIW供给路径130b，用于调整向外槽112供给的DIW的供给量。流量调整器130c具有开闭阀、流量控制阀以及流量计等。通过流量调整器130c来调整DIW的供给量，由此调整蚀刻处理装置60内的磷酸处理液L的温度、磷酸浓度、硅浓度以及析出抑制剂浓度。
硅溶液供给部135向处理槽61供给硅溶液。该硅溶液供给部135具有硅溶液供给源135a、硅溶液供给路径135b以及流量调整器135c。
硅溶液供给源135a例如为用于贮存硅溶液的罐。硅溶液供给路径135b将硅溶液供给源135a与内槽111连接，用于从硅溶液供给源135a向内槽111供给硅溶液。
流量调整器135c配置于硅溶液供给路径135b，用于调整向内槽111供给的硅溶液的流量。流量调整器135c具有开闭阀、流量控制阀以及流量计等。实施方式所涉及的硅溶液例如为使胶态硅分散后的溶液。
气体供给部140向内槽111中贮存的磷酸处理液L中喷出非活性气体(例如氮气)的气泡。气体供给部140具有非活性气体供给源140a、非活性气体供给路径140b、流量调整器140c以及气体喷嘴140d。
非活性气体供给路径140b将非活性气体供给源140a与气体喷嘴140d连接，用于从非活性气体供给源140a向气体喷嘴140d供给非活性气体(例如氮气体)。
流量调整器140c配置于非活性气体供给路径140b，用于调整向气体喷嘴140d供给的非活性气体的供给量。流量调整器140c具有开闭阀、流量控制阀以及流量计等。
气体喷嘴140d例如在内槽111内位于晶圆W和处理液供给喷嘴125的下方。气体喷嘴140d向内槽111中贮存的磷酸处理液L喷出非活性气体的气泡。
实施方式所涉及的蚀刻处理装置60从气体喷嘴140d喷出非活性气体的气泡，由此能够向排列设置于内槽111内的多个晶圆W之间的间隙供给快速流动的磷酸处理液L。因而，根据实施方式，能够高效且均等地对多个晶圆W进行蚀刻处理。
处理液排出部150例如在将使用完毕的磷酸处理液L更换为新液时，将磷酸处理液L排出至排出口DR。处理液排出部150具有排出路150a、流量调整器150b以及冷却罐150c。
排出路150a与循环路径120连接。流量调整器150b配置于排出路150a，用于调整被排出的磷酸处理液L的排出量。流量调整器150b具有开闭阀、流量控制阀以及流量计等。
冷却罐150c用于暂时地贮存流过排出路150a的磷酸处理液L并将其冷却。针对冷却罐150c，通过流量调整器150b来调整磷酸处理液L的排出量。
在此，如上述那样，实施方式所涉及的析出抑制剂供给部103被供给至内槽111。被供给至内槽111的析出抑制剂从内槽111溢出并移动至外槽112，从外槽112通过循环路径120返回内槽111。通过该循环，基板处理系统1能够将追加投入的析出抑制剂与磷酸处理液L混合。另外，在内槽111内，通过从气体供给部140喷出的气体来形成磷酸处理液L的液流。通过利用该液流，能够将追加投入的析出抑制剂与磷酸处理液L更迅速地混合。
另外，析出抑制剂供给部103通过从处理槽供给路径103d的喷出部103f向槽111中的磷酸处理液L的液面滴下析出抑制剂来供给该析出抑制剂。
作为溶剂被包含在析出抑制剂中的醇的沸点比磷酸的沸点低。因此，当单纯地向高温的磷酸处理液L供给析出抑制剂时，析出抑制剂中的醇可能会在高温的磷酸处理液L内沸腾而使磷酸处理液L内产生大量的泡。另外，由于包含大量的泡的磷酸处理液L从处理槽61溢出，处理槽61内的液量可能会大幅地减少从而难以稳定地实施蚀刻处理。
对此，通过向磷酸处理液L每次滴下少量的供给析出抑制剂，能够抑制析出抑制剂的暴沸。
<利用析出抑制剂的选择比调整机制>
如上述那样，本申请的发明人发现能够调整氮化硅膜相对于氧化硅膜的选择比。参照图3和图4来说明其机制。图3是利用析出抑制剂的硅氧化物的析出抑制机制的说明图。另外，图4是利用析出抑制剂的选择比调整机制的说明图。
在蚀刻处理中，在处理槽61内发生如下反应。
Figure BDA0003514633540000131
磷酸处理液L中的Si(OH)4与氧化硅膜接触，由此发生硅氧化物的析出。
对此，如图3所示，析出抑制剂中包含的成分S(硅烷偶联剂)与晶圆W上的氧化硅膜键合。由此，氧化硅膜的表面成为通过成分S被涂覆后的状态，由此磷酸处理液L中的Si(OH)4不易与氧化硅膜接触。其结果是，能够抑制硅氧化物的析出。
在图3中假定磷酸处理液L中的析出抑制剂的浓度为C1。另一方面，在图4中示出使磷酸处理液L中的析出抑制剂的浓度从C1上升至C2的状态。如图4所示，当提高析出抑制剂的浓度时，析出抑制剂的成分S不仅与晶圆W上的氧化硅膜键合，还与磷酸处理液L中的Si(OH)4键合。其结果是，活性的Si(OH)4减少，由此上述反应式中的向右进行的反应、即SiO2+2H2O→Si(OH)4的反应容易有进展。也就是说，氧化硅膜的蚀刻速率上升。因而，能够通过管理析出抑制剂的浓度来调整氮化硅膜相对于氧化硅膜的选择比。
<基板处理系统1的具体动作>
接着，参照图5来说明基板处理系统1的具体动作。图5是表示实施方式所涉及的基板处理系统1执行的一系列基板处理的过程的流程图。此外，按照控制部7的控制来执行图5所示的各处理过程。另外，在图5中，主要示出蚀刻处理装置60中的处理的过程，省略了其它装置、例如清洗处理装置70中的处理等。
如图5所示，在基板处理系统1中，首先进行调配处理(步骤S101)。调配处理是使用磷酸处理液供给部100来调配磷酸处理液L并将调配后的磷酸处理液L输送至处理槽61的处理。
具体地说，首先，使磷酸水溶液供给部101动作来从磷酸水溶液供给源101a向混合机构104的罐供给磷酸水溶液。接着，一边使用混合机构104的循环路径使磷酸水溶液循环，一边使用设置于循环路径的加热器来将磷酸水溶液加热至期望的温度。由此，使磷酸水溶液浓缩。
另外，与磷酸水溶液的浓缩并行地，使析出抑制剂供给部103动作来从析出抑制剂供给源103a向混合机构104的罐供给固定量的析出抑制剂。被供给至混合机构104的罐的析出抑制剂与磷酸水溶液一同在循环路径中循环，由此与磷酸水溶液混合。由此，在混合机构104的罐中生成磷酸处理液L。
接着，打开流量调整器106的开闭阀，来向处理槽61供给罐中贮存的磷酸处理液L。被供给至处理槽61的磷酸处理液L一边在循环路径120中循环，一边通过加热器122被调整为期望的温度。之后，使硅溶液供给部135动作来从硅溶液供给源135a向处理槽61供给硅溶液。另外，使气体供给部140动作来向内槽111的内部供给非活性气体。由此，通过非活性气体来形成磷酸处理液L的液流。
接着，在基板处理系统1中进行蚀刻处理(步骤S102)。具体地说，首先，在通过基板升降机构63来保持由多张(例如50张)晶圆W形成的基板组之后，使基板升降机构63下降来将该基板组配置于内槽111的内部。由此，将多个晶圆W浸在处理槽61的磷酸处理液L中。之后，将使多个晶圆W浸在处理槽61的磷酸处理液L中的状态维持规定时间(例如1小时～3小时左右)。之后，通过使基板升降机构63上升来将多个晶圆W从内槽111提起。
通过基板组搬送部5将从内槽111提起来的多个晶圆W搬送至处理槽62。而且，蚀刻处理装置60通过基板升降机构64来保持被搬送来的基板组，通过将该基板组浸在处理槽62的冲洗液中来进行冲洗处理。通过基板组搬送部5将在处理槽62中被进行了冲洗处理的基板组搬送至清洗处理装置70的处理槽71。
接着，控制部7对处理张数进行计数(步骤S103)，并且对总处理张数进行计数(步骤S104)。
在此，处理张数是在直至在后述的步骤S108中追加投入析出抑制剂为止的期间在步骤S102中被进行了蚀刻处理的晶圆W的张数。具体地说，在步骤S102的蚀刻处理是进行步骤S101的调配处理后的第一次蚀刻处理(下面还称作“初次蚀刻处理”。)的情况下，该处理张数相当于从初次蚀刻处理起至追加投入析出抑制剂为止的张数。另外，在步骤S102的蚀刻处理为第二次及以后的蚀刻处理的情况下，该处理张数相当于从在步骤S108中追加投入析出抑制剂起至下一次在步骤S108中追加投入析出抑制剂为止的张数。
另外，总处理张数是在从进行步骤S101的调配处理起至进行后述的步骤S111的废液处理为止的期间在步骤S102中进行了蚀刻处理的晶圆W的张数。即，总处理张数是从初次蚀刻处理起的总计处理张数。
例如，在一个基板组由50张基板形成的情况下，控制部7在步骤S103中将处理张数计数为50张，并且在步骤S104中将总处理张数计数为50张。
接着，控制部7判定总处理张数是否为第三阈值以上，换言之，判定总处理张数是否达到了第三阈值(步骤S105)。在该处理中，在总处理张数未达到第三阈值的情况下(步骤S105，“否”)，控制部7设定与析出抑制剂的追加投入次数相应的第一阈值(步骤S106)。参照图6来说明该点。图6是表示第一阈值信息的一例的图。第一阈值信息被存储于基板处理系统1具有的未图示的存储部。
如图6所示，第一阈值信息是将析出抑制剂的追加投入次数与第一阈值对应起来的信息。在图6所示的例子中，针对析出抑制剂的追加投入次数“0次”对应有第一阈值“50张”，针对析出抑制剂的追加投入次数“1次”对应有第一阈值“60张”，针对析出抑制剂的追加投入次数“2次”对应有第一阈值“70张”。在该情况下，控制部7在析出抑制剂的追加投入次数为“0次”的情况下，将第一阈值设定为“50张”。同样地，控制部7在析出抑制剂的追加投入次数为“1次”的情况下，将第一阈值设定为“60张”，在析出抑制剂的追加投入次数为“2次”的情况下，将第一阈值设定为“70张”。
像这样，在实施方式所涉及的基板处理系统1中，将第一阈值设定为随着析出抑制剂的追加投入次数增加而变大。每当追加投入析出抑制剂时，磷酸处理液L中的析出抑制剂的浓度变高。磷酸处理液L的特性根据析出抑制剂的浓度发生变化。具体地说，磷酸处理液L中的析出抑制剂的浓度越高，则与晶圆W的处理张数相应的氧化硅膜的蚀刻速率的下降越慢。换言之，磷酸处理液L中的析出抑制剂的浓度越高，则能够使选择比收敛于容许范围的晶圆W的处理张数的上限越大。因而，通过将第一阈值设定为随着析出抑制剂的追加投入次数增加而变大，即使在进行析出抑制剂的追加投入的情况下也能够适当地管理氮化硅膜相对于氧化硅膜的选择比。
返回图5。在步骤S107中，控制部7判定处理张数是否为第一阈值以上，换言之，判定处理张数是否达到了第一阈值。在该处理中，在处理张数未达到第一阈值的情况下(步骤S107，“否”)，控制部7使处理返回步骤S102。
另一方面，在步骤S107中，在判定为处理张数达到了第一阈值的情况下(步骤S107，“是”)，控制部7向处理槽61追加投入析出抑制剂(步骤S108)。具体地说，控制部7使析出抑制剂供给部103动作来从析出抑制剂供给源103a向内槽111供给析出抑制剂。如上述那样，通过从比内槽111中贮存的磷酸处理液L的液面高的位置向磷酸处理液L的液面滴下析出抑制剂来供给该析出抑制剂。由此，能够在抑制析出抑制剂的暴沸的同时向磷酸处理液L追加投入析出抑制剂。
此外，在步骤S108中追加投入的析出抑制剂的量可以每次为固定量。另外，上述“固定量”例如可以与在步骤S101的调配处理中与磷酸水溶液混合的析出抑制剂的量相同。
接着，控制部7对析出抑制剂的追加投入次数进行计数(步骤S109)。由此，在下次的步骤S107的判定处理中，使用比本次使用的第一阈值高的第一阈值。另外，控制部7将处理张数的计数值重置(步骤S110)。之后，控制部7使处理返回步骤S102。
像这样，在实施方式所涉及的基板处理系统1中，在从一个蚀刻处理结束起至下一个蚀刻处理开始为止的期间进行追加投入析出抑制剂的处理。由此，相比于例如在蚀刻处理的过程中追加投入析出抑制剂的情况，能够抑制在蚀刻处理中产生由于析出抑制剂的追加投入产生的影响(例如选择比的变动等)。因而，能够稳定地实施各蚀刻处理。
另一方面，在步骤S105中，在判定为总处理张数达到了第三阈值的情况下(步骤S105，“是”)，控制部7进行废液处理(步骤S111)。具体地说，控制部7使处理液排出部150动作来将磷酸处理液L全部从处理槽61排出。之后，控制部7将处理张数、总处理张数以及析出抑制剂的追加投入次数的各计数值重置，结束一系列的处理。此外，第三阈值为比第一阈值大的值。
像这样，实施方式所涉及的基板处理系统1向处理槽61适当地追加投入析出抑制剂，由此能够在多个蚀刻处理中重复使用在步骤S101中调配出的磷酸处理液L。因而，根据实施方式所涉及的基板处理系统1，能够提高磷酸水溶液的使用效率。
(变形例)
在上述的实施方式中，说明基于晶圆W的处理张数来判定追加投入析出抑制剂的定时的情况下的例子。但不限于此，控制部7也可以基于磷酸处理液L中的硅浓度来判定追加投入析出抑制剂的定时。参照图7来说明该情况下的例子。图7是表示变形例所涉及的基板处理系统1执行的一系列基板处理的过程的流程图。
如图7所示，在基板处理系统1中，在进行调配处理之后(步骤S201)，进行蚀刻处理(步骤S202)。步骤S201的调配处理及步骤S202的蚀刻处理与图5所示的步骤S101、S102相同，因此省略此处的说明。
当结束蚀刻处理时，控制部7获取硅浓度计124的检测结果(步骤S203)。接着，控制部7判定磷酸处理液L中的硅浓度是否为第四阈值以上，换言之，判定磷酸处理液L中的硅浓度是否达到了第四阈值(步骤S204)。在该处理中，在硅浓度未达到第四阈值的情况下(步骤S204，“否”)，控制部7设定与析出抑制剂的追加投入次数相应的第二阈值(步骤S205)。
在变形例中，在基板处理系统1具有的未图示的存储部中存储第二阈值信息。第二阈值信息是将析出抑制剂的追加投入次数与第二阈值对应起来的信息。在第二阈值信息中，析出抑制剂的追加投入次数越多，则使其所对应的第二阈值越高。即，在变形例所涉及的基板处理系统1中，将第二阈值设定为随着析出抑制剂的追加投入次数增加而变大。
如上述那样，磷酸处理液L中的析出抑制剂的浓度越高，则能够使选择比收敛于容许范围的晶圆W的处理张数的上限越大。磷酸处理液L中的硅浓度与晶圆W的处理张数成比例地增加。因而，通过将第二阈值设定为随着析出抑制剂的追加投入次数增加而变大，即使在进行析出抑制剂的追加投入的情况下也能够适当地管理氮化硅膜相对于氧化硅膜的选择比。
在步骤S206中，控制部7判定硅浓度是否为第二阈值以上，换言之，判定硅浓度是否达到了第二阈值。在该处理中，在硅浓度未达到第二阈值的情况下(步骤S206，“否”)，控制部7将处理返回步骤S202。
另一方面，在步骤S206中，在判定为硅浓度达到了第二阈值的情况下(步骤S206，“是”)，控制部7向处理槽61追加投入析出抑制剂(步骤S207)。
接着，控制部7对析出抑制剂的追加投入次数进行计数(步骤S208)。由此，在下一次的步骤S206的判定处理中，使用比本次使用的第二阈值高的第二阈值。
另一方面，在步骤S204中，在判定为硅浓度达到了第四阈值的情况下(步骤S204，“是”)，控制部7进行废液处理(步骤S209)，结束一系列处理。
(其它变形例)
在图5所示的流程图中，设为对“处理张数”和“总处理张数”进行计数并基于“处理张数”的计数结果来进行步骤S107的判定处理。但不限于此，也可以基于“总处理张数”的计数结果来进行步骤S107的判定处理。在该情况下，将第一阈值也设为与总处理张数相应的值即可。例如，在图6所示的例子中，针对析出抑制剂的追加投入次数“1次”对应有50张+60张＝“110张”，针对析出抑制剂的追加投入次数“1次”对应50张+60张+70张＝“180张”。
如上述那样，实施方式所涉及的基板处理方法包括调配工序、蚀刻处理工序以及析出抑制剂的浓度上升工序。在调配工序中，通过向磷酸水溶液添加用于抑制硅氧化物的析出的析出抑制剂来调配磷酸处理液。在蚀刻处理工序中，将具有氧化硅膜和氮化硅膜的基板浸在贮存有磷酸处理液的处理槽中来对基板进行蚀刻处理。在析出抑制剂的浓度上升工序中，在通过磷酸处理液被进行了蚀刻处理的基板的张数达到了第一阈值的情况下、或者磷酸处理液中的硅浓度达到了第二阈值的情况下，向处理槽内的磷酸处理液追加投入析出抑制剂来使磷酸处理液中的析出抑制剂的浓度上升。另外，在进行使析出抑制剂的浓度上升的工序之后，在蚀刻处理工序中，将新的基板浸在贮存有使析出抑制剂的浓度上升后的磷酸处理液的处理槽中来对新的基板进行蚀刻处理。
因而，根据实施方式所涉及的基板处理方法，能够提高磷酸水溶液的使用效率。
另外，实施方式所涉及的基板处理方法可以包括磷酸处理液的排出工序。在磷酸处理液的排出工序中，在通过磷酸处理液被进行了蚀刻处理的基板的张数达到比第一阈值高的第三阈值的情况下、或者磷酸处理液中的硅浓度达到比第二阈值高的第四阈值的情况下，从处理槽排出磷酸处理液。
也可以是，在从进行调配工序起至进行排出工序为止的期间，将使析出抑制剂的浓度上升的工序进行两次以上。
另外，使析出抑制剂的浓度上升的工序可以包括析出抑制剂的追加投入工序以及循环工序。在析出抑制剂的追加投入工序中，向处理槽内的磷酸处理液中追加投入析出抑制剂。在循环工序中，使用设置于处理槽的循环路径来使析出抑制剂与磷酸处理液一同循环。由此，能够将追加投入的析出抑制剂与磷酸处理液高效地混合。
处理槽可以具有内槽和外槽。内槽在上部具有开口部，用于贮存磷酸处理液。外槽配置于内槽的外侧，用于接受从开口部流出的磷酸处理液。另外，在内槽设置有向内槽的内部喷出气体的气体喷出部。另外，在析出抑制剂的追加投入工序中，向内槽供给析出抑制剂。在内槽内，通过从气体供给部喷出的气体来形成磷酸处理液的液流。通过利用该液流，能够更迅速地将追加投入的析出抑制剂与磷酸处理液混合。
在析出抑制剂的追加投入工序中，可以从比内槽中的磷酸处理液的液面高的位置向磷酸处理液的液面滴下析出抑制剂。由此，能够抑制析出抑制剂的暴沸。
在从一次蚀刻处理结束起至下一次蚀刻处理开始为止的期间，进行使析出抑制剂的浓度上升的工序。由此，能够稳定地实施各蚀刻处理。
应当认为，本次公开的实施方式在所有方面均为例示，而非限制性的。实际上，上述的实施方式能够以多种方式具体实现。另外，上述的实施方式在不脱离所附的权利要求书及其主旨的情况下可以各种方式进行省略、置换、变更。
附图标记说明
1：基板处理系统；7：控制部；8：存储介质；60：蚀刻处理装置；61：处理槽；62：处理槽；63：基板升降机构；64：基板升降机构；100：磷酸处理液供给部；101：磷酸水溶液供给部；103：析出抑制剂供给部；103e：切换阀；103f：喷出部；104：混合机构；105：磷酸处理液供给路径；106：流量调整器；110：基板处理部；111：内槽；111a：开口部；112：外槽；113：盖体；120：循环路径；121：泵；122：加热器；123：过滤器；124：硅浓度计；135：硅溶液供给部；140：气体供给部；150：处理液排出部；L：磷酸处理。

Claims (8)

1.一种基板处理方法，包括以下工序：
调配工序，通过向磷酸水溶液中添加用于抑制硅氧化物的析出的析出抑制剂来调配磷酸处理液；
蚀刻处理工序，将具有氧化硅膜和氮化硅膜的基板浸在贮存有所述磷酸处理液的处理槽中来对所述基板进行蚀刻处理；以及
浓度上升工序，在通过所述磷酸处理液被进行了蚀刻处理的所述基板的张数达到第一阈值的情况下、或者所述磷酸处理液中的硅浓度达到第二阈值的情况下，向所述处理槽内的所述磷酸处理液追加投入所述析出抑制剂来使所述磷酸处理液中的所述析出抑制剂的浓度上升，
其中，在进行使所述析出抑制剂的浓度上升的所述浓度上升工序之后，在所述蚀刻处理工序中，将新的基板浸在贮存有使所述析出抑制剂的浓度上升后的所述磷酸处理液的所述处理槽中来对所述新的基板进行蚀刻处理。
2.根据权利要求1所述的基板处理方法，其特征在于，
还包括排出工序，该排出工序为在被进行了所述蚀刻处理的所述基板的张数达到比所述第一阈值高的第三阈值的情况下、或者所述磷酸处理液中的硅浓度达到比所述第二阈值高的第四阈值的情况下，从所述处理槽中排出全部的所述磷酸处理液。
3.根据权利要求2所述的基板处理方法，其特征在于，
在从进行所述调配工序起到进行所述排出工序为止的期间，将使所述析出抑制剂的浓度上升的所述浓度上升工序进行两次以上。
4.根据权利要求1或2所述的基板处理方法，其特征在于，
使所述析出抑制剂的浓度上升的所述浓度上升工序包括以下工序：
追加投入工序，向所述处理槽内的所述磷酸处理液中追加投入所述析出抑制剂；以及
循环工序，使用设置于所述处理槽的循环路径来使所述析出抑制剂与所述磷酸处理液一同循环。
5.根据权利要求4所述的基板处理方法，其特征在于，
所述处理槽具有：
内槽，其在上部具有开口部，用于贮存所述磷酸处理液；以及
外槽，其配置于所述内槽的外侧，用于接受从所述开口部流出的所述磷酸处理液，
其中，在所述内槽设置有向所述内槽的内部喷出气体的气体喷出部，
在追加投入所述析出抑制剂的所述追加投入工序中，向所述内槽供给所述析出抑制剂。
6.根据权利要求5所述的基板处理方法，其特征在于，
在追加投入所述析出抑制剂的所述追加投入工序中，从比所述内槽中的所述磷酸处理液的液面高的位置向所述液面滴下所述析出抑制剂。
7.根据权利要求1、2、5、6中的任一项所述的基板处理方法，其特征在于，
在从一次所述蚀刻处理结束起至下一次所述蚀刻处理开始为止的期间，进行使所述析出抑制剂的浓度上升的所述浓度上升工序。
8.一种基板处理装置，具备：
处理槽；
调配部，其通过向磷酸水溶液中添加用于抑制硅氧化物的析出的析出抑制剂来调配磷酸处理液；
投入部，其向所述处理槽投入所述析出抑制剂；以及
控制部，其执行以下工序：调配工序，控制所述调配部来调配所述磷酸处理液；蚀刻处理工序，将具有氧化硅膜和氮化硅膜的基板浸在贮存有所述磷酸处理液的所述处理槽中来对所述基板进行蚀刻处理；以及浓度上升工序，在通过所述磷酸处理液被进行了蚀刻处理的所述基板的张数达到第一阈值的情况下、或者所述磷酸处理液中的硅浓度达到第二阈值的情况下，控制所述析出抑制剂，向所述处理槽内的所述磷酸处理液中追加投入所述析出抑制剂来使所述磷酸处理液中的所述析出抑制剂的浓度上升，
其中，在进行使所述析出抑制剂的浓度上升的所述浓度上升工序之后，在所述蚀刻处理工序中，将新的基板浸在贮存有使所述析出抑制剂的浓度上升后的所述磷酸处理液的所述处理槽中来对所述新的基板进行蚀刻处理。
CN202210160928.0A 2021-03-02 2022-02-22 基板处理方法和基板处理装置 Pending CN114999909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021032914A JP2022133947A (ja) 2021-03-02 2021-03-02 基板処理方法および基板処理装置
JP2021-032914 2021-03-02

Publications (1)

Publication Number Publication Date
CN114999909A true CN114999909A (zh) 2022-09-02

Family

ID=83023858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210160928.0A Pending CN114999909A (zh) 2021-03-02 2022-02-22 基板处理方法和基板处理装置

Country Status (4)

Country Link
US (1) US11948804B2 (zh)
JP (1) JP2022133947A (zh)
KR (1) KR20220124091A (zh)
CN (1) CN114999909A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022129110A1 (de) 2021-11-10 2023-05-11 Shimano Inc. Steuervorrichtung für ein muskelkraftbetriebenes fahrzeug

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
JP6776208B2 (ja) 2017-09-28 2020-10-28 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP6986917B2 (ja) * 2017-10-04 2021-12-22 東京エレクトロン株式会社 基板液処理装置

Also Published As

Publication number Publication date
US11948804B2 (en) 2024-04-02
JP2022133947A (ja) 2022-09-14
US20220285166A1 (en) 2022-09-08
KR20220124091A (ko) 2022-09-13

Similar Documents

Publication Publication Date Title
CN109585334B (zh) 基板处理装置和基板处理方法
CN109698142B (zh) 基板处理装置、基板处理方法以及存储介质
US20210335621A1 (en) Substrate processing method and substrate processing apparatus
CN111180330A (zh) 基板处理方法、基板处理装置以及存储介质
CN109686681B (zh) 基板处理装置、基板处理方法以及存储介质
KR20190044506A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR20220044111A (ko) 기판 처리 시스템
CN114999909A (zh) 基板处理方法和基板处理装置
US11430675B2 (en) Substrate processing apparatus and processing liquid reuse method
CN113924642A (zh) 基板处理装置和基板处理方法
US20210114057A1 (en) Substrate processing apparatus and apparatus cleaning method
CN109585337B (zh) 基板处理装置、基板处理方法以及存储介质
CN110010459B (zh) 基片处理方法和基片处理装置
CN111640661B (zh) 基板处理方法、基板处理装置以及存储介质
US20240068109A1 (en) Substrate processing apparatus and substrate processing method
US20240071794A1 (en) Substrate processing apparatus and substrate processing method
CN115692250A (zh) 基板处理装置和基板处理方法
CN115547880A (zh) 基片处理装置和基片处理方法
CN114121717A (zh) 基板处理装置
WO2024004725A1 (ja) 基板処理装置および基板処理方法
CN115332109A (zh) 基板处理装置和基板处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination