KR20190044506A - 기판 처리 장치, 기판 처리 방법 및 기억 매체 - Google Patents

기판 처리 장치, 기판 처리 방법 및 기억 매체 Download PDF

Info

Publication number
KR20190044506A
KR20190044506A KR1020180121712A KR20180121712A KR20190044506A KR 20190044506 A KR20190044506 A KR 20190044506A KR 1020180121712 A KR1020180121712 A KR 1020180121712A KR 20180121712 A KR20180121712 A KR 20180121712A KR 20190044506 A KR20190044506 A KR 20190044506A
Authority
KR
South Korea
Prior art keywords
phosphoric acid
etching
concentration
temperature
silicon
Prior art date
Application number
KR1020180121712A
Other languages
English (en)
Other versions
KR102565578B1 (ko
Inventor
다카오 이나다
히사시 가와노
히로키 오노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190044506A publication Critical patent/KR20190044506A/ko
Application granted granted Critical
Publication of KR102565578B1 publication Critical patent/KR102565578B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

[과제] 실리콘 산화물의 석출을 억제하는 기판 처리 장치, 기판 처리 방법 및 기억 매체를 제공한다.
[해결수단] 실시형태에 따른 기판 처리 장치는 기판 처리조와 제어부를 구비한다. 기판 처리조는 인산 처리액에 기판을 침지함으로써 에칭 처리를 행한다. 제어부는, 에칭 처리가 진행됨에 따라서, 인산 처리액의 온도 조절을 행하는 온도 조절부를 제어하여 인산 처리액의 온도를 낮춘다.

Description

기판 처리 장치, 기판 처리 방법 및 기억 매체{SUBSTRATE PROCESSING APPARATUS, SUBSTRATE PROCESSING METHOD, AND STORAGE MEDIUM}
개시하는 실시형태는 기판 처리 장치, 기판 처리 방법 및 기억 매체에 관한 것이다.
종래 기판 처리 장치에 있어서, 인산 처리액에 기판을 침지함으로써, 기판 상에 형성된 실리콘 질화막(SiN)과 실리콘 산화막(SiO2) 중 실리콘 질화막을 선택적으로 에칭하는 에칭 처리를 행하는 것이 알려져 있다(특허문헌 1 참조).
특허문헌 1: 일본 특허공개 2013-232593호 공보
그러나, 실리콘 질화막과 실리콘 산화막을 복수 적층한 기판에 있어서 실리콘 질화막을 선택적으로 에칭하는 경우에는, 에칭이 진행됨에 따라서, 에칭된 실리콘 질화막의 성분을 기판 밖까지 배출하는 경로가 길어진다. 그 때문에, 실리콘 산화막 사이에 형성되는 간극의 인산 처리액 중의 실리콘 농도가 높아져, 실리콘 산화막 상에 실리콘 산화물이 석출될 우려가 있다.
실시형태의 일 양태는, 실리콘 산화물의 석출을 억제하는 기판 처리 장치, 기판 처리 방법 및 기억 매체를 제공하는 것을 목적으로 한다.
실시형태의 일 양태에 따른 기판 처리 장치는 기판 처리조와 제어부를 구비한다. 기판 처리조는 인산 처리액에 기판을 침지함으로써 에칭 처리를 행한다. 제어부는, 에칭 처리가 진행됨에 따라서, 인산 처리액의 온도를 조절하는 온도 조절부를 제어하여 인산 처리액의 온도를 낮춘다.
실시형태의 일 양태에 의하면, 실리콘 산화물의 석출을 억제할 수 있다.
도 1은 기판 처리 장치의 개략 평면도이다.
도 2는 실시형태에 따른 에칭용 처리조의 구성을 도시하는 개략 블럭도이다.
도 3a는 에칭 처리를 행하기 전의 기판의 단면을 도시하는 개략도이다.
도 3b는 에칭 처리가 진행된 기판의 상태를 도시하는 개략도이다.
도 3c는 에칭 처리가 더욱 진행된 기판의 상태를 도시하는 개략도이다.
도 3d는 에칭 처리가 종료된 기판의 상태를 도시하는 개략도이다.
도 4는 에칭 처리의 온도 제어를 설명하는 흐름도이다.
도 5a는 에칭액의 온도가 높은 경우의 기판에서의 실리콘 농도를 도시하는 맵이다.
도 5b는 에칭액의 온도가 낮은 경우의 기판에서의 실리콘 농도를 도시하는 맵이다.
도 6은 에칭 처리의 인산 농도 제어를 설명하는 흐름도이다.
도 7은 에칭 처리의 실리콘 농도 제어를 설명하는 흐름도이다.
도 8은 에칭액의 온도와 실리콘 포화량의 관계를 도시하는 맵이다.
도 9는 처리 시간에 대한 에칭액의 온도, 인산 농도 및 실리콘 농도를 정리한 도면이다.
도 10은 변형예에 따른 기판 처리 장치에 있어서의 처리 시간에 대한 에칭액의 온도, 인산 농도 및 실리콘 농도를 정리한 도면이다.
이하 첨부 도면을 참조하여, 본원이 개시하는 기판 처리 장치, 기판 처리 방법 및 기억 매체의 실시형태를 상세히 설명한다. 한편, 이하에 나타내는 실시형태에 의해 본 발명이 한정되는 것은 아니다.
도 1에 도시한 것과 같이, 실시형태에 따른 기판 처리 장치(1)는, 캐리어 반입출부(2), 로트 형성부(3), 로트 배치부(4), 로트 반송부(5), 로트 처리부(6) 및 제어부(100)를 갖는다. 도 1은 기판 처리 장치(1)의 개략 평면도이다. 여기서는, 수평 방향에 직교하는 방향을 상하 방향으로 하여 설명한다.
캐리어 반입출부(2)는, 여러 장(예컨대 25장)의 기판(실리콘 웨이퍼)(8)을 수평 자세로 상하로 나란하게 하여 수용한 캐리어(9)의 반입 및 반출을 행한다.
캐리어 반입출부(2)에는, 여러 개의 캐리어(9)를 배치하는 캐리어 스테이지(10)와, 캐리어(9)의 반송을 행하는 캐리어 반송 기구(11)와, 캐리어(9)를 일시적으로 보관하는 캐리어 스톡(12, 13)과, 캐리어(9)를 배치하는 캐리어 배치대(14)가 마련되어 있다.
캐리어 반입출부(2)는, 외부로부터 캐리어 스테이지(10)에 반입된 캐리어(9)를, 캐리어 반송 기구(11)를 이용하여 캐리어 스톡(12)이나 캐리어 배치대(14)로 반송한다. 즉, 캐리어 반입출부(2)는, 로트 처리부(6)에서 처리하기 전의 여러 장의 기판(8)을 수용하는 캐리어(9)를, 캐리어 스톡(12)이나 캐리어 배치대(14)로 반송한다.
캐리어 스톡(12)은, 로트 처리부(6)에서 처리하기 전의 여러 장의 기판(8)을 수용하는 캐리어(9)를 일시적으로 보관한다.
캐리어 배치대(14)에 반송되어, 로트 처리부(6)에서 처리하기 전의 여러 장의 기판(8)을 수용하는 캐리어(9)로부터는, 후술하는 기판 반송 기구(15)에 의해서 여러 장의 기판(8)이 반출된다.
또한, 캐리어 배치대(14)에 배치되고, 기판(8)을 수용하지 않은 캐리어(9)에는, 기판 반송 기구(15)로부터, 로트 처리부(6)에서 처리한 후의 여러 장의 기판(8)이 반입된다.
캐리어 반입출부(2)는, 캐리어 배치대(14)에 배치되며, 로트 처리부(6)에서 처리한 후의 여러 장의 기판(8)을 수용하는 캐리어(9)를, 캐리어 반송 기구(11)를 이용하여 캐리어 스톡(13)이나 캐리어 스테이지(10)로 반송한다.
캐리어 스톡(13)은, 로트 처리부(6)에서 처리한 후의 여러 장의 기판(8)을 일시적으로 보관한다. 캐리어 스테이지(10)에 반송된 캐리어(9)는 외부로 반출된다.
로트 형성부(3)에는 여러 장(예컨대 25장)의 기판(8)을 반송하는 기판 반송 기구(15)가 마련되어 있다. 로트 형성부(3)는, 기판 반송 기구(15)에 의한 여러 장(예컨대 25장)의 기판(8)의 반송을 2회 행하며, 여러 장(예컨대 50장)의 기판(8)으로 이루어지는 로트를 형성한다.
로트 형성부(3)는, 기판 반송 기구(15)를 이용하여, 캐리어 배치대(14)에 배치된 캐리어(9)로부터 로트 배치부(4)에 여러 장의 기판(8)을 반송하고, 여러 장의 기판(8)을 로트 배치부(4)에 배치함으로써 로트를 형성한다.
로트를 형성하는 여러 장의 기판(8)은 로트 처리부(6)에 의해서 동시에 처리된다. 로트를 형성할 때는, 여러 장의 기판(8)의 표면에 패턴이 형성되어 있는 면을 상호 대향하게 하여 로트를 형성하여도 좋고, 또한, 여러 장의 기판(8)의 표면에 패턴이 형성되어 있는 면이 전부 한쪽을 향하게 하여 로트를 형성하여도 좋다.
또한, 로트 형성부(3)는, 로트 처리부(6)에서 처리가 행해지고, 로트 배치부(4)에 배치된 로트로부터, 기판 반송 기구(15)를 이용하여 여러 장의 기판(8)을 캐리어(9)로 반송한다.
기판 반송 기구(15)는, 여러 장의 기판(8)을 지지하기 위한 기판 지지부로서, 처리 전의 여러 장의 기판(8)을 지지하는 처리 전 기판 지지부(도시되지 않음)와, 처리 후의 여러 장의 기판(8)을 지지하는 처리 후 기판 지지부(도시되지 않음)의 2 종류를 갖고 있다. 이에 따라, 처리 전의 여러 장의 기판(8) 등에 부착된 파티클 등이 처리 후의 여러 장의 기판(8) 등에 전착(轉着)되는 것을 방지할 수 있다.
기판 반송 기구(15)는, 여러 장의 기판(8)의 반송 도중에, 여러 장의 기판(8)의 자세를 수평 자세에서 수직 자세 및 수직 자세에서 수평 자세로 변경한다.
로트 배치부(4)는, 로트 반송부(5)에 의해서 로트 형성부(3)와 로트 처리부(6)의 사이에서 반송되는 로트를 로트 배치대(16)에서 일시적으로 배치(대기)한다.
로트 배치부(4)에는 반입측 로트 배치대(17)와 반출측 로트 배치대(18)가 마련되어 있다.
반입측 로트 배치대(17)에는 처리 전의 로트가 배치된다. 반출측 로트 배치대(18)에는 처리 후의 로트가 배치된다.
반입측 로트 배치대(17) 및 반출측 로트 배치대(18)에는, 1 로트분의 여러 장의 기판(8)이 수직 자세로 전후로 나란하게 배치된다.
로트 반송부(5)는, 로트 배치부(4)와 로트 처리부(6)의 사이나, 로트 처리부(6)의 내부 사이에서 로트의 반송을 행한다.
로트 반송부(5)에는 로트의 반송을 행하는 로트 반송 기구(19)가 마련되어 있다. 로트 반송 기구(19)는, 로트 배치부(4)와 로트 처리부(6)를 따르게 하여 배치한 레일(20)과, 로트를 유지하면서 레일(20)을 따라서 이동하는 이동체(21)를 갖는다.
이동체(21)에는, 수직 자세로 전후로 나란하게 늘어선 여러 장의 기판(8)으로 형성되는 로트를 유지하는 기판 유지체(22)가 마련되어 있다.
로트 반송부(5)는, 반입 측 로트 배치대(17)에 배치된 로트를 로트 반송 기구(19)의 기판 유지체(22)로 수취하고, 수취한 로트를 로트 처리부(6)에 전달한다.
또한, 로트 반송부(5)는, 로트 처리부(6)에서 처리된 로트를 로트 반송 기구(19)의 기판 유지체(22)로 수취하고, 수취한 로트를 반출측 로트 배치대(18)에 전달한다.
더욱이, 로트 반송부(5)는 로트 반송 기구(19)를 이용하여 로트 처리부(6)의 내부에 있어서 로트의 반송을 행한다.
로트 처리부(6)는, 수직 자세로 전후로 나란하게 늘어선 여러 장의 기판(8)으로 형성된 로트에 에칭이나 세정이나 건조 등의 처리를 행한다.
로트 처리부(6)에는, 로트에 에칭 처리를 행하는 2대의 에칭 처리 장치(23)와, 로트의 세정 처리를 행하는 세정 처리 장치(24)와, 기판 유지체(22)의 세정 처리를 행하는 기판 유지체 세정 처리 장치(25)와, 로트의 건조 처리를 행하는 건조 처리 장치(26)가 나란하게 마련되어 있다. 또한, 에칭 처리 장치(23)의 대수는 2대에 한정되지 않고, 1대라도 좋고, 3대 이상이라도 좋다.
에칭 처리 장치(23)는 에칭용의 처리조(27)와 린스용의 처리조(28)와 기판 승강 기구(29, 30)를 갖는다.
에칭용의 처리조(27)에는 에칭용의 처리액(이하 「에칭액」이라고 한다.)이 저류된다. 린스용의 처리조(28)에는 린스용의 처리액(순수 등)이 저류된다. 또한, 에칭용의 처리조(27)의 상세한 점에 관해서는 후술한다.
기판 승강 기구(29, 30)에는, 로트를 형성하는 여러 장의 기판(8)이 수직 자세로 전후로 나란하게 유지된다.
에칭 처리 장치(23)는, 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(290)로 수취하고, 수취한 로트를 기판 승강 기구(29)로 강하시킴으로써 로트를 처리조(27)의 에칭액에 침지시켜 에칭 처리를 행한다. 에칭 처리는 예컨대 1 시간∼2 시간 정도 행해진다.
그 후, 에칭 처리 장치(23)는, 기판 승강 기구(29)를 상승시킴으로써 로트를 처리조(27)로부터 빼내고, 기판 승강 기구(29)로부터 로트 반송 기구(19)의 기판 유지체(22)에 로트를 전달한다.
그리고, 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(30)로 수취하고, 수취한 로트를 기판 승강 기구(30)로 강하시킴으로써 로트를 처리조(28)의 린스용 처리액에 침지시켜 린스 처리를 행한다.
그 후, 에칭 처리 장치(23)는, 기판 승강 기구(30)를 상승시킴으로써 로트를 처리조(28)로부터 빼내고, 기판 승강 기구(30)로부터 로트 반송 기구(19)의 기판 유지체(22)에 로트를 전달한다.
세정 처리 장치(24)는 세정용의 처리조(31)와 린스용의 처리조(32)와 기판 승강 기구(33, 34)를 갖는다.
세정용의 처리조(31)에는 세정용의 처리액(SC-1 등)이 저류된다. 린스용의 처리조(32)에는 린스용의 처리액(순수 등)이 저류된다. 기판 승강 기구(33, 34)에는, 1 로트분의 여러 장의 기판(8)이 수직 자세로 전후로 나란하게 유지된다.
건조 처리 장치(26)는 처리조(35)와 처리조(35)에 대하여 승강하는 기판 승강 기구(36)를 갖는다.
처리조(35)에는 건조용의 처리 가스(IPA(이소프로필알코올) 등)가 공급된다. 기판 승강 기구(36)에는, 1 로트분의 여러 장의 기판(8)이 수직 자세로 전후로 나란하게 유지된다.
건조 처리 장치(26)는, 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(36)로 수취하고, 수취한 로트를 기판 승강 기구(36)로 강하시켜 처리조(35)에 반입하여, 처리조(35)에 공급한 건조용의 처리 가스로 로트의 건조 처리를 행한다. 그리고, 건조 처리 장치(26)는, 기판 승강 기구(36)로 로트를 상승시켜, 기판 승강 기구(36)로부터 로트 반송 기구(19)의 기판 유지체(22)에, 건조 처리를 행한 로트를 전달한다.
기판 유지체 세정 처리 장치(25)는 처리조(37)를 가지고, 처리조(37)에 세정용의 처리액 및 건조 가스를 공급할 수 있게 되어 있으며, 로트 반송 기구(19)의 기판 유지체(22)에 세정용의 처리액을 공급한 후, 건조 가스를 공급함으로써 기판 유지체(22)의 세정 처리를 행한다.
이어서, 에칭용의 처리조(27)에 관해서 도 2를 참조하여 설명한다. 도 2는 실시형태에 따른 에칭용의 처리조(27)의 구성을 도시하는 개략 블럭도이다.
에칭용의 처리조(27)에서는, 에칭액을 이용하여, 기판(8) 상에 형성된 실리콘 질화막(SiN)(8A)(도 3a 참조)과 실리콘 산화막(SiO2)(8B)(도 3a 참조) 중, 실리콘 질화막(8A)만을 선택적으로 에칭한다.
질화막의 에칭 처리에서는, 인산(H3PO4) 수용액에 실리콘(Si) 함유 화합물을 첨가하여 실리콘 농도를 조정한 용액이 에칭액으로서 일반적으로 이용된다. 실리콘 농도의 조정 수법으로서는, 기존의 인산 수용액에 더미 기판을 침지시켜 실리콘을 용해시키는 방법(시즈닝)이나, 콜로이달 실리카 등의 실리콘 함유 화합물을 인산 수용액에 용해시키는 방법이 있다. 또한, 인산 수용액에 실리콘 함유 화합물 수용액을 첨가하여 실리콘 농도를 조정하는 방법도 있다.
에칭용의 처리조(27)는, 인산 수용액 공급부(40), 인산 수용액 배출부(41), 순수 공급부(42), 실리콘 공급부(43), 내부조(44), 외부조(45) 및 온도 조절 탱크(46)를 갖는다.
인산 수용액 공급부(40)는 인산 수용액 공급원(40A)과 인산 수용액 공급 라인(40B)과 제1 유량 조정기(40C)를 갖는다.
인산 수용액 공급원(40A)은 인산 수용액을 저류하는 탱크이다. 인산 수용액 공급 라인(40B)은, 인산 수용액 공급원(40A)과 온도 조절 탱크(46)를 접속하여, 인산 수용액 공급원(40A)에서 온도 조절 탱크(46)로 인산 수용액을 공급한다.
제1 유량 조정기(40C)는, 인산 수용액 공급 라인(40B)에 마련되어, 온도 조절 탱크(46)에 공급되는 인산 수용액의 공급량을 조정한다. 제1 유량 조정기(40C)는 개폐 밸브나 유량 제어 밸브나 유량계 등으로 구성된다.
순수 공급부(42)는 순수 공급원(42A)과 순수 공급 라인(42B)과 제2 유량 조정기(42C)를 갖는다. 순수 공급부(42)는, 에칭액을 가열함으로써 증발된 수분을 보급하기 위해서 외부조(45)에 순수(DIW)를 공급한다.
순수 공급 라인(42B)은, 순수 공급원(42A)과 외부조(45)를 접속하여, 순수 공급원(42A)으로부터 외부조(45)에 소정 온도의 순수를 공급한다.
제2 유량 조정기(42C)는, 순수 공급 라인(42B)에 마련되어, 외부조(45)에 공급되는 순수의 공급량을 조정한다. 제2 유량 조정기(42C)는 개폐 밸브, 유량 제어 밸브, 유량계 등으로 구성된다. 제2 유량 조정기(42C)에 의해서 순수의 공급량이 조정됨으로써, 에칭액의 온도, 인산 농도, 실리콘 농도가 조정된다. 제2 유량 조정기(42C)는 온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부를 구성한다.
실리콘 공급부(43)는 실리콘 공급원(43A)과 실리콘 공급 라인(43B)과 제3 유량 조정기(43C)를 갖는다.
실리콘 공급원(43A)은 실리콘 함유 화합물 수용액을 저류하는 탱크이다. 실리콘 공급 라인(43B)은, 실리콘 공급원(43A)과 온도 조절 탱크(46)를 접속하여, 실리콘 공급원(43A)으로부터 온도 조절 탱크(46)에 실리콘 함유 화합물 수용액을 공급한다.
제3 유량 조정기(43C)는, 실리콘 공급 라인(43B)에 마련되어, 온도 조절 탱크(46)에 공급되는 실리콘 함유 화합물 수용액의 공급량을 조정한다. 제3 유량 조정기(43C)는 개폐 밸브나 유량 제어 밸브나 유량계 등으로 구성된다.
실리콘 함유 화합물 수용액은, 에칭 처리가 종료되어, 에칭액을 전부 교체할 때에 공급되는 예비액을 생성하는 경우에 공급된다. 또한, 실리콘 공급부(43)는, 실리콘 함유 화합물 수용액을 외부조(45)에 공급할 수 있게 하여도 좋다. 이 경우, 실리콘 공급부(43)는, 에칭 처리 중에, 에칭액 중의 실리콘 농도가 저하한 경우에, 실리콘 함유 화합물 수용액을 외부조(45)에 공급할 수 있다.
내부조(44)는 상부가 개방되며, 에칭액이 상부 부근까지 공급된다. 내부조(44)에서는, 기판 승강 기구(29)에 의해서 로트(여러 장의 기판(8))가 에칭액에 침지되어, 기판(8)에 에칭 처리가 행해진다. 내부조(44)는 기판 처리조를 구성한다.
외부조(45)는 내부조(44)의 상부 주위에 마련됨과 더불어 상부가 개방된다. 외부조(45)에는 내부조(44)로부터 오버플로우된 에칭액이 유입된다. 또한, 외부조(45)에는 예비액이 온도 조절 탱크(46)로부터 공급된다. 또한, 외부조(45)에는 순수 공급부(42)로부터 순수가 공급된다.
외부조(45)에는, 에칭액의 온도를 검출하기 위한 온도 센서(80) 및 에칭액의 인산 농도를 검출하기 위한 인산 농도 센서(81)가 마련된다. 각 센서(80, 81)에 의해서 생성된 신호는 제어부(100)(도 1 참조)에 입력된다.
외부조(45)와 내부조(44)는 제1 순환 라인(50)에 의해서 접속된다. 제1 순환 라인(50)의 일단은 외부조(45)에 접속되고, 제1 순환 라인(50)의 타단은 내부조(44) 내에 마련된 처리액 공급 노즐(49)에 접속된다.
제1 순환 라인(50)에는, 외부조(45) 측에서부터 순차 제1 펌프(51), 제1 히터(52) 및 필터(53)가 마련된다. 외부조(45) 내의 에칭액은 제1 히터(52)에 의해서 가온되어 처리액 공급 노즐(49)로부터 내부조(44) 내에 유입된다. 제1 히터(52)는 내부조(44)에 공급되는 에칭액의 온도를 조정한다. 또한, 제1 순환 라인(50)에는 에칭액의 실리콘 농도를 검출하기 위한 실리콘 농도 센서(82)가 마련된다. 실리콘 농도 센서(82)에 의해서 생성된 신호는 제어부(100)에 입력된다. 제1 히터(52)는 온도 조절부를 구성한다.
제1 펌프(51)를 구동시킴으로써, 에칭액은 외부조(45)로부터 제1 순환 라인(50)을 거쳐 내부조(44) 안으로 보내진다. 또한, 에칭액은 내부조(44)로부터 오버플로우함으로써 다시 외부조(45)로 유출된다. 이와 같이 하여 에칭액의 순환로(55)가 형성된다. 즉, 순환로(55)는 외부조(45), 제1 순환 라인(50), 내부조(44)에 의해서 형성된다. 순환로(55)에서는, 내부조(44)를 기준으로 하여 외부조(45)가 제1 히터(52)보다도 상류 측에 마련된다.
온도 조절 탱크(46)에서는, 인산 수용액 공급부(40)로부터 공급된 인산 수용액이 예비액으로서 저류된다. 또한, 온도 조절 탱크(46)에서는, 인산 수용액 공급부(40)로부터 공급된 인산 수용액과, 실리콘 공급부(43)로부터 공급된 실리콘 함유 화합물 수용액이 혼합된 예비액이 생성되어 저류된다.
예컨대, 온도 조절 탱크(46)에서는, 내부조(44) 및 외부조(45)의 에칭액을 전부 교체하는 경우에는, 인산 수용액과 실리콘 함유 화합물 수용액이 혼합된 예비액이 생성되어 저류된다. 또한, 온도 조절 탱크(46)에서는, 에칭 처리 중에 에칭액의 일부를 교체하는 경우에는, 인산 수용액이 예비액으로서 저류된다.
온도 조절 탱크(46)에는 온도 조절 탱크(46) 내의 예비액을 순환시키는 제2 순환 라인(60)이 접속된다. 또한, 온도 조절 탱크(46)에는 공급 라인(70)의 일단이 접속된다. 공급 라인(70)의 타단은 외부조(45)에 접속된다.
제2 순환 라인(60)에는 제2 펌프(61) 및 제2 히터(62)가 마련되어 있다. 제2 히터(62)를 ON으로 한 상태에서 제2 펌프(61)를 구동시킴으로써, 온도 조절 탱크(46) 내의 예비액이 가온되어 순환한다. 제2 히터(62)는 예비액의 온도를 조정한다. 제2 히터(62)는 온도 조절부를 구성한다.
공급 라인(70)에는 제3 펌프(71)와 제4 유량 조정기(72)가 마련된다. 제4 유량 조정기(72)는 외부조(45)에 공급되는 예비액의 공급량을 조정한다. 제4 유량 조정기(72)는 개폐 밸브나 유량 제어 밸브나 유량계 등으로 구성된다. 제4 유량 조정기(72)에 의해서 예비액의 공급량이 조정됨으로써, 에칭액의 온도, 인산 농도, 실리콘 농도가 조정된다. 제4 유량 조정기(72)는 온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부를 구성한다.
온도 조절 탱크(46)에 저류된 예비액은, 에칭액의 전부 또는 일부를 교체할 때에, 공급 라인(70)을 통해 외부조(45)에 공급된다.
인산 수용액 배출부(41)는, 에칭 처리에서 사용된 에칭액의 전부 또는 일부를 교체할 때에 에칭액을 배출한다. 인산 수용액 배출부(41)는 배출 라인(41A)과 제5 유량 조정기(41B)와 냉각 탱크(41C)를 갖는다.
배출 라인(41A)은 제1 순환 라인(50)에 접속된다. 제5 유량 조정기(41B)는 배출 라인(41A)에 마련되어, 배출되는 에칭액의 배출량을 조정한다. 제5 유량 조정기(41B)는 개폐 밸브나 유량 제어 밸브나 유량계 등으로 구성된다. 냉각 탱크(41C)는 배출 라인(41A)을 흘러온 에칭액을 일시적으로 저류함과 더불어 냉각한다. 제5 유량 조정기(41B)에 의해서 배출량이 조정되어, 예컨대 순수가 공급됨으로써, 에칭액의 온도, 인산 농도, 실리콘 농도가 조정된다. 제5 유량 조정기(41B)는 온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부를 구성한다.
또한, 제1 유량 조정기(40C)∼제5 유량 조정기(41B)를 구성하는 개폐 밸브의 개폐나 유량 제어 밸브의 개방도는, 제어부(100)로부터의 신호에 기초하여 액츄에이터(도시되지 않음)가 동작함으로써 변경된다. 즉, 제1 유량 조정기(40C)∼제5 유량 조정기(41B)를 구성하는 개폐 밸브나 유량 제어 밸브는 제어부(100)에 의해서 제어된다.
도 1로 되돌아가면, 제어부(100)는 기판 처리 장치(1)의 각 부(캐리어 반입출부(2), 로트 형성부(3), 로트 배치부(4), 로트 반송부(5), 로트 처리부(6))의 동작을 제어한다. 제어부(100)는, 스위치 등으로부터의 신호에 기초하여 기판 처리 장치(1)의 각 부의 동작을 제어한다.
제어부(100)는 예컨대 컴퓨터로 이루어지며, 컴퓨터로 읽어들일 수 있는 기억 매체(38)를 갖는다. 기억 매체(38)에는 기판 처리 장치(1)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다.
제어부(100)는, 기억 매체(38)에 기억된 프로그램을 독출하여 실행함으로써 기판 처리 장치(1)의 동작을 제어한다. 또한, 프로그램은, 컴퓨터에 의해서 읽어들일 수 있는 기억 매체(38)에 기억되어 있었던 것으로, 다른 기억 매체로부터 제어부(100)의 기억 매체(38)에 인스톨된 것이라도 좋다.
컴퓨터에 의해서 읽어들일 수 있는 기억 매체(38)로서는, 예컨대 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷광 디스크(MO), 메모리 카드 등이 있다.
여기서, 에칭 처리에 관해서 도 3a∼도 3d을 참조하여 설명한다. 도 3a는 처리를 행하기 전의 기판(8)의 단면을 도시한 개략도이다. 도 3b는 처리가 진행된 기판(8)의 상태를 도시한 개략도이다. 도 3c는 처리가 더욱 진행된 기판(8)의 상태를 도시한 개략도이다. 도 3d는 처리가 종료된 기판(8)의 상태를 도시한 개략도이다.
도 3a에 도시한 것과 같이, 에칭 처리를 행하기 전의 기판(8)에는, 실리콘 질화막(8A)과 실리콘 산화막(8B)이 교대로 복수 적층되어 있다. 또한, 기판(8)에는, 에칭액이 침입하여, 적층된 실리콘 질화막(8A)을 에칭하기 위한 홈(8C)이 복수 형성되어 있다.
기판(8)을 내부조(44)에 침지하여 에칭 처리를 시작하면, 도 3b에 도시한 것과 같이, 우선 홈(8C) 부근의 실리콘 질화막(8A)이 에칭된다. 즉, 에칭 처리에서는, 홈(8C)에 가까운 실리콘 질화막(8A)에서부터 순차 에칭된다.
에칭에 의해 에칭액에 용출된 실리콘 질화막(8A)의 성분은, 실리콘 질화막(8A)이 에칭됨으로써 형성되는 간극(8D)에서 홈(8C)으로 배출되고, 홈(8C)에서 기판(8) 밖으로 배출된다. 홈(8C)이나 간극(8D)의 에칭액이 새로운 에칭액으로 치환됨으로써 에칭이 진행된다.
그 때문에, 에칭 처리가 진행됨에 따라서, 도 3c에 도시한 것과 같이, 에칭되는 부위에서부터 홈(8C)까지의 거리가 길어진다. 즉, 에칭액에 용출된 실리콘 질화막(8A)의 성분이 기판(8) 밖까지 배출되는 거리가 길어진다.
그 때문에, 실리콘 질화막(8A)의 에칭 레이트가 큰 경우에는, 홈(8C)이나 간극(8D)의 에칭액에 포함되는 실리콘 농도가 높아진다. 특히, 홈(8C)의 안쪽, 즉 기판(8)의 표면으로부터의 거리가 긴 부위에 형성되는 간극(8D)에서는 에칭액의 실리콘 농도가 높아진다.
따라서, 에칭되어 용출된 실리콘 질화막(8A)의 성분을 포함하는 에칭액이 기판(8) 밖까지 배출되는 사이에, 실리콘 산화물이 실리콘 산화막 상에 석출되는 경우가 있다.
또한, 에칭 처리가 더욱 진행되면, 도 3d에 도시한 것과 같이 양측의 간극(8D)이 연통된다.
본 실시형태에 따른 기판 처리 장치(1)에서는 이하에 설명하는 방법에 의해 에칭 처리를 행하고 있다.
우선, 에칭 처리의 온도 제어에 관해서 도 4를 참조하여 설명한다. 도 4는 에칭 처리의 온도 제어를 설명하는 흐름도이다.
에칭 처리를 시작할 때는, 에칭액의 온도는 미리 설정된 초기 온도로 되어 있다. 초기 온도는 에칭액이 비등 상태가 되는 온도이다.
제어부(100)는, 에칭 처리를 시작하면, 온도 센서(80)에 의해서 에칭액의 온도를 검출한다(S10).
제어부(100)는, 에칭 처리의 처리 시간에 기초하여 에칭액의 설정 온도를 소정 온도로 설정한다(S11). 구체적으로는, 제어부(100)는 처리 시간이 길어짐에 따라서 소정 온도를 낮은 온도로 설정한다. 즉, 제어부(100)는 에칭 처리가 진행됨에 따라서 소정 온도를 낮은 온도로 설정한다.
에칭 처리에서는, 에칭액의 온도가 높아질수록 실리콘 질화막(8A)의 에칭 레이트는 커진다. 실리콘 질화막(8A)의 에칭 레이트가 큰 상태에서 에칭 처리가 진행되면, 에칭되어 용출된 실리콘 질화막(8A)의 성분을 포함하는 에칭액이 기판(8) 밖까지 배출되는 사이에, 실리콘 산화물이 석출되는 경우가 있다.
그래서, 제어부(100)는 에칭 처리가 진행됨에 따라서 소정 온도를 낮은 온도로 설정한다.
제어부(100)는, 검출한 에칭액의 온도가 설정한 소정 온도가 되도록 온도 제어 신호를 출력한다(S12). 즉, 제어부(100)는, 에칭 처리가 진행됨에 따라서 에칭액의 온도가 내려가도록 온도 제어 신호를 출력한다.
예컨대, 제어부(100)는, 제1 히터(52)에 의한 에칭액의 가열량을 저하시키는 신호를 출력하여, 제1 히터(52)에 의해 에칭액의 온도를 제어한다. 또한, 제어부(100)는 에칭액의 일부를 교체하여 에칭액의 온도를 제어한다. 제어부(100)는, 에칭액의 일부를 배출하여, 온도 조절 탱크(46)로부터 예비액을 공급하는 신호를 출력한다. 또한, 제어부(100)는, 에칭액의 일부를 배출하는 경우에 대비하여, 제2 히터(62)에 의한 예비액의 온도를 조정하는 신호를 출력한다.
여기서, 에칭액의 온도를 낮춘 경우의 실리콘 농도에 관해서 도 5a, 도 5b를 참조하여 설명한다. 도 5a는 에칭액의 온도가 높은 경우의 기판(8)에서의실리콘 농도를 도시하는 맵이다. 도 5b는 에칭액의 온도가 낮은 경우의 기판(8)에서의 실리콘 농도를 도시하는 맵이다. 또한, 도 5a 및 도 5b는 에칭액의 온도 이외에는 동일한 조건이다. 도 5a 및 도 5b에서는 색이 짙을수록 실리콘 농도가 높음을 나타내고 있다.
에칭 처리를 행하고 있는 기판(8)에서는, 기판(8)의 홈(8C)이 깊을수록, 즉 기판(8)의 표면으로부터의 거리가 길수록 실리콘 농도는 높아진다. 또한, 홈(8C)으로부터의 거리가 길수록 실리콘 산화막(8B) 사이에 형성되는 간극(8D)에 있어서의 실리콘 농도가 높아진다.
또한, 에칭액의 온도가 낮은 경우에는, 에칭액의 온도가 높은 경우보다도 실리콘 농도가 낮아지고, 기판(8) 표면으로부터의 거리가 길고, 또한 홈(8C)으로부터의 거리가 긴 부위에서의 실리콘 농도를 낮게 할 수 있다.
이와 같이, 에칭 처리가 진행됨에 따라서 에칭액의 온도를 낮춤으로써, 실리콘 질화막(8A)의 에칭 레이트를 작게 한다. 실리콘 산화막(8B) 사이에 형성되는 간극(8D)의 에칭액에 있어서 실리콘 농도가 높아지는 것을 억제할 수 있다. 그 때문에, 실리콘 산화물의 석출을 억제할 수 있다.
이어서, 에칭 처리의 인산 농도 제어에 관해서 도 6을 참조하여 설명한다. 도 6은 에칭 처리의 인산 농도 제어를 설명하는 흐름도이다.
에칭 처리를 시작할 때는, 에칭액의 인산 농도는 미리 설정된 초기 인산 농도로 되어 있다.
제어부(100)는, 에칭 처리를 시작하면, 인산 농도 센서(81)에 의해서 에칭액의 인산 농도를 검출한다(S20).
제어부(100)는 에칭액의 인산 농도를 소정 인산 농도로 설정한다(S21). 구체적으로는, 제어부(100)는 에칭액이 비등 상태로 유지되도록 소정 인산 농도를 설정한다. 예컨대, 제어부(100)는, 상기한 온도 제어에 의해, 에칭액의 온도를 내리는 경우에는, 에칭액을 비등 상태로 유지하기 위해서, 에칭 처리가 진행됨에 따라서, 소정 인산 농도를 낮은 농도로 설정한다.
또한, 에칭액의 인산 농도를 낮춤으로써, 실리콘 산화막(8B)에 대하여 실리콘 질화막(8A)을 에칭하는 선택비가 커지는 것이 알려져 있다.
그 때문에, 제어부(100)는, 에칭 처리가 진행됨에 따라서, 소정 인산 농도를 낮은 농도로 설정함으로써 선택비를 크게 할 수 있다.
제어부(100)는, 검출한 인산 농도가 설정한 소정 인산 농도가 되도록 인산 농도 제어 신호를 출력한다(S22). 예컨대, 인산 농도를 낮추는 경우에는, 제어부(100)는 에칭액의 일부를 배출하는 신호를 출력한다. 또한, 제어부(100)는 순수나 예비액을 공급하는 신호를 출력한다.
이와 같이, 에칭 처리가 진행됨에 따라서 에칭액의 인산 농도를 낮춘다. 이에 따라, 에칭액의 비등 상태를 유지하여, 에칭액에 액 흐름을 발생시킴으로써, 기판(8)의 에칭에 얼룩이 생기는 것을 억제할 수 있다. 또한, 선택비를 크게 할 수 있다.
이 때, 인산 농도를 내리는 것은 필수는 아니며, 인산 농도는 처리 공정 전체에서 일정하여도 좋다. 또한, 인산 농도를 어느 농도까지 내린 후에 인산 농도를 일정하게 하여도 좋다.
이어서, 에칭 처리의 실리콘 농도 제어에 관해서 도 7을 참조하여 설명한다. 도 7은 에칭 처리의 실리콘 농도 제어를 설명하는 흐름도이다.
에칭 처리를 시작할 때는, 에칭액의 실리콘 농도는 미리 설정된 초기 실리콘 농도로 되어 있다. 통상 실리콘 농도가 높은 경우에는 선택비가 커지기 때문에, 초기 실리콘 농도는 포화 농도에 가까운 농도로 설정된다.
제어부(100)는, 에칭 처리를 시작하면, 실리콘 농도 센서(82)에 의해서 에칭액의 실리콘 농도를 검출한다(S30).
제어부(100)는 에칭액의 실리콘 농도를 소정 실리콘 농도로 설정한다(S31). 구체적으로는, 제어부(100)는 에칭액의 온도에 기초하여 소정 실리콘 농도를 설정한다. 에칭액에 있어서의 실리콘 포화량은, 도 8에 도시한 것과 같이, 에칭액의 온도가 낮아짐에 따라서 작아진다. 즉, 에칭액의 온도가 낮아지면, 실리콘 산화물이 석출되기 쉽게 된다. 도 8은 에칭액의 온도와 실리콘 포화량의 관계를 도시하는 맵이다.
그 때문에, 제어부(100)는, 상기한 온도 제어에 의해 에칭액의 온도가 낮아짐에 따라서, 즉, 에칭 처리가 진행됨에 따라서 소정 실리콘 농도를 실리콘 포화량에 대응하는 포화 농도 이하의 농도로 설정한다.
제어부(100)는, 검출한 실리콘 농도가 설정한 실리콘 농도가 되도록 실리콘 농도 제어 신호를 출력한다(S32). 에칭 처리에서는, 에칭 처리가 진행됨에 따라서 실리콘 질화막(8A)이 에칭되어, 실리콘 질화막(8A)이 에칭액에 용출됨으로써, 에칭액의 실리콘 농도는 전체적으로 높아진다. 그래서, 예컨대 실리콘 농도를 낮추는 경우에는, 제어부(100)는 에칭액의 일부를 배출하는 신호를 출력한다. 또한, 제어부(100)는 순수나 예비액을 공급하는 신호를 출력한다.
이와 같이, 에칭 처리가 진행됨에 따라서 에칭액의 실리콘 농도를 낮춤으로써 실리콘 산화물의 석출을 억제할 수 있다.
또한, 에칭액의 실리콘 농도가 포화 농도가 아닌 경우에는, 실리콘 농도가 포화 농도에 도달할 때까지 실리콘 농도를 제어하지 않아도 좋다. 이 경우, 예컨대, 검출된 실리콘 농도가 에칭액의 온도에 기초한 포화 농도에 도달하는 경우에, 소정 실리콘 농도가 포화 농도 이하의 농도로 설정된다. 즉, 초기 실리콘 농도를 포화 농도에 가까운 농도로 설정하는 것은 필수가 아니며, 초기 실리콘 농도는 예컨대 제로라도 좋다. 초기 실리콘 농도를 낮게 설정함으로써, 홈(8C) 내의 실리콘 농도가 포화 농도에 도달하기까지의 시간을 길게 할 수 있어, 실리콘 산화물의 석출을 억제할 수 있다. 또한, 실리콘 농도가 포화 농도에 도달할 때까지 실리콘 농도를 높임으로써 선택비를 크게 할 수 있다.
상기한 것과 같이, 온도 제어, 인산 농도 제어 및 실리콘 농도 제어가 행해짐으로써, 처리 시간에 따라서 에칭액의 온도, 인산 농도 및 실리콘 농도는, 도 9에 도시한 것과 같이 낮아진다. 도 9는 처리 시간에 대한 에칭액의 온도, 인산 농도 및 실리콘 농도를 정리한 도면이다.
에칭 처리에서는, 도 9에 도시한 것과 같이, 상기한 온도 제어, 인산 농도 제어 및 실리콘 농도 제어를 종료하고, 에칭을 종료하는 시간 t1에 있어서, 에칭액의 온도가 처리 종료 온도, 인산 농도가 처리 종료 인산 농도, 실리콘 농도가 처리 종료 실리콘 농도로 되어 있다. 그리고, 에칭 처리에서는, 시간 t1 이후는, 시간 t1의 상태에서 기판(8)을 소정 기간 유지하여 오버에칭을 행하고 있다. 이에 따라, 기판(8)에 실리콘 질화막(8A)의 에칭 누설이 생기는 것을 억제할 수 있다.
또한, 에칭액의 온도, 인산 농도 및 실리콘 농도는 연속적이 아니라 단계적으로 변경되어도 좋다. 또한, 에칭액의 온도가 처리 종료 온도가 되는 타이밍, 인산 농도가 처리 종료 인산 농도가 되는 타이밍, 실리콘 농도가 처리 종료 실리콘 농도가 되는 타이밍은 다른 타이밍이라도 좋다.
기판 처리 장치(1)는 에칭 처리가 진행됨에 따라서 에칭액의 온도를 낮춘다. 이에 따라, 실리콘 질화막(8A)의 에칭 레이트를 작게 하여, 예컨대, 실리콘 산화막(8B) 사이에 형성되는 간극(8D)의 에칭액에 있어서 실리콘 농도가 국소적으로 높아지는 것을 억제할 수 있다. 그 때문에, 실리콘 산화물의 석출을 억제할 수 있다.
기판 처리 장치(1)는 에칭 처리가 진행됨에 따라서 에칭액의 인산 농도를 낮춘다. 이에 따라, 에칭액의 비등 상태를 유지하고, 기판(8)의 에칭에 얼룩이 생기는 것을 억제하여, 선택비를 크게 할 수 있다.
기판 처리 장치(1)는 에칭 처리가 진행됨에 따라서 에칭액의 실리콘 농도를 낮춘다. 이에 따라, 실리콘 산화물의 석출을 억제할 수 있다.
변형예에 따른 기판 처리 장치(1)는, 공급 라인(70)을 내부조(44)에 접속하여 온도 조절 탱크(46)로부터 예비액을 내부조(44)에 공급할 수 있게 하여도 좋다.
또한, 변형예에 따른 기판 처리 장치(1)는, 실리콘 산화물의 석출을 억제하기 위해서, SiO2 석출 방지제를 공급하여도 좋다. SiO2 석출 방지제로서는, 인산 수용액에 용해한 실리콘 이온을 용해한 상태에서 안정화시켜, 실리콘 산화물의 석출을 억지하는 성분을 포함하는 것이면 되며, 예컨대 불소 성분을 포함하는 헥사플루오로규산(H2SiF6) 수용액을 이용할 수 있다. 또한, 수용액 중의 헥사플루오로규산을 안정화시키기 위해서 암모니아 등의 첨가물을 포함하여도 좋다.
예컨대, SiO2 석출 방지제는, 예컨대 헥사플루오로규산암모늄 (NH4)2SiF6이나 헥사플루오로규산나트륨 (Na2SiF6) 등이다.
또한, 변형예에 따른 기판 처리 장치(1)는, 온도 센서(80), 인산 농도 센서(81) 및 실리콘 농도 센서(82)를 이용하지 않고서, 에칭 처리의 경과 시간에 기초하여 에칭액의 온도, 인산 농도 및 실리콘 농도를 낮추더라도 좋다. 예컨대, 변형예에 따른 기판 처리 장치(1)는, 에칭 처리의 경과 시간이 미리 설정된 시간이 되면, 에칭액의 온도, 인산 농도 및 실리콘 농도를 낮춘다. 또한, 에칭액의 온도, 인산 농도 및 실리콘 농도를 낮추는 타이밍(경과 시간)은, 에칭액의 온도, 인산 농도 및 실리콘 농도마다 각각 설정되어도 좋다.
또한, 변형예에 따른 기판 처리 장치(1)는, 도 10에 도시한 것과 같이, 에칭을 종료하는 시간 t1 이후, 즉 오버에칭 시에는, 에칭액의 온도를 높이고, 인산 농도 및 실리콘 농도를 높인다. 이것은, 오버에칭 시에는, 실리콘 질화막(8A)의 용출은 거의 없어지기 때문이다. 이에 따라, 오버에칭을 위해서 필요한 시간을 짧게 할 수 있어, 에칭 처리 시간을 짧게 할 수 있다. 도 10은 변형예에 따른 기판 처리 장치(1)에 있어서의 처리 시간에 대한 에칭액의 온도, 인산 농도 및 실리콘 농도를 정리한 도면이다.
또한, 에칭액의 온도를 높이는 타이밍, 인산 농도를 높이는 타이밍, 실리콘 농도를 높이는 타이밍은 다른 타이밍이라도 좋다.
상기 기판 처리 장치(1)는, 여러 장의 기판(8)을 동시에 처리하는 장치이지만, 기판(8)을 1장씩 세정하는 매엽식 장치라도 좋다.
더 한층의 효과나 변형예는 당업자에 의해서 용이하게 도출할 수 있다. 이 때문에, 본 발명의 보다 광범위한 양태는, 이상과 같이 나타내며 또한 기술한 특정한 상세 및 대표적인 실시형태에 한정되는 것이 아니다. 따라서, 첨부한 청구범위 및 그 균등물에 의해서 정의되는 총괄적인 발명의 개념의 정신 또는 범위에서 일탈하지 않고서 다양한 변경이 가능하다.
1: 기판 처리 장치, 6: 로트 처리부, 8: 기판, 23: 에칭 처리 장치, 27: 에칭용의 처리조, 40: 인산 수용액 공급부, 41: 인산 수용액 배출부, 41A: 배출 라인, 41B: 제5 유량 조정기(온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부), 42C: 제2 유량 조정기(온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부), 44: 내부조(기판 처리조), 45 외부조, 46: 온도 조절 탱크, 52: 제1 히터(온도 조절부), 62: 제2 히터(온도 조절부), 70: 공급 라인, 72: 제4 유량 조정기(온도 조절부, 인산 농도 조정부, 실리콘 농도 조정부), 80: 온도 센서, 81: 인산 농도 센서, 82: 실리콘 농도 센서, 100: 제어부

Claims (8)

  1. 인산 처리액에 기판을 침지함으로써 에칭 처리를 행하는 기판 처리조와,
    상기 에칭 처리가 진행됨에 따라서, 상기 인산 처리액의 온도 조절을 행하는 온도 조절부를 제어하여 상기 인산 처리액의 온도를 낮추는 제어부
    를 구비하는 것을 특징으로 하는 기판 처리 장치.
  2. 제1항에 있어서, 상기 제어부는,
    상기 인산 처리액의 온도를 처리 종료 온도까지 낮춘 후에, 상기 온도 조절부를 제어하여 상기 인산 처리액의 온도를 높이는 것을 특징으로 하는 기판 처리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제어부는,
    상기 에칭 처리가 진행됨에 따라서, 상기 인산 처리액 중의 인산 농도의 조정을 행하는 인산 농도 조정부를 제어하여 상기 인산 농도를 낮추는 것을 특징으로 하는 기판 처리 장치.
  4. 제3항에 있어서, 상기 제어부는,
    상기 인산 처리액의 상기 인산 농도를 처리 종료 인산 농도까지 낮춘 후에, 상기 인산 농도 조정부를 제어하여 상기 인산 농도를 높이는 것을 특징으로 하는 기판 처리 장치.
  5. 제1항 또는 제2항에 있어서, 상기 제어부는,
    상기 에칭 처리가 진행됨에 따라서, 상기 인산 처리액 중의 실리콘 농도의 조정을 행하는 실리콘 농도 조정부를 제어하여 상기 실리콘 농도를 낮추는 것을 특징으로 하는 기판 처리 장치.
  6. 제5항에 있어서, 상기 제어부는,
    상기 인산 처리액의 상기 실리콘 농도를 처리 종료 실리콘 농도까지 낮춘 후에, 상기 실리콘 농도 조정부를 제어하여 상기 실리콘 농도를 높이는 것을 특징으로 하는 기판 처리 장치.
  7. 인산 처리액에 기판을 침지함으로써 에칭 처리를 행하는 공정과,
    상기 에칭 처리가 진행됨에 따라서, 상기 인산 처리액의 온도를 낮추는 공정
    을 포함하는 것을 특징으로 하는 기판 처리 방법.
  8. 제7항에 기재된 기판 처리 방법을 컴퓨터에 실행시키는 프로그램을 기억한 기억 매체.
KR1020180121712A 2017-10-20 2018-10-12 기판 처리 장치, 기판 처리 방법 및 기억 매체 KR102565578B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-203724 2017-10-20
JP2017203724A JP6994899B2 (ja) 2017-10-20 2017-10-20 基板処理装置、基板処理方法および記憶媒体

Publications (2)

Publication Number Publication Date
KR20190044506A true KR20190044506A (ko) 2019-04-30
KR102565578B1 KR102565578B1 (ko) 2023-08-09

Family

ID=66229813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121712A KR102565578B1 (ko) 2017-10-20 2018-10-12 기판 처리 장치, 기판 처리 방법 및 기억 매체

Country Status (4)

Country Link
US (1) US10923368B2 (ko)
JP (1) JP6994899B2 (ko)
KR (1) KR102565578B1 (ko)
CN (1) CN109698143A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6994898B2 (ja) * 2017-10-19 2022-01-14 東京エレクトロン株式会社 基板処理装置、基板処理方法およびプログラム
CN109192680B (zh) * 2018-08-27 2020-12-11 长江存储科技有限责任公司 化学液槽装置
JP7130510B2 (ja) * 2018-09-21 2022-09-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP7158249B2 (ja) * 2018-11-09 2022-10-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
JP7345401B2 (ja) * 2020-01-21 2023-09-15 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7433135B2 (ja) 2020-05-25 2024-02-19 東京エレクトロン株式会社 貯留装置および貯留方法
US11738363B2 (en) * 2021-06-07 2023-08-29 Tokyo Electron Limited Bath systems and methods thereof
US20230369056A1 (en) * 2022-05-12 2023-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wet bench process with in-situ pre-treatment operation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157452A1 (en) * 2002-12-27 2004-08-12 Yoshihiro Ogawa Etching method and apparatus for semiconductor wafers
JP2013232593A (ja) 2012-05-01 2013-11-14 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788985B2 (ja) * 2002-09-17 2006-06-21 エム・エフエスアイ株式会社 エッチング液の再生方法、エッチング方法およびエッチング装置
US8409997B2 (en) * 2007-01-25 2013-04-02 Taiwan Semiconductor Maufacturing Co., Ltd. Apparatus and method for controlling silicon nitride etching tank
US7910014B2 (en) * 2007-09-28 2011-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for improving wet chemical bath process stability and productivity in semiconductor manufacturing
JP5180263B2 (ja) * 2010-07-23 2013-04-10 倉敷紡績株式会社 基板処理装置
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP5829444B2 (ja) * 2011-07-08 2015-12-09 株式会社Ｓｃｒｅｅｎホールディングス リン酸再生方法、リン酸再生装置および基板処理システム
JP5795983B2 (ja) * 2012-03-27 2015-10-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP2015070080A (ja) * 2013-09-27 2015-04-13 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP6454611B2 (ja) * 2015-06-19 2019-01-16 株式会社ジェイ・イー・ティ 基板処理システム及び基板処理方法
US10147619B2 (en) * 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
JP6645900B2 (ja) * 2016-04-22 2020-02-14 キオクシア株式会社 基板処理装置および基板処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157452A1 (en) * 2002-12-27 2004-08-12 Yoshihiro Ogawa Etching method and apparatus for semiconductor wafers
JP2013232593A (ja) 2012-05-01 2013-11-14 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Also Published As

Publication number Publication date
US20190148183A1 (en) 2019-05-16
US10923368B2 (en) 2021-02-16
JP6994899B2 (ja) 2022-01-14
KR102565578B1 (ko) 2023-08-09
CN109698143A (zh) 2019-04-30
JP2019079859A (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
KR20190044506A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
CN111180330B (zh) 基板处理方法、基板处理装置以及存储介质
JP7113952B2 (ja) 基板処理方法、および基板処理装置
KR102549290B1 (ko) 기판 액처리 장치, 기판 액처리 방법, 및 기판 액처리 프로그램이 기록된 컴퓨터 판독 가능한 기억 매체
KR102260913B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP7209556B2 (ja) 基板処理方法および基板処理装置
JP7058701B2 (ja) 基板処理装置、および基板処理方法
JP2018014470A (ja) 基板液処理装置、基板液処理方法および記憶媒体
CN109698142B (zh) 基板处理装置、基板处理方法以及存储介质
CN109585337B (zh) 基板处理装置、基板处理方法以及存储介质
US10998198B2 (en) Substrate processing method and substrate processing apparatus
JP2020170872A (ja) 基板処理装置、基板処理方法およびプログラム
JP2021002691A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant