CN114985948A - 半导体晶圆的激光刻蚀方法 - Google Patents

半导体晶圆的激光刻蚀方法 Download PDF

Info

Publication number
CN114985948A
CN114985948A CN202210681528.4A CN202210681528A CN114985948A CN 114985948 A CN114985948 A CN 114985948A CN 202210681528 A CN202210681528 A CN 202210681528A CN 114985948 A CN114985948 A CN 114985948A
Authority
CN
China
Prior art keywords
semiconductor wafer
laser ablation
processing method
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210681528.4A
Other languages
English (en)
Inventor
苏达尔桑·乌皮利
维平达斯·帕拉
卡尔·强森
吴喜泉
约翰·特雷普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN114985948A publication Critical patent/CN114985948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

公开了一种半导体晶圆处理方法，包括：采用激光烧蚀工艺烧蚀半导体晶圆的背面；以及采用刻蚀工艺刻蚀半导体晶圆的背面；其中，所述激光烧蚀工艺在半导体晶圆的背面形成图案；以及所述刻蚀工艺保留了激光烧蚀工艺在半导体晶圆背面烧蚀的图案。本发明公开的半导体晶圆处理方法，在不需要引入掩膜的情况下，可以在半导体晶圆的背面制作出具有不同深度的图案。

Description

半导体晶圆的激光刻蚀方法
技术领域
本发明的实施例涉及半导体芯片制造，更具体地说，尤其涉及半导体晶圆的图形化工艺。
背景技术
半导体器件一般制作于半导体衬底上。因而半导体衬底的厚度与半导体器件的导通电阻相关，尤其是对于垂直型半导体器件来说，半导体衬底的厚度对其导通电阻的影响极大。
为了减小半导体衬底的电阻，其中一种方法是将半导体衬底尽量减薄。通常这种减薄步骤放在半导体晶圆的制作后期，通过研磨晶圆来实现。但是，当半导体晶圆研磨至厚度低于100μm时，晶圆容易变形和断裂。
半导体衬底的部分区域也可以选择性地通过光刻工艺来实现。用光刻工艺减薄晶圆，通常是将光刻胶覆盖于晶圆上后，再透过掩膜对光刻胶进行紫外光照射，从而将掩膜图案复制到光刻胶上，再对覆盖有带图案的光刻胶的晶圆进行刻蚀。经过刻蚀，被光刻胶覆盖的区域被保留，而未覆盖光刻胶的区域则被刻蚀掉，从而实现对晶圆的光刻。在传统光刻过程中，光照将所需刻蚀的图案转移到晶圆上，而刻蚀工艺用于根据图案移除晶圆上的半导体材料。因此，光刻工艺需要较多的工艺步骤以及多个掩膜，从而成本较高。
发明内容
为解决上述技术问题，本发明提供了一种半导体晶圆工艺，利用激光来烧蚀半导体晶圆的背面，从而得到所需的由烧蚀部分和未烧蚀部分组成的图案，其中，激光烧蚀部分也可以具有不同的厚度。本发明在不需要引入掩膜的情况下，在半导体晶圆的背面制作出具有不同深度的图案。
根据本发明的实施例，提出了一种半导体晶圆处理方法，包括：采用激光烧蚀工艺烧蚀半导体晶圆的背面；以及采用刻蚀工艺刻蚀半导体晶圆的背面；其中，所述激光烧蚀工艺在半导体晶圆的背面形成图案；以及所述刻蚀工艺保留了激光烧蚀工艺在半导体晶圆背面烧蚀的图案。
在部分实施例中，所述激光烧蚀工艺先于刻蚀工艺实施。
在部分实施例中，所述激光烧蚀工艺与刻蚀工艺同步实施。
在部分实施例中，所述半导体晶圆背面的图案具有单一深度，并且由激光烧蚀工艺以半导体晶圆背面进行单轮并单一功率的激光横扫形成。
在部分实施例中，其中所述半导体晶圆背面的图案具有多个深度，并且由激光烧蚀工艺至少采用以下方法之一形成：(1)多轮激光烧蚀；(2)不同烧蚀功率的激光烧蚀。
在部分实施例中，所述半导体晶圆背面的图案由半导体晶圆背面的烧蚀部分和非烧蚀部分组成；以及所述非烧蚀部分至少位于以下区域之一的背面：(1)半导体晶圆的划片区；以及(2)半导体晶圆的键合线焊点。
在部分实施例中，所述半导体晶圆背面的图案由半导体晶圆背面的烧蚀部分和非烧蚀部分组成；以及所述非烧蚀部分至少位于以下区域之一的背面：(1)半导体晶圆的划片区；以及(2)半导体晶圆的焊盘区。
在部分实施例中，所述半导体晶圆处理方法进一步包括，在激光烧蚀工艺前研磨减薄半导体晶圆的背面。
在部分实施例中，所述激光烧蚀工艺是区域性且选择性的，所述半导体晶圆处理方法进一步包括，在区域性且选择性的激光烧蚀工艺前，采用整体激光烧蚀工艺减薄半导体晶圆的背面。
在部分实施例中，在激光烧蚀工艺实施前，所述半导体晶圆的正面包括有源器件。
在部分实施例中，所述有源器件包括功率器件。
附图说明
为了更好的理解本发明，将根据以下附图对本发明进行详细描述：
图1示出了根据本发明一实施例的半导体晶圆处理方法10的流程图；
图2A-2D示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体晶圆20的剖面图210-240；
图3A-3D示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体晶圆30的剖面图310-340；
图4示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体裸片40的顶视图410和底视图420；
图5示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体晶圆上的不同图案的显微照片和其轴测图。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
在本发明中，半导体晶圆用于示例性展示本发明实施例的半导体晶圆处理方法。应当理解，本发明实施例可应用于处理各种半导体材料，而不局限于半导体晶圆的处理。并且，本发明以半导体晶圆背面的处理来举例说明。半导体晶圆的“背面”，指的是它在一般工艺流程中的通俗定义，即与半导体晶圆中集成了主电路和各半导体裸片的连接区域的正面相反的一面。然而，应当理解，本发明实施例所给出的处理半导体晶圆背面的工艺并不局限于处理半导体晶圆的背面，在必要时同样也可以适用于处理半导体晶圆的正面。
图1示出了根据本发明一实施例的半导体晶圆处理方法10的流程图。所述半导体晶圆处理方法10包括：步骤101，采用激光烧蚀工艺烧蚀半导体晶圆的背面；以及步骤102，采用刻蚀工艺刻蚀半导体晶圆的背面。
所述激光烧蚀工艺和刻蚀工艺可以同时实施，即为激光辅助刻蚀工艺。激光烧蚀工艺和刻蚀工艺也可以依照先后顺序分别实施。
在本发明部分实施例中，所述半导体晶圆处理方法10还包括步骤103，在激光烧蚀工艺前研磨减薄半导体晶圆的背面。
在本发明部分实施例中，步骤101中的激光烧蚀工艺是区域性且选择性的，所述半导体晶圆处理方法10还包括步骤104，在区域性且选择性的激光烧蚀工艺前，采用整体激光烧蚀工艺减薄半导体晶圆的背面。
图2A-2D示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体晶圆20的剖面图210-240。
图2A示出了半导体晶圆20的初始剖面图210，此时半导体晶圆20的初始厚度为350微米。初始剖面图210同时也示出了半导体晶圆20正面的有源器件201。所述有源器件201可以是如高功率开关管一类的功率器件，也可以是如二极管、三极管、IGBT(绝缘栅门极晶体管)、MOSFET(金属氧化物半导体场效应管)和HEMT(高电子迁移率晶体管)之类的不同类型的开关管或者其组合。所述开关管可以是横向器件、垂直器件、平面器件、鳍式器件或沟槽器件等。
图2B示出了半导体晶圆20经过减薄工艺后的剖面图220，此时半导体晶圆20的厚度已减为170微米。施加于半导体晶圆20的减薄工艺可以是将晶圆从大于300微米的厚度减至小于175微米的厚度的整体研磨工艺。在一个实施例中，所述研磨工艺需要一个研磨垫，也可以加入研磨浆。所述半导体晶圆20的背面接触研磨垫，所述研磨垫通过旋转来研磨所述半导体晶圆20的背面。在其他实施例中，减薄半导体晶圆20也可以采用其他减薄工艺，例如整体激光烧蚀工艺和激光转移工艺。所述激光转移工艺通常在晶圆的表面产生一道裂隙，之后沿着这道裂隙，将裂隙上方的一层晶圆移除至另一载架上。在上述实施例中，若晶圆被减至太薄，可能在后续工艺处理过程中变形或碎裂。为防止晶圆变形或碎裂，可以在后续处理过程中将晶圆置于专用的置物架上，或另一晶圆上。应当理解，在本发明部分实施例中，减薄工艺并不是必需的，因为所用晶圆可以是处理过的已经较薄的晶圆。
图2C示出了半导体晶圆20经过激光烧蚀工艺后的剖面图230，此时半导体晶圆20的背面具有一些深度为50微米的沟道。所述激光烧蚀工艺可以在半导体晶圆20背面的指定区域熔化、蒸发、和/或净化部分半导体材料，从而在半导体晶圆20的背面形成由烧蚀区域和未烧蚀区域组成的图案。所述烧蚀区域指的是半导体晶圆上经过激光烧蚀工艺后形成的半导体材料的一个或多个凹陷区域，在图2中，这种凹陷区域表现为沟道。应当理解，在其他实施例中，所述凹陷区域也可以是低谷区，点状或条状凹陷以及其他任何形状的的凹陷。所述凹陷的深度指的是从凹陷底部到烧蚀前的晶圆表面的距离。如图2所示，烧蚀区域位于半导体晶圆正面的有源器件201的下方。当有源器件201下方的区域被减薄时，有源器件201的导通电阻被减小了。同时，半导体器件201的散热途径更短了，使得半导体晶圆的散热性能也得到了改善。
本发明实施例的激光烧蚀工艺可以包括采用激光器对半导体晶圆的背面进行高密度打光。所述激光器可以与半导体晶圆对准。在本发明部分实施例中，所述激光器与半导体晶圆需要提前对准。因而所述工艺还包括激光器与半导体晶圆的对准步骤。所述对准步骤需要有极高的精度，使得所需对准的图案与半导体晶圆上的相应的位置间的误差小于100微米。在部分实施例中，所述误差也有可能小于50微米。所述对准步骤可以通过多种方法来实施，例如，在透明的薄型半导体晶圆上(厚度小于300微米的碳化晶圆)，所述对准步骤可以采用光学相机在晶圆背面监测，并以晶圆的正面器件和内部特征为基准，使用反馈系统来调整晶圆的位置。也可以采用激光器及前述的反馈系统来实施对准步骤。该激光器还可以用于后续的激光烧蚀工艺中，以较高的功率来烧蚀半导体晶圆背面。
在本发明部分实施例中，所述激光烧蚀工艺包括多种形式。例如，所述激光烧蚀工艺可以采用脉冲宽度小于100纳米，激光波长小于或等于355纳米，同时功率高达100瓦的紫外激光。所述激光烧蚀工艺还可以采用诸如波长为532纳米或1064纳米的飞秒或皮秒脉冲激光器。所述激光烧蚀工艺可以使用聚焦光斑尺寸为几微米到100微米范围的激光器。所述激光烧蚀工艺还可以利用光斑重叠尺寸为几微米到100微米范围的激光器。所述激光烧蚀工艺还可以采用激光频率在几赫兹到5兆赫兹的激光器。在所有可用的激光烧蚀工艺中，应当保证在工艺过程中，晶圆正面的半导体器件的机械性能和电气性能不受晶圆正面的温度上升的影响。
图2D示出了半导体晶圆20经过刻蚀工艺后的剖面图240，此时，整个半导体晶圆的背面进一步减薄了50微米。所述刻蚀工艺为整体同向刻蚀，在完整保存激光烧蚀工艺后形成的晶圆图形的基础上，整体刻蚀掉50微米，使得原先烧蚀部分的晶圆厚度达到70微米，而原先未烧蚀部分的晶圆厚度现在则是120微米。所述刻蚀工艺整体减薄了晶圆，从而进一步减小了半导体器件201的导通电阻，也进一步改善了晶圆的散热性能。
在本发明实施例中，刻蚀工艺可以包括化学刻蚀、等离子刻蚀、反应离子刻蚀，或其他任何本领域技术人员熟知的刻蚀工艺。在部分实施例中，可对不同的半导体材料有选择性地刻蚀，并且所述半导体晶圆的部分区域可以额外覆盖阻挡层以避免不必要的刻蚀。例如，若半导体晶圆的低注入浓度有源区内一定深度的区域包括一层高注入浓度的有源层(或隔离区域)，刻蚀可以在到达高注入浓度的有源层时停止。在图2实施例中，所述刻蚀工艺对半导体晶圆的背面材料进行整体刻蚀。
在本发明部分实施例中，所述刻蚀工艺的温度低于激光烧蚀工艺。低温工艺在晶圆背面不至于引起局部过热。在部分实施例中，激光烧蚀工艺先于刻蚀工艺，因此，激光烧蚀工艺时的晶圆厚度大于刻蚀工艺时的晶圆厚度。得益于此，在进行激光烧蚀时，半导体晶圆较厚，足以防止晶圆正面的器件受烧蚀高温的影响，而相对低温的刻蚀工艺则可以进一步减薄晶圆的厚度。所述刻蚀工艺可以平滑激光烧蚀后形成的图形，也进一步减薄晶圆的厚度，避免由于对半导体器件的背面过度烧蚀而导致高温影响半导体器件的机械和电气性能。刻蚀工艺在极大地减薄半导体晶圆的同时，对晶圆正面的半导体器件的温度影响非常小。
通过激光烧蚀工艺和刻蚀工艺对半导体晶圆背面进行图案化，速度快，且所需激光能量低，同时省去了掩膜和光刻胶成本。
在图2C中，激光烧蚀工艺在半导体晶圆背面形成的图案，由具有单一深度的烧蚀区域界定。具体来讲，烧蚀区域由三个位于半导体器件背面的沟道表征。所述单一深度的烧蚀区域可以通过对半导体晶圆背面进行单次并单一功率的激光横扫形成。
在图2C中，沟道的深度是一致的。因而晶圆背面的图案是二元的，即图案由未烧蚀部分的晶圆表面和相同深度的烧蚀部分的晶圆表面组成。在其他实施例中，在烧蚀晶圆背面时也可以控制烧蚀工艺的烧蚀强度来使烧蚀的深度渐进变化或根据预先的设定变化。在这种情况下，晶圆背面的图案就是多元的。即图案由未烧蚀部分的晶圆表面和不同深度的烧蚀部分的晶圆表面组成。激光烧蚀工艺可能包括：(1)第一轮单次或多次烧蚀形成图案；以及(2)第二轮烧蚀，其中第二轮烧蚀的温度相较于第一轮烧蚀要低，且第二次烧蚀的功率较低，用于抛光晶圆表面。
图3A-3D示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体晶圆30的剖面图310-340。
图3A示出了半导体晶圆30的初始剖面图310，此时半导体晶圆30的初始厚度为350微米。初始剖面图310同时也示出了半导体晶圆30正面的有源器件301。如图2A-2D中的有源器件201，有源器件301也包括各种类型的晶体管。
图3B示出了半导体晶圆30经过减薄工艺后的剖面图320，此时半导体晶圆30的厚度已减为170微米。
图3C示出了半导体晶圆30经过激光烧蚀工艺后的剖面图330，此时半导体晶圆30的背面具有深度不一的沟道。如剖面图330所示，烧蚀部分包括两种深度的沟道，一种是具有50微米深度的沟道302，另一种是具有70微米深度的沟道303。
图3D示出了半导体晶圆30经过刻蚀工艺后进一步减薄的剖面图340，此时，在保留烧蚀后的多元图案的基础上，整个半导体晶圆的背面进一步减薄了50微米。
图3A-3D实施例适用于正面集成了不同类型的有源器件的半导体晶圆，因为不同类型的有源器件对散热等各方面特性会有不同的需求，因此对器件下方的晶圆厚度会有不同的要求。此外，晶圆正面非有源器件区域的其他特征区域，例如焊点区、划片区或其他非器件区域也可以具有不同凹陷深度的晶圆背面。
在图3C中，烧蚀区域由有源器件301下方的三个独立的沟道来表征。用于形成这些不同深度的沟道的激光烧蚀工艺可以是不同次数的烧蚀、不同功率的烧蚀或者两者的结合。例如，在激光烧蚀过程中，可以在深度较大的区域加强烧蚀的功率或增加烧蚀次数，在深度较小的区域减小烧蚀的功率或减少烧蚀次数。
在传统光刻工艺中，形成具有不同深度的凹陷的图案需要采用多张掩膜。与之相比，激光烧蚀工艺可以节约工艺步骤和时间。
在图2D和图3D中，刻蚀工艺是整体一致的刻蚀。但在本发明其他实施例中，刻蚀工艺也可以是图案化刻蚀。不管在是哪种刻蚀方式，激光烧蚀工艺后的图案均可以被保留，即烧蚀和未烧蚀区域的差别和不同的烧蚀深度均得以保留。整体刻蚀通常是各向异性刻蚀，用相同的速率朝垂直于半导体晶圆背部的方向刻蚀整个半导体晶圆的背面。在部分实施例中，局部各向同性刻蚀也能在一定程度上保留原烧蚀图案，并可以通过平缓烧蚀区域和非烧蚀区域的边界来平滑整个烧蚀后的图案。图案化刻蚀需要用到掩膜和将掩膜图案转移至晶圆的光刻胶。与之相比，整体刻蚀是不需要用到掩膜的。然而，即使是采用需要掩膜的图案化刻蚀工艺，由于激光烧蚀工艺已经在半导体晶圆背面形成了不同深度的图案，此时仅需要采用单张掩膜来实施刻蚀步骤，在保留激光烧蚀图案的基础上进一步图案化半导体晶圆的背面。
在本发明实施例中，可以基于晶圆、单个裸片或器件级，通过激光烧蚀工艺和后续的至少部分保留烧蚀图案的刻蚀工艺来对半导体晶圆的背面进行图案化。半导体晶圆上的各个裸片或器件下方的图案可以是重复相同的，也可以是不同的。在部分实施例中，未烧蚀区域位于至少一个划片区或至少一个键合线焊点之下。
图4示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体裸片40的顶视图410和底视图420。从顶视图410可以看出，半导体裸片40包括两个焊点412和终止环413。基于半导体裸片40正面的结构，半导体裸片的背面通过研磨、激光烧蚀和刻蚀工艺形成了如底视图420所示的特定图案。中间区域421被减薄至20微米，从而改善该区域相应的正面上的有源器件的特性。而裸片正面的焊点412下方的区域422被减薄至100微米，以保证焊点412能够承受键合线焊接至裸片40时的应力。进一步地，终止环413下方的区域423仅仅是通过研磨工艺减薄至175微米。在整个工艺过程中，终止环413下方的区域423未被激光烧蚀，同时在刻蚀时也被遮蔽了。应当理解，焊盘包括任何裸片上的用于焊接的点或区域，例如键合线焊点等。
图5示出了根据本发明一实施例的半导体晶圆处理方法10处理的半导体晶圆上的不同图案的显微照片和其轴测图。视图500为采用激光烧蚀工艺在半导体晶圆背面烧蚀的各种不同图案的显微照片。在该视图中，晶圆背面被分隔成各正方形区域501，正方形区域501被减薄至40微米，并且在各正方形区域中，烧蚀了各种不同深度的图案。视图510为该显微照片的轴测图。从视图510可以看出，各种不同深度和不同形状的图案的烧蚀区域和非烧蚀区域的边缘均十分清晰。如图5所示，烧蚀图形的边缘可以是清晰的直线，用于构建条状或块装的图形，或者也可以是弯曲的线条用于构建圆形基座状的图形。鉴于不同区域和不同图案是通过将激光聚焦应用到晶圆的不同部分而独立烧蚀的，激光烧蚀工艺还可以烧蚀具有弯曲边缘和直线边缘结合的图案。
本发明公开的工艺可以应用于各种半导体材料。例如，采用前述实施例工艺的半导体晶圆可以是硅、碳化硅、氮化镓、砷化镓、氧化镓及金刚石等。对于碳化硅晶圆，其P型掺杂剂可以包括铝或硼，N型掺杂剂可以包括磷或氮。对于氮化镓晶圆，其P型掺杂剂可以包括镁，N型掺杂剂可以包括硅或氧。因此，在本发明实施例中，各种不同材料的半导体晶圆(如碳化硅)的各个不同区域掺杂各种与半导体晶圆兼容的不同类型的掺杂剂物质来形成如沟道、沟道控制、漏极和源极等有源区域。
虽然已经针对本发明的特定实施例详细描述了说明书，但是应当理解，本领域的技术人员在获得对前述内容的理解后，可以容易地想到对本发明的改变、变化和等同于这些实施例。例如，尽管以示例的方式提供了III-V族材料，但本文公开的特定实施例可广泛适用于任何形式的半导体技术。本领域技术人员可以实施对本发明的这些和其他修改和变化，而不背离本发明的范围，本发明的范围在所附权利要求中有更具体的阐述。

Claims (18)

1.一种半导体晶圆处理方法，包括：
采用激光烧蚀工艺烧蚀半导体晶圆的背面；以及
采用刻蚀工艺刻蚀半导体晶圆的背面；
其中，所述激光烧蚀工艺在半导体晶圆的背面形成图案；以及
所述刻蚀工艺保留了激光烧蚀工艺在半导体晶圆背面烧蚀的图案。
2.如权利要求1所述的半导体晶圆处理方法，其中所述激光烧蚀工艺先于刻蚀工艺实施。
3.如权利要求1所述的半导体晶圆处理方法，其中所述激光烧蚀工艺与刻蚀工艺同步实施。
4.如权利要求1所述的半导体晶圆处理方法，其中所述半导体晶圆背面的图案具有单一深度，并且由激光烧蚀工艺以半导体晶圆背面进行单轮并单一功率的激光横扫形成。
5.如权利要求1所述的半导体晶圆处理方法，其中所述半导体晶圆背面的图案具有多个深度，并且由激光烧蚀工艺至少采用以下方法之一形成：(1)多轮激光烧蚀；(2)不同烧蚀功率的激光烧蚀。
6.如权利要求1所述的半导体晶圆处理方法，其中：
所述刻蚀工艺包括应用于半导体晶圆背面的整体单向异性刻蚀；以及
所述刻蚀工艺保留半导体晶圆背面的图案的同时整体减薄半导体晶圆的厚度。
7.如权利要求1所述的半导体晶圆处理方法，其中：
所述刻蚀工艺包括对半导体晶圆背面的整体刻蚀，并且至少部分是单向同性刻蚀；以及
所述刻蚀工艺保留半导体晶圆背面的图案的同时整体减薄半导体晶圆的厚度。
8.如权利要求1所述的半导体晶圆处理方法，其中，所述刻蚀工艺包括反应离子刻蚀工艺。
9.如权利要求1所述的半导体晶圆处理方法，其中，
所述图案由半导体晶圆背面的烧蚀部分和非烧蚀部分组成；以及
所述非烧蚀部分至少位于以下区域之一的背面：(1)半导体晶圆的划片区；以及(2)半导体晶圆的键合线焊点。
10.如权利要求1所述的半导体晶圆处理方法，其中，
所述图案由半导体晶圆背面的烧蚀部分和非烧蚀部分组成；以及
所述非烧蚀部分至少位于以下区域之一的背面：(1)半导体晶圆的划片区；以及(2)半导体晶圆的焊盘区。
11.如权利要求1所述的半导体晶圆处理方法，其中，
所述图案至少包括具有20微米深度的烧蚀区域。
12.如权利要求1所述的半导体晶圆处理方法，进一步包括：
在激光烧蚀工艺前研磨减薄半导体晶圆的背面。
13.如权利要求1所述的半导体晶圆处理方法，其中，所述激光烧蚀工艺是区域性且选择性的，所述半导体晶圆处理方法进一步包括，在区域性且选择性的激光烧蚀工艺前，采用整体激光烧蚀工艺减薄半导体晶圆的背面。
14.如权利要求1所述的半导体晶圆处理方法，其中：
在激光烧蚀工艺实施前，所述半导体晶圆的平均厚度小于300微米。
15.如权利要求1所述的半导体晶圆处理方法，其中：
在激光烧蚀工艺实施前，所述半导体晶圆的正面包括有源器件。
16.如权利要求15所述的半导体晶圆处理方法，其中：
所述半导体晶圆的材料为下列之一：(1)碳化硅；(2)氮化镓；以及(3)砷化镓。
17.如权利要求15所述的半导体晶圆处理方法，其中所述有源器件包括功率器件。
18.如权利要求1所述的半导体晶圆处理方法，进一步包括：
在激光烧蚀工艺实施之前，采用对准工艺将半导体晶圆和激光器对准，其中所述激光器可用地激光烧蚀工艺。
CN202210681528.4A 2021-06-16 2022-06-15 半导体晶圆的激光刻蚀方法 Pending CN114985948A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163211459P 2021-06-16 2021-06-16
US63/211,459 2021-06-16
US17/751,424 US20220406601A1 (en) 2021-06-16 2022-05-23 Laser induced semiconductor wafer patterning
US17/751,424 2022-05-23

Publications (1)

Publication Number Publication Date
CN114985948A true CN114985948A (zh) 2022-09-02

Family

ID=83035731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210681528.4A Pending CN114985948A (zh) 2021-06-16 2022-06-15 半导体晶圆的激光刻蚀方法

Country Status (2)

Country Link
US (1) US20220406601A1 (zh)
CN (1) CN114985948A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810132B (zh) * 2023-01-04 2023-07-21 鴻揚半導體股份有限公司 晶圓背面研磨方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080176398A1 (en) * 2007-01-18 2008-07-24 Kanti Jain High throughput, low cost dual-mode patterning method for large area substrates
US20090298299A1 (en) * 2005-09-06 2009-12-03 Plastic Logic Limited Laser ablation of electronic devices
CN102844856A (zh) * 2010-02-25 2012-12-26 Spts科技有限公司 在通孔和刻蚀结构中形成并图案化共形绝缘层的方法
US20140213042A1 (en) * 2013-01-25 2014-07-31 Wei-Sheng Lei Substrate dicing by laser ablation & plasma etch damage removal for ultra-thin wafers
US8980727B1 (en) * 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
CN105575760A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体结构的制作方法
CN105810576A (zh) * 2015-01-20 2016-07-27 英飞凌科技股份有限公司 切割晶圆的方法及半导体芯片
CN106898651A (zh) * 2016-11-18 2017-06-27 成都芯源系统有限公司 一种选择性刻蚀的ldmos器件的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090298299A1 (en) * 2005-09-06 2009-12-03 Plastic Logic Limited Laser ablation of electronic devices
US20080176398A1 (en) * 2007-01-18 2008-07-24 Kanti Jain High throughput, low cost dual-mode patterning method for large area substrates
CN102844856A (zh) * 2010-02-25 2012-12-26 Spts科技有限公司 在通孔和刻蚀结构中形成并图案化共形绝缘层的方法
US20140213042A1 (en) * 2013-01-25 2014-07-31 Wei-Sheng Lei Substrate dicing by laser ablation & plasma etch damage removal for ultra-thin wafers
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US8980727B1 (en) * 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
CN105575760A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体结构的制作方法
CN105810576A (zh) * 2015-01-20 2016-07-27 英飞凌科技股份有限公司 切割晶圆的方法及半导体芯片
CN106898651A (zh) * 2016-11-18 2017-06-27 成都芯源系统有限公司 一种选择性刻蚀的ldmos器件的制造方法

Also Published As

Publication number Publication date
US20220406601A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US8877611B2 (en) Devices with crack stops
US9040389B2 (en) Singulation processes
KR102643785B1 (ko) 자기 정렬된 후면 도전층을 포함하는 반도체 칩 및 이의 제조 방법
JP4982948B2 (ja) 半導体装置の製造方法
US6770966B2 (en) Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
CN102290350B (zh) 利用cmp技术的具有平坦表面的沟槽mos势垒肖特基整流器
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
WO2009139417A1 (ja) 半導体装置およびその製造方法
CN104979187A (zh) 晶圆的分割方法
CN105810576B (zh) 切割晶圆的方法及半导体芯片
JP5822032B2 (ja) 半導体装置の製造方法
CN114985948A (zh) 半导体晶圆的激光刻蚀方法
US7071537B2 (en) Power device having electrodes on a top surface thereof
JP2003158097A (ja) 半導体装置及びその製造方法
US10622272B1 (en) Semiconductor chip structure and semiconductor package
CN116190226A (zh) 半导体结构的制备方法及半导体结构
JP2005175174A (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
US20240120284A1 (en) Carbon Assisted Semiconductor Dicing And Method
US20240243170A1 (en) Membrane semiconductor component and method for producing the same
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
JP5382098B2 (ja) 半導体装置の製造方法
US9614033B2 (en) Semiconductor device including an isolation structure and method of manufacturing a semiconductor device
JP2024130407A (ja) 素子チップの製造方法
CN112309972A (zh) 电子器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220902