CN114981959A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114981959A
CN114981959A CN202080092851.7A CN202080092851A CN114981959A CN 114981959 A CN114981959 A CN 114981959A CN 202080092851 A CN202080092851 A CN 202080092851A CN 114981959 A CN114981959 A CN 114981959A
Authority
CN
China
Prior art keywords
insulating
conductive layer
semiconductor
semiconductor element
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080092851.7A
Other languages
English (en)
Inventor
神田泽水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN114981959A publication Critical patent/CN114981959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置(1)，其具备：第一绝缘部件(10A)、第一驱动导电层(20A)、第一半导体元件(50A)、第二绝缘部件(10B)、第二驱动导电层(20B)、第二半导体元件(50B)、连接部件(90)、以及封固树脂(70)。封固部件(70)将第一半导体元件(50A)、第二半导体元件(50B)和连接部件(90)封固。连接部件(90)在第一绝缘部件(10A)和/或第一驱动导电层(20A)、与第二绝缘部件(10B)和/或第二驱动导电层(20B)之间形成传热路径。连接部件(90)的热导率比封固树脂(70)的热导率高。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
作为半导体装置的一例，公知有双面散热结构的半导体装置，其具备：设置于第一绝缘部件上的第一半导体元件、比第一半导体元件更靠上方配置的第二绝缘部件、以及设置于第二绝缘部件上的第二半导体元件(例如参照专利文献1)。该半导体装置构成为，在第一绝缘部件上安装有第一冷却器，且在第二绝缘部件上安装有第二冷却器。
现有技术文献
专利文献
专利文献1：日本特开2010－97967号公报
发明内容
发明所要解决的课题
但是，根据安装位置的状态不同，上述半导体装置有可能以如下状态进行使用，即：省略第一冷却器和第二冷却器的任意一方的状态，例如是省略了第二冷却器的状态。此时，从第一半导体元件到第一冷却器的热阻、与从第二半导体元件到第一冷却器的热阻的差增大。其结果是，在半导体装置驱动时，第一半导体元件和第二半导体元件中的热阻较高的一方的温度升高，因此有可能无法充分发挥半导体装置的性能。
本公开的目的在于提供一种半导体装置，能够抑制从第一半导体元件到冷却器的热阻与从第二半导体元件到冷却器的热阻的差增加。
用于解决课题的方案
关于解决上述课题的半导体装置，具备：第一绝缘部件，其具有在厚度方向上彼此朝向相反侧的第一绝缘主面和第一绝缘背面，且露出所述第一绝缘背面；第一驱动导电层，其设置在所述第一绝缘主面上；第一半导体元件，其搭载于所述第一驱动导电层；第二绝缘部件，其具有在所述厚度方向上彼此朝向相反侧的第二绝缘主面和第二绝缘背面，且露出所述第二绝缘背面，并以所述第二绝缘主面与所述第一绝缘主面在所述厚度方向上对置的方式相对于所述第一绝缘部件在所述厚度方向上分离地配置；第二驱动导电层，其设置在所述第二绝缘主面上；第二半导体元件，其搭载于所述第二驱动导电层；连接部件，其在所述第一绝缘部件和所述第一驱动导电层中的至少一方、与所述第二绝缘部件和所述第二驱动导电层中的至少一方之间形成传热路径；以及封固树脂，其将所述第一半导体元件、所述第二半导体元件和所述连接部件封固，所述连接部件的热导率比所述封固树脂的热导率高。
根据该结构，经由连接部件形成从第二半导体元件到冷却器的传热路径，因此能够抑制当没有在搭载第二半导体元件的第二绝缘部件安装冷却器时，从第一半导体元件到冷却器的热阻与从第二半导体元件到冷却器的热阻的差增加。
发明的效果
根据上述半导体装置，能够抑制从第一半导体元件到冷却器的热阻与从第二半导体元件到冷却器的热阻的差增加。
附图说明
图1是本实施方式的半导体装置的立体图。
图2是图1的半导体装置的俯视图。
图3是图1的半导体装置的侧视图。
图4是从与图3不同的方向观察的图1的半导体装置的侧视图。
图5是从与图3和图4不同的方向观察的图1的半导体装置的侧视图。
图6是本实施方式的半导体装置的第一半导体组件的俯视图。
图7是本实施方式的半导体装置的第二半导体组件的俯视图。
图8是图2的8－8线的剖视图。
图9是本实施方式的半导体装置的电路图。
图10是比较例的半导体装置的剖视图。
图11是变更例的半导体装置的剖视图。
图12是变更例的半导体装置的第二半导体组件的俯视图。
图13是变更例的半导体装置的第二半导体组件的俯视图。
图14是变更例的半导体装置的第二半导体组件的俯视图。
图15是变更例的半导体装置的第二半导体组件的俯视图。
图16是变更例的半导体装置的第二半导体组件的俯视图。
图17是变更例的半导体装置的第二半导体组件的俯视图。
图18是变更例的半导体装置的剖视图。
图19是变更例的半导体装置的剖视图。
图20是变更例的半导体装置的剖视图。
图21是变更例的半导体装置的剖视图。
图22是变更例的半导体装置的第一半导体组件的俯视图。
图23是变更例的半导体装置的剖视图。
图24是变更例的半导体装置的第二半导体组件的俯视图。
具体实施方式
以下参照附图对半导体装置的实施方式进行说明。在以下所示的实施方式中，例示了用于使技术思想具体化的结构、方法，各构成部件的材质、形状、结构、配置、尺寸等不限于下述内容。在以下的实施方式中能够施加多种变更。另外，在附图中存在为了容易理解而将构成要素放大表示的情况。构成要素的尺寸比率有可能与实际不同或者与其它图中不同。并且对于剖视图而言，存在为了容易理解而对部分构成要素的影线进行了省略的情况。
参照图1～图9对本实施方式的半导体装置1的结构进行说明。此外，为了方便而在图6中省略了后述的冷却器200进行表示。并且为了方便，在图6和图7中省略了后述的封固树脂70进行表示。
另外，在以下的说明中，对于半导体装置1而言，将俯视时彼此正交的两个方向分别设为x方向和y方向，并将与x方向和y方向正交的方向设为z方向。在此，z方向是厚度方向的一例，y方向是第一方向的一例，x方向是第二方向的一例。
如图1～图8所示，半导体装置1是由多个(在本实施方式中为四个)第一半导体元件50A和多个(在本实施方式中为四个)第二半导体元件50B被封固树脂70封固而成的结构。如图1～图5所示，通过将半导体装置1安装于冷却器200，从而使各第一半导体元件50A(图6参照)和各第二半导体元件50B(图7参照)各自的热向冷却器200移动。
封固树脂70由具有电绝缘性的树脂材料构成，例如是由黑色的环氧树脂构成。封固树脂70呈立方体状，具有：树脂侧面71～74、第一树脂主面75A和第二树脂主面75B。
树脂侧面71和树脂侧面72在y方向上彼此朝向相反侧。从z方向观察，树脂侧面71、72分别沿着x方向延伸。树脂侧面73和树脂侧面74在x方向上彼此朝向相反侧。从z方向观察，树脂侧面73、74分别沿着y方向延伸。第一树脂主面75A和第二树脂主面75B在z方向上彼此朝向相反侧。在本实施方式中，在第一树脂主面75A上安装有冷却器200。因此，第二树脂主面75B是在z方向上与冷却器200为相反侧的面。
如图1～图5所示，半导体装置1具备从封固树脂70突出的多个端子80。多个端子80分别由金属板构成，例如是由Cu(铜)构成。多个端子80具有：第一输入端子81、第二输入端子82、输出端子83、第一控制用端子84A、第一检测用端子85A、第二控制用端子84B和第二检测用端子85B。第一输入端子81、第二输入端子82和输出端子83分别从树脂侧面71朝向y方向突出。第一控制用端子84A、第一检测用端子85A、第二控制用端子84B和第二检测用端子85B分别从树脂侧面72朝向y方向突出。换言之，第一输入端子81、第二输入端子82和输出端子83、与第一控制用端子84A、第一检测用端子85A、第二控制用端子84B和第二检测用端子85B，在y方向上从封固树脂70的彼此相反侧突出。
第一输入端子81、第二输入端子82和输出端子83在z方向上彼此相同的位置在x方向上彼此分离排列。各端子81～83形成为以z方向为厚度方向的平板状。
第一控制用端子84A、第一检测用端子85A、第二控制用端子84B和第二检测用端子85B在z方向上彼此相同的位置在x方向上彼此分离地排列。从z方向观察，第一控制用端子84A和第一检测用端子85A靠近树脂侧面74配置。从z方向观察，第二控制用端子84B和第二检测用端子85B靠近树脂侧面73配置。各端子84A、84B、85A、85B形成为在y方向延伸的四棱柱状。
如图8所示，半导体装置1具备：第一半导体组件1A和第二半导体组件1B。半导体装置1是第一半导体组件1A和第二半导体组件1B在z方向上对置的结构。封固树脂70在z方向上填充于第一半导体组件1A和第二半导体组件1B之间，且构成为从x方向和y方向将第一半导体组件1A和第二半导体组件1B包围。即，第一半导体组件1A的一部分和第二半导体组件1B的一部分各自从封固树脂70在z方向上露出。
如图6和图8所示，第一半导体组件1A具备：第一绝缘部件10A、第一驱动导电层20A、控制导电层40A、多个(在本实施方式中为四个)第一半导体元件50A。第一半导体组件1A配置于封固树脂70的z方向的两端部中的靠近第一树脂主面75A的端部。即，在z方向上，第一半导体组件1A比第二半导体组件1B靠近冷却器200配置。
第一绝缘部件10A是以z方向为厚度方向形成为平板状且具有电绝缘性的基板。从z方向观察，第一绝缘部件10A的形状为矩形状。第一绝缘部件10A具有在z方向上彼此朝向相反侧的第一绝缘主面10As和第一绝缘背面10Ar。第一绝缘主面10As在z方向上朝向与冷却器200相反侧。即第一绝缘主面10As朝向与封固树脂70的第二树脂主面75B相同的一侧。第一绝缘背面10Ar在z方向上朝向冷却器200。即第一绝缘背面10Ar朝向与封固树脂70的第一树脂主面75A相同的一侧。如图8所示，第一半导体组件1A的第一绝缘部件10A的第一绝缘背面10Ar从封固树脂70的第一树脂主面75A在z方向上露出。在本实施方式中，第一绝缘背面10Ar与第一树脂主面75A表面一致。在第一绝缘背面10Ar安装有冷却器200。
此外，第一绝缘背面10Ar相对于第一树脂主面75A在z方向上的位置可任意变更。作为一例，第一绝缘背面10Ar也可以设置为比第一树脂主面75A在z方向上突出。此时，冷却器200安装于第一绝缘背面10Ar。即在冷却器200与第一树脂主面75A的z方向之间形成空隙。
如图6所示，第一绝缘部件10A具有绝缘侧面11A～14A。绝缘侧面11A和绝缘侧面12A在y方向上彼此朝向相反侧。从z方向观察，绝缘侧面11A、12A分别在x方向上延伸。绝缘侧面11A朝向与封固树脂70的树脂侧面71相同的一侧，绝缘侧面12A朝向与封固树脂70的树脂侧面72相同的一侧。绝缘侧面13A和绝缘侧面14A在x方向上彼此朝向相反侧。从z方向观察，绝缘侧面13A、14A分别在y方向上延伸。绝缘侧面13A朝向与封固树脂70的树脂侧面73相同的一侧，绝缘侧面14A朝向与封固树脂70的树脂侧面74相同的一侧。
第一驱动导电层20A和控制导电层40A分别形成于第一绝缘部件10A的第一绝缘主面10As上。各导电层20A、40A例如由Cu构成。第一驱动导电层20A和控制导电层40B在第一绝缘主面10As上彼此分离配置。
第一驱动导电层20A具有第一驱动配线21和第二驱动配线22。第一驱动配线21和第二驱动配线22在第一绝缘主面10As上彼此分离配置。
第一驱动配线21在第一绝缘主面10As上配置为，在y方向上靠近绝缘侧面11A，在x方向上靠近绝缘侧面14A。从z方向观察，第一驱动导电层20A的形状是以x方向为长边方向、以y方向为短边方向的矩形状。
在第一驱动配线21上连接有第一输入端子81。更具体而言，在第一驱动配线21上形成有焊料、Ag膏等第一导电性接合材料(省略图示)。在第一导电性接合材料上搭载有导电性的连接层(省略图示)。在连接层上形成有焊料、Ag膏等第二导电性接合材料(省略图示)。在第二导电性接合材料上搭载有第一输入端子81。这样，第一输入端子81经由各导电性接合材料和连接层与第一驱动导电层20A电连接。在此，连接层例如由金属材料构成，在本实施方式中是由Cu构成。连接层的一例形成为柱状。连接层例如为四棱柱。此外，连接层的形状不限于此，也可以是圆柱、三棱柱等的四棱柱以外的棱柱。
另外，在第一驱动配线21上搭载有多个第一半导体元件50A。多个第一半导体元件50A在y方向上彼此相同的位置排列为在x方向上彼此分离。在此，如果多个第一半导体元件50A的y方向的偏移量的最大值在第一半导体元件50A的y方向的尺寸的10％以内，则可以说多个第一半导体元件50A位于在y方向上彼此相同的位置。
在本实施方式中，各第一半导体元件50A配置于第一驱动配线21的y方向的中央。此外，第一驱动配线21上的各第一半导体元件50A的配置位置可任意变更。作为一例，各第一半导体元件50A比第一驱动配线21的y方向的中央靠近绝缘侧面12A配置。
各第一半导体元件50A是开关元件，例如可采用由Si(硅)、SiC(碳化硅)、或者GaN(氮化镓)、GaAs(砷化镓)或Ga2O3(氧化镓)等构成的晶体管。当各第一半导体元件50A由SiC构成时则适合于开关的高速化。在本实施方式中，各第一半导体元件50A采用由SiC构成的N沟道型的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor；金属氧化物半导体场效应晶体管)。此外，各第一半导体元件50A不限于MOSFET，也可以是包括MISFET(Metal-Insulator-Semiconductor FET；金属绝缘体半导体场效应晶体管)的场效应晶体管、或者包括IGBT(Insulated Gate Bipolar Transistor；绝缘栅双极晶体管)的双极晶体管等的晶体管。各第一半导体元件50A也可以取代N沟道型的MOSFET而采用P沟道型的MOSFET。
如图8所示，第一半导体元件50A在z方向上比第二半导体元件50B靠近第一绝缘部件10A配置。换言之，第一半导体元件50A在第一绝缘部件10A与第二绝缘部件10B的z方向之间，比第二绝缘部件10B靠近第一绝缘部件10A配置。第一半导体元件50A具有在z方向上彼此朝向相反侧的第一元件主面50As和第一元件背面50Ar。第一元件主面50As朝向与第一绝缘主面10As相同的一侧。换言之，第一元件主面50As朝向与第二树脂主面75B相同的一侧。第一元件背面50Ar朝向与第一绝缘背面10Ar相同的一侧。换言之，第一元件背面50Ar朝向与第一树脂主面75A相同的一侧。在第一绝缘背面10Ar形成有第一背面侧驱动电极的一例即漏极电极51A。在第一元件主面50As形成有第一主面侧驱动电极的一例即源极电极52A、和栅极电极53A。各第一半导体元件50A的第一元件背面50Ar利用焊料、Ag膏等导电性接合材料JA与第一驱动导电层20A接合。由此，各第一半导体元件50A的漏极电极51A与第一驱动导电层20A电连接。
第二驱动配线22形成为从绝缘侧面13A附近和绝缘侧面12A附近包围第一驱动配线21。从z方向观察，第二驱动配线22的形状是L字状。第二驱动配线22具有：在x方向上延伸的主配线部22a、以及从主配线部22a延伸于y方向的连接配线部22b。在本实施方式中，主配线部22a和连接配线部22b是一体地形成的单一部件。
主配线部22a在y方向上比第一驱动配线21靠近绝缘侧面12A配置。从z方向观察，主配线部22a的形状是以x方向为长边方向、以y方向为短边方向的矩形状。从y方向观察，主配线部22a具有与第一驱动配线21重叠的部分。另一方面，主配线部22a和第一驱动配线21在x方向上相互错开。更具体而言，主配线部22a具有在x方向上比第一驱动配线21靠近绝缘侧面13A突出的部分。第一驱动配线21具有在x方向上比主配线部22a靠近绝缘侧面14A突出的部分。
连接配线部22b从主配线部22a的x方向的两端部中的靠近绝缘侧面13A的端部朝向绝缘侧面11A延伸。从z方向观察，连接配线部22b的形状是以y方向为长边方向、以x方向为短边方向的矩形状。连接配线部22b比第一驱动配线21靠近绝缘侧面14A配置，从x方向观察，配置为与第一驱动配线21重叠。
在连接配线部22b上连接有第二输入端子82。虽然没有图示，但是连接配线部22b与第二输入端子82的连接结构、和第一驱动导电层20A与第一输入端子81的连接结构相同。
控制导电层40A具有控制用配线41A和检测用配线42A。控制用配线41A和检测用配线42A在第一绝缘主面10As彼此分离配置。控制用配线41A和检测用配线42A分别形成为，从绝缘侧面11A、绝缘侧面14A和绝缘侧面12A包围第二驱动配线22的主配线部22a。从z方向观察，控制用配线41A和检测用配线42A各自的形状大致为U字状。检测用配线42A比控制用配线41A靠近第二驱动配线22的主配线部22a配置。换言之，控制用配线41A形成为，从绝缘侧面11A、绝缘侧面14A和绝缘侧面12A包围检测用配线42A。
在控制用配线41A上连接有第一控制用端子84A。在检测用配线42A上连接有第一检测用端子85A。虽然没有图示，但是控制用配线41A与第一控制用端子84A的接合结构、以及检测用配线42A与第一检测用端子85A的接合结构，分别和第一驱动导电层20A与第一输入端子81的连接结构相同。从z方向观察，第一控制用端子84A比第一检测用端子85A靠近绝缘侧面14A配置。此外，从z方向观察，第一控制用端子84A和第一检测用端子85A的配置位置可任意变更。作为一例，从z方向观察，第一检测用端子85A也可以比第一控制用端子84A靠近绝缘侧面14A配置。
如图6所示，第一半导体组件1A具有：将各第一半导体元件50A的源极电极52A与检测用配线42A连接的引线W1、以及将各第一半导体元件50A的栅极电极53A与控制用配线41A连接的引线W2。引线W1、W2分别例如由Au(金)构成。此外，引线W1、W2分别可以是由Cu或Al(铝)构成的结构。由此，各第一半导体元件50A的源极电极52A与检测用配线42A经由引线W2电连接。各第一半导体元件50A的栅极电极53A与控制用配线41A经由引线W1电连接。
如图7和图8所示，第二半导体组件1B具备：第二绝缘部件10B、第二驱动导电层20B、控制导电层40B、多个(在本实施方式中为四个)第二半导体元件50B和第二连接层60B。第二半导体组件1B配置于封固树脂70的z方向的两端部中的靠近第二树脂主面75B的端部。即，第二半导体组件1B配置于远离冷却器200的位置。
第二绝缘部件10B是以z方向为厚度方向形成为平板状且具有电绝缘性的基板。第二绝缘部件10B以在z方向上与第一绝缘部件10A分离的状态配置为与在z方向上与第一绝缘部件10A对置。从z方向观察，第二绝缘部件10B的形状是矩形状。第二绝缘部件10B具有在z方向上彼此朝向相反侧的第二绝缘主面10Bs和第二绝缘背面10Br。第二绝缘背面10Br在z方向上朝向与冷却器200相反侧。即第二绝缘背面10Br朝向与封固树脂70的第二树脂主面75B相同的一侧。如图8所示，第二半导体组件1B的第二绝缘部件10B的第二绝缘背面10Br从封固树脂70的第二树脂主面75B在z方向上露出。在本实施方式中，第二绝缘背面10Br与第二树脂主面75B表面一致。第二绝缘主面10Bs在z方向上朝向冷却器200。即第二绝缘主面10Bs朝向与封固树脂70的第一树脂主面75A相同的一侧。另外也可以说，第二绝缘主面10Bs配置为与第一绝缘部件10A的第一绝缘主面10As在z方向上对置。
此外，第二绝缘背面10Br相对于第二树脂主面75B在z方向上的位置可任意变更。作为一例，第二绝缘背面10Br可以设置为，从第二树脂主面75B向z方向突出。
另外，第二绝缘部件10B具有绝缘侧面11B～14B。绝缘侧面11B和绝缘侧面12B在y方向上彼此朝向相反侧。从z方向观察，绝缘侧面11B、12B分别在x方向上延伸。绝缘侧面11B朝向与封固树脂70的树脂侧面71相同的一侧，绝缘侧面12B朝向与封固树脂70的树脂侧面72相同的一侧。因此，绝缘侧面11B朝向与第一绝缘部件10A的绝缘侧面11A相同的一侧，绝缘侧面12B朝向与第一绝缘部件10A的绝缘侧面12A相同的一侧。绝缘侧面13B和绝缘侧面14B在x方向上彼此朝向相反侧。从z方向观察，绝缘侧面13B、14B分别在y方向上延伸。绝缘侧面13B朝向与封固树脂70的树脂侧面73相同的一侧，绝缘侧面14B朝向与封固树脂70的树脂侧面74相同的一侧。因此，绝缘侧面13B朝向与第一绝缘部件10A的绝缘侧面13A相同的一侧，绝缘侧面14B朝向与第一绝缘部件10A的绝缘侧面14A相同的一侧。
第二驱动导电层20B和控制导电层40B分别形成于第二绝缘部件10B的第二绝缘主面10Bs上。各导电层20B、40B例如由Cu构成。第二驱动导电层20B和控制导电层40B在第二绝缘主面10Bs彼此分离配置。
第二驱动导电层20B在第二绝缘部件10B的第二绝缘主面10Bs上靠近y方向上的绝缘侧面11B配置。第二驱动导电层20B形成为遍及第二绝缘主面10Bs中的大部分。从z方向观察，第二驱动导电层20B的形状是矩形状。
在第二驱动导电层20B上连接有输出端子83。第二驱动导电层20B与输出端子83的连接结构、和第一驱动导电层20A与第一输入端子81的连接结构相同。即，如图8所示，在第二驱动导电层20B上形成有焊料、Ag膏等第一导电性接合材料JE1。在第一导电性接合材料JE1上搭载有导电性的连接层30。在连接层30上形成有焊料、Ag膏等第二导电性接合材料JE2。在第二导电性接合材料JE2上搭载有输出端子83。这样，输出端子83经由各导电性接合材料JE1、JE2和连接层30与第二驱动导电层20B电连接。在此，连接层30例如由金属材料构成，在本实施方式中是由Cu构成。连接层30的一例形成为柱状。连接层30例如为四棱柱。此外，连接层30的形状不限于此，也可以是圆柱、三棱柱等四棱柱以外的棱柱。
如图7所示，在第二驱动导电层20B上搭载有多个第二半导体元件50B。在本实施方式中，各第二半导体元件50B在第二驱动导电层20B上靠近绝缘侧面12B并且靠近绝缘侧面13B配置。具体而言，各第二半导体元件50B在第二驱动导电层20B上配置于在z方向上与第一半导体组件1A的第二驱动配线22的主配线部22a对置的区域R内。
多个第二半导体元件50B在y方向上彼此相同的位置排列为在x方向上彼此分离。在此，如果多个第二半导体元件50B的y方向的偏移量的最大值在第二半导体元件50B的y方向的尺寸的10％以内，则可以说多个第二半导体元件50B位于在y方向上彼此相同的位置。如图6～图8所示，第二半导体元件50B在y方向上与第一半导体元件50A分离配置。从z方向观察，多个第一半导体元件50A与多个第二半导体元件50B在x方向上相互错开。多个第一半导体元件50A相对于多个第二半导体元件50B靠近树脂侧面74偏移配置。从y方向观察，各第一半导体元件50A与各第二半导体元件50B配置为局部重叠。
各第二半导体元件50B例如可采用由Si、SiC、或者GaN、GaAs、或Ga2O3等构成的晶体管。当各第二半导体元件50B由SiC构成时，适合于开关的高速化。在本实施方式中，各第二半导体元件50B采用由SiC构成的N沟道型的MOSFET。此外，各第二半导体元件50B不限于MOSFET，也可以是包括MISFET的场效应晶体管、或者包括IGBT的双极晶体管等晶体管。各第二半导体元件50B也可以取代N沟道型的MOSFET而采用P沟道型的MOSFET。
如图8所示，第二半导体元件50B在z方向上比第一半导体元件50A靠近第二绝缘部件10B配置。换言之，第二半导体元件50B在第一绝缘部件10A与第二绝缘部件10B的z方向之间，比第一绝缘部件10A靠近第二绝缘部件10B配置。第二半导体元件50B具有：在z方向上彼此朝向相反侧的第二元件主面50Bs和第二元件背面50Br。第二元件主面50Bs朝向与第二绝缘主面10Bs相同的一侧。换言之，第二元件主面50Bs朝向与第一树脂主面75A相同的一侧。第二元件背面50Br朝向与第二绝缘背面10Br相同的一侧。换言之，第二元件背面50Br朝向与第二树脂主面75B相同的一侧。如图8所示，在z方向上第二半导体元件50B的配置方向与第一半导体元件50A的配置方向相反。在第二绝缘背面10Br形成有第二背面侧驱动电极的一例即漏极电极51B。在第二元件主面50Bs形成有：第二主面侧驱动电极的一例即源极电极52B、以及栅极电极53B。各第二半导体元件50B的第二元件背面50Br通过焊料、Ag膏等的导电性接合材料JB与第二驱动导电层20B接合。由此，各第二半导体元件50B的漏极电极51B与第二驱动导电层20B电连接。
如图7所示，控制导电层40B配置于第二绝缘部件10B的第二绝缘主面10Bs中的y方向上的第二驱动导电层20B与绝缘侧面12B之间。控制导电层40B具有控制用配线41B和检测用配线42B。从z方向观察，控制用配线41B和检测用配线42B的形状分别为在x方向上延伸的细带状。控制用配线41B和检测用配线42B在x方向上彼此相同的位置排列为在y方向上彼此分离。控制用配线41B比检测用配线42B靠近第二驱动导电层20B配置。
在控制用配线41B上连接有第二控制用端子84B。在检测用配线42B上连接有第二检测用端子85B。虽然没有图示，但是控制用配线41B与第二控制用端子84B的接合结构、以及检测用配线42B与第二检测用端子85B的接合结构，分别和第一驱动导电层20A与第一输入端子81的连接结构相同。从z方向观察，第二检测用端子85B比第二控制用端子84B靠近绝缘侧面13A配置。此外，从z方向观察，第二控制用端子84B和第二检测用端子85B的配置位置可任意变更。作为一例，可以是，从z方向观察，第二控制用端子84B比第二检测用端子85B靠近绝缘侧面13A配置。
如图7所示，第二半导体组件1B具有：将各第二半导体元件50B的源极电极52B与检测用配线42B连接的引线W3、以及将各第二半导体元件50B的栅极电极53B与控制用配线41B连接的引线W4。引线W3、W4分别例如由Au构成。此外，引线W3、W4也分别可以由Cu或Al构成。由此，各第二半导体元件50B的源极电极52B与检测用配线42B电连接。各第二半导体元件50B的栅极电极53B与控制用配线41B电连接。
如图8所示，多个第一半导体元件50A的源极电极52A分别与第二半导体组件1B的第二驱动导电层20B电连接。更具体而言，在源极电极52A上配置有焊料、Ag膏等第一导电性接合材料JA1。在第一导电性接合材料JA1上载置有导电性的第一连接层60A。在第二驱动配线22上与第一连接层60A在z方向上对置的部分，配置有焊料、Ag膏等第二导电性接合材料JA2。第二导电性接合材料JA2与第一连接层60A接触。即，第一连接层60A通过各导电性接合材料JA1、JA2与源极电极52A及第二驱动导电层20B接合。这样，源极电极52A与第二驱动导电层20B经由各导电性接合材料JA1、JA2和第一连接层60A电连接。
第一连接层60A例如由金属材料构成，在本实施方式中是由Cu构成。第一连接层60A的一例形成为柱状。第一连接层60A例如是四棱柱。此外，第一连接层60A的形状不限于此，也可以是圆柱、三棱柱等四棱柱以外的棱柱。如图8所示，在本实施方式中，第一连接层60A的厚度(第一连接层60A的z方向的尺寸)比第一半导体元件50A的厚度(第一半导体元件50A的z方向的尺寸)厚。
如图8所示，多个第二半导体元件50B的源极电极52B分别与第一半导体组件1A的第一驱动导电层20A的第二驱动配线22电连接。更具体而言，在源极电极52B上配置有焊料、Ag膏等第一导电性接合材料JB1。在第一导电性接合材料JB1上载置有导电性的第二连接层60B。在第二驱动配线22上与第二连接层60B在z方向上对置的部分，配置有焊料、Ag膏等第二导电性接合材料JB2。第二导电性接合材料JB2与第二连接层60B接触。即，第二连接层60B通过各导电性接合材料JB1、JB2与源极电极52B、第二驱动配线22接合。这样，源极电极52B与第二驱动配线22经由各导电性接合材料JB1、JB2和第二连接层60B电连接。
第二连接层60B例如由金属材料构成，在本实施方式中是由Cu构成。第二连接层60B的一例形成为柱状。第二连接层60B例如是四棱柱。此外，第二连接层60B的形状不限于此，也可以是圆柱、三棱柱等四棱柱以外的棱柱。如图8所示，在本实施方式中，第二连接层60B的厚度(第二连接层60B的z方向的尺寸)比第二半导体元件50B的厚度(第二半导体元件50B的z方向的尺寸)厚。
此外，第一连接层60A和第二连接层60B的厚度分别可任意变更。作为一例，第一连接层60A的厚度可以为第一半导体元件50A的厚度以下。第二连接层60B的厚度可以为第二半导体元件50B的厚度以下。
关于这种结构的半导体装置1的电路结构，其为将彼此并联连接的四个第一半导体元件50A、和彼此并联连接的四个第二半导体元件50B串联连接而成的半桥型的逆变器电路。图9示出了半导体装置1的逆变器电路的一例。在图9中，为了方便，将彼此并联连接的四个第一半导体元件50A表示为一个第一半导体元件50A，将彼此并联连接的四个第二半导体元件50B表示为一个第二半导体元件50B。
如图9所示，第一半导体元件50A的漏极电极51A与第一输入端子81电连接。第一半导体元件50A的源极电极52A与第二半导体元件50B的漏极电极51B电连接。在第一半导体元件50A的源极电极52A与第二半导体元件50B的漏极电极51B的结N上连接有输出端子83。第二半导体元件50B的源极电极52B与第二输入端子82电连接。
第一半导体元件50A的栅极电极53A与第一控制用端子84A连接。第二半导体元件50B的栅极电极53B与第二控制用端子84B连接。在第一半导体元件50A的源极电极52A与结N之间的结NA连接有第一检测用端子85A。在第二半导体元件50B的源极电极52B与第二输入端子82之间的结NB连接有第二检测用端子85B。
接下来，参照图7和图8对半导体装置1的散热结构进行说明。
如图8所示，半导体装置1具备将第一驱动导电层20A与第二驱动导电层20B连接的连接部件90。在本实施方式中，连接部件90例如通过粘接剂(省略图示)与第一驱动导电层20A、第二驱动导电层20B分别接合。
连接部件90的热导率比封固树脂70的热导率高。并且，连接部件90的热导率比空气的热导率高。连接部件90的热导率优选为10W/mK以上。连接部件90由具有电绝缘性的材料构成，例如是由Si或氧化铝、氮化铝等的陶瓷类散热性优异的材料构成。在本实施方式中，连接部件90由陶瓷构成。连接部件90是用于对没有安装冷却器200的半导体组件的半导体元件(在本实施方式中，是第二半导体组件1B的各第二半导体元件50B)的散热进行辅助的部件。在本实施方式中，连接部件90在第一驱动导电层20A的第二驱动配线22、与第二驱动导电层20B之间形成了传热路径。
连接部件90在y方向上相对于第二半导体元件50B而言在与控制导电层40B的相反侧配置。在本实施方式中，连接部件90在y方向上配置于第一半导体元件50A和第二半导体元件50B之间。更具体而言，连接部件90在y方向上相比于第一半导体元件50A，靠近第二半导体元件50B配置。连接部件90在y方向上配置于与第二半导体元件50B相邻的位置。如图7所示，连接部件90配置在区域R内。
如图7所示，连接部件90以与全部的第二半导体元件50B在y方向上对置的方式在x方向上延伸。即，连接部件90以在y方向上与全部的第二半导体元件50B相邻的方式配置。从z方向观察，连接部件90的形状是以x方向为长边方向、以y方向为短边方向的矩形状。连接部件90的y方向的尺寸比第二半导体元件50B的y方向的尺寸小。如图7和图8所示，本实施方式的连接部件90由以y方向为厚度方向的平板状的块构成。
参照图8和图10对本实施方式的作用进行说明。
图10示出了比较例的半导体装置1X的断面结构。比较例的半导体装置1X是从本实施方式的半导体装置1中省略了连接部件90而构成的。因此，在比较例的半导体装置1X中，针对与半导体装置1相同的构成要素附加同一符号并省略说明。
在半导体装置1X中，当各第一半导体元件50A和各第二半导体元件50B驱动时，各第一半导体元件50A和各第二半导体元件50B发热。在第一半导体组件1A的第一绝缘部件10A上安装有冷却器200，因此，各第一半导体元件50A的热如图10的箭头YX1所示，经由导电性接合材料JA、第一驱动导电层20A的第一驱动配线21和第一绝缘部件10A，向冷却器200移动。另外，在第二半导体组件1B的第二绝缘部件10B上没有安装冷却器200，因此，各第二半导体元件50B的热如图10的箭头YX2所示，经由第一导电性接合材料JB1、第二连接层60B、第二导电性接合材料JB2、第一驱动导电层20A的第二驱动配线22和第一绝缘部件10A，向冷却器200移动。这样，从各第二半导体元件50B到冷却器200的热阻高于从各第一半导体元件50A到冷却器200的热阻。其结果是，各第二半导体元件50B与各第一半导体元件50A相比而言不易散热，从而与各第一半导体元件50A相比而言温度容易升高。
另一方面，在本实施方式的半导体装置1中，当各第一半导体元件50A和各第二半导体元件50B驱动时，各第一半导体元件50A的热如图8的箭头Y1所示，经由导电性接合材料JA、第一驱动导电层20A的第一驱动配线21和第一绝缘部件10A向冷却器200移动。
另外，各第二半导体元件50B的热经由两个传热路径向冷却器200移动。更具体而言，各第二半导体元件50B的热如图8的箭头Y2所示，经由第一导电性接合材料JB1、第二连接层60B、第二导电性接合材料JB2、第一驱动导电层20A的第二驱动配线22和第一绝缘部件10A，向冷却器200移动。并且，各第二半导体元件50B的热如图8的箭头Y3所示，经由导电性接合材料JB、第二驱动导电层20B、连接部件90、第一驱动导电层20A的第二驱动配线22和第一绝缘部件10A，向冷却器200移动。这样，各第二半导体元件50B的热经由箭头Y2的传热路径和箭头Y3的传热路径这两个経路，向冷却器200移动，因此能够抑制：从各第二半导体元件50B到冷却器200的热阻、与从各第一半导体元件50A到冷却器200的热阻的差的增加。由此，各第二半导体元件50B具有与各第一半导体元件50A同样的散热性能，能够抑制与各第一半导体元件50A相比而言温度容易升高的问题。
根据本实施方式的半导体装置1，可得以下效果。
(1)半导体装置1具备：将第一驱动导电层20A与第二驱动导电层20B连接的连接部件90；以及将第一半导体元件50A、第二半导体元件50B和连接部件90封固的封固树脂70。连接部件90形成了从各第二半导体元件50B到冷却器200的传热路径。连接部件90的热导率比封固树脂70的热导率高。根据该结构，能够使与第一半导体元件50A相比距离冷却器200较远的第二半导体元件50B和冷却器200的传热路径增加，因此能够抑制：从半导体装置1中的第一半导体元件50A到冷却器200的热阻、与从第二半导体元件50B到冷却器200的热阻的差的增加。因此，当第一半导体元件50A和第二半导体元件50B驱动时，能够抑制第二半导体元件50B的温度与第一半导体元件50A的温度相比过高的情况，从而充分地发挥半导体装置1的性能。
(2)例如在连接部件90与第二绝缘部件10B的第二绝缘主面10Bs连接的结构中，第二半导体元件50B的热向第二驱动导电层20B和第二绝缘部件10B传导，再向第二驱动导电层20B传导而向连接部件90移动。因此，使得从第二半导体元件50B到连接部件90的传热路径变长。
关于这一点，在本实施方式中，连接部件90与第二驱动导电层20B连接。根据该结构，第二半导体元件50B的热从第二驱动导电层20B向连接部件90传导，因此传热路径缩短。因此，第二半导体元件50B的热容易向连接部件90传导。
(3)从z方向观察，相比于第一半导体元件50A，连接部件90靠近第二半导体元件50B配置。根据该结构，与第一半导体元件50A的热相比而言，第二半导体元件50B的热更容易向连接部件90传导，因此能够抑制第二半导体元件50B与第一半导体元件50A相比而言温度容易升高的情况。
(4)在第二半导体元件50B的第二元件主面50Bs上形成有源极电极52B，并经由第二连接层60B与第一驱动导电层20A的第二驱动配线22连接。根据该结构，第二半导体元件50B的热经由第二连接层60B、第二驱动配线22和第一绝缘部件10A，向冷却器200移动。因此，能够抑制第二半导体元件50B的温度过高。
在第一半导体元件50A的第一元件主面50As上形成有源极电极52A，并经由第一连接层60A与第二驱动导电层20B连接。根据该结构，第一半导体元件50A的热向第一连接层60A、第二驱动导电层20B和第二绝缘部件10B传导，因此能够抑制第一半导体元件50A的温度过高。
(5)从y方向观察，连接部件90配置为与多个第二半导体元件50B全部重叠。根据该结构，多个第二半导体元件50B的热分别向连接部件90移动，因此能够抑制多个第二半导体元件50B的温度偏差。
(6)连接部件90配置为在y方向上与多个第二半导体元件50B全部相邻。根据该结构，使得多个第二半导体元件50B的热容易分别向连接部件90移动。因此，能够抑制多个第二半导体元件50B的温度过高。
(7)当连接部件90配置于第二半导体元件50B、与在第二绝缘部件10B的第二绝缘主面10Bs上形成的控制导电层40B之间时，则需要使将第二半导体元件50B与控制用配线41B连接的引线W3、和将第二半导体元件50B与检测用配线42B连接的引线W4避开连接部件90而形成。因此，有可能导致引线W3、W4的长度增长而难以形成引线W3、W4。
关于这一点，在本实施方式中，连接部件90配置于与控制导电层40B的相反侧。根据该结构，不需要避开连接部件90来形成引线W3、W4，从而能够容易地形成引线W3、W4，并且缩短引线W3、W4各自的长度。
(8)第一绝缘部件10A和第二绝缘部件10B各自由陶瓷构成。根据该结构，各第一半导体元件50A和各第二半导体元件50B的热容易从第一绝缘部件10A向冷却器200传导。并且，各第一半导体元件50A和各第二半导体元件50B的热容易经由第二绝缘部件10B向外部散出。
(9)第一输入端子81、第二输入端子82、和输出端子83分别从封固树脂70的树脂侧面74突出。根据该结构，在将半导体装置1安装于安装基板并在安装基板上设置例如缓冲器用电容器的情况下，能够容易地形成将半导体装置1与缓冲器用电容器连接的配线。
(10)连接部件90的y方向的尺寸比第二半导体元件50B的y方向的尺寸小。根据该结构，能够抑制第一驱动导电层20A的第二驱动配线22的y方向的尺寸的增加，从而能够抑制半导体装置1的y方向的大型化。
(变更例)
上述实施方式例示了能够安装本公开的半导体装置的方式，但是不限于该方式。本公开的半导体装置可采用与上述实施方式例示的方式不同的方式。作为一例，是对上述实施方式的结构的一部分进行置换、变更、或者省略而成的方式、或者是对上述实施方式添加新结构而成的方式。另外，以下的各变更例は可以在技术上没有冲突的前提下相互组合。在以下的各变更例中，针对与上述实施方式相同的部分附加与上述实施方式相同的符号并省略说明。
·在上述实施方式中，封固树脂70的x方向的尺寸和y方向的尺寸分别可任意变更。作为一例，封固树脂70可以形成为露出第一绝缘部件10A的绝缘侧面11A～14A。封固树脂70可以形成为露出第二绝缘部件10B的绝缘侧面11B～14B。
·在上述实施方式中，可以省略连接部件90与第一驱动导电层20A之间的粘接剂、和连接部件90与第二驱动导电层20B之间的粘接剂的至少一方。例如在省略了连接部件90与第一驱动导电层20A之间的粘接剂的情况下，连接部件90与第一驱动导电层20A相互接触。并且，例如在省略了连接部件90与第二驱动导电层20B之间的粘接剂的情况下，连接部件90与第二驱动导电层20B相互接触。
·在上述实施方式中，连接部件90的y方向的尺寸可任意变更。作为一例，如图11所示，可以使连接部件90的y方向的尺寸比上述实施方式的连接部件90的y方向的尺寸大。此时，各第二半导体元件50B配置于第二驱动导电层20B的y方向的两端部中的靠近绝缘侧面12B的端部。由此，在区域R(参照图7)中，可使在y方向上能够配置连接部件90的空间增大。由此，即使连接部件90的y方向的尺寸增大，连接部件90也收敛在区域R内。
根据该结构，连接部件90的体积增大，因此使得各第二半导体元件50B的热容易经由连接部件90向冷却器200移动。因此能够进一步抑制：各第二半导体元件50B的温度与各第一半导体元件50A的温度相比容易升高的情况。
·在上述实施方式中，连接部件90的x方向的长度可任意变更。连接部件90的x方向的长度可以是在y方向上与多个第二半导体元件50B中的一部分第二半导体元件50B对置的长度。
·在上述实施方式中，从z方向看的连接部件90的形状可任意变更。从z方向观察，连接部件90的形状例如可以是以如下的(A)～(C)的方式变更。
(A)如图12所示，连接部件90具有：在y方向上与全部的第二半导体元件50B对置的主对置壁91；以及相对于在x方向的两端配置的第二半导体元件50B分别在x方向上对置的端部对置壁92。在图示例中，连接部件90是主对置壁91和端部对置壁92一体地形成的单一部件。主对置壁91配置于在y方向上与第二半导体元件50B相邻的位置，并沿着x方向延伸。端部对置壁92从主对置壁91的x方向的两端部起沿着y方向延伸。端部对置壁92配置于与在x方向的两端配置的第二半导体元件50B分别在x方向上相邻的位置。在图示例中，端部对置壁92设置为从x方向观察与第二半导体元件50B全部重叠。
根据该结构，与省略了端部对置壁92的连接部件90相比，通过增大连接部件90的体积，从而在各第二半导体元件50B驱动时，各第二半导体元件50B的热容易向连接部件90移动。此外，在图12所示变更例中，连接部件90可以构成为主对置壁91、与两个端部对置壁92中的至少一个分离的状态。
(B)如图13所示，连接部件90具有：在y方向上与全部的第二半导体元件50B对置的主对置壁91；以及配置于在x方向上相邻的第二半导体元件50B之间的多个(在图示例中为三个)中间对置壁93。在图示例中，连接部件90是主对置壁91与中间对置壁93一体地形成的单一部件。主对置壁91配置于在y方向上与第二半导体元件50B相邻的位置，并沿着x方向延伸。各中间对置壁93从主对置壁91起沿着y方向延伸。各中间对置壁93在x方向上与第二半导体元件50B对置。各中间对置壁93设置为从x方向观察与第二半导体元件50B全部重叠。
根据该结构，与省略了中间对置壁93的连接部件90相比，通过增大连接部件90的体积，从而在各第二半导体元件50B驱动时，各第二半导体元件50B的热容易向连接部件90移动。此外，在图13所示变更例中，连接部件90可以构成为主对置壁91、与三个中间对置壁93中的至少一个分离的状态。
(C)如图14所示，连接部件90具有：在y方向上与全部的第二半导体元件50B对置的主对置壁91；相对于在x方向的两端配置的第二半导体元件50B分别在x方向上对置的端部对置壁92；以及配置于在x方向上相邻的第二半导体元件50B之间的中间对置壁93。在图示例中，连接部件90是主对置壁91、端部对置壁92、中间对置壁93一体地形成的单一部件。主对置壁91配置于在y方向上与第二半导体元件50B相邻的位置，并沿着x方向延伸。端部对置壁92从主对置壁91的x方向的两端部起沿着y方向延伸。端部对置壁92配置在与在x方向的两端配置的第二半导体元件50B分别在x方向上相邻的位置。在图示例中，端部对置壁92设置为从x方向观察与第二半导体元件50B全部重叠。各中间对置壁93从主对置壁91起沿着y方向延伸。各中间对置壁93在x方向上与第二半导体元件50B对置。各中间对置壁93设置为从x方向观察与第二半导体元件50B全部重叠。
根据该结构，与省略了端部对置壁92和中间对置壁93的至少一方的连接部件90相比，通过增大连接部件90的体积，从而在各第二半导体元件50B驱动时，各第二半导体元件50B的热容易向连接部件90移动。
此外，在图14所示变更例中，连接部件90可以构成为主对置壁91、与两个端部对置壁92中的至少一个分离的状态。并且，连接部件90可以构成为主对置壁91、与三个中间对置壁93中的至少一个分离的状态。并且，连接部件90可以构成为主对置壁91、与两个端部对置壁92中的至少一个、与三个中间对置壁93中的至少一个相互分离的状态。
此外，对于上述(A)和(C)，端部对置壁92的y方向的长度可任意变更。作为一例，可以设置为，端部对置壁92从x方向观察与第二半导体元件50B的一部分重叠。另外，可以设置为，端部对置壁92从z方向观察在y方向上比第二半导体元件50B朝向绝缘侧面12B突出。
另外，对于上述(B)和(C)，中间对置壁93的y方向的长度可任意变更。作为一例，可以设置为，中间对置壁93从x方向观察与第二半导体元件50B的一部分重叠。另外，可以设置为，中间对置壁93从z方向观察在y方向上比第二半导体元件50B朝向绝缘侧面12B突出。
·在上述实施方式中，针对多个第二半导体元件50B设置了相同的连接部件90，但是不限于此。例如也可以如图15所示那样，针对各第二半导体元件50B设置一个连接部件90。各连接部件90配置为相对于与该连接部件90对应的第二半导体元件50B在y方向上对置。更具体而言，各连接部件90配置为和与该连接部件90对应的第二半导体元件50B在y方向上相邻。
·在图15的变更例中，连接部件90相对于第二半导体元件50B的配置位置可任意变更。作为一例，可以如图16所示那样，连接部件90配置于在x方向上相邻的第二半导体元件50B之间。并且，连接部件90可以相对于多个第二半导体元件50B中的在x方向的两端部配置的第二半导体元件50B，配置于在x方向上相邻的第二半导体元件50B的相反侧。即，连接部件90配置于在x方向的两端部配置的第二半导体元件50B的x方向的两侧。从z方向观察，连接部件90在y方向上延伸。在图示例中设置为，连接部件90从x方向观察与第二半导体元件50B整体重叠。
·在图15的变更例中，各连接部件90的从z方向看的形状可任意变更。作为一例，也可以如图17所示那样设置为，各连接部件90从x方向的两侧和y方向将第二半导体元件50B包围。此外，各连接部件90也可以设置为从x方向的一方和y方向将第二半导体元件50B包围。
·在图15的变更例和图17的变更例中，连接部件90的个数可任意变更。作为一例，也可以相对于两个第二半导体元件50B设置一个连接部件90。此时，优选连接部件90设置为从y方向观察与两个第二半导体元件50B整体重叠。
·在图16的变更例中，连接部件90的个数可任意变更。作为一例，也可以将图16的多个连接部件90中的x方向的两端部的连接部件90省略。并且作为另一例，连接部件90也可以配置于靠近绝缘侧面13B的两个第二半导体元件50B的x方向之间，或者配置于靠近绝缘侧面14B的两个第二半导体元件50B的x方向之间。
·在上述实施方式中，连接部件90通过粘接剂与第一驱动导电层20A和第二驱动导电层20B分别连接，但是不限于此。例如也可以如图18所示那样，连接部件90与第一驱动导电层20A通过焊料、Ag膏等第一导电性接合材料JC1接合，连接部件90与第二驱动导电层20B通过焊料、Ag膏等第二导电性接合材料JC2接合。在此，各导电性接合材料JC1、JC2的热导率比粘接剂的热导率高。
根据该结构，相较于连接部件90与第一驱动导电层20A和第二驱动导电层20B通过粘接剂连接的结构而言，第二半导体元件50B的热容易从第二驱动导电层20B向连接部件90移动，并容易从连接部件90向第一驱动导电层20A移动。
·在上述实施方式中，连接部件90是由以y方向为厚度方向的平板状的块构成的结构，但是不限于此。例如也可以如图19所示那样，连接部件90由从x方向观察大致呈S字状的薄板构成。连接部件90例如由具有电绝缘性的弹性件构成。并且，连接部件90可以由导电性的弹性件构成，连接部件90中的至少z方向的两端部被绝缘被膜覆盖。在图示例中，连接部件90在被第一驱动导电层20A和第二驱动导电层20B压缩的状态下与第一驱动导电层20A和第二驱动导电层20B接触。即，连接部件90的z方向的两端部中的靠近第一驱动导电层20A的端部被朝向第一驱动导电层20A施力。连接部件90的z方向的两端部中的靠近第二驱动导电层20B的端部被朝向第二驱动导电层20B施力。
根据该结构，连接部件90与第一驱动导电层20A和第二驱动导电层20B可靠地接触，因此第二半导体元件50B的热容易从第二驱动导电层20B向连接部件90移动，并容易从连接部件90向第一驱动导电层20A移动。
并且如图20所示，连接部件90也可以由多个弹性探针构成。在图示例中，连接部件90是被朝向第一驱动导电层20A施力的结构。连接部件90与第二驱动导电层20B通过焊料、Ag膏等导电性接合材料JD接合。根据该结构，连接部件90与第一驱动导电层20A可靠地接触，因此第二半导体元件50B的热容易从连接部件90向第一驱动导电层20A移动。
·在上述实施方式中，连接部件90由具有电绝缘性的材料构成，但是不限于此。例如连接部件90也可以是由Cu、Al等金属材料构成。此时，例如将连接部件90与第一驱动导电层20A连接的粘接剂、和将连接部件90与第二驱动导电层20B连接的粘接剂分别由具有电绝缘性的材料构成。由此，连接部件90与第一驱动导电层20A绝缘，连接部件90与第二驱动导电层20B绝缘。
·在上述实施方式中，连接部件90可以连接于与第二驱动配线22不同的驱动配线。作为一例，可以如图21所示那样，第一驱动导电层20A作为与第二驱动配线22不同的驱动配线而具有第三驱动配线23。第三驱动配线23形成为与第二驱动配线22电绝缘，且在y方向上与第二驱动配线22隔着间隙相邻。如图22所示，第三驱动配线23在x方向上延伸。第三驱动配线23配置为，与第二驱动配线22的主配线部22a在y方向上分离，并与连接配线部22b在x方向上分离。此时，连接部件90可以由具有导电性的材料、例如是金属材料构成。
·在上述实施方式中，连接部件90与第一驱动导电层20A和第二驱动导电层20B连接，但是不限于此。连接部件90可以取代第一驱动导电层20A而与第一绝缘部件10A的第一绝缘主面10As连接，也可以取代第二驱动导电层20B而与第二绝缘部件10B的第二绝缘主面10Bs连接。作为一例，如图23所示，连接部件90与第一绝缘部件10A的第一绝缘主面10As连接，并与第二绝缘部件10B的第二绝缘主面10Bs连接。
如图24所示，在第二驱动导电层20B中的配置连接部件90的部分形成有贯通孔24。贯通孔24在z方向上贯通第二驱动导电层20B。连接部件90插通于贯通孔24并与第二绝缘部件10B的第二绝缘主面10Bs连接。
另外，连接部件90可以跨越第一驱动导电层20A和第一绝缘部件10A的第一绝缘主面10As连接，也可以跨越第二驱动导电层20B和第二绝缘部件10B的第二绝缘主面10Bs连接。
这样，连接部件90只要与以下其中一方连接即可，即：第一驱动导电层20A和第一绝缘部件10A的第一绝缘主面10As中的至少一方、第二驱动导电层20B和第二绝缘部件10B的第二绝缘主面10Bs中的至少一方。当连接部件90与第一绝缘部件10A的第一绝缘主面10As或者第二绝缘部件10B的第二绝缘主面10Bs连接时，例如连接部件90可以由具有导电性的材料、例如是金属材料构成。
·在上述实施方式中，第一连接层60A和第二连接层60B的结构可任意变更。作为一例，各连接层60A、60B可以由焊料、Ag膏等导电性接合材料构成。此时，包含在第一连接层60A的z方向的两端部形成的各导电性接合材料JA1、JA2在内，构成将第一半导体元件50A与第二驱动导电层20B连接的第一连接层。另外，包含在第二连接层60B的z方向的两端部形成的各导电性接合材料JB1、JB2在内，构成将第二半导体元件50B与第一驱动导电层20A(第二驱动配线22)连接的第二连接层。
·在上述实施方式中，第一控制用端子84A和第一检测用端子85A分别可以从树脂侧面74向x方向突出。并且，第二控制用端子84B和第二检测用端子85B分别可以从树脂侧面73向x方向突出。
·在上述实施方式中，控制用配线41A和检测用配线42A各自的配置位置可任意变更。作为一例，可以是，检测用配线42A比控制用配线41A靠近第二驱动配线22的主配线部22a配置。
·在上述实施方式中，从z方向看的控制用配线41A和检测用配线42A的形状分别可任意变更。作为一例，对于控制用配线41A和检测用配线42A中的至少一方，可以省略配置在第二驱动配线22与绝缘侧面12A的y方向之间的部分。
·在上述实施方式中，控制用配线41B和检测用配线42B各自的配置位置可任意变更。作为一例，可以是，检测用配线42B比控制用配线41B靠近第二驱动导电层20B配置。
·在上述实施方式中，第二驱动导电层20B的结构可任意变更。作为一例，第二驱动导电层20B可以是分割为如下部分的结构，即：连接有各第一半导体元件50A的第一导电部；以及连接有各第二半导体元件50B的第二导电部。此时，第一导电部与第二导电部可以通过导电性的连结部件连接。
·在上述实施方式中，第一半导体元件50A和第二半导体元件50B的数量可任意变更。根据半导体装置1的特性，第一半导体元件50A和第二半导体元件50B的数量分别可以为一个～三个或者为五个以上。
·在上述实施方式中，可以省略第一连接层60A和第二连接层60B。此时，第一半导体元件50A与第二驱动导电层20B直接地连接。第二半导体元件50B与第一驱动导电层20A的第二驱动配线22直接地连接。此外，第一半导体元件50A可以经由焊料、Ag膏等导电性接合材料与第二驱动导电层20B连接，也可以在与第二驱动导电层20B接触的状态下与第二驱动导电层20B连接。另外，第二半导体元件50B可以经由焊料、Ag膏等导电性接合材料与第一驱动导电层20A的第二驱动配线22连接，也可以在与第二驱动配线22接触的状态下与第二驱动配线22连接。
·在上述实施方式中，可以将第一半导体元件50A与第一驱动导电层20A的第一驱动配线21之间的接合材料JA省略。此时，第一半导体元件50A在与第一驱动配线21接触的状态下与第一驱动配线21连接。
·在上述实施方式中，可以将第二半导体元件50B与第二驱动导电层20B之间的接合材料JB省略。此时，第二半导体元件50B在与第二驱动导电层20B接触的状态下与第二驱动导电层20B连接。
·在上述实施方式中，第一半导体元件50A比第二半导体元件50B靠近第一绝缘部件10A配置，第二半导体元件50B比第一半导体元件50A靠近第二绝缘部件10B配置，但是不限于此。例如可以是，第一半导体元件50A和第二半导体元件50B分别在第一绝缘部件10A与第二绝缘部件10B的z方向之间的中央配置。作为将第一半导体元件50A和第二半导体元件50B分别配置于第一绝缘部件10A与第二绝缘部件10B的z方向之间的中央的结构，例如可举出：省略了接合材料JA、JB或各连接层60A、60B的结构；以及使第一驱动配线21的厚度和第二驱动导电层20B的厚度增大的结构。
·在上述实施方式中，第一半导体元件50A和第二半导体元件50B的结构分别可任意变更。作为一例，可以在第一半导体元件50A的第一元件主面50As形成漏极电极51A、源极电极52A和栅极电极53A。此时，漏极电极51A通过引线或者帯状的连接部件与第一驱动导电层20A的第一驱动配线21连接。另外，可以在第二半导体元件50B的第二元件主面50Bs形成漏极电极51B、源极电极52B和栅极电极53B。此时，漏极电极51B通过引线或者帯状的连接部件与第二驱动导电层20B连接。
·在上述实施方式中，各半导体元件50A、50B可以是二极管等开关元件以外的半导体元件。
符号说明
1—半导体装置；10A—第一绝缘部件；10As—第一绝缘主面；10Ar—第一绝缘背面；10B—第二绝缘部件；10Bs—第二绝缘主面；10Br—第二绝缘背面；20A—第一驱动导电层；21—第一驱动配线；22—第二驱动配线；23—第三驱动配线；20B—第二驱动导电层；40B—控制导电层；60A—第一连接层；60B—第二连接层；50A—第一半导体元件；50As—第一元件主面；50Ar—第一元件背面；51A—漏极电极(第一背面侧驱动电极)；52A—源极电极(第一主面侧驱动电极)；50B—第二半导体元件；50Bs—第二元件主面；50Br—第二元件背面；51B—漏极电极(第二背面侧驱动电极)；52B—源极电极(第二主面侧驱动电极)；70—封固树脂；90—连接部件；92—端部对置壁(从第二方向包围多个第二半导体元件中的第二方向的两端的第二半导体元件的一方的部分)；93—中间对置壁(位于多个第二半导体元件中的在第二方向上相邻的第二半导体元件之间的部分)；200—冷却器。

Claims (19)

1.一种半导体装置，其特征在于，具备：
第一绝缘部件，其具有在厚度方向上彼此朝向相反侧的第一绝缘主面和第一绝缘背面，且露出所述第一绝缘背面；
第一驱动导电层，其设置在所述第一绝缘主面上；
第一半导体元件，其搭载于所述第一驱动导电层；
第二绝缘部件，其具有在所述厚度方向上彼此朝向相反侧的第二绝缘主面和第二绝缘背面，且露出所述第二绝缘背面，并以所述第二绝缘主面与所述第一绝缘主面在所述厚度方向上对置的方式相对于所述第一绝缘部件在所述厚度方向上分离地配置：
第二驱动导电层，其设置在所述第二绝缘主面上；
第二半导体元件，其搭载于所述第二驱动导电层；
连接部件，其在所述第一绝缘部件和所述第一驱动导电层中的至少一方、与所述第二绝缘部件和所述第二驱动导电层中的至少一方之间形成传热路径；以及
封固树脂，其将所述第一半导体元件、所述第二半导体元件和所述连接部件封固，
所述连接部件的热导率比所述封固树脂的热导率高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述连接部件与所述第二驱动导电层连接。
3.根据权利要求1或2所述的半导体装置，其特征在于，
从所述厚度方向观察，相比于所述第一半导体元件，所述连接部件配置为更靠近所述第二半导体元件。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述第一半导体元件具有在所述厚度方向上彼此朝向相反侧的第一元件主面和第一元件背面，且配置为所述第一元件背面与所述第一驱动导电层在所述厚度方向上对置，
在所述第一元件背面设置有第一背面侧驱动电极，
在所述第一元件主面设置有第一主面侧驱动电极，
所述第二半导体元件具有在所述厚度方向上彼此朝向相反侧的第二元件主面和第二元件背面，且配置为所述第二元件背面与所述第二驱动导电层在所述厚度方向上对置，
在所述第二元件背面设置有第二背面侧驱动电极，
在所述第二元件主面设置有第二主面侧驱动电极。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第一驱动导电层具有第一驱动配线和第二驱动配线，
所述第一半导体元件以所述第一背面侧驱动电极与所述第一驱动配线电连接的方式搭载于所述第一驱动配线。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第二半导体元件以所述第二背面侧驱动电极与所述第二驱动导电层电连接的方式搭载于所述第二驱动导电层，
在所述厚度方向上所述第二半导体元件与所述第二驱动配线以彼此分离的状态对置，
在所述第二半导体元件与所述第二驱动配线之间，设置有将所述第二主面侧驱动电极与所述第二驱动配线电连接的第二连接层。
7.根据权利要求6所述的半导体装置，其特征在于，
在所述厚度方向上所述第一半导体元件与所述第二驱动导电层以彼此分离的状态对置，
在所述第一半导体元件与所述第二驱动导电层之间，设置有将所述第一主面侧驱动电极与所述第二驱动导电层电连接的第一连接层。
8.根据权利要求5至7中任一项所述的半导体装置，其特征在于，
将与所述厚度方向正交的方向中的彼此正交的两个方向设为第一方向和第二方向，
所述第一驱动导电层具有第三驱动配线，该第三驱动配线形成为在所述第一方向上与所述第二驱动配线相邻，
所述第三驱动配线与所述第二驱动配线电绝缘，
所述连接部件将所述第三驱动配线与所述第二驱动导电层连接。
9.根据权利要求5至7中任一项所述的半导体装置，其特征在于，
所述连接部件由具有电绝缘性的材料构成，且将所述第一驱动配线与所述第二驱动导电层连接。
10.根据权利要求5至9中任一项所述的半导体装置，其特征在于，
分别设置有多个所述第一半导体元件和所述第二半导体元件，
将与所述厚度方向正交的方向中的彼此正交的两个方向设为第一方向和第二方向，
多个所述第一半导体元件在所述第一方向上彼此相同的位置排列为在所述第二方向上彼此分离，
多个所述第二半导体元件在所述第一方向上彼此相同的位置排列为在所述第二方向上彼此分离，
多个所述第一半导体元件和多个所述第二半导体元件配置为在所述第一方向上彼此分离，
从所述厚度方向观察，所述连接部件朝向所述第二方向延伸。
11.根据权利要求10所述的半导体装置，其特征在于，
所述连接部件配置为从所述第一方向观察时，与多个所述第二半导体元件全部重叠。
12.根据权利要求11所述的半导体装置，其特征在于，
所述连接部件配置为在所述第一方向上与多个所述第二半导体元件全部相邻。
13.根据权利要求10至12中任一项所述的半导体装置，其特征在于，
所述第一方向上的所述连接部件的尺寸比所述第一方向上的所述第二半导体元件的尺寸小。
14.根据权利要求10至13中任一项所述的半导体装置，其特征在于，
所述连接部件具有从所述第二方向将多个所述第二半导体元件中的所述第二方向的两端的第二半导体元件的一方包围的部分。
15.根据权利要求10至14中任一项所述的半导体装置，其特征在于，
所述连接部件具有位于多个所述第二半导体元件中的在所述第二方向上相邻的第二半导体元件之间的部分。
16.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述连接部件包含弹性件。
17.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述连接部件包含一个或多个柱状的弹性探针。
18.根据权利要求1至17中任一项所述的半导体装置，其特征在于，
具有设置在所述第二绝缘主面上的控制导电层，
从所述厚度方向观察时，所述连接部件相对于所述第二半导体元件配置于与所述控制导电层相反的一侧。
19.根据权利要求1至18中任一项所述的半导体装置，其特征在于，
所述第一绝缘部件和所述第二绝缘部件分别由陶瓷构成。
CN202080092851.7A 2020-01-21 2020-12-24 半导体装置 Pending CN114981959A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-007272 2020-01-21
JP2020007272 2020-01-21
PCT/JP2020/048436 WO2021149452A1 (ja) 2020-01-21 2020-12-24 半導体装置

Publications (1)

Publication Number Publication Date
CN114981959A true CN114981959A (zh) 2022-08-30

Family

ID=76992301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080092851.7A Pending CN114981959A (zh) 2020-01-21 2020-12-24 半导体装置

Country Status (5)

Country Link
US (1) US20220384297A1 (zh)
JP (1) JPWO2021149452A1 (zh)
CN (1) CN114981959A (zh)
DE (2) DE212020000610U1 (zh)
WO (1) WO2021149452A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022758B2 (ja) * 2003-03-31 2007-12-19 株式会社デンソー 半導体装置
JP6097013B2 (ja) * 2012-02-29 2017-03-15 ローム株式会社 パワーモジュール半導体装置
JP6012533B2 (ja) * 2013-04-05 2016-10-25 三菱電機株式会社 電力用半導体装置
JP6228490B2 (ja) * 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016039206A (ja) * 2014-08-06 2016-03-22 トヨタ自動車株式会社 半導体装置の製造方法及び同半導体装置
US10249552B2 (en) * 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure

Also Published As

Publication number Publication date
WO2021149452A1 (ja) 2021-07-29
DE212020000610U1 (de) 2021-12-21
US20220384297A1 (en) 2022-12-01
JPWO2021149452A1 (zh) 2021-07-29
DE112020005302T5 (de) 2022-11-03

Similar Documents

Publication Publication Date Title
US11380656B2 (en) Semiconductor device
US11456244B2 (en) Semiconductor device
US20230163078A1 (en) Semiconductor device
CN117833610A (zh) 半导体模块
WO2020255663A1 (ja) 半導体装置及び半導体装置の製造方法
CN113228265A (zh) 半导体组件的电路构造
CN109427724B (zh) 具有三端子夹具的晶体管封装
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
CN114981959A (zh) 半导体装置
CN113675157B (zh) 半导体装置
US20220102253A1 (en) Semiconductor package and method of manufacturing a semiconductor package
JP7491043B2 (ja) 半導体モジュール
CN110943062B (zh) 半导体装置
WO2022264833A1 (ja) 半導体装置
WO2023149276A1 (ja) 半導体装置
WO2022224935A1 (ja) 半導体装置
CN113597671B (zh) 半导体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2024010003A1 (ja) 半導体装置
WO2021215294A1 (ja) 半導体装置
US20220344253A1 (en) Semiconductor device
WO2023120353A1 (ja) 半導体装置
US20240014106A1 (en) Semiconductor device
WO2023218943A1 (ja) 半導体装置
US20230170277A1 (en) Semiconductor module, semiconductor apparatus, and vehicle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination