CN114975265A - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN114975265A
CN114975265A CN202210298172.6A CN202210298172A CN114975265A CN 114975265 A CN114975265 A CN 114975265A CN 202210298172 A CN202210298172 A CN 202210298172A CN 114975265 A CN114975265 A CN 114975265A
Authority
CN
China
Prior art keywords
cap
gate
source
forming
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210298172.6A
Other languages
English (en)
Inventor
张博钦
蔡明桓
林立德
林斌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114975265A publication Critical patent/CN114975265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开半导体装置与其制作方法。方法可包含形成鳍状结构于基板上；形成源极/漏极区于鳍状结构上；形成栅极结构于鳍状结构上以与源极/漏极区相邻；以及形成盖结构于栅极结构上。形成盖结构的步骤包括：形成导电盖于栅极结构上，形成盖衬垫于导电盖上，以及形成碳为主的盖于盖衬垫上。方法更包括形成第一接点结构于源极/漏极区上；形成绝缘盖于第一接点结构上；以及形成第二接点结构于导电盖上。

Description

半导体装置的形成方法
技术领域
本发明实施例关于半导体装置与其形成方法，更特别关于不同材料的源极/漏极盖结构与栅极盖结构。
背景技术
随着半导体技术进展，对更高存储能力、更快的处理系统、更高效能、与更低成本的需求增加。为了符合这些需求，半导体产业持续减少半导体装置如金属氧化物半导体场效晶体管(含平面金属氧化物半导体场效晶体管与鳍状场效晶体管)的尺寸。尺寸缩小会增加半导体制造制程的复杂度。
发明内容
在一些实施例中，半导体装置的形成方法，包括：形成鳍状结构于基板上；形成源极/漏极区于鳍状结构上；形成栅极结构于鳍状结构上以与源极/漏极区相邻；以及形成盖结构于栅极结构上。形成盖结构的步骤包括：形成导电盖于栅极结构上，形成盖衬垫于导电盖上，以及形成碳为主的盖于盖衬垫上。方法更包括形成第一接点结构于源极/漏极区上；形成绝缘盖于第一接点结构上；以及形成第二接点结构于导电盖上。
在一些实施例中，半导体装置的形成方法包括：形成鳍状结构于基板上；形成源极/漏极区于鳍状结构上；形成栅极结构于鳍状结构上以与源极/漏极区相邻；形成第一接点结构于源极/漏极区上；以及形成第一盖结构于第一接点结构上。形成第一盖结构的步骤包括形成盖衬垫于第一接点结构上，以及形成碳为主的盖于盖衬垫上。方法更包括形成第二盖结构于栅极结构上，以及形成第二接点结构于导电盖上。形成第二盖结构的步骤包括形成导电盖于栅极结构上，以及形成绝缘盖于导电盖上。
在一些实施例中，半导体装置包括：基板；鳍状结构，位于基板上；源极/漏极区，位于鳍状结构上；栅极结构，位于鳍状结构上以与源极/漏极区相邻；栅极盖结构，位于栅极结构上；第一接点结构，位于源极/漏极区上；绝缘盖，位于第一接点结构上；以及第二接点结构，位于导电盖上。栅极盖结构包括：导电盖，位于栅极结构上；盖衬垫，位于导电盖上；以及碳为主的盖，位于盖衬垫上。
附图说明
图1A及图1D是一些实施例中，半导体装置的等角图。
图1B及图1C是一些实施例中，具有源极/漏极盖结构与栅极盖结构的半导体装置的剖视图。
图2是一些实施例中，制作具有源极/漏极盖结构与栅极盖结构的方法的流程图。
图3至图23是一些实施例中，具有源极/漏极盖结构与栅极盖结构的半导体装置于制作制程的多种阶段的剖视图。
图24是一些实施例中，制作具有源极/漏极盖结构与栅极盖结构的半导体装置的方法的流程图。
图25至图35一些实施例中，具有源极/漏极盖结构与栅极盖结构的半导体装置于制作制程的多种阶段的剖视图。
其中，附图标记说明如下：
A：虚线
A-A：剖线
D1：距离
T1，T2，T3，T4，T5，T6，T7：厚度
100：场效晶体管
104：基板
106：鳍状结构
110A，110B，110C，210A，210B，210C：源极/漏极区
112A，112B，112C：栅极结构
114：栅极间隔物
116：浅沟槽隔离区
117A，117B，117C：蚀刻停止层
118，118A，118B，118C：层间介电层
120A，120B：源极/漏极接点结构
122：硅化物层
124：粘着层
126，136，156：接点插塞
128：扩散阻障层
130A，130B，160A，160B：源极/漏极盖结构
132：通孔
132b：下表面
134，154：衬垫
138：界面氧化物层
140：高介电常数的栅极介电层
142：栅极金属填充层
144A，144B，144C，166A，166B，166C：栅极盖结构
146：导电栅极盖
148：栅极盖衬垫
150：碳为主的栅极盖
152：栅极接点结构
162：源极/漏极盖衬垫
164：源极/漏极盖
168：栅极绝缘盖
200，2400：方法
205，210，215，220，225，230，235，240，2405，2410，2415，2420，2425，2430，2435，2440：步骤
312：多晶硅结构
544：栅极盖开口
748，1324，2762：金属氮化物层
850，2764：碳化物层
1020：源极/漏极接点开口
1128：介电氮化物层
1326：导电层
1530：源极/漏极盖开口
1630：层状物
1852，1952，2132，3032，3132，3352：开口
1870，2170，3070，3370：遮罩层
2052，3452：栅极接点开口
2232，3232：通孔开口
具体实施方式
下述内容搭配图式详细说明，以利理解本发明实施例。下述内容搭配图式说明例示性实施例。在图式中，相似的标号通常表示相同、功能类似、及/或结构类似的单元。相同标号的单元的说明可彼此互通，除非另外说明。
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如「下方」、「其下」、「下侧」、「上方」、「上侧」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
值得注意的是，下述内容的「一实施例」、「一例示性的实施例」、「例示性」、或类似用语所述的实施例可包含特定的特征、结构、或特性，但每一实施例可不必包含特定的特征、结构、或特性。此外，这些用语不必视作相同实施例。此外，当结合实施例描述特定特征、结构、或特性时，无论是否明确说明，本技术领域中具有通常知识者自可结合其他实施例以实施这些特征、结构、或特性。
应理解的是，此处的措词或用语的目的为说明而非限制，因此本技术领域中具有通常知识者可依此处说明解释下述说明的措词或用语。
在一些实施例中，用语「大约」和「实质上」指的是在5％之内变化的给定数值(比如数值±1％、±2％、±3％、±4％、或±5％)。这些数值仅用于举例而非局限本发明实施例。术语「大约」和「实质上」可指本技术领域中具有通常知识者依据此处交视的内容所解释的数值的百分比。
可由任何合适方法图案化此处所述的鳍状结构。举例来说，鳍状结构的图案化方法可采用一或多道光微影制程，包括双重图案化或多重图案化制程。双重图案化或多重图案化制程可结合光微影与自对准制程，其产生的图案间距小于采用单一的直接光微影制程所得的图案间距。举例来说，可形成牺牲层于基板上，并采用光微影制程图案化牺牲层。可采用自对准制程以沿着图案化的牺牲层侧部形成间隔物。接着可移除牺牲层，而保留的间隔物或芯之后可用于图案化鳍状结构。
本发明实施例提供半导体装置如鳍状场效晶体管、全绕式栅极场效晶体管、及/或金属氧化物半导体场效晶体管，其具有源极/漏极盖结构与栅极盖结构，以利对准源极/漏极区与栅极结构上的通孔与接点结构。此外，本发明实施例提供的方法经由源极/漏极盖结构与栅极盖结构，可选择性地形成通孔与接点结构于源极/漏极区与栅极结构上，以最小化或消除不对准的问题。由于源极/漏极区上的通孔与栅极结构上的通孔结构可彼此相邻，对不准的通孔及/或接点结构会造成不想要的寄生电容及/或电性短路于通孔、接点结构、及/或栅极结构之间。
在一些实施例中，源极/漏极盖结构与栅极盖结构的材料不同，且彼此之间对湿或干蚀刻制程具有超高蚀刻选择性。在一些实施例中，源极/漏极盖结构可具有氮化物或氧化物，而栅极盖结构可包含碳为主的材料(如碳化物或碳氧化物)。在一些实施例中，可最佳化蚀刻制程，使碳化物对氮化物(或氧化物)的蚀刻选择性为约40至约70。碳化物对氮化物(或氧化物)的超高蚀刻选择性，可在形成接点结构穿过栅极盖结构时，避免或最小化蚀刻相邻的源极/漏极盖结构。如此一来，在形成接点结构于栅极结构上时，可最小化或消除对不准的问题。
图1A是一些实施例中，场效晶体管100的等角图。在一些实施例中，场效晶体管100可具有不同剖视图，如图1B及图1C所示。图1B及图1C显示场效晶体管100沿着剖线A-A的剖视图，且具有图1A未显示的额外结构。图1A未显示额外结构以简化图式。图1A至图1C中具有相同标号的单元的说明适用于彼此，除非另外说明。在一些实施例中，场效晶体管100可为n型场效晶体管或p型场效晶体管，且场效晶体管100的说明适用于n型场效晶体管与p型场效晶体管，除非另外说明。
如图1A所示，场效晶体管100可包含栅极结构112A至112C的阵列位于鳍状结构106上，以及源极/漏极区110A至110C的阵列(如图1A所示的源极/漏极区110A与图1B及图1C所示的源极/漏极区110B及110C)位于栅极结构112A至112C未覆盖的鳍状结构106的部分上。场效晶体管100可进一步包含栅极间隔物物114、浅沟槽隔离区116、蚀刻停止层117A及117B(蚀刻停止层117A未图示于图1B及图1C以简化图式，而蚀刻停止层117B及117C图示于图1B而未图示于图1A以简化图式)、与层间介电层118A至118C(层间介电层118B及118C未显示于图1A以简化图式)。层间介电层118A可位于蚀刻停止层117A上。在一些实施例中，栅极间隔物114、浅沟槽隔离区116、蚀刻停止层117A及117B、与层间介电层118A至118C可包含绝缘材料，比如氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、或氧化硅锗。在一些实施例中，栅极间隔物114的厚度可为约2nm至约9nm，以适当地电性隔离栅极结构112至112C与相邻结构。
场效晶体管100可形成于基板104上。其他场效晶体管及/或结构(如隔离结构)亦可形成于基板104上。基板104可为半导体材料如硅、锗、硅锗、绝缘层上硅结构、或上述的组合。此外，基板104可掺杂p型掺质(如硼、铟、铝、或镓)或n型掺质(如磷或砷)。在一些实施例中，鳍状结构106包含的材料可与基板104类似，且可沿着X轴延伸。
如图1B所示，场效晶体管100可包含源极/漏极区110B及110C、源极/漏极接点结构120A及120B位于个别的源极/漏极区110B及110C上，扩散阻障层128、源极/漏极盖结构130A及130B位于个别的源极/漏极接点结构120A及120B上、通孔132穿过源极/漏极盖结构130A并位于源极/漏极接点结构120A上、栅极结构112A至112C位于鳍状结构106上、栅极盖结构144A至144C位于个别的栅极结构112A至112C上、以及栅极接点结构152穿过栅极盖结构144A并位于栅极结构112A上。源极/漏极区110A至110C的内容可彼此通用，且栅极结构112A至112C的内容可彼此通用，除非另外说明。在一些实施例中，与通孔132类似的通孔可位于源极/漏极接点结构120B上，而与栅极接点结构152类似的栅极接点结构可位于栅极结构112B及112C上，但未图示于图1B的剖视图中。在一些实施例中，源极/漏极区110C及/或栅极结构112B及112C可不经由通孔与接点结构电性连接至场效晶体管100的其他单元。
对n型场效晶体管而言，源极/漏极区110B及110C可各自包含外延成长的半导体材料(如硅)与n型掺质(如磷或其他合适的n型掺质)。对p型场效晶体管100而言，源极/漏极区110B及110C可各自包含外延成长的半导体材料(如硅或硅锗)与p型掺质(如硼或其他合适的p型掺质)。在一些实施例中，源极/漏极接点结构120A及120B可各自包含(i)硅化物层122位于每一源极/漏极区110B及110C中，(ii)粘着层124位于硅化物层122上，以及(iii)接点插塞126位于粘着层124上。
在一些实施例中，对n型场效晶体管100而言，硅化物层122可包含金属或金属硅化物，其功函数值较接近源极/漏极区110B及110C的材料的导带边缘能量而非价带边缘能量。举例来说，金属或金属化物的功函数值小于4.5eV(比如约3.5eV至约4.4eV)，其较接近源极/漏极区110B及110C的硅为主材料的导带能量(约4.1eV)而非价带能量(约5.2eV)。在一些实施例中，n型场效晶体管100所用的硅化物层122的金属硅化物可包含钛硅化物、钽硅化物、钼硅化物、锆硅化物、铪硅化物、钪硅化物、钇硅化物、铽硅化物、镏硅化物、铒硅化物、镱硅化物、铕硅化物、钍硅化物、其他合适的金属硅化物材料、或上述的组合。
在一些实施例中，对p型场效晶体管100而言，硅化物层122可包含金属或金属硅化物，其功函数值较接近源极/漏极区110B及110C的材料的价带边缘能量而非导带边缘能量。举例来说，金属或金属化物的功函数值大于4.5eV(比如约4.5eV至约5.5eV)，其较接近源极/漏极区110B及110C的硅为主材料的价带能量(约5.2eV)而非导带能量(约4.1eV)。在一些实施例中，p型场效晶体管100所用的硅化物层122的金属硅化物可包含镍硅化物、钴硅化物、锰硅化物、钨硅化物、铁硅化物、铑硅化物、钯硅化物、钌硅化物、铂硅化物、铱硅化物、锇硅化物、其他合适的金属硅化物材料、或上述的组合。
粘着层124可辅助形成无孔洞的接点插塞126，且可包含金属氮化物如氮化钛、氮化钽、或其他合适的金属氮化物材料。在一些实施例中，每一粘着层124可包含单层的金属氮化物，或包含金属层与金属氮化物层的堆迭。金属层可位于硅化物层122上，而金属氮化物层可位于金属层上。在一些实施例中，金属层包含钛、钽、或其他合适的金属，且包含的金属可与金属氮化物层的金属相同。
接点插塞126可包含低电阻(比如电阻约50μΩ-cm、约40μΩ-cm、约30μΩ-cm、约20μΩ-cm、或约10μΩ-cm)的导电材料，比如钴、钨、钌、铱、镍、锇、铑、铝、钼、其他合适的低电阻导电材料、或上述的组合。扩散阻障层128可避免氧原子自层间介电层118B(未图示于图1B的剖视图)扩散并氧化接点插塞126，及/或避免氧原子自栅极盖结构144A至144C扩散至接点插塞126。在一些实施例中，扩散阻障层128可包含介电氮化物如氮化硅、氮氧化硅、碳氮化硅、或其他合适的介电氮化物材料。
在一些实施例中，源极/漏极盖结构130A及130B可各自包含绝缘盖如(i)氮化物材料如氮化硅、氮化钛、氮化钽、或其他合适的氮化物材料，(ii)氧化物材料如氧化硅或其他合适的氧化物材料，或(iii)氮氧化物材料如氮氧化硅或其他合适的氮氧化物材料。在一些实施例中，当绝缘盖包括氧化物或氮氧化物材料时，源极/漏极盖结构130A及130B可包含扩散阻障层(未图示)于源极/漏极盖结构130A及130B与源极/漏极接点结构120A及120B之间。扩散阻障层可避免氧原子自源极/漏极盖结构130A及130B扩散并氧化源极/漏极接点结构120A及120B。
在形成通孔132时，源极/漏极盖结构130A及130B可控制通孔开口2232的蚀刻轮廓，如图22所示的下述内容。此外，源极/漏极盖结构130A及130B在半导体装置的后续制程时，可保护下方的源极/漏极接点结构120A及120B免于结构及/或组成劣化。在一些实施例中，源极/漏极盖结构130A及130B各自具有厚度T1，其可为约1nm至约15nm以适当地控制通孔开口2232的蚀刻轮廓及/或适当地保护下方的源极/漏极接点结构120A及120B，而不影响源极/漏极接点结构120A及120B的厚度T2。在一些实施例中，厚度T1与厚度T2之间的比例(T1：T2)可为约1：5至约1：100。
在一些实施例中，源极/漏极盖结构130A及130B可包含导电材料，而通孔132可不延伸至源极/漏极接点结构120A中，如图1B所示。另一方面，通孔132的下表面132b可延伸至源极/漏极盖结构130A中，直到图1B所示的虚线A。源极/漏极盖结构130A的导电材料可提供源极/漏极接点结构120A与通孔132之间的倒店界面。导电界面可电性连接源极/漏极接点结构120A至通孔132，而不直接形成通孔132于源极/漏极接点结构120A之上或之中。形成通孔132至虚线A可避免形成通孔132所用的任何制程材料污染源极/漏极接点结构120A，如下详述。
源极/漏极接点结构120A可经由通孔132电性连接至上方的内连线结构(未图示)、电源(未图示)、及/或场效晶体管100的其他单元。通孔132可包含衬垫134，以及接点插塞136位于衬垫134上。在一些实施例中，衬垫134可包含氮化物材料如氮化钛，且接点插塞136可包含导电材料如钌、钴、镍、铝、钼、钨、铱、锇、铜、或铂。在一些实施例中，衬垫134可包含钛与氮化钛的双层，而接点插塞136可包含钨。在一些实施例中，衬垫134可包含氮化钽，且接点插塞136可包含钌。在一些实施中，接点插塞136的形成方式可为由下至上的方式，且不需衬垫134即可形成通孔132。在一些实施例中，通孔132的形成方法可采用六氟化钨的前驱物气体，因此通孔132可包含具有氟原子的杂质的钨。通孔132中的氟原子杂质浓度可为通孔132中的总原子浓度的约1原子％至约10原子％。在一些实施例中，通孔132的下表面132b可具有弧形轮廓，以增加通孔132与接点插塞126之间的接触面积，进而降低通孔132与接点插塞126之间的接点电阻。在一些实施例中，通孔132沿着X轴的直径(或宽度)可为约10nm至约20nm，以最佳化源极/漏极结构120A与上方的内连线结构(未图示)之间的接触面积，而不影响装置尺寸与制造成本。
栅极结构112A至112C可各自包含(i)界面氧化物层138位于鳍状结构106上，(ii)高介电常数的栅极介电层140位于界面氧化物层138上，与(iii)栅极金属填充层142位于高介电常数的栅极介电层140上。
在一些实施例中，界面氧化物层138可包含氧化硅、氧化硅锗、氧化锗、或其他合适的氧化物材料。在一些实施例中，高介电常数的栅极介电层140可包含(i)高介电常数的介电材料如氧化铪、氧化钛、氧化铪锆、氧化钽、硅酸铪、氧化锆、或硅酸锆，(ii)具有锂、铍、镁、钙、锶、钪、钇、锆、铝、镧、铈、镨、铌、钐、铕、钆、铽、镝、钬、铒、铥、镱、或镏的氧化物的高介电常数的介电材料，(iii)上述的组合，或(iv)其他合适的高介电常数的介电材料。在半导体装置结构与制作制程的领域中，高介电常数指的是大于氧化硅的介电常数(如3.9)的介电常数。
在一些实施例中，栅极金属填充层142可包含合适的导电材料如钨、钛、银、钌、钼、铜、钴、铝、铱、镍、其他合适的导电材料、或上述的组合。在一些实施例中，栅极金属填充层142可包含实质上无氟的金属层(如无氟的钨)。实质上无氟的金属层所含的氟污染量小于约5原子％，其形式可为离子、原子、及/或分子。
在一些实施例中，栅极结构112A至112C可包含功函数金属层(未图示以简化图式)于高介电常数的栅极介电层140与栅极金属填充层142之间。对n型场效晶体管100而言，功函数金属层可包含钛铝合金、碳化钛铝、钽铝合金、碳化钽铝、掺杂铝的钛、掺杂铝的氮化钛、掺杂铝的钽、掺杂铝的氮化钽、其他合适的铝为主的导电材料、或上述的组合。对p型场效晶体管100而言，功函数金属层可包含实质上无铝的钛为主或钽为主的氮化物或合金，比如氮化钛、氮化钛硅、钛金合金、钛铜合金、氮化钽、氮化钽硅、钽金合金、钽铜合金、其他合适的实质上无铝导电材料、或上述的组合。
在一些实施例中，每一栅极盖结构144A至144C可包含(i)导电栅极盖146位于高介电常数的栅极介电层140与栅极金属填充层142上，(ii)栅极盖衬垫148位于导电栅极盖146上，以及(iii)碳为主的栅极盖150位于栅极盖衬垫148上。在一些实施例中，导电栅极盖146可包含金属材料如钨、钌、铱、钼、其他合适的金属材料、或上述的组合。在一些实施例中，导电栅极盖146的形成方法可采用五氯化钨或六氯化钨的前驱物气体，因此导电栅极盖146可包含钨与氯离子杂质。氯离子杂质浓度可为每一导电栅极盖146中的原子总浓度的约1原子％至约10原子％。
导电栅极盖146可提供栅极结构112A与栅极接点结构152之间的导电界面。导电界面可电性连接栅极结构112A至栅极接点结构152，而不直接形成栅极接点结构152于栅极结构112A之上或之中。栅极接点结构152不直接形成于栅极结构112A之上或之中，以避免形成栅极接点结构152所用的任何制程材料污染栅极结构112A，如下详述。在一些实施例中，导电栅极盖146可控制栅极接点结构152的深度轮廓，并避免栅极接点结构152延伸至栅极结构112A中，以额外提供导电界面于栅极结构112A与栅极接点结构152之间。在一些实施例中，导电栅极盖146的厚度T3为约2nm至约20nm，而栅极接点结构152延伸至导电栅极盖146中的距离D1可为约1nm至约10nm，以适当控制栅极接点结构152的深度轮廓。为了避免栅极接点结构152延伸至栅极结构112A中，导电栅极盖146的厚度T3大于距离D1，且距离D1与厚度T3的比例(D1：T3)为约1：2至约1：3。
在一些实施例中，成长促进层(未图示)可位于导电栅极盖146与栅极结构112A至112C之间。成长促进层可包含氮化物材料如氮化钛、氮化钽、氮化钨、氮化钼、其他合适的氮化物材料、或上述的组合。成长促进层可提供适于由下至上沉积导电栅极盖146所用的表面。由下至上的沉积制程可选择性地直接或间接地沉积导电栅极盖146于栅极结构112A至112C上，并避免沉积导电栅极盖146于场效晶体管结构(如栅极间隔物114与层间介电层118A)上，因其可能与后续形成的相邻结构(如源极/漏极接点结构120A)发生电性短路。为了适当地促进由下至上沉积导电栅极盖146，成长促进层的厚度可为约1nm至约5nm。
在一些实施例中，栅极盖衬垫148可包含氮化物材料如氮化钛、氮化钽、氮化钨、氮化钼、其他合适的氮化物材料、或上述的组合。栅极盖衬垫148在形成碳为主的栅极盖150时，可避免氧化导电栅极盖146。在一些实施例中，栅极盖衬垫148的厚度T4可为约2nm至约3nm，以适当地避免氧化导电栅极盖146。
在形成栅极接点结构152时，碳为主的栅极盖150可控制栅极接点开口2052的蚀刻轮廓，如图20所示的下述内容。此外，碳为主的栅极盖150在半导体装置的后续制程时，可保护下方的导电栅极盖146与栅极结构112A至112C免于结构及/或组成劣化。在一些实施例中，碳为主的栅极盖150的厚度T5可为约5nm至约30nm，以适当地控制栅极接点开口2052的蚀刻轮廓，并适当地保护下方的导电栅极盖146与栅极结构112A至112C。在一些实施例中，厚度T4与厚度T5之间的比例(T4：T5)可为约1：3至约1：5，使栅极盖衬垫148适当作用而不具有碳为主的栅极盖150的功能。
在一些实施例中，碳为主的栅极盖150包含碳为主的材料(如碳化物或碳氧化物)，其于蚀刻制程中的蚀刻选择性高于源极/漏极盖结构130A及130B的非碳为主的材料(如氮化物、氧化物、或氮氧化物)的蚀刻选择性。在蚀刻制程中，碳为主的栅极盖150中存在的碳原子可提供较高的蚀刻选择性，因为碳原子形成挥发性的氧化物气体(如一氧化碳或二氧化碳)如蚀刻副产物的速率，大于蚀刻源极/漏极盖结构130A及130B而形成蚀刻副产物的速率。碳为主的栅极盖150与源极/漏极盖结构130A及130B在蚀刻制程中的蚀刻选择性差异越大，则在形成栅极接点结构152时形成于导电栅极盖146上的栅极接点开口2052对的越准。在一些实施例中，碳为主的栅极盖150可包含碳化物材料，其于湿或干蚀刻制程中的蚀刻选择性比源极/漏极盖结构130A及130B的氮化物、氧化物、或氮氧化物材料的蚀刻选择性高约40倍至约70倍。碳化物对氮化物、氧化物、或氮氧化物的高蚀刻选择性为约40至约70，可在形成栅极接点结构152时避免或最小化蚀刻相邻的源极/漏极盖结构130A。如此一来，形成栅极接点结构152于导电栅极盖146上时，可消除或最小化对不准的问题。
在一些实施例中，碳为主的栅极盖150可包含碳化硅、碳氧化硅、碳化钨、碳化钛、其他合适的碳化物材料、或上述的组合。碳为主的栅极盖150的碳原子浓度可为约30原子％至约50原子％。若碳为主的栅极盖150包含的材料具有氧原子及/或氮原子，则碳为主的栅极盖150中的碳原子浓度可大于氧原子及/或氮原子的浓度。
栅极接点结构152可包含衬垫154，以极接点插塞156于衬垫154上。在一些实施例中，衬垫154可包含氮化物材料如氮化钛，而接点插塞156可包含与通孔132类似的导电材料。在一些实施例中，衬垫154可包含钛与氮化钛的双层，而接点插塞156可包含钨。在一些实施例中，衬垫154可包含氮化钽，而接点插塞156可包含钌。
如图1C所示的一些实施例，场效晶体管100可包含源极/漏极盖结构160A及160B与栅极盖结构166A至166C，以分别取代源极/漏极盖结构130A及130B与栅极盖结构144A至144C。
在一些实施例中，栅极盖结构166A至166C可各自包含(i)栅极绝缘盖168与(ii)导电栅极盖146。栅极绝缘盖168可包含(i)氮化物材料如氮化硅、氮化钛、氮化钽、或其他合适的氮化物材料，(ii)氧化物材料如氧化硅或其他合适的氧化物材料，或(iii)氮氧化物如氮氧化硅或其他合适的氮氧化物材料。在一些实施例中，当栅极绝缘盖168包含氧化物或氮氧化物材料时，栅极盖结构166A至166C可包含扩散阻障层(未图示，且与栅极盖衬垫148类似)位于栅极绝缘盖168与导电栅极盖146之间。扩散阻障层可避免氧原子自栅极绝缘盖168扩散并氧化导电栅极盖146。
栅极绝缘盖168在形成栅极接点结构152时，可控制栅极接点开口3452的蚀刻轮廓，如图34所示的下述内容。此外，栅极绝缘盖168在半导体装置的后续制程时，可保护下方结构免于结构及/或组成劣化。在一些实施例中，栅极绝缘盖168的厚度T5可为约5nm至约30nm，以适当地控制栅极接点开口3452的蚀刻轮廓，并适当地保护下方的导电栅极盖146与栅极结构112A至112C。在一些实施例中，厚度T3与T5的比例(T3：T5)可为约1：3至约1：5，使栅极绝缘盖168可适当作用而不具有导电栅极盖146的功能。
在一些实施例中，源极/漏极盖结构160A及160B可包含(i)源极/漏极盖衬垫162位于源极/漏极接点结构120A及120B上，以及(ii)碳为主的源极/漏极盖164位于源极/漏极盖衬垫162上。栅极盖衬垫148与碳为主的栅极盖150的内容，可用于个别的源极/漏极盖衬垫162与碳为主的源极/漏极盖164，除非另外说明。
源极/漏极盖衬垫162在形成碳为主的源极/漏极盖164时，可避免氧化接点插塞126。在一些实施例中，源极/漏极盖衬垫162的厚度T6可为约2nm至约3nm，以适当地避免氧化接点插塞126。碳为主的源极/漏极盖164在形成通孔132时，可控制通孔开口3232的蚀刻轮廓，如图32所示的下述内容。此外，碳为主的源极/漏极盖164在半导体装置的后续制程时，可保护下方的源极/漏极接点结构120A及120B免于结构及/或组成劣化。在一些实施例中，碳为主的源极/漏极盖164的厚度T7可为约5nm至约20nm，以适当地控制通孔开口3232的蚀刻轮廓，并适当地保护下方的接点插塞126。在一些实施例中，厚度T6与厚度T7的比例(T6：T7)可为约1：3至约1：15，使源极/漏极盖衬垫162适当作用而不具有碳为主的源极/漏极盖164的功能。
在一些实施例中，碳为主的源极/漏极盖164可包含碳化物材料，其于湿或干蚀刻制程中的蚀刻选择性，比栅极绝缘盖168的氮化物、氧化物、或氮氧化物材料的蚀刻选择性高约40倍至约70倍。由于碳化物对氮化物(或氧化物或氮氧化物)的高蚀刻选择性(约40倍至约70倍)，在形成通孔132时可避免或最小化地蚀刻相邻的栅极绝缘盖168。如此一来，形成于源极/漏极接点结构120A上的通孔132可最小化或消除对不准的问题。
图1D显示一些实施例中，场效晶体管100的另一等角图。在一些实施例中，场效晶体管100可具有合并的源极/漏极区210A至210C(图1D显示源极/漏极区210A，而源极/漏极区210B及210C在层间介电层118之下)，而非源极/漏极区110A至110C。源极/漏极区110A至110C的内容可用于合并的源极/漏极区210A至210C，除非另外说明。图1D的场效晶体管100具有沿着剖线A-A的剖视图，其与图1B及图1C的剖视图类似。图1A至图1D中具有相同标号的单元的说明可彼此互通，除非另外说明。
图2是一些实施例中，制作图1B所示的剖视图中的场效晶体管100的方法200。为了说明目的，图2所示的步骤可搭配图3至图23所示的场效晶体管100的制作制程说明。图3至图23是一些实施例中，场效晶体管100于多种制作阶段沿着图1A的剖线A-A的剖视图。可由不同顺序进行一些步骤，或不进行一些步骤，端视具体应用而定。值得注意的是，方法200可不产生完整的场效晶体管。综上所述，应理解在方法200之前、之中、与之后可提供额外制程，且一些其他制程仅简述于此。图3至图23中与图1A及图1B中具有相同标号的单元的说明如上述。
在步骤205中，形成多晶硅结构与源极/漏极区于基板上的鳍状结构上。以图3为例，形成多晶硅结构312与源极/漏极区110B及110C于鳍状结构106上，其可形成于基板104上。在后续制程中，可由栅极置换置程置换多晶硅结构312以形成栅极结构112A至112C。在形成源极/漏极区110A至110C之后，可形成蚀刻停止层117A(图示于图1A中，但未图示于图3至图27以简化图式)与层间介电层118A以形成图3的结构。
如图2所示，步骤210将多晶硅结构置换成栅极结构。以图4为例，可将多晶硅结构312置换成栅极结构112至112C。形成栅极结构112A至112C的方法可包含将多晶硅结构312置换成界面氧化物层138、高介电常数的栅极介电层140、与栅极金属填充层142。在形成栅极结构112A至112C之后，可形成层间介电层118B以完成图4的结构。
如图2所示，步骤215形成栅极盖结构于栅极结构上。以图5至图9为例，形成栅极盖结构144A至144C于栅极结构112A至112C上。形成栅极盖结构144A至144C的方法可依据进行下述步骤：(i)蚀刻栅极结构112A至112C上的层间介电层118B的部分与栅极结构112A至112C的层状物的部分，以形成栅极盖开口544，如图5所示，(ii)形成导电栅极盖146于栅极盖开口544中，如图6所示，(iii)沉积金属氮化物层748于图6的结构上，以形成图7的结构，(iv)沉积碳原子浓度为约30原子％至约50原子％的碳化物层850于图7的结构上，以形成图8的结构，以及(v)在图8的结构上进行化学机械研磨制程，以形成图9的结构。
在一些实施例中，形成导电栅极盖146的方法可包含沉积约2nm至约20nm的无氟钨层于栅极盖开口544中，其采用由下至上的沉积制程或其他合适的沉积制程，其前驱物气体可采用五氯化钨，温度为约300℃至约550℃，且压力为约15torr至约40torr。其他厚度、温度、与压力的范围亦属本发明实施例的范畴。采用无氟的钨用于导电栅极盖146，可避免氟污染劣化下方的栅极结构112A至112C。在一些实施例中，沉积金属氮化物层748的方法可依序进行下述步骤：(i)采用沉积制程以沉积金属层(未图示)于图6的结构上，以及(ii)采用氨或氮气以在沉积的金属层上进行氮化制程。
如图2所示，步骤220形成源极/漏极接点结构于源极/漏极区上。以图10至图14为例，形成源极/漏极接点结构120A及120B于源极/漏极区110B及110C上。形成源极/漏极接点结构120A及120B的方法可依序进行下述步骤：(i)形成源极/漏极接点开口1020于源极/漏极区110B及110C上，并穿过层间介电层118A及118B，如图10所示，(ii)沉积介电氮化物层1128于图10的结构上，以形成图11的结构，(iii)自栅极盖结构144A至144C与源极/漏极区110B至110C的上表面选择性移除介电氮化物层1128的部分，以形成扩散阻障层128，如图12所示，(iv)形成硅化物层122于源极/漏极区110B及110C中，如图12所示，(v)沉积金属层(未图示)于图12的结构上，(vi)采用氨或氮气以在沉积的金属层上进行氮化制程，以形成金属氮化物层，如图15所示，(vii)沉积导电层1326于金属氮化物层1324上，以形成图13的结构，以及(viii)在图13的结构上进行化学机械研磨制程，以形成图14的结构。在一些实施例中，金属氮化物层1324的沉积厚度可为约1nm至约2nm，且形成方法可采用温度为约400℃至约450℃的原子层沉积制程。其他厚度与温度范围亦属本发明实施例的范畴。
如图2所示，步骤225形成源极/漏极盖结构于源极/漏极接点结构上。以图15至图17为例，形成源极/漏极盖结构130A及130B于源极/漏极接点结构120A及120B上。形成源极/漏极盖结构130A及130B的方法可依序进行下述步骤：(i)蚀刻源极/漏极接点结构120A及120B的部分以形成源极/漏极盖开口1530，如图15所示，(ii)沉积氮化物、氧化物、或氮氧化物的层状物1630于图15的结构上，以形成图16的结构，以及(iii)在图16的结构上进行化学机械研磨制程，以形成图17的结构。在形成源极/漏极盖结构130A及130B之后，可形成蚀刻停止层117B与层间介电层118C于图17的结构上。
如图2所示，步骤230形成栅极接点开口于栅极盖结构之一上。举例来说，可形成栅极接点开口2052于栅极盖结构144A的导电栅极盖146上，如图18至图20所示。形成栅极接点开口2052的方法可依序进行下述步骤：(i)沉积遮罩层1870于图17的结构上，(ii)进行第一蚀刻制程以形成开口1852于遮罩层1870中，且开口1852对准栅极盖结构144A，如图18所示，(iii)进行第二蚀刻制程以移除开口1852之下的蚀刻停止层117B与层间介电层118C的部分，以延伸开口1852至蚀刻停止层117B中并形成开口1952，如图19所示，以及(iv)进行第三蚀刻制程以移除开口1952之下的导电栅极盖146、栅极盖衬垫148、与碳为主的栅极盖150的部分，以延伸开口1952至栅极盖结构144A中并形成栅极接点开口2052，如图20所示。
在一些实施例中，第二蚀刻制程可依序进行下述步骤：(i)以氟化甲烷与氧气的蚀刻气体混合物蚀刻层间介电层118C的部分，以及(ii)以六氟环丁烯与氧气的蚀刻气体混合物蚀刻蚀刻停止层117B的部分。在一些实施例中，第三蚀刻制程可依序进行下述步骤：(i)以三氟化氮与氧气的蚀刻气体混合物蚀刻碳为主的栅极盖150的部分，(ii)以氟化甲烷与氧气的蚀刻气体混合物蚀刻栅极盖衬垫148的部分，以及(iii)以三氟化氮与氧气的蚀刻气体混合物及/或六氟化硫与氧气的蚀刻气体混合物蚀刻导电栅极盖146的部分。在一些实施例中，碳为主的栅极盖150所用的蚀刻气体混合物中的三氟化氮与氧气的浓度比例，可为约20：70至约25：75，使碳化物与氮化物(或氧化物)的高蚀刻选择性可达约50至约60。高蚀刻选择性可避免或最小化蚀刻相邻的氮化物或氧化物为主的源极/漏极盖结构130A，且有利于在形成栅极接点开口2052于栅极结构112A上时最小化或消除对不准的问题。在一些实施例中，第一蚀刻制程、第二蚀刻制程、与第三蚀刻制程所采用的蚀刻气体流速可为约5sccm至约1000sccm，压力可为约0.05torr至约100torr，射频功率可为约30瓦至约1000瓦，偏电压可为约50V至约300V，而温度可为约50℃至约100℃。
如图2所示，步骤235形成通孔开口于源极/漏极接点结构之一上。以图21及图22为例，形成通孔开口2232于源极/漏极接点结构120A上。形成通孔开口2232的方法可依序进行下述步骤：(i)沉积遮罩层2170于图20的结构上，(ii)进行第一蚀刻制程以形成开口2132于遮罩层2170中，并对准源极/漏极盖结构130A与源极/漏极接点结构120A，如图21所示，以及(iii)进行第二蚀刻制程以移除开口2132之下的层间介电层118C、蚀刻停止层117B、与源极/漏极盖结构130A，以延伸开口2132至源极/漏极接点结构120A中并形成通孔开口2232，如图22所示。步骤230中的第二蚀刻制程的内容，可用于步骤235中的第二蚀刻制程，除非另外说明。
在一些实施例中，在第二蚀刻制程时移除源极/漏极盖结构130A的部分的方法，可采用氟化甲烷与氧气的蚀刻气体混合物。
如图2所示，步骤240形成栅极接点结构于栅极结构之一上，并形成通孔于源极/漏极接点结构之一上。以图24为例，形成栅极接点结构152于栅极结构112A上，并形成通孔132于源极/漏极接点结构120A上。形成栅极接点结构152的方法可依序进行下述步骤：(i)沉积衬垫154的材料于图22的结构上，(ii)沉积接点插塞156的材料于衬垫154的沉积材料上，以及(iii)在衬垫154与接点插塞156的沉积材料上进行化学机械研磨制程，以形成栅极接点结构152，如图23所示。形成通孔132的方法可依序进行下述步骤：(i)沉积衬垫134的材料于图22的结构上，(ii)沉积接点插塞136的材料于衬垫134的沉积材料上，以及(iii)在衬垫134与接点插塞的沉积材料上进行化学机械研磨制程以形成通孔132，如图23所示。在一些实施例中，若衬垫134及154的材料相同且接点插塞136及156的材料相同，可同时形成衬垫134及154与接点插塞136及156。在一些实施例中，若衬垫134及154的材料不同及/或接点插塞136及156的材料不同，可在形成栅极接点结构152之前或之后形成通孔132。
图24是一些实施例中，制作图1C的剖视图所示的场效晶体管100的方法2400的流程图。为了说明目的，图24所示的步骤将搭配图3至图23与图25至图35所示的制作场效晶体管100的制作制程说明。图3至图23与图25至图35是一些实施例中，场效晶体管100于多种制作阶段中沿着剖线A-A的剖视图。可由不同顺序进行一些步骤或不进行一些步骤，端视具体应用而定。值得注意的是，方法2400不产生完整的场效晶体管100。综上所述，应理解在方法2400之前、之中、与之后可提供额外制程，且一些其他制程仅简述于此。与图1A至图1C的单元相同标号的图3至图23与图25至图35的单元，已说明如上。
图24所示的步骤2405至2410，与图2的步骤205至210类似。
如图24所示，步骤2415形成栅极盖结构于栅极结构上。举例来说，形成栅极盖结构166A至166C于栅极结构112A至112C上，如图5、图6、及图25所示。形成栅极盖结构144A至144C的内容，可用于形成栅极盖结构166A至166C，除非另外说明。形成栅极盖结构166A至166C的方法可依序进行下述步骤：(i)蚀刻栅极结构112A至112C上的层间介电层118B的部分，以及栅极结构112A至112C的层状物，以形成栅极盖开口544，如图5所示，(ii)形成导电栅极盖146于栅极盖开口544中，如图6所示，(iii)沉积氮化物、氧化物、或氮氧化物层(未图示)于图6的结构上，以及(iv)在氮化物、氧化物、或氮氧化物层上进行化学机械研磨制程，以形成栅极盖结构166A至166C，如图25所示。
如图24所示，步骤2420与图2的步骤220类似。在步骤2420之后，形成图25的结构。
如图24所示，步骤2425形成源极/漏极盖结构于源极/漏极接点结构上。以图26至图29为例，形成源极/漏极盖结构160A及160B于源极/漏极接点结构120A及120B上。形成源极/漏极盖结构160A及160B的方法可依序进行下述步骤：(i)蚀刻源极/漏极接点结构120A及120B的部分，以形成源极/漏极盖开口1530，如图26所示，(ii)沉积金属氮化物层2762于图26的结构上，以形成图27的结构，(iii)沉积碳原子浓度为约30原子％至约50原子％的碳化物层2764于图27的结构上，以形成图28的结构，以及(iv)在图28的结构上进行化学机械研磨制程，以形成图29的结构。
如图24所示，步骤2430形成通孔开口于源极/漏极接点结构之一上。以图30至图32为例，形成通孔开口3232于源极/漏极接点结构120A上。形成通孔开口3232的方法可依序进行下述步骤：(i)沉积遮罩层3070于图29的结构上，(ii)进行第一蚀刻制程以形成开口3032于遮罩层3070中，并对准源极/漏极盖结构160A与源极/漏极接点结构120A，如图30所示，(iii)进行第二蚀刻制程以移除开口3032之下的层间介电层118C与蚀刻停止层117B的部分，以延伸开口3032至蚀刻停止层117B中并形成开口3132，如图31所示，以及(iv)进行第三蚀刻制程以移除开口3132之下的碳为主的源极/漏极盖164、源极/漏极盖衬垫162、与接点插塞126的部分，以延伸开口3132至接点插塞126中并形成通孔开口3232，如图32所示。步骤230的第一蚀刻制程、第二蚀刻制程、与第三蚀刻制程的内容，可用于步骤2430的第一蚀刻制程、第二蚀刻制程、与第三蚀刻制程，除非另外说明。
如图24所示，步骤2435形成栅极接点开口于栅极盖结构之一上。以图33及图34为例，栅极接点开口3452形成于栅极盖结构166A的导电栅极盖146上。形成栅极接点开口3452的方法可依序进行下述步骤：(i)沉积遮罩层3370于图32的结构上，(ii)进行第一蚀刻制程以形成开口3352于遮罩层3370中，并对准栅极盖结构166A，如图33所示，以及(iii)进行第二蚀刻制程，以移除开口3352之下的层间介电层118C、蚀刻停止层117B、栅极绝缘盖168、与导电栅极盖146的部分，以延伸开口3352至导电栅极盖146中并形成栅极盖开口3452，如图34所示。
在一些实施例中，第二蚀刻制程可依序进行下述步骤：(i)以氟化甲烷与氧气的蚀刻气体混合物蚀刻层间介电层118C的部分，(ii)以六氟环丁烯与氧气的蚀刻气体混合物蚀刻蚀刻停止层117B的部分，(iii)以氟化甲烷与氧气的蚀刻气体混合物蚀刻栅极绝缘盖168的部分，以及(iv)以三氟化氮与氧气及/或六氟化硫与氧气的蚀刻气体混合物蚀刻导电栅极盖146的部分。
如图24所示，步骤2440形成栅极接点结构于栅极结构之一上，并形成通孔于源极/漏极接点结构之一上。以图35为例，栅极接点结构152形成于栅极结构112A上，而通孔132形成于源极/漏极接点结构120A上。形成栅极接点结构152与通孔132所用的制程，可与步骤240中说明的制程类似。
本发明实施例提供半导体装置(如场效晶体管100)的例子，其具有源极/漏极盖结构(如源极/漏极盖结构130A、130B、160A、及160B)与栅极盖结构(如栅极盖结构144A至144C与166A至166C)，其有利于对准通孔(如通孔132)与接点结构(如栅极接点结构152)于源极/漏极区(如源极/漏极区110B)与栅极结构(如栅极结构112A)上。此外，本发明实施例提供方法(如方法200及2400)的例子，经由源极/漏极盖结构与栅极盖结构以选择性形成通孔与接点结构于源极/漏极区与栅极结构上，并最小化或消除对不准的问题。由于源极/漏极区上的通孔与栅极结构上的接点结构可彼此相邻，对不准的通孔及/或接点结构可能造成通孔、接点结构、及/或栅极结构之间产生不想要的寄生电容及/或电性短路。
在一些实施例中，源极/漏极盖结构与栅极盖结构的材料不同，因此彼此之间在湿或干蚀刻制程中具有超高蚀刻选择性。在一些实施例中，源极/漏极盖结构(如源极/漏极盖结构130A及130B)可包含氮化物或氧化物，而栅极盖结构(如栅极盖结构144A至144C)可包含碳为主的材料(如碳化物或碳氧化物)。在一些实施例中，可最佳化蚀刻制程，使碳化物对氮化物(或氧化物)的蚀刻选择性为约40至约70。碳化物对氮化物(或氧化物)的超高蚀刻选择性，在形成接点结构穿过栅极盖结构时可避免或最小化蚀刻相邻的源极/漏极盖结构。如此一来，形成接点结构于栅极结构上时，可最小化或消除不对准的问题。
在一些实施例中，半导体装置的形成方法，包括：形成鳍状结构于基板上；形成源极/漏极区于鳍状结构上；形成栅极结构于鳍状结构上以与源极/漏极区相邻；以及形成盖结构于栅极结构上。形成盖结构的步骤包括：形成导电盖于栅极结构上，形成盖衬垫于导电盖上，以及形成碳为主的盖于盖衬垫上。方法更包括形成第一接点结构于源极/漏极区上；形成绝缘盖于第一接点结构上；以及形成第二接点结构于导电盖上。
在一些实施例中，形成导电盖的步骤包括蚀刻栅极结构的一部分。
在一些实施例中，形成盖衬垫的步骤包括沉积氮化物层于导电盖上。
在一些实施例中，形成碳为主的盖的步骤包括沉积碳化物层于盖衬垫上。
在一些实施例中，形成碳为主的盖的步骤包括沉积碳原子浓度为约30原子％至约50原子％的碳化物层。
在一些实施例中，形成碳化物为主的盖的步骤包括沉积含碳原子与氧原子的材料，或含碳原子与氮原子的材料，以及碳原子的浓度大于氧原子的浓度与氮原子的浓度。
在一些实施例中，形成碳为主的盖的步骤包括沉积碳为主的材料，其蚀刻选择性大于绝缘盖的材料的蚀刻选择性。
在一些实施例中，形成碳为主的盖的步骤包括沉积碳化物层，其蚀刻选择性比绝缘盖的材料的蚀刻选择性高约40倍至约70倍。
在一些实施例中，形成绝缘盖的步骤包括蚀刻第一接点结构的一部分。
在一些实施例中，形成绝缘盖的步骤包括沉积氮化物层、氧化物层、或氮氧化物层。
在一些实施例中，半导体装置的形成方法包括：形成鳍状结构于基板上；形成源极/漏极区于鳍状结构上；形成栅极结构于鳍状结构上以与源极/漏极区相邻；形成第一接点结构于源极/漏极区上；以及形成第一盖结构于第一接点结构上。形成第一盖结构的步骤包括形成盖衬垫于第一接点结构上，以及形成碳为主的盖于盖衬垫上。方法更包括形成第二盖结构于栅极结构上，以及形成第二接点结构于导电盖上。形成第二盖结构的步骤包括形成导电盖于栅极结构上，以及形成绝缘盖于导电盖上。
在一些实施例中，形成第一盖结构的步骤更包括蚀刻第一接点结构的一部分。
在一些实施例中，形成盖衬垫的步骤包括沉积氮化物层于第一接点结构上。
在一些实施例中，形成碳为主的盖的步骤包括沉积碳为主的材料，其蚀刻选择性高于绝缘盖的材料的蚀刻选择性。
在一些实施例中，方法更包括形成通孔以穿过第一接点结构上的第一盖结构。
在一些实施例中，形成第二接点结构的步骤包括形成接点开口以穿过导电盖上的绝缘盖。
在一些实施例中，半导体装置包括：基板；鳍状结构，位于基板上；源极/漏极区，位于鳍状结构上；栅极结构，位于鳍状结构上以与源极/漏极区相邻；栅极盖结构，位于栅极结构上；第一接点结构，位于源极/漏极区上；绝缘盖，位于第一接点结构上；以及第二接点结构，位于导电盖上。栅极盖结构包括：导电盖，位于栅极结构上；盖衬垫，位于导电盖上；以及碳为主的盖，位于盖衬垫上。
在一些实施例中，碳为主的盖包括碳化物层，其碳原子浓度为约30原子％至约50原子％。
在一些实施例中，盖衬垫包括氮化物层。
在一些实施例中，绝缘盖包括氮化物层、氧化物层、或氮氧化物层。
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种半导体装置的形成方法，包括：
形成一鳍状结构于一基板上；
形成一源极/漏极区于该鳍状结构上；
形成一栅极结构于该鳍状结构上以与该源极/漏极区相邻；
形成一盖结构于该栅极结构上，其中形成该盖结构的步骤包括：
形成一导电盖于该栅极结构上，
形成一盖衬垫于该导电盖上，以及
形成一碳为主的盖于该盖衬垫上；
形成一第一接点结构于该源极/漏极区上；
形成一绝缘盖于该第一接点结构上；以及
形成一第二接点结构于该导电盖上。
CN202210298172.6A 2021-04-23 2022-03-24 半导体装置的形成方法 Pending CN114975265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/238,968 US11652152B2 (en) 2021-04-23 2021-04-23 Capping structures in semiconductor devices
US17/238,968 2021-04-23

Publications (1)

Publication Number Publication Date
CN114975265A true CN114975265A (zh) 2022-08-30

Family

ID=82975758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210298172.6A Pending CN114975265A (zh) 2021-04-23 2022-03-24 半导体装置的形成方法

Country Status (3)

Country Link
US (1) US11652152B2 (zh)
CN (1) CN114975265A (zh)
TW (1) TW202308046A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10163704B2 (en) * 2015-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
KR102557123B1 (ko) * 2017-01-02 2023-07-19 삼성전자주식회사 반도체 소자 및 그 제조 방법.

Also Published As

Publication number Publication date
US11652152B2 (en) 2023-05-16
TW202308046A (zh) 2023-02-16
US20220344486A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US10153351B2 (en) Semiconductor device and a method for fabricating the same
CN109585378B (zh) 切割金属栅极的方法、半导体器件及其形成方法
EP2519975B1 (en) Self-aligned contacts
US7452773B2 (en) Method of manufacturing a flash memory device
CN110660659A (zh) 半导体结构的形成方法
US6974736B2 (en) Method of forming FET silicide gate structures incorporating inner spacers
CN110957259A (zh) 半导体装置的形成方法
US20080128825A1 (en) Semiconductor device and method for fabricating the same
CN113764408A (zh) 半导体装置
CN112687623A (zh) 半导体装置的制作方法
CN113675192B (zh) 半导体器件及其制造方法
CN114695347A (zh) 半导体元件及其制备方法
US7518214B2 (en) Semiconductor device and method of fabricating the same
JP2008103613A (ja) 半導体装置及びその製造方法
TWI511205B (zh) 半導體積體電路的形成方法
US11616059B2 (en) Semiconductor device and method of fabricating the same
TW202236437A (zh) 半導體裝置的形成方法
CN115346921A (zh) 半导体结构
CN114975265A (zh) 半导体装置的形成方法
CN113161353A (zh) 半导体装置
CN114497037A (zh) 半导体装置
CN112750778A (zh) 半导体装置的形成方法
US11832439B2 (en) Semiconductor device with pad structure and method for fabricating the same
CN116799004B (zh) 一种半导体集成器件及其制作方法
TWI811991B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication