CN114975119A - 一种高线性射频AlGaN/GaN器件及其制备方法 - Google Patents
一种高线性射频AlGaN/GaN器件及其制备方法 Download PDFInfo
- Publication number
- CN114975119A CN114975119A CN202210659328.9A CN202210659328A CN114975119A CN 114975119 A CN114975119 A CN 114975119A CN 202210659328 A CN202210659328 A CN 202210659328A CN 114975119 A CN114975119 A CN 114975119A
- Authority
- CN
- China
- Prior art keywords
- algan
- gan
- type
- radio frequency
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 119
- 238000002360 preparation method Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 238000001259 photo etching Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000010894 electron beam technology Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 125000004437 phosphorous atom Chemical group 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000265 homogenisation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 2
- 230000009022 nonlinear effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了高线性射频AlGaN/GaN器件的制备方法：步骤1，选择AlGaN/GaN、SiC作为衬底材料，并采用PECVD沉积SiN薄膜；步骤2，采用光刻工艺曝光出互连接触孔，再分别刻蚀SiN和AlGaN势垒层，并在漂移区打开互连接触孔；步骤3，采用LPCVD生长多晶硅薄膜或Ge薄膜，并进行N型掺杂；步骤4，采用光刻工艺，在互连接触孔上的栅漏区域曝光出堆叠阵列式结构，并采用RIE分别刻蚀已曝光的N+Polysi或N+Ge及其下方的SiN，从而得到沿栅宽方向的堆叠阵列式图形；步骤5，进行光刻，曝光出欧姆接触的源漏级图形，用电子束蒸发Ti/Al/Ni/Au，经过去胶剥离和快速热退火，形成器件的源级欧姆接触；步骤6，进行光刻，曝光肖特基栅极的图形，用电子束蒸发Ni/Au，制备出具有栅漏区域双沟道叠层结构的射频AlGaN/GaN器件。
Description
技术领域
本发明涉及半导体器件领域，具体涉及一种高线性射频AlGaN/GaN器件及其制备方法。
背景技术
GaN第三代半导体因具有较宽的禁带宽度(3.4eV)、高击穿场强(3MV/cm)以及在室温可以获得很高的电子迁移率(1500cm2/(V·s))、极高的峰值电子速度(3×107cm/s)和高二维电子气浓度(2×1013/cm2)，AlGaN/GaN HEMTs功率器件正在逐渐取代RF-LDMOS、GaAs功率器件，成为相控阵雷达中T/R组件的首选微波功率器件。另一方面，随着5G通信对海量数据宽带传输的迫切需求，在高频段工作且有高功率密度优势的AlGaN/GaN HEMTs器件在民用无线通信中又将大展身手，但在针对5G毫米波新应用以及GaAs功率密度较低的弊端，微波射频GaN器件亟待同时突破高频率、高线性以及大电流驱动等技术瓶颈，以实现用数量更少的GaN微波器件满足应用终端、中继层设备对高功率密度以及小型化的要求。
面向5G移动终端的高线性高功率密度应用是近些年GaN毫米波器件研究的热点之一。研究人员先后从材料外延、器件新结构入手，提出了主从双沟道、FinFET等结构对AlGaN/GaN HEMTs器件的I-V直流特性进行线性化调制，以满足5G通信的应用需求。主从双沟道已成为GaN微波器件较成熟的可线性化器件技术之一。FinFET器件因需形成鳍式结构，由刻蚀形成的侧壁缺陷对器件射频特性造成较大的影响，故在一定程度上限制了其应用。
发明内容
本发明是为了解决上述问题而进行的，目的在于提供一种高线性射频AlGaN/GaN器件及其制备方法。
本发明提供了一种高线性射频AlGaN/GaN器件的制备方法，具有这样的特征，包括以下步骤：步骤1，选择AlGaN、GaN以及SiC作为衬底材料，并在衬底材料上采用化学气相沉积法(PECVD)沉积SiN薄膜，得到样品A；步骤2，采用光刻工艺，在样品A上曝光出互连接触孔，再分别刻蚀SiN和AlGaN势垒层，并在漂移区打开互连接触孔；步骤3，采用低压化学气相沉积法(LPCVD)生长多晶硅薄膜或Ge薄膜，并进行离子注入磷原子操作，对多晶硅薄膜或Ge薄膜进行N型掺杂并退火得到N+Polysi或N+Ge；步骤4，采用光刻工艺，在互连接触孔上的栅漏区域曝光出堆叠阵列式结构，并采用反应离子刻蚀法(RIE)分别刻蚀已曝光的N+Polysi或N+Ge及其下方的SiN掩蔽层，从而得到沿栅宽方向的堆叠阵列式图形，得到样品B；步骤5，对样品B进行光刻，曝光出欧姆接触的源漏级图形，用电子束蒸发Ti、Al、Ni以及Au，经过去胶剥离和快速热退火，形成器件的源级欧姆接触，得到样品C；步骤6，对样品C进行光刻，曝光肖特基栅极的图形，用电子束蒸发Ni、Au，经过去胶剥离，得到肖特基栅级，并最终制备出具有栅漏区域双沟道叠层结构的射频AlGaN/GaN器件。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤1中，AlGaN、GaN在SiC上方。SiN薄膜的厚度为90～110nm。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤2中，互连接触孔为N+Polysi或N+Ge与AlGaN/GaN二维电子气的互连接触孔。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤3中，多晶硅薄膜或Ge薄膜的厚度为0.05～0.5um。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤3中，N型掺杂过程中其方块电阻控制在50～120Ω/□。N+Ge采用分子束外延(MBE)形成。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤3中，N+Polysi或N+Ge带正电，AlGaN的上下表面分别带负电和正电。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤4中，堆叠式阵列结构为N型多晶硅/AlGaN/GaN或者N+Ge/AlGaN/GaN堆叠式阵列结构。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤5中，快速热退火的温度为840～860℃，时间为50～70s。
在本发明提供的高线性射频AlGaN/GaN器件的制备方法中，还可以具有这样的特征：其中，步骤6中，双沟道叠层结构为N型多晶硅/AlGaN/GaN或N+Ge/AlGaN/GaN双沟道叠层结构。
本发明提供了一种高线性射频AlGaN/GaN器件，具有这样的特征，包括：衬底材料，由SiC上AlGaN/GaN制成；N型多晶硅或N型Ge，设置在所述衬底材料上方；源电极，设置在所述衬底材料上方。高线性射频AlGaN/GaN器件由上述的高线性射频AlGaN/GaN器件的制备方法制备得到。
发明的作用与效果
根据本发明所涉及的高线性射频AlGaN/GaN器件的制备方法，因为具体过程为：步骤1，选择AlGaN、GaN以及SiC作为衬底材料，并在衬底材料上采用PECVD沉积SiN薄膜，得到样品A；步骤2，采用光刻工艺，在样品A上曝光出互连接触孔，再分别刻蚀SiN和AlGaN势垒层，并在漂移区打开互连接触孔；步骤3，采用PECVD法生长多晶硅薄膜或Ge薄膜，并进行离子注入磷原子操作，对多晶硅薄膜或Ge薄膜进行N型掺杂并退火得到N型多晶硅或N+Ge；步骤4，采用光刻工艺，在互连接触孔上的栅漏区域曝光出堆叠阵列式结构，并采用反应离子刻蚀法分别刻蚀已曝光的N型多晶硅或N+Ge及其下方的SiN掩蔽层，从而得到沿栅宽方向的堆叠阵列式图形，得到样品B；步骤5，对样品B进行光刻，曝光出欧姆接触的源漏级图形，用电子束蒸发Ti、Al、Ni以及Au，经过去胶剥离和快速热退火，形成器件的源级欧姆接触，得到样品C；步骤6，对样品C进行光刻，曝光肖特基栅极的图形，用电子束蒸发Ni、Au，经过去胶剥离，得到肖特基栅级，并最终制备出具有栅漏区域双沟道叠层结构的射频AlGaN/GaN器件。
事实上，GaN器件非线性机理较为复杂，既体现于与沟道处电流的高阶分量，也表现于器件在放大/截止两状态切换中的非线性电容效应。为此，本发明提出在漂移区域由N+型polySi多晶硅或者迁移率更高N+型Ge与AlGaN/GaN构建的叠层沟道新器件结构。
此外，因新结构出现的N+polySi多晶硅/AlGaN/GaN、N+Ge/AlGaN/GaN电容新效应具有电容均匀化的机理，该机理不但对器件漂移区的原有非线性电容进行重构，更为器件提供新的电流输运通道并获得更低的栅漏导通电阻，从而GaN器件有更高功率增益、更优线性化的射频特性。
此外，本发明提出了离子注入磷杂质(40～60KeV,1e14～2e15/cm2)的N+型掺杂多晶硅结构，在源漏区构成N+型polysi多晶硅与AlGaN/GaN的堆叠式电流通道。N+型polysi多晶硅长度(Lgd，polysi:1～5μm)，n型多晶硅厚度为0.05～0.5um，其方块电阻可控制在50～120Ω/□，明显低于量子阱宽度约为2nm的AlGaN/GaN二维电子气方块电阻(300～400Ω/□)，利用不同方块电阻的两个沟道实现实现对射频器件的设计；N+型Ge结构可以通过MBE外延在AlGaN/GaN异质结上形成。
此外，N+型掺杂多晶硅结构或者N+型Ge结构形成阵列式条状结构，新增的N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN阵列式结构沿栅宽方向对栅漏结构原有的2D电场进行了调制，释放了栅极边缘的高电场，降低米勒电容，射频器件有更优的线性特性。且Ge、PolySi阵列式条状的宽度与AlGaN/GaN的宽度比为5:1～10:1，实现器件栅宽方向的耗尽层电荷完全分享，降低米勒电容，改善非线性。
综上，常规AlGaN/GaN异质结结构是由厚度约为20nm的薄势垒构成，故造成GaN射频器件的I-V非线性效应强。因此，我们提出利用N+Polysi或者N+Ge掺杂薄膜在栅漏漂移区构成N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN阵列式结构，以对常规AlGaN/GaN器件进行整形，获得更好的微波功率特性；本发明新增N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN堆叠结构，形成了两个电流通路，明显降低栅源电阻，可提高GaN射频器件的效率，降低膝点电压，增大输出功率；本发明的N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN堆叠结构新增了N+Polysi或者N+与AlGaN/GaN沿垂直方向的电场，弱化了栅漏间的二维电场分布，器件击穿特性得到提高，栅漏间距Lgd和导通电阻Rds得以降低，器件射频性能得到提升；最后，本发明的阵列式N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN堆叠结构可改善器件沿栅宽的电场分布，栅漏间距Lgd、导通电阻Rd得以降低，米勒电容Cgd更均匀化，射频器件的高线性、功率性能得到提升。
附图说明
图1是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S1的制备示意图；
图2是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S2的制备示意图，其中图2(a)为剖面图，图2(b)为俯视图；
图3是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S3～S4的制备示意图，其中图3(a)为剖面图，图3(b)为俯视图；
图4是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S5的制备示意图，其中图4(a)为剖面图，图4(b)为俯视图；
图5是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S6的制备示意图，其中图5(a)为剖面图，图5(b)为俯视图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，以下实施例结合附图对本发明一种高线性射频AlGaN/GaN器件的制备方法作具体阐述。
在本实施例中，提供了一种高线性射频AlGaN/GaN器件的制备方法。具体包括以下步骤：
图1是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S1的制备示意图。
如图1所示，步骤S1，选用AlGaN/GaN on SiC作为衬底材料10，PECVD沉积100nmSiN薄膜。衬底材料10自下而上依次为SiC层11、GaN层12和AlGaN层13。
图2是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S2的制备示意图，其中图2(a)为剖面图，图2(b)为俯视图。
如图2所示，步骤S2，采用光刻工艺，曝光出N+Polysi与AlGaN/GaN二维电子气的互连接触孔图形，再分别刻蚀SiN和AlGaN势垒层，并在漂移区打开N型多晶硅(N+Polysi)与AlGaN/GaN二维电子气的互连接触孔。
图3是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S3～S4的制备示意图，其中图3(a)为剖面图，图3(b)为俯视图。
如图3所示，步骤S3，采用PECVD法生长多晶硅薄膜，厚度为0.1um，并进行离子注入磷原子操作，对多晶硅薄膜进行N型掺杂并退火得到N+Polysi层20，其方块电阻可控制在50～120Ω/□。N型Ge薄膜可采用MBE外延形成。
此时，N+Polysi层20带正电，AlGaN上下表面分别带负电、正电，前面两种半导体材料沿Y方向形成电荷平衡，故在一定程度释放沿X轴的表面电场集中。
步骤S4，采用光刻工艺，在互连接触孔上的栅漏区域曝光出N+Polysi/AlGaN/GaN堆叠阵列式结构，并采用RIE分别刻蚀已曝光的N+Polysi层20及其下方的SiN掩蔽层，从而得到沿栅宽方向的堆叠阵列式图形。此时，形成I1和I2两种电流。
图4是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S5的制备示意图，其中图4(a)为剖面图，图4(b)为俯视图。
如图4所示，步骤S5，进行光刻，曝光出欧姆接触的源漏级图形，并进行Ti/Al/Ni/Au电子束蒸发，经过去胶剥离和快速热退火，形成器件的源级欧姆接触，退火条件为850度、60s，形成源电极30。源电极30包括自下而上依次形成的Ti层31、Al层32、Ni层33以及Au层34。此时，形成由N型多晶硅+AlGaN/GaN组成的电流双沟道。
图5是本发明的实施例中高线性射频AlGaN/GaN器件制备方法的步骤S6的制备示意图，其中图5(a)为剖面图，图5(b)为俯视图。
如图5所示，步骤S6，进行光刻，曝光肖特基栅极的图形，用电子束蒸发Ni/Au，经过去胶剥离，得到肖特基栅级，并最终制备出具有栅漏区域N+Polysi/AlGaN/GaN双沟道叠层结构的射频AlGaN/GaN器件。
此时，电场可以沿Z轴(即栅宽方向)释放，故又在一定程度释放了X轴的表面电场集中。
实施例的作用与效果
根据本实施例所涉及的高线性射频AlGaN/GaN器件的制备方法，因为具体过程为：步骤1，选择AlGaN、GaN以及SiC作为衬底材料，并在衬底材料上采用PECVD沉积SiN薄膜，得到样品A；步骤2，采用光刻工艺，在样品A上曝光出互连接触孔，再分别刻蚀SiN和AlGaN势垒层，并在漂移区打开互连接触孔；步骤3，采用PECVD法生长多晶硅薄膜或Ge薄膜，并进行离子注入磷原子操作，对多晶硅薄膜或Ge薄膜进行N型掺杂并退火得到N型多晶硅或N+Ge；步骤4，采用光刻工艺，在互连接触孔上的栅漏区域曝光出堆叠阵列式结构，并采用反应离子刻蚀法分别刻蚀已曝光的N型多晶硅或N+Ge及其下方的SiN掩蔽层，从而得到沿栅宽方向的堆叠阵列式图形，得到样品B；步骤5，对样品B进行光刻，曝光出欧姆接触的源漏级图形，用电子束蒸发Ti、Al、Ni以及Au，经过去胶剥离和快速热退火，形成器件的源级欧姆接触，得到样品C；步骤6，对样品C进行光刻，曝光肖特基栅极的图形，用电子束蒸发Ni、Au，经过去胶剥离，得到肖特基栅级，并最终制备出具有栅漏区域双沟道叠层结构的射频AlGaN/GaN器件。
事实上，GaN器件非线性机理较为复杂，既体现于与沟道处电流的高阶分量，也表现于器件在放大/截止两状态切换中的非线性电容效应。为此，本实施例提出在漂移区域由N+型polySi多晶硅或者迁移率更高N+型Ge与AlGaN/GaN构建的叠层沟道新器件结构。
此外，因新结构出现的N+polySi多晶硅/AlGaN/GaN、N+Ge/AlGaN/GaN电容新效应具有电容均匀化的机理，该机理不但对器件漂移区的原有非线性电容进行重构，更为器件提供新的电流输运通道并获得更低的栅漏导通电阻，从而GaN器件有更高功率增益、更优线性化的射频特性。
此外，本实施例提出了离子注入磷杂质(40～60KeV,1e14～2e15/cm2)的N+型掺杂多晶硅结构，在源漏区构成N+型polysi多晶硅与AlGaN/GaN的堆叠式电流通道。N+型polysi多晶硅长度(Lgd，polysi:1～5μm)，n型多晶硅厚度为0.05～0.5um，其方块电阻可控制在50～120Ω/□，明显低于量子阱宽度约为2nm的AlGaN/GaN二维电子气方块电阻(300～400Ω/□)，利用不同方块电阻的两个沟道实现实现对射频器件的设计；N+型Ge结构可以通过MBE外延在AlGaN/GaN异质结上形成。
此外，N+型掺杂多晶硅结构或者N+型Ge结构形成阵列式条状结构，新增的N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN阵列式结构沿栅宽方向对栅漏结构原有的2D电场进行了调制，释放了栅极边缘的高电场，降低米勒电容，射频器件有更优的线性特性。且Ge、PolySi阵列式条状的宽度与AlGaN/GaN的宽度比为5:1～10:1，实现器件栅宽方向的耗尽层电荷完全分享，降低米勒电容，改善非线性。
综上，常规AlGaN/GaN异质结结构是由厚度约为20nm的薄势垒构成，故造成GaN射频器件的I-V非线性效应强。因此，我们提出利用N+Polysi或者N+Ge掺杂薄膜在栅漏漂移区构成N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN阵列式结构，以对常规AlGaN/GaN器件进行整形，获得更好的微波功率特性；本实施例新增N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN堆叠结构，形成了两个电流通路，明显降低栅源电阻，可提高GaN射频器件的效率，降低膝点电压，增大输出功率；本实施例的N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN堆叠结构新增了N+Polysi或者N+与AlGaN/GaN沿垂直方向的电场，弱化了栅漏间的二维电场分布，器件击穿特性得到提高，栅漏间距Lgd和导通电阻Rds得以降低，器件射频性能得到提升；最后，本实施例的阵列式N+Polysi/AlGaN/GaN、N+Ge/AlGaN/GaN堆叠结构可改善器件沿栅宽的电场分布，栅漏间距Lgd、导通电阻Rd得以降低，米勒电容Cgd更均匀化，射频器件的高线性、功率性能得到提升。
上述实施方式为本发明的优选案例，并不用来限制本发明的保护范围。
Claims (10)
1.一种高线性射频AlGaN/GaN器件的制备方法，其特征在于，包括以下步骤：
步骤1，选择AlGaN、GaN以及SiC作为衬底材料，并在所述衬底材料上采用化学气相沉积法沉积SiN薄膜，得到样品A；
步骤2，采用光刻工艺，在所述样品A上曝光出互连接触孔，再分别刻蚀SiN和AlGaN势垒层，并在漂移区打开所述互连接触孔；
步骤3，采用低压化学气相沉积法生长多晶硅薄膜或Ge薄膜，并进行离子注入磷原子操作，对所述多晶硅薄膜或Ge薄膜进行N型掺杂并退火得到N型多晶硅或N型Ge；
步骤4，采用光刻工艺，在所述互连接触孔上的栅漏区域曝光出堆叠阵列式结构，并采用反应离子刻蚀法分别刻蚀已曝光的所述N型多晶硅或所述N型Ge及其下方的SiN掩蔽层，从而得到沿栅宽方向的堆叠阵列式图形，得到样品B；
步骤5，对所述样品B进行光刻，曝光出欧姆接触的源漏级图形，用电子束蒸发Ti、Al、Ni以及Au，经过去胶剥离和快速热退火，形成器件的源级欧姆接触，得到样品C；
步骤6，对所述样品C进行光刻，曝光肖特基栅极的图形，用电子束蒸发Ni、Au，经过去胶剥离，得到所述肖特基栅级，并最终制备出具有栅漏区域双沟道叠层结构的射频AlGaN/GaN器件。
2.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤1中，所述AlGaN/GaN在所述SiC上方，
所述SiN薄膜的厚度为90～110nm。
3.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤2中，所述互连接触孔为N型多晶硅或N型Ge与AlGaN/GaN二维电子气的互连接触孔。
4.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤3中，所述多晶硅薄膜或所述Ge薄膜的厚度为0.05～0.5um。
5.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤3中，所述N型掺杂过程中其方块电阻控制在50～120Ω/□，
所述N型Ge采用分子束外延形成。
6.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤3中，所述N型多晶硅或N型Ge带正电，AlGaN的上下表面分别带负电和正电。
7.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤4中，所述堆叠式阵列结构为N型多晶硅/AlGaN/GaN或者N型Ge/AlGaN/GaN堆叠式阵列结构。
8.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤5中，所述快速热退火的温度为840～860℃，时间为50～70s。
9.根据权利要求1所述的高线性射频AlGaN/GaN器件的制备方法，其特征在于：
其中，步骤6中，所述双沟道叠层结构为N型多晶硅/AlGaN/GaN或N型Ge/AlGaN/GaN双沟道叠层结构。
10.一种高线性射频AlGaN/GaN器件，其特征在于，包括：
衬底材料，由SiC上AlGaN/GaN制成；
N型多晶硅或N型Ge，设置在所述衬底材料上方；
源电极，设置在所述衬底材料上方，
所述高线性射频AlGaN/GaN器件为权利要求1～9任意一项所述的高线性射频AlGaN/GaN器件的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210659328.9A CN114975119A (zh) | 2022-06-13 | 2022-06-13 | 一种高线性射频AlGaN/GaN器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210659328.9A CN114975119A (zh) | 2022-06-13 | 2022-06-13 | 一种高线性射频AlGaN/GaN器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114975119A true CN114975119A (zh) | 2022-08-30 |
Family
ID=82961663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210659328.9A Pending CN114975119A (zh) | 2022-06-13 | 2022-06-13 | 一种高线性射频AlGaN/GaN器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114975119A (zh) |
-
2022
- 2022-06-13 CN CN202210659328.9A patent/CN114975119A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100631051B1 (ko) | 부정형 고 전자 이동도 트랜지스터의 제조 방법 | |
| US11056572B2 (en) | Semiconductor device and method for manufacturing the same | |
| TW200522170A (en) | Fabrication of single or multiple gate field plates | |
| US6815304B2 (en) | Silicon carbide bipolar junction transistor with overgrown base region | |
| CN111430240B (zh) | 基于场板复合结构的GaN器件及其制备方法 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| US20220367697A1 (en) | Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof | |
| CN114975119A (zh) | 一种高线性射频AlGaN/GaN器件及其制备方法 | |
| CN114843335A (zh) | 一种基于非对称欧姆再生长区域的高线性GaN HEMT器件及其制备方法 | |
| US11195915B2 (en) | Semiconductor devices with a sloped surface | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| JPH01238176A (ja) | 化合物半導体電界効果トランジスタおよびその製造方法 | |
| CN114078966B (zh) | 一种复合沟道结构的射频AlGaN/GaN器件及其制造方法 | |
| KR101035044B1 (ko) | 전계 효과 트랜지스터, 이를 포함하는 디바이스 및 전계 효과 트랜지스터를 형성하기 위한 방법 | |
| US20230420546A1 (en) | Transistor with current terminal regions and channel region in layer over dielectric | |
| CN111048584B (zh) | 一种高线性氮化镓hbt射频功率器件及其制备方法 | |
| EP4297100A1 (en) | Method for producing a semiconductor device and semiconductor device | |
| KR100523065B1 (ko) | 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 | |
| KR100388489B1 (ko) | 이종접합 쌍극자 트랜지스터 및 그의 제조방법 | |
| CN114373679A (zh) | 一种基于欧姆区域图案化再生长技术的GaN HEMT器件及方法 | |
| CN116565009A (zh) | 一种高线性度GaN晶体管及制备方法 | |
| EA041507B1 (ru) | Эффективная hemt-технология изготовления монолитных многофункциональных интегральных схем свч на полуизолирующих пластинах арсенида галлия | |
| CN118073411A (zh) | 一种肖特基/欧姆混合漏极结构的低阻高击穿GaN基HEMT器件及其制备方法 | |
| KR100216521B1 (ko) | 이종 접합 바이폴라 트랜지스터의 제조방법 | |
| KR20010094754A (ko) | ＳｉＣ 수평 전계효과 트랜지스터, 그 제조 방법 및 상기트랜지스터의 사용 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |