CN114914191A - 深沟槽中外延生长的方法 - Google Patents
深沟槽中外延生长的方法 Download PDFInfo
- Publication number
- CN114914191A CN114914191A CN202110173513.2A CN202110173513A CN114914191A CN 114914191 A CN114914191 A CN 114914191A CN 202110173513 A CN202110173513 A CN 202110173513A CN 114914191 A CN114914191 A CN 114914191A
- Authority
- CN
- China
- Prior art keywords
- deep trench
- epitaxial layer
- deep
- epitaxial
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 12
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 12
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明提供一种深沟槽中外延生长的方法，包括：S1：在半导体基底中形成深沟槽；S2：在小于30托的低压条件下，在所述深沟槽中沉积外延层；S3：刻蚀所述外延层以使所述深沟槽的开口敞开；重复上述步骤S2，S3直至所述外延层填满所述深沟槽的2/3以上深度。本发明先通过重复低压沉积‑刻蚀的循环，使得外延层填满深沟槽的2/3以上深度，后续可以继续采用低压沉积‑刻蚀的循环，也可以采用>30托的高压沉积或者高压沉积‑刻蚀的循环（如有必要），直至外延层完全填满深沟槽的全部深度，解决了高深宽比（30：1以上）沟槽中外延生长的孔洞缺陷问题，提高了外延层的质量，改善了器件可靠性。
Description
技术领域
本发明涉及一种深沟槽中外延生长的方法。
背景技术
集成电路制造领域，常常需要用到在半导体基底的沟槽中进行外延生长的工艺，为实现良好的填充效果，现有技术中有通过控制沉积速率，使得外延生长先快后慢的方式，也有通过高压沉积-刻蚀-低压沉积-刻蚀（根据需要设置多次循环）的方式，使得沉积期间具有锥形的外延分布，避免沟槽顶部过早封口导致孔洞缺陷（void）的产生。
为满足电子产品进一步小型化、多功能化的需求，例如CMOS图像传感器领域，随着高像素、小体积需求的不断提升，器件上像素区域需要外延生长的沟槽结构的开口越来越小，深度越来越深，深宽比达到30：1以上，上述传统外延生长工艺应用在具有如此高深宽比的深沟槽中，仍然会出现孔洞缺陷（void）的问题。
发明内容
本发明的目的在于提供一种深沟槽中外延生长的方法，解决高深宽比沟槽中外延生长的孔洞缺陷问题，提高外延层的质量，改善器件可靠性。
基于以上考虑，本发明提供一种深沟槽中外延生长的方法，包括：S1：在半导体基底中形成深沟槽；S2：在小于30托的低压条件下，在所述深沟槽中沉积外延层；S3：刻蚀所述外延层以使所述深沟槽的开口敞开；重复上述步骤S2，S3直至所述外延层填满所述深沟槽的2/3以上深度。
优选的，重复上述步骤S2，S3直至所述外延层完全填满所述深沟槽的全部深度。
优选的，在所述外延层填满所述深沟槽的2/3以上深度之后，进一步包括：S4：在大于30托的高压条件下，在所述深沟槽中沉积外延层；直至所述外延层完全填满所述深沟槽的全部深度。
优选的，在所述步骤S4之后，进一步包括：S5：刻蚀所述外延层以使所述深沟槽的开口敞开；重复上述步骤S4，S5直至所述外延层完全填满所述深沟槽的全部深度。
优选的，所述步骤S2中，外延气体包括氯化氢，所述氯化氢的流量随着工艺时间的持续而逐渐减少。
优选的，所述步骤S3中，采用氯化氢作为刻蚀气体，所述氯化氢的流量随着工艺时间的持续而逐渐增大。
优选的，所述步骤S3中，所述刻蚀工艺的压力随着工艺时间的持续而逐渐增大。
优选的，所述深沟槽的深宽比为30:1以上。
本发明的深沟槽中外延生长的方法，通过设置压力<30托的低压条件可以增加硅源分子的自由程，使其更容易达到深沟槽底部，有利于提升深沟槽底部的沉积速率，使得深沟槽底部的沉积速率大于顶部的沉积速率，因此相比高压沉积，低压沉积可以更好地形成锥形的外延分布，但是仍然容易在颈部形成有两个面的尖角结构，后续生长工艺过程中尖角位置因为有两个面同时外延生长，生长速率比底部高，容易产生颈部收口，通过刻蚀可以消除颈部收口，使得深沟槽的开口重新敞开，于是本发明先通过重复低压沉积-刻蚀的循环，使得外延层填满深沟槽的2/3以上深度，后续可以继续采用低压沉积-刻蚀的循环，也可以采用>30托的高压沉积或者高压沉积-刻蚀的循环（如有必要），直至外延层完全填满深沟槽的全部深度，解决了高深宽比（30：1以上）沟槽中外延生长的孔洞缺陷问题，提高了外延层的质量，改善了器件可靠性。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为本发明的深沟槽中外延生长的方法的流程图；
图2-图7为根据本发明深沟槽中外延生长的方法的过程示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
为解决上述现有技术中的问题，本发明提供一种深沟槽中外延生长的方法，解决了高深宽比沟槽中外延生长的孔洞缺陷问题，提高了外延层的质量，改善了器件可靠性。
在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
图1示出本发明的深沟槽中外延生长的方法，包括：S1：在半导体基底中形成深沟槽；S2：在小于30托的低压条件下，在所述深沟槽中沉积外延层；S3：刻蚀所述外延层以使所述深沟槽的开口敞开；重复上述步骤S2，S3直至所述外延层填满所述深沟槽的2/3以上深度。
在本发明的一个优选实施例中，可以重复上述步骤S2，S3直至所述外延层完全填满所述深沟槽的全部深度。
在本发明的另一优选实施例中，也可以进一步包括：S4：在大于30托的高压条件下，在所述深沟槽中沉积外延层；直至所述外延层完全填满所述深沟槽的全部深度。
在本发明的又一优选实施例中，还可以在所述步骤S4之后，进一步包括：S5：刻蚀所述外延层以使所述深沟槽的开口敞开；重复上述步骤S4，S5直至所述外延层完全填满所述深沟槽的全部深度。
下面结合具体实施例对本发明进行详细阐述。
参见图2，提供半导体基底100，在半导体基底100上形成图案化的掩模101，通过刻蚀工艺在半导体基底100中形成深沟槽102。在先进半导体制程中，例如高端CMOS图像传感器领域，该深沟槽102的深宽比H:W可以达到30:1以上。
参见图3，在小于30托的低压条件下，在深沟槽102中沉积外延层103。其中，外延生长温度在700℃~900℃之间，外延气体包括氯化氢，因为在一定氯化氢流量条件下可以有效抑制深沟槽102顶部的外延生长，该氯化氢的流量可以随着工艺时间的持续而逐渐减少，以保证外延生长的沉积速率。
由于压力<30托的低压条件可以增加硅源分子的自由程，使其更容易达到深沟槽102底部，有利于提升深沟槽102底部的沉积速率，使得深沟槽102底部的沉积速率大于顶部的沉积速率，因此相比高压沉积，低压沉积可以更好地形成锥形的外延分布，但是仍然容易在颈部（图中A处）形成有两个面的尖角结构，后续生长工艺过程中尖角位置因为有两个面同时向着箭头方向外延生长，生长速率比底部高，容易产生颈部收口，从而导致孔洞缺陷（参见图4）。
参见图5，采用氯化氢作为刻蚀气体，刻蚀外延层103以使深沟槽102的开口敞开，其中，氯化氢的流量以及刻蚀工艺的压力可以是恒定的，也可以随着工艺时间的持续而逐渐增大，以保证对深沟槽102顶部的刻蚀作用大于底部，从而消除颈部收口问题。
参见图6，重复上述低压沉积-刻蚀的循环，直至外延层103填满深沟槽102深度H的2/3以上，之后，由于深沟槽102剩余部分的深宽比比初始时有所降低，产生孔洞缺陷的可能性大大降低，可以根据实际情况选择以下三种方式之中的任意一种，直至外延层103完全填满深沟槽102的全部深度（参见图7）：
方式一：继续重复上述低压沉积-刻蚀的步骤，直至外延层103完全填满深沟槽102的全部深度；
方式二：改为在大于30托的高压条件下，在深沟槽102中沉积外延层103，直至外延层103完全填满深沟槽102的全部深度；
方式三：在大于30托的高压沉积步骤之后，如果仍然存在颈部收口问题，有产生孔洞缺陷的倾向，可以再次采用氯化氢刻蚀外延层103以使深沟槽102的开口敞开，重复上述高压沉积-刻蚀的步骤，直至外延层103完全填满深沟槽102的全部深度。
综上所述，本发明的深沟槽中外延生长的方法，通过设置压力<30托的低压条件可以增加硅源分子的自由程，使其更容易达到深沟槽底部，有利于提升深沟槽底部的沉积速率，使得深沟槽底部的沉积速率大于顶部的沉积速率，因此相比高压沉积，低压沉积可以更好地形成锥形的外延分布，但是仍然容易在颈部形成有两个面的尖角结构，后续生长工艺过程中尖角位置因为有两个面同时外延生长，生长速率比底部高，容易产生颈部收口，通过刻蚀可以消除颈部收口，使得深沟槽的开口重新敞开，于是本发明先通过重复低压沉积-刻蚀的循环，使得外延层填满深沟槽的2/3以上深度，后续可以继续采用低压沉积-刻蚀的循环，也可以采用>30托的高压沉积或者高压沉积-刻蚀的循环（如有必要），直至外延层完全填满深沟槽的全部深度，解决了高深宽比（30：1以上）沟槽中外延生长的孔洞缺陷问题，提高了外延层的质量，改善了器件可靠性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (8)
1.一种深沟槽中外延生长的方法，其特征在于，包括：
S1：在半导体基底中形成深沟槽；
S2：在小于30托的低压条件下，在所述深沟槽中沉积外延层；
S3：刻蚀所述外延层以使所述深沟槽的开口敞开；
重复上述步骤S2，S3直至所述外延层填满所述深沟槽的2/3以上深度。
2.如权利要求1所述的深沟槽中外延生长的方法，其特征在于，重复上述步骤S2，S3直至所述外延层完全填满所述深沟槽的全部深度。
3.如权利要求1所述的深沟槽中外延生长的方法，其特征在于，在所述外延层填满所述深沟槽的2/3以上深度之后，进一步包括：
S4：在大于30托的高压条件下，在所述深沟槽中沉积外延层；
直至所述外延层完全填满所述深沟槽的全部深度。
4.如权利要求3所述的深沟槽中外延生长的方法，其特征在于，在所述步骤S4之后，进一步包括：
S5：刻蚀所述外延层以使所述深沟槽的开口敞开；
重复上述步骤S4，S5直至所述外延层完全填满所述深沟槽的全部深度。
5.如权利要求1所述的深沟槽中外延生长的方法，其特征在于，所述步骤S2中，外延气体包括氯化氢，所述氯化氢的流量随着工艺时间的持续而逐渐减少。
6.如权利要求1所述的深沟槽中外延生长的方法，其特征在于，所述步骤S3中，采用氯化氢作为刻蚀气体，所述氯化氢的流量随着工艺时间的持续而逐渐增大。
7.如权利要求1所述的深沟槽中外延生长的方法，其特征在于，所述步骤S3中，所述刻蚀工艺的压力随着工艺时间的持续而逐渐增大。
8.如权利要求1所述的深沟槽中外延生长的方法，其特征在于，所述深沟槽的深宽比为30:1以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110173513.2A CN114914191A (zh) | 2021-02-09 | 2021-02-09 | 深沟槽中外延生长的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110173513.2A CN114914191A (zh) | 2021-02-09 | 2021-02-09 | 深沟槽中外延生长的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114914191A true CN114914191A (zh) | 2022-08-16 |
Family
ID=82761392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110173513.2A Pending CN114914191A (zh) | 2021-02-09 | 2021-02-09 | 深沟槽中外延生长的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114914191A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116969412A (zh) * | 2023-08-18 | 2023-10-31 | 无锡邑文微电子科技股份有限公司 | 半导体mems器件的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184883A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
| WO2012020290A2 (en) * | 2010-07-26 | 2012-02-16 | Stmicroelectronics S.R.L. | Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process |
| CN106229335A (zh) * | 2016-08-01 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | 深沟槽填充方法 |
| CN107887271A (zh) * | 2016-09-30 | 2018-04-06 | 德克萨斯仪器股份有限公司 | 用于高纵横比的基本垂直的深硅沟槽的硅外延 |
| CN108962894A (zh) * | 2018-06-22 | 2018-12-07 | 长鑫存储技术有限公司 | 一种填充沟槽形成触点的方法 |
-
2021
- 2021-02-09 CN CN202110173513.2A patent/CN114914191A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012020290A2 (en) * | 2010-07-26 | 2012-02-16 | Stmicroelectronics S.R.L. | Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process |
| CN103026461A (zh) * | 2010-07-26 | 2013-04-03 | 意法半导体股份有限公司 | 用于填充半导体材料本体中深沟槽的工艺以及根据相同工艺所得的半导体器件 |
| CN102184883A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
| CN106229335A (zh) * | 2016-08-01 | 2016-12-14 | 上海华虹宏力半导体制造有限公司 | 深沟槽填充方法 |
| CN107887271A (zh) * | 2016-09-30 | 2018-04-06 | 德克萨斯仪器股份有限公司 | 用于高纵横比的基本垂直的深硅沟槽的硅外延 |
| CN108962894A (zh) * | 2018-06-22 | 2018-12-07 | 长鑫存储技术有限公司 | 一种填充沟槽形成触点的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116969412A (zh) * | 2023-08-18 | 2023-10-31 | 无锡邑文微电子科技股份有限公司 | 半导体mems器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10361829B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| US7393700B2 (en) | Low temperature methods of etching semiconductor substrates | |
| WO2015055080A1 (en) | Surface treatment in a dep-etch-dep process | |
| JP2010225697A (ja) | 半導体装置の製造方法 | |
| JP2007042819A (ja) | 半導体装置およびその製造方法 | |
| US8440529B2 (en) | Method of manufacturing superjunction structure | |
| CN114914191A (zh) | 深沟槽中外延生长的方法 | |
| EP0293134A1 (en) | Method of fabricating trench cell capacitors on a semiconductor substrate | |
| CN101859700A (zh) | 多晶硅淀积工艺 | |
| CN103579006B (zh) | 具有垂直栅极的半导体元件及其制造方法 | |
| US20050275102A1 (en) | Semiconductor device with low contact resistance and method for fabricating the same | |
| CN101192510B (zh) | 改善表面的方法 | |
| KR100523618B1 (ko) | 반도체 장치의 콘택트 홀 형성 방법 | |
| JPH03248534A (ja) | 半導体素子の製造方法 | |
| CN101131918A (zh) | 用于制作半导体装置的方法 | |
| CN107611080A (zh) | 沟槽的外延填充方法 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| CN107742616A (zh) | 一种半导体结构及其制备方法 | |
| US8673747B2 (en) | Method of fabricating semiconductor device | |
| CN107623031A (zh) | 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt | |
| JPH03218049A (ja) | 半導体装置の製造方法 | |
| CN207353223U (zh) | 一种半导体结构 | |
| CN111564365A (zh) | 一种沉积薄膜的方法及其应用、形成半导体有源区的方法 | |
| CN113611662B (zh) | 半导体结构的制备方法及半导体结构 | |
| CN1661802A (zh) | 半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |