CN114911103A - 阵列基板及液晶面板 - Google Patents

阵列基板及液晶面板 Download PDF

Info

Publication number
CN114911103A
CN114911103A CN202210428781.9A CN202210428781A CN114911103A CN 114911103 A CN114911103 A CN 114911103A CN 202210428781 A CN202210428781 A CN 202210428781A CN 114911103 A CN114911103 A CN 114911103A
Authority
CN
China
Prior art keywords
substrate
array substrate
data line
sinking
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210428781.9A
Other languages
English (en)
Other versions
CN114911103B (zh
Inventor
吴伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210428781.9A priority Critical patent/CN114911103B/zh
Publication of CN114911103A publication Critical patent/CN114911103A/zh
Application granted granted Critical
Publication of CN114911103B publication Critical patent/CN114911103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及液晶面板，阵列基板包括衬底、阵列设置于衬底之上的像素单元；像素单元至少包括扫描线以及相交于扫描线设置的数据线；阵列基板还包括：下沉区域，形成于阵列基板的任一膜层表面，下沉区域的下沉方向朝向衬底；其中，在阵列基板的厚度方向上，下沉区域位于数据线与衬底之间，且在阵列基板的水平方向上，下沉区域具有与数据线一致的图案走向；由于数据线在膜层厚度方向的高度下沉，以使阵列基板表面的配向膜趋于平整化设置，减少数据线与透光区域的地形高度差异，改善因地形不平整引起的摩擦配向不足，提升显示效果。

Description

阵列基板及液晶面板
技术领域
本发明涉及显示技术领域，具体而言，涉及一种阵列基板及液晶面板。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，例如，液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
随着人们对显示品质的要求不断提高，如超大尺寸、高分辨率、高亮度、高对比度、高响应速度、低功耗等；而且对整个显示器的画质，如闪烁、显示不均、残像的要求也越来越苛刻，出于这些需求，业界越来越青睐用金属氧化物TFT作为显示像素的开关TFT。在大尺寸显示面板的制作过程中，由于产品需求数据信号传输线的电阻较低，因此需要较厚的金属层作为数据线，而在水平电场的LCD显示器中IPS和FFS型阵列基板，需要通过毛刷摩擦PI配向层，使其能够让液晶形成预倾角；当数据线较厚时，使得TFT基板的地形起伏较大，使得毛刷在经过数据线时无法迅速下压，使得数据线旁边的PI层摩擦配向不足，影响显示效果。
综上，需要提出一种新的阵列基板及液晶面板，以解决现有技术中的数据线上方的阵列基板表面地形起伏不平整，引起的摩擦配向不足，影响显示效果的技术问题。
发明内容
本申请依据现有技术问题，提供一种阵列基板及液晶面板，能够解决现有技术中的数据线上方的阵列基板表面地形起伏不平整，引起的摩擦配向不足，影响显示效果的技术问题。
为了解决上述技术问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，所述阵列基板包括衬底、阵列设置于所述衬底之上的像素单元；所述像素单元至少包括扫描线以及相交于所述扫描线设置的数据线；其中，所述阵列基板还包括：
下沉区域，形成于所述阵列基板的任一膜层表面，所述下沉区域的下沉方向朝向所述衬底；
其中，在所述阵列基板的厚度方向上，所述下沉区域位于所述数据线与所述衬底之间，且在所述阵列基板的水平方向上，所述下沉区域具有与所述数据线一致的图案走向。
根据本发明一优选实施例，所述衬底之上设置有像素电极和覆盖所述像素电极的栅绝缘层，所述栅绝缘层上设置有所述数据线和覆盖所述数据线的层间绝缘层、以及位于所述层间绝缘层上的配向膜；其中，所述像素电极和所述数据线错位设置。
根据本发明一优选实施例，所述下沉区域包括下沉结构，所述下沉结构设置在所述衬底靠近所述栅绝缘层的一侧，或者，所述下沉结构设置在所述栅绝缘层远离所述衬底的一侧。
根据本发明一优选实施例，所述下沉结构包括凹槽，所述凹槽设置在所述衬底靠近所述栅绝缘层的一侧，所述凹槽的深度为300nm至3000nm。
根据本发明一优选实施例，所述衬底为玻璃基板，在所述玻璃基板上，采用氢氟酸溶液湿法刻蚀或等离子干法刻蚀所述凹槽。
根据本发明一优选实施例，所述衬底包括叠层设置的第一柔性层、第一阻水层、第二柔性层、以及第二阻水层，所述凹槽设置在所述第二阻水层中。
根据本发明一优选实施例，所述下沉结构还包括凹陷部，所述凹陷部设置于所述栅绝缘层远离所述衬底的一侧，所述数据线位于所述凹陷部的表面上。
根据本发明一优选实施例，所述阵列基板还包括非下沉区域，所述非下沉区域与所述像素电极对位设置，且所述非下沉区域具有与所述像素电极一致的图案走向。
根据本发明一优选实施例，所述像素单元对应所述数据线和所述扫描线的交叉点的位置设置有驱动晶体管，所述驱动晶体管的栅极与所述扫描线电性连接，所述驱动晶体管的源极与所述数据线电性连接，所述驱动晶体管的漏极与所述像素电极电性连接；
其中，所述像素电极包括U型电极和连接所述U型电极相对两侧的分支电极；且靠近所述驱动晶体管的所述分支电极与所述驱动晶体管的漏极电性连接。
依据上述实施例的所述阵列基板，本发明还提供一种液晶面板，包括如上述实施例的阵列基板、位于所述阵列基板表面液晶盒、以及位于所述液晶盒上方的彩膜基板。
本发明的有益效果：本发明实施例提供一种阵列基板及液晶面板，阵列基板包括衬底、阵列设置于衬底之上的像素单元；像素单元至少包括扫描线以及相交于扫描线设置的数据线；阵列基板还包括：下沉区域，形成于阵列基板的任一膜层表面，下沉区域的下沉方向朝向衬底；其中，在阵列基板的厚度方向上，下沉区域位于数据线与衬底之间，且在阵列基板的水平方向上，下沉区域具有与数据线一致的图案走向；由于数据线在膜层厚度方向的高度下沉，以使阵列基板表面的配向膜趋于平整化设置，减少数据线与透光区域的地形高度差异，改善因地形不平整引起的摩擦配向不足，提升显示效果。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图3为现有技术提供一种阵列基板结构示意图。
图4至图10为本发明实施例提供一种阵列基板制备过程中的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示，图中虚线表示在结构中并不存在的，仅仅说明结构的形状和位置。
如图1、图2和图3所示，现有技术中的在像素区的垂直于扫描线的截面上，衬底11之上设置有像素电极12和覆盖像素电极12的栅绝缘层13，栅绝缘层13上设置有数据线14和覆盖数据线14的层间绝缘层15、以及位于层间绝缘层15上的配向膜16，由于数据线14的厚度较厚，且需要一定厚度的层间绝缘层15对数据线14进行绝缘保护，造成数据线14的区域到像素区域的地形S1高度存在差异，导致配向膜16的表面产生地形起伏，削弱了后续工艺中摩擦配向不完全，导致液晶漏光的风险。
针对上述技术问题，本发明实施例提供一种阵列基板，其包括衬底、阵列设置于衬底之上的像素单元；像素单元至少包括扫描线以及相交于扫描线设置的数据线；阵列基板还包括：下沉区域，形成于阵列基板的任一膜层表面，下沉区域的下沉方向朝向衬底；其中，在阵列基板的厚度方向上，下沉区域位于数据线与衬底之间，且在阵列基板的水平方向上，下沉区域具有与数据线一致的图案走向。由于数据线在膜层厚度方向的高度下沉，以使阵列基板表面的配向膜趋于平整化设置，减少数据线与透光区域的地形高度差异，改善因地形不平整引起的摩擦配向不足，提升显示效果。
本实施例中的衬底之上设置有像素电极和覆盖像素电极的栅绝缘层，栅绝缘层上设置有数据线和覆盖数据线的层间绝缘层、以及位于层间绝缘层上的配向膜；其中，像素电极和数据线错位设置。下沉区域位于栅绝缘层和衬底膜层上，下沉区域包括下沉结构，下沉结构设置在衬底靠近栅绝缘层的一侧，或者，下沉结构设置在栅绝缘层远离衬底的一侧。
本实施例中的下沉结构包括凹槽，凹槽设置在衬底靠近栅绝缘层的一侧，凹槽的深度为300nm至3000nm。当衬底为玻璃基板，采用氢氟酸溶液湿法刻蚀或等离子干蚀刻蚀凹槽。当衬底为复合膜层时，衬底包括叠层设置的第一柔性层、第一阻水层、第二柔性层、以及第二阻水层，凹槽设置在第二阻水层中。
本实施例中的下沉结构还包括凹陷部，凹陷部设置于栅绝缘层远离衬底的一侧，数据线位于凹陷部表面上。所述阵列基板还包括非下沉区域，所述非下沉区域与所述像素电极对位设置，且所述非下沉区域具有与所述像素电极一致的图案走向，数据线与非下沉区域中的栅绝缘层远离衬底的一侧齐平，或者，数据线低于非下沉区域中的栅绝缘层远离衬底的一侧。
本实施例中的所述像素单元对应所述数据线和所述扫描线的交叉点的位置设置有驱动晶体管，驱动晶体管的栅极与扫描线电性连接，驱动晶体管的源极与数据线电性连接，驱动晶体管的漏极与像素电极电性连接；其中，像素电极包括U型电极和连接U型电极相对两侧的分支电极；且靠近驱动晶体管的分支电极与驱动晶体管的漏极电性连接。该阵列基板为IPS型或FFS型阵列基板，其中，阵列基板还包括与像素电极同层设置公共电极，有效降低了阵列基板中像素电极和公共电极在该显示畴内产生的竖直电场与水平电场的占比，确保了位于像素内的液晶水平排列，从而提高子像素透过率。
图4至9为本发明提供一种阵列基板的制备过程中的结构示意图，本实施例中的下沉区域包括位于数据线正下方的栅绝缘层和衬底膜层，具体制备过程如下：
如图4所示，阵列基板，其包括衬底、阵列设置于衬底之上的像素单元，像素单元包括扫描线27、扫描线28、夹持于扫描线27和扫描线28之间的像素区31，像素区31对应扫描线28一侧设置有缺口，缺口内设置有驱动晶体管29。图5为图4中的A1-A2的截面示意图，阵列基板包括衬底21、位于衬底21之上的像素电极22，下沉区域包括下沉结构，下沉结构包括凹槽222，凹槽222设置在衬底21一侧，衬底21优选为玻璃板，在隔断像素电极22的衬底21上刻蚀凹槽222，凹槽222的深度H1为300nm至3000nm。可以采用氢氟酸溶液(成分HF的质量分数为1％～10％，NH4F3的质量分数为40％；剩余为水)湿法蚀刻衬底21以形成凹槽222，同时氢氟酸溶液刻蚀像素电极形成所需要的图案，在刻蚀的过程中，采用ITO的光罩对衬底进行图形化，使没有ITO覆盖的区域下沉。
在其他实施例还可以利用等离子轰击干蚀刻衬底21，灰化减薄部分衬底21以形成凹槽222，参考图6a至6d。如图6a所示，在衬底21上涂布一层ITO电极层121。如图6b所示，在ITO电极层121上涂布光阻层，并图案化形成间隔设置的光阻图案111和光阻图案112。如图6c所示，利用等离子轰击干蚀刻未被光阻图案保护的ITO电极层121，并刻蚀部分衬底21以形成所需要的凹槽222。如图6d所示，剥离ITO电极层12-1上方的光阻图案111和ITO电极层12-2上方的光阻图案112，得到具有凹槽222的衬底21。
如图7所示，阵列基板包括扫描线27、扫描线28、数据线24，扫描线27、扫描线28和数据线24交叉设置以形成像素区31，像素区31对应数据线24和扫描线27的交叉点设置有缺口，缺口内设置有驱动晶体管29，驱动晶体管29的栅极与扫描线27电性连接，驱动晶体管29的源极与数据线24电性连接。图8为图7中的A1-A2的截面示意图，阵列基板包括衬底21、位于衬底21之上的像素电极22和覆盖像素电极22的栅绝缘层23、以及位于栅绝缘层23之上的数据线24，像素电极22和数据线24错位设置，像素电极22位于像素区31内，数据线24位于相邻的像素区31之间，数据线24的截面形状为等腰梯形。在阵列基板的厚度方向上，下沉区域221位于数据线24与衬底21之间，且在阵列基板的水平方向上，下沉区域221具有与数据线24一致的走向。
本实施例中的下沉结构还包括凹陷部223，凹陷部223设置于栅绝缘层23远离衬底21的一侧，数据线24与凹陷部223对位设置。所述阵列基板还包括非下沉区域231，所述非下沉区域231与所述像素电极22对位设置，且所述非下沉区域231具有与所述像素电极22一致的图案走向，数据线24与非下沉区域231中的栅绝缘层23远离衬底21的一侧齐平，或者，数据线24低于非下沉区域231中的栅绝缘层23远离衬底的一侧。相对于图3，由于本实施例的数据线24在膜层厚度方向的高度下沉，数据线24的位置有所降低，为后续平坦化的配向膜做准备。
如图9所示，阵列基板20包括衬底、位于衬底之上绝缘交叉的数据线24、扫描线27和扫描线28，交叉的数据线24、扫描线27和扫描线28限定有像素区31，像素区31对应数据线24和扫描线27的交叉点设置有缺口，缺口内设置有驱动晶体管29，驱动晶体管29的栅极与扫描线27电性连接，驱动晶体管29的源极与数据线24电性连接，驱动晶体管29的漏极与像素区31的像素电极22电性连接。图10为图9中的A1-A2的截面示意图，阵列基板20包括衬底21、位于衬底21之上的像素电极22和覆盖像素电极22的栅绝缘层23、以及位于栅绝缘层23之上的数据线24和覆盖数据线24的层间绝缘层25、以及位于层间绝缘层25上的配向膜26；其中，像素电极22和数据线24错位设置，下沉区域221位于数据线24与衬底21之间，数据线24在膜层厚度方向的高度下沉，以使阵列基板表面的配向膜趋于平整化设置，减少数据线24与透光区域(像素区)的地形S2高度差异，改善因地形不平整引起的摩擦配向不足，降低液晶漏光的风险提升显示效果。
下沉区域221包括下沉结构，下沉结构设置在衬底靠近栅绝缘层的一侧，或者，下沉结构设置在栅绝缘层远离衬底的一侧。本实施例中的下沉结构包括凹槽222和凹陷部223，凹槽222设置在衬底靠近栅绝缘层的一侧，凹陷部223设置于栅绝缘层远离衬底的一侧，由于凹槽222和凹陷部223的存在，数据线在膜层厚度方向的高度下沉，以使阵列基板表面的配向膜趋于平整化设置，减少数据线与透光区域的地形高度差异，改善因地形不平整引起的摩擦配向不足，提升显示效果。
本实施例的像素电极22包括U型电极221和连接U型电极221相对两侧的分支电极；且靠近驱动晶体管29的分支电极与驱动晶体管的漏极电性连接，例如，分支电极222和分支电极223，分支电极222一端与驱动晶体管29的漏极电性连接，另一端与U型电极221电性连接，分支电极223两端分别与U型电极221相对两侧电性连接。分支电极和扫描线形成的倾斜角均为5°至35°，分支电极的线宽为6um至25um。驱动晶体管29优选为N型晶体管。
依据上述实施例的阵列基板，本发明还提供一种液晶面板，其包括如上述实施例的阵列基板、位于阵列基板表面液晶盒、以及位于液晶盒上方的彩膜基板。
以上，本发明在像素区的垂直于扫描线的截面上，衬底之上设置有像素电极和覆盖像素电极的栅绝缘层，栅绝缘层上设置有数据线和覆盖数据线的层间绝缘层、以及位于层间绝缘层上的配向膜；其中，像素电极和数据线错位设置，且衬底对应数据线的位置设置有凹槽，数据线与凹槽对位设置，数据线整体下沉，以使配向膜表面平整化设置，减小了阵列基板上配向膜图形的地形起伏，避免削弱了后续工艺中摩擦配向不完全的情况，降低漏光的风险。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底、阵列设置于所述衬底之上的像素单元；所述像素单元至少包括扫描线以及相交于所述扫描线设置的数据线；其特征在于，所述阵列基板还包括：
下沉区域，形成于所述阵列基板的任一膜层表面，所述下沉区域的下沉方向朝向所述衬底；
其中，在所述阵列基板的厚度方向上，所述下沉区域位于所述数据线与所述衬底之间，且在所述阵列基板的水平方向上，所述下沉区域具有与所述数据线一致的图案走向。
2.根据权利要求1所述的阵列基板，其特征在于，所述衬底之上设置有像素电极和覆盖所述像素电极的栅绝缘层，所述栅绝缘层上设置有所述数据线和覆盖所述数据线的层间绝缘层、以及位于所述层间绝缘层上的配向膜；其中，所述像素电极和所述数据线错位设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述下沉区域包括下沉结构，所述下沉结构设置在所述衬底靠近所述栅绝缘层的一侧，或者，所述下沉结构设置在所述栅绝缘层远离所述衬底的一侧。
4.根据权利要求3所述的阵列基板，其特征在于，所述下沉结构包括凹槽，所述凹槽设置在所述衬底靠近所述栅绝缘层的一侧，所述凹槽的深度为300nm至3000nm。
5.根据权利要求4所述的阵列基板，其特征在于，所述衬底为玻璃基板，在所述玻璃基板上，采用氢氟酸溶液湿法刻蚀或等离子干法刻蚀所述凹槽。
6.根据权利要求4所述的阵列基板，其特征在于，所述衬底包括叠层设置的第一柔性层、第一阻水层、第二柔性层、以及第二阻水层，所述凹槽设置在所述第二阻水层中。
7.根据权利要求3所述的阵列基板，其特征在于，所述下沉结构还包括凹陷部，所述凹陷部设置于所述栅绝缘层远离所述衬底的一侧，所述数据线位于所述凹陷部的表面上。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括非下沉区域，所述非下沉区域与所述像素电极对位设置，且所述非下沉区域具有与所述像素电极一致的图案走向。
9.根据权利要求2所述的阵列基板，其特征在于，所述像素单元对应所述数据线和所述扫描线的交叉点的位置设置有驱动晶体管；所述驱动晶体管的栅极与所述扫描线电性连接，所述驱动晶体管的源极与所述数据线电性连接，所述驱动晶体管的漏极与所述像素电极电性连接；
其中，所述像素电极包括U型电极和连接所述U型电极相对两侧的分支电极；且靠近所述驱动晶体管的所述分支电极与所述驱动晶体管的漏极电性连接。
10.一种液晶面板，其特征在于，包括如权利要求1至9任一权利要求所述的阵列基板、位于所述阵列基板表面液晶盒、以及位于所述液晶盒上方的彩膜基板。
CN202210428781.9A 2022-04-22 2022-04-22 阵列基板及液晶面板 Active CN114911103B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210428781.9A CN114911103B (zh) 2022-04-22 2022-04-22 阵列基板及液晶面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210428781.9A CN114911103B (zh) 2022-04-22 2022-04-22 阵列基板及液晶面板

Publications (2)

Publication Number Publication Date
CN114911103A true CN114911103A (zh) 2022-08-16
CN114911103B CN114911103B (zh) 2024-03-08

Family

ID=82764370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210428781.9A Active CN114911103B (zh) 2022-04-22 2022-04-22 阵列基板及液晶面板

Country Status (1)

Country Link
CN (1) CN114911103B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003534A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 소자
KR20070071987A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN201974614U (zh) * 2011-03-11 2011-09-14 华映视讯（吴江）有限公司 画素结构以及画素数组基板
US20130242247A1 (en) * 2012-03-19 2013-09-19 Chimei Innolux Corporation Liquid crystal display device and fabrication method of a conductive substrate
WO2016106842A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器
CN108732827A (zh) * 2018-08-08 2018-11-02 昆山龙腾光电有限公司 液晶显示装置及其驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003534A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 소자
KR20070071987A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN201974614U (zh) * 2011-03-11 2011-09-14 华映视讯（吴江）有限公司 画素结构以及画素数组基板
US20130242247A1 (en) * 2012-03-19 2013-09-19 Chimei Innolux Corporation Liquid crystal display device and fabrication method of a conductive substrate
WO2016106842A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器
CN108732827A (zh) * 2018-08-08 2018-11-02 昆山龙腾光电有限公司 液晶显示装置及其驱动方法

Also Published As

Publication number Publication date
CN114911103B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
CN107797321B (zh) 阵列基板、液晶显示面板和液晶显示装置
US7719640B2 (en) Liquid crystal display device
US9601072B2 (en) Liquid crystal display device of increased holding capacitance
CN100470313C (zh) 有源矩阵液晶显示装置
US8289489B2 (en) Fringe-field-switching-mode liquid crystal display and method of manufacturing the same
US7256851B2 (en) Array substrate for in-plane switching liquid crystal display device and manufacturing method of the same
US20050140908A1 (en) Liquid crystal display and substrate thereof
TW200807079A (en) Liquid crystal display panel
KR20080003078A (ko) 액정표시장치 및 그 제조방법
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
JP2006031022A (ja) 液晶表示器
CN101950101B (zh) 液晶显示面板
KR20080030244A (ko) 액정 표시 장치
JP2005234525A (ja) フリンジフィールド駆動モード液晶表示装置
WO2019010996A1 (zh) 阵列基板及显示装置
KR20100059508A (ko) 액정표시장치의 패드부
TWI564643B (zh) 畫素結構以及顯示面板
CN114911103A (zh) 阵列基板及液晶面板
KR20070070041A (ko) 액정표시장치
WO2020140294A1 (zh) 阵列基板及其制作方法和电子装置
JP4301927B2 (ja) 液晶表示装置
US20010019320A1 (en) In-plane switching LCD panel
KR101189143B1 (ko) 횡전계형 액정표시장치
US20070216839A1 (en) Transflective liquid crystal display device
CN109856869B (zh) 阵列基板及制作方法和液晶显示装置及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant