CN201974614U - 画素结构以及画素数组基板 - Google Patents

Abstract

本实用新型公开一种画素结构，其包括一基板、一扫描线、一共通线与一数据线、一共同电极、一主动组件、一画素电极以及一介电图案，其中：扫描线、共通线以及数据线配置于基板上，扫描线与数据线相互交错；共同电极配置于共通线，并与共通线电性连接；主动组件配置于基板上，并与扫描线及数据线电性连接；画素电极配置于主动组件上，并与主动组件电性连接，画素电极具有一条状电极以及多条分支，其中分支自条状电极往数据线延伸并彼此分离，分支于邻近数据线处彼此断开；介电图案配置于画素电极上，介电图案覆盖彼此断开的分支。本实用新型另提出一种具有上述结构的画素数组基板。

Description

画素结构以及画素数组基板

技术领域

本实用新型涉及一种画素结构以及画素数组基板，更特别地说，是有关于一种应用于显示面板中时，可改善黑纹现象的画素结构以及画素数组基板。

背景技术

目前市场对于薄膜晶体管液晶显示面板(TFT liquid crystal display panel)都朝向高对比度(contrast ratio)、无灰阶反转(gray scale inversion)、高亮度(brightness)、高色饱和度(color saturation)、快速反应(response)以及广视角(viewing angle)等方向发展。目前常见的广视角技术包括：扭转向列型液晶(TN)加上广视角膜(wide viewing film)、共平面切换式(In-Plane Switching，IPS)液晶显示面板、边际场切换式(Fringe Field Switching，FFS)液晶显示面板与多域垂直配向式(Multi-domain Vertical Alignment，MVA)液晶显示面板。

以边际场切换式(Fringe Field Switching，FFS)液晶显示面板为例，其具有广视角(wide viewing angle)以及低色偏(color shift)等优点特性。然而，在已知的边际场切换式(Fringe Field Switching，FFS)液晶显示面板中，由于画素电极的不同区域具有不同的电力线分布，使得对应于画素电极边缘及中心的液晶分子的倾倒方向不一致，导致已知的边际场切换式(Fringe Field Switching，FFS)液晶显示面板在显示时产生非预期的黑纹(disclination)，进一步使得液晶显示面板在显示暗态画面时发生漏光现象或是在显示亮态画面时辉度低下。若为了遮蔽漏光或黑纹现象的情形而配置对应于配向凸块或配向狭缝的遮光层，又会使显示开口率受到限制。因此，如何提高边际场切换式(Fringe Field Switching，FFS)液晶显示面板的显示亮度以及对比度，使其具有更佳的显示质量，实为研发者所欲达的目标之一。

发明内容

因为上述现有技术存在的问题，本实用新型的目的之一是提出一种画素结构，其可以提高边际场切换式显示面板的显示亮度。

本实用新型的另一目的是提出一种画素数组基板，利用其所构成的边际场切换式显示面板具有较高的显示亮度及显示质量。

本实用新型提出的一种画素结构，其包括一基板、一扫描线、一共通线以及一数据线、一共同电极、一主动组件、一画素电极以及一介电图案。扫描线、共通线以及数据线配置于基板上，扫描线与数据线相互交错。共同电极配置于共通在线，并与共通线电性连接。主动组件配置于基板上，并与扫描线及数据线电性连接。画素电极配置于主动组件上，并与主动组件电性连接，画素电极具有一条状电极以及多条分支，其中分支彼此分离，并自条状电极往数据线延伸，分支于邻近数据线处彼此断开。介电图案配置于画素电极上，介电图案覆盖彼此断开的分支。

本实用新型另提供的一种画素数组基板，此画素数组基板包括一基板、多条扫描线、多条共通线、多条数据线以及多个画素单元。这些扫描线、这些共通线以及这些数据线配置于基板上，且扫描线与数据线相互交错。画素单元分别与对应的扫描线以及数据线电性连接，其中每一画素单元包括一主动组件、一共同电极、一画素电极以及一介电图案。主动组件配置于基板上，并与对应的扫描线及对应的数据线电性连接。共同电极配置于共通在线，并与共通线电性连接。画素电极配置于主动组件上，并与主动组件电性连接，画素电极具有一条状电极以及多条分支，其中分支彼此分离，并自条状电极往数据线延伸，分支于邻近数据线处彼此断开。介电图案配置于画素电极上，介电图案覆盖彼此断开的分支。

在本实用新型的一实施例中，上述的各共通线包括一主干以及二支干，其中主干实质上平行于扫描线，二支干实质上平行于数据线，且二支干分别位于共同电极的两侧。具体而言，分支例如延伸至支干其中之一的上方，使分支位于支干与介电图案之间。并且，介电图案可以是条状图案，并覆盖主干的一部分。当然，介电图案也可以是岛状图案，并暴露出主干。

在本实用新型的一实施例中，上述的介电图案实质上与数据线平行，并覆盖数据线与部分共通线。

在本实用新型的一实施例中，上述的各画素电极的分支包括多条第一分支以及多条第二分支，第一分支彼此平行且位于画素结构的上半部，第二分支彼此平行且位于画素电极的下半部，第一分支与第二分支的形状呈线对称。

在本实用新型的一实施例中，上述的画素电极的分支彼此平行。

在本实用新型的一实施例中，上述的介电图案的材质包括氮化硅。

在本实用新型的一实施例中，上述的画素结构更包括一保护层，覆盖其主动组件，更详细而言，保护层例如是位于主动组件与画素电极之间。

基于上述，借由一介电图案覆盖画素电极的彼此断开的分支上，使得利用本实用新型的画素结构以及画素数组基板所构成的显示面板可以稳定位于画素电极分支上方的液晶分子，降低该处液晶分子的自由度，由此可以延迟数据电压对该处液晶分子的影响，有效地抑制黑纹现象的产生。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1 为本实用新型一实施例中一种画素数组基板的上视示意图。

图2 为图1的A处的一种画素结构的放大示意图。

图3A至3F为用以制造出图2的画素结构的各道光罩图案示意图。

图4 为本实用新型一实施例中一种画素结构的上视示意图。

图5 为本实用新型一实施例中一种画素结构的上视示意图。

图6A 为利用图2的画素结构来构成显示面板后，沿AA线所测得的显示亮度仿真图

图6B 为作为图6A的比较例。

图7A 为利用图2的画素结构来构成显示面板后，沿BB线所测得的显示亮度仿真图

图7B 为作为图7A的比较例。

图8 为利用前述的画素结构所构成的显示面板的电压与显示亮度的比较图。

图中：

100，画素数组基板；

110，基板；

120，扫描线；

120G，栅极；

130，共通线；

130a，主干；

130b，支干；

140，资料线；

150，画素单元；

200、300、400，画素结构；

210，共同电极；

220，通道层；

230D，漏极；

230S，源极；

240，保护层；

250，画素电极；

252，条状电极；

254、254b，分支；

254A，第一分支；

254B，第二分支；

260，介电图案；

270，黑矩阵

H，开口；

S，狭缝；

S1，第一侧；

S2，第二侧；

T，主动组件；

Vcom，共通电压；

Wo，重叠宽度；

W，介电图案的宽度。

具体实施方式

本实用新型提出一种画素结构以及画素数组基板，其主要在画素电极的电场较不连续的区域（例如画素电极的分支之间或是狭缝处）上设置介电图案，当利用此画素结构以及画素数组基板构成显示面板时，由此减缓数据电压对该处上方液晶分子的影响，以稳定该处的液晶分子，进而使利用此画素结构以及画素数组基板的显示面板达到提升显示亮度、改善黑纹现象以及提升显示质量的效果。以下将分别列举一些实施例搭配图式详细说明本实用新型的画素结构以及画素数组基板。

图1为本实用新型一实施例中一种画素数组基板的上视示意图，而图2为图1的A处的一种画素结构的放大示意图。请参照图1与图2，本实施例的画素数组基板100包括一基板110、多条扫描线120、多条共通线130、多条数据线140与多个画素单元150。这些扫描线120、这些共通线130以及这些数据线140配置于基板110上，其中扫描线120与数据线140相互交错以于基板110上定义出多个数组排列的画素单元150。需进一步说明的是，画素单元150是未包括对应的扫描线120、数据线140以及共通线130等信号线的构件，而画素结构200则包括了对应的信号线等的构件。

为了清楚说明本实用新型的画素结构200，图3A至图3F进一步绘示用以制造出图2的画素结构的各道光罩图案，下文将一并参照图2、图3A至图3F来详细说明。

请参照图2与图3A，其中图3A为图2中单独形成扫描线120与共通线130的图案。如图2与图3A所示，首先，于基板110上形成扫描线120以及共通线130。在本实施例中，共通线130包括一实质上平行于扫描线120的主干130a以及二条实质上平行于数据线140的支干130b，二支干130b在共享电极210的两相对侧分别自主干130a的同一侧延伸，其中共享电极210的两相对侧例如图2中所标示的第一侧S1与第二侧S2。

基于导电性以及制程简化的考虑，扫描线120与共通线130的材料可以使用相同的金属材料。然而，本实用新型不限于此，扫描线120与共通线130也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层，本实施例的扫描线120与共通线130材质例如为钼铌合金(MoNb)，其厚度例如为3000埃。

接着，请参照图2与图3B，其中图3B为图2中单独形成共同电极210的图案，在实际的制程中，是将此图案堆栈于图3A的扫描线120以及共通线130的图案上。共同电极210位于共通线130上，并与共通线130电性连接，在本实施例中，共同电极210是直接覆盖在共通线130的部分表面上以与其电性连接，在其他实施例中，共同电极210与共通线130之间也可设置另一绝缘层，且共同电极210通过此绝缘层的一开口而与下方的共通线130电性连接。共同电极210用以接收来自共通线130所传递的共通电压Vcom。在本实施例中，共同电极210例如是透明导电层，其包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆栈层，在本实施例中，共同电极210例如为厚度470埃的铟锡氧化物层。

然后，在基板110的共同电极210上形成闸绝缘层(未绘示)，以覆盖扫描线120、共通线130以及共同电极210，使得共同电极210位在共通线130与闸绝缘层(未绘示)之间。闸绝缘层(未绘示)的材料可为无机绝缘材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机绝缘材料或上述的组合。在本实施例中，闸绝缘层(未绘示)例如为厚度3800埃的氮化硅层。

之后，请参照图2与图3C，其中图3C为图2中单独形成通道层220、源极230S、漏极230D以及数据线140的图案，在实际的制程中，是将此图案堆栈于前述的图3A与图3B的图案上。在本实施例中，以前述的扫描线120的部份区域作为栅极120G，并于栅极120G上形成通道层220。并且，于通道层220与门绝缘层(未绘示)上同时形成数据线140与漏极230D，其中数据线140与扫描线120彼此交错设置。换言之，数据线140的延伸方向与扫描线120的延伸方向不平行，较佳的是，数据线140的延伸方向与扫描线120的延伸方向垂直。更详细来说，本实施例的通道层220例如为1500埃的非晶硅层以及300埃的N型掺杂非晶硅层所构成的迭层，而本实施例的数据线140与漏极230D例如为厚度3500埃的铬层。此外，在本实施例中，以数据线140中与信道层220重叠的部分区域作为源极230S，使源极230S与漏极230D分别位于通道层220的两侧，于此便完成了主动组件T的制作。如图2所示，主动组件T是由栅极120G、闸绝缘层(未绘示)、通道层220、源极230S以及漏极230D所构成，并且主动组件T与扫描线120及数据线140电性连接。上述的主动组件T是以底栅极型（bottom gate）薄膜晶体管为例来说明，但本实用新型不限于此。根据其他实施例，上述的主动组件T也可是以顶部栅极型薄膜晶体管或是多栅极型薄膜晶体管等。

接着，在通道层220、源极230S、漏极230D以及数据线140上的形成保护层240，此保护层240例如为高透光性的绝缘层，此保护层240覆盖扫描线120、共通线130、共同电极210、主动组件T以及数据线140。保护层240具有一暴露出漏极230D的开口H。保护层240的材料可为无机绝缘材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机绝缘材料或上述的组合。在本实施例中，保护层240例如为厚度2800埃的氮化硅层。

然后，请参照图2与图3D，其中图3D为图2中单独形成画素电极250的图案，在实际的制程中，是将此图案堆栈于前述的图3A至图3C的图案上。在保护层240上形成画素电极250，此画素电极250填入保护层240的开口H而与主动组件T电性连接。画素电极250例如是透明导电层，其包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆栈层，在本实施例中，画素电极250例如为厚度850埃的铟锡氧化物层。

如图2与图3D所示，画素电极250具有一条状电极252以及多条分支254，这些分支254彼此分离，并自条状电极252往数据线140延伸，使得这些分支254于邻近数据线140处彼此断开。举例来说，本实施例的画素电极250的条状电极252位于第一侧S1上，且画素电极250的分支254延伸至共通线130的支干130b上方，由上视图可知，这些分支254延伸至支干130b的上方，换言之，这些分支254延伸至支干130b的上方，且分支254与支干130b在沿着基板厚度的投影方向上具有一重叠宽度Wo。此外，这些位于第二侧S2的分支254呈现彼此断开的状态，使得任两相邻之分支254之间具有一狭缝S。在本实施例中，各画素电极250的分支254包括多条第一分支254A以及多条第二分支254B，第一分支254A彼此平行且位于画素结构200的上半部，第二分支254B彼此平行且位于画素电极250的下半部，特别的是，第一分支254A与第二分支254B的形状呈线对称。

进一步地说，本实施例的共同电极210与画素电极250是由保护层240而彼此电性绝缘，并且由于画素电极250与共同电极210之间仅有单层保护层240的厚度，因此画素电极250与共同电极210间的电场大小可显著地提升。此外，画素电极250的多个分支254会暴露出共同电极210的一部分，在实际的应用层面上，画素数组基板100（绘示于图1）上的多条共通线130例如共同电性连接至一共通电压源，以施加一共通电压Vcom(绘示于图1)至各画素结构200中的共同电极210上；各画素电极250则分别接收来自对应数据线140所传递的对应数据电压，由此，在各画素结构200中，画素电极250会与共同电极210间形成一电场。当此画素结构200应用于显示面板时，此电场会驱动上方的液晶分子使其作不同程度的偏转以产生显示功能，而此显示面板即为边际场切换式(Fringe Field Switching，FFS)液晶显示面板。值得一提的是，这样的画素电极250设计可以将上方的液晶层划分出多个配向领域，进而使得利用此画素结构200的显示面板具有改善显示画面的色偏现象，并且具有增广视角的功能。

请参照图2与图3E，其中图3E为图2中单独形成介电图案260的示意图，在实际的制程中，是将此图案堆栈于前述的图3A至图3D的图案上。特别的是，如图2与图3E所示，本实用新型的画素结构更于画素电极250的上方设置一介电图案260，以便完成画素结构200的制作。详言之，介电图案260配置于第二侧S2的画素电极250上并覆盖这些彼此断开的分支254。详言之，介电图案260实质上与数据线140平行，并覆盖数据线140与共通线130，在本实施例中，彼此断开的分支254位于支干130b与介电图案260之间。介电图案260的设置可以进一步增进画素电极250的分支254对上方液晶分子的控制力。

详言之，如前述，画素电极250的分支254在第二侧S2呈现彼此断开的状态，这样的画素设计虽然有助于改善色偏以及增广视角，但这些分支254的设计容易减弱画素电极250对上方液晶分子的控制力，使得该处上方的液晶分子容易受到数据电压的些微变化而产生剧烈的波动，进而导致在显示画面上产生黑纹缺陷，或是产生漏光现象。因此，本实用新型由在画素电极250的彼此断开的分支254上设置了覆盖这些分支254的介电图案260，由此可以降低分支254上方液晶分子的自由度，延迟该处液晶分子对电压变动的反应，以稳定该处容易受到电场影响的液晶分子，进而有效地抑制黑纹现象以及暗态漏光等缺陷的产生。

值得一提的是，设计者可基于穿透率、介电图案的材质或后续制程的兼容性等来调整介电图案260的厚度与幅宽。具体而言，以氮化硅SiNx作为介电图案260的材质为例，在本实施例中，介电图案260的厚度可以6000埃为基准以针对不同的产品需求来微调厚度与幅宽的关系。举例而言，当介电图案260的厚度实质上为6000埃时，此时，介电图案260靠近共同电极210的内侧实质上与支干130b的内侧切齐，而介电图案260远离共同电极210的外侧实质上与数据线140的外侧切齐。换言之，介电图案260的幅宽可以实质上如图中的宽度W。当介电图案260的厚度实质上大于6000埃时，介电图案260的幅宽可进一步缩减，另一方面，当介电图案260的厚度实质上小于6000埃时，则可增大介电图案260的幅宽，因此本实用新型并不限定介电图案260的厚度与幅宽。

此外，图3F进一步绘示当画素结构200应用于显示面板中时黑矩阵的设置位置与图案。如图3F所示，当利用此画素结构200制成显示面板时，黑矩阵270会对应地覆盖在金属走线以及主动组件T上方，以避免显示面板产生漏光，而黑矩阵通常设置在相对于画素数组基板的对向基板上，当然，黑矩阵也可以直接设置在画素数组基板上，本实用新型并不限定黑矩阵的形成位置，为清楚基板上各构件的相对关系，图2中省略了黑矩阵的绘示。

值得一提的是，本实施例的介电图案260例如是条状图案，介电图案260自数据线140延伸至主干130a上方并覆盖主干130a的一部分，换言之，在本实施例的画素数组基板中，同一行的画素单元中使用同一条介电图案260，且该介电图案260是连续地覆盖在一整条数据线140上方。

当然，画素结构200中的介电图案260也可以是岛状图案，如图4所示，图4绘示本实用新型的另一种画素结构的上视示意图。请参照图4，本实施例的画素结构300与图2的画素结构200类似，惟，本实施例的介电图案260为岛状图案，并暴露出其所对应的共通线130的部分主干130a。换言之，在本实施例的画素数组基板中，每一画素单元中仅对应地设置一个介电图案260，使得画素数组基板100上的多个岛状图案彼此分离，并呈数组排列。由于画素数组基板100上的介电图案260彼此分离，当后续制作液晶层的制程中采用液晶滴下(One Drop Fill(ODF))技术时，可以减少滴下不良率，因此与后续的液晶滴下制程具有较佳的兼容性。

此外，图5进一步绘示本实用新型的另一种画素结构的上视示意图。请参照图5，本实施例的画素结构400与图2的画素结构200类似，惟，本实施例的画素电极450中的分支454彼此平行，进一步而言，本实施例的画素电极450中的分支454在日后用以显示的区域中彼此完全平行，而没有分为彼此呈线对称的第一分支以及第二分支，有别于图2与图3所绘示的画素结构200、300。

为清楚说明本实用新型的画素结构中介电图案设置的有无对于构成显示面板后显示亮度的效果，以下将以绘示于前述图2的画素结构200为例，说明利用本实用新型的画素结构所构成的显示面板的显示亮度表现，并且将图2画素结构200中的介电图案260移除，以作为比较例。

图6A为利用图2的画素结构来构成显示面板后，沿AA线所测得的显示亮度仿真图，而图6B为作为图6A的比较例，其中图6B的显示面板所利用的画素结构是进一步将图2中的介电图案移除，换言之，图6A与图6B所量测的位置皆是沿着图2中的AA线进行量测。惟，差别在于：图6A所使用的画素结构为本实用新型的具有介电图案260的画素结构200，而图6B所使用的画素结构中并无额外设置介电图案。由图2、图6A与图6B可知，画素电极250中每两个分支254间的狭缝S实质可对应图中的每一个亮度峰值，由于图6A中的每一个亮度峰值实质上皆高于图6B中对应的各亮度峰值，因此介电图案260的设置有助于提升利用此画素结构200所构成的显示面板的显示亮度，并且可以有效地控制该处上方的液晶分子，进而抑制黑纹现象以及漏光的产生。

图7A为利用图2的画素结构来构成显示面板后，沿BB线所测得的显示亮度仿真图，而图7B为作为图7A的比较例，其中图7B所利用的画素结构是将图2中的介电图案260移除，换言之，图7A与图7B所量测的位置皆是沿着图2中的BB线进行量测。惟，差别在于：图7A所使用的画素结构200为本实用新型的具有介电图案260的画素结构200，而图7B所使用的画素结构中并无额外设置介电图案。由图2、图7A与图7B可知，以绘示于图2中的分支254b为例，进一步观察分支254b在邻近介电图案260的X处的显示亮度表现，如图7A所示，该X处的显示亮度具有一个亮度峰值。相对于此，如图7B所示，当画素结构中无设置介电图案时，在同样的位置所测得的显示亮度并没有亮度峰值的出现。由此可知，介电图案260的设置确实有助于提升利用此画素结构200所构成的显示面板的显示亮度，并且可以有效地控制该处上方的液晶分子，进而抑制黑纹现象以及漏光的产生。

图8进一步绘示利用前述的画素结构所构成的显示面板的电压与显示亮度的比较图，其中P曲线是利用如图2的画素结构200来构成之显示面板后的电压与显示亮度的关系图，而Q曲线所利用的画素结构200是将图2中的介电图案260移除来构成显示面板后的电压与显示亮度的关系图。由图8可清楚地看出，介电图案260的设置确实有助于提升显示面板的整体显示亮度，换言之，在图2画素结构200中，于彼此断开的画素电极250的分支254处上覆盖介电图案260，由此，介电图案260可以有效地延迟该处上方液晶分子对电压变动的反应，以稳定该处容易受到电场影响的液晶分子，进而有效地抑制黑纹现象以及漏光的产生。

但是，上述的具体实施方式只是示例性的，是为了更好的使本领域技术人员能够理解本专利，不能理解为是对本专利包括范围的限制；只要是根据本专利所揭示精神的所作的任何等同变更或修饰，均落入本专利包括的范围。

Claims (14)

1.一种画素结构，其特征在于：其包括：

一基板；

一扫描线、一共通线以及一数据线，配置于所述基板上，该扫描线与该数据线相互交错；

一共同电极，配置于所述共通在线，并与该共通线电性连接；

一主动组件，配置于所述基板上，并与所述扫描线及所述数据线电性连接；

一画素电极，配置于所述主动组件上，并与该主动组件电性连接，所述画素电极具有一条状电极以及多条分支，其中该些分支自所述条状电极往所述数据线延伸并彼此分离，且该些分支在邻近所述数据线处彼此断开；以及

一介电图案，配置于所述画素电极上，该介电图案覆盖所述彼此断开的分支。

2.根据权利要求1所述的画素结构，其特征在于：所述共通线包括一主干以及二支干，所述主干实质上平行于所述扫描线，二支干实质上平行于所述数据线，且二支干分别位于所述共同电极的两侧。

3.根据权利要求2所述的画素结构，其特征在于：所述分支延伸至所述支干其中之一的上方，使该些分支位于所述支干与所述介电图案之间。

4.根据权利要求3所述的画素结构，其特征在于：所述介电图案靠近所述共同电极的内侧实质上与所述支干的内侧切齐，而该介电图案远离所述共同电极的外侧实质上与所述数据线的外侧切齐。

5.根据权利要求2所述的画素结构，其特征在于：所述介电图案为条状图案，覆盖所述主干的一部分。

6.根据权利要求2所述的画素结构，其特征在于：所述介电图案为岛状图案，并暴露出所述主干。

7.根据权利要求1所述的画素结构，其特征在于：所述介电图案实质上与所述数据线平行，并覆盖该数据线与所述共通线的一部分。

8.根据权利要求1所述的画素结构，其特征在于：所述画素电极的所述分支包括多条第一分支以及多条第二分支，该些第一分支彼此平行且位于所述画素结构的上半部，该些第二分支彼此平行且位于所述画素电极的下半部，该些第一分支与该些第二分支的形状呈线对称。

9.根据权利要求1所述的画素结构，其特征在于：所述画素电极的所述分支彼此平行。

10.根据权利要求1所述的画素结构，其特征在于：所述介电图案的材质包括氮化硅。

11.根据权利要求1所述的画素结构，其特征在于：更包括一保护层，覆盖所述主动组件，该保护层位于所述主动组件与所述画素电极之间。

12.一种画素数组基板，其特征在于：包括：

一基板；

多条扫描线、多条共通线以及多条数据线，配置于所述基板上，其中该扫描线与该数据线相互交错；

多个画素单元，分别与对应的所述扫描线以及所述数据线电性连接，其中每一画素单元包括：

一主动组件，配置于所述基板上，并与对应的所述扫描线及对应的所述数据线电性连接；

一共同电极，配置于所述共通在线，并与该共通线电性连接；

一画素电极，配置于所述主动组件上，并与该主动组件电性连接，所述画素电极具有一条状电极以及多条分支，其中该些分支彼此分离，并自所述条状电极往所述数据线延伸，所述分支于邻近该数据线处彼此断开；以及

一介电图案，配置于所述画素电极上，该介电图案覆盖所述彼此断开的分支。

13.根据权利要求12所述的画素数组基板，其特征在于：所述介电图案包括条状图案、岛状图案。

14.根据权利要求12所述的画素数组基板，其特征在于：所述画素电极的所述分支包括多条第一分支以及多条第二分支，该些第一分支彼此平行且位于所述画素结构的上半部，该些第二分支彼此平行且位于所述画素电极的下半部，所述第一分支与所述第二分支的形状呈线对称。

Images