CN114898662A - 模组及基板 - Google Patents

模组及基板 Download PDF

Info

Publication number
CN114898662A
CN114898662A CN202210488783.7A CN202210488783A CN114898662A CN 114898662 A CN114898662 A CN 114898662A CN 202210488783 A CN202210488783 A CN 202210488783A CN 114898662 A CN114898662 A CN 114898662A
Authority
CN
China
Prior art keywords
conductive
substrate
region
circuit board
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210488783.7A
Other languages
English (en)
Other versions
CN114898662B (zh
Inventor
魏启兵
张鹏
周星耀
刘伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202210488783.7A priority Critical patent/CN114898662B/zh
Publication of CN114898662A publication Critical patent/CN114898662A/zh
Priority to US17/901,563 priority patent/US20230361065A1/en
Application granted granted Critical
Publication of CN114898662B publication Critical patent/CN114898662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0054—Casings specially adapted for display applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064—Earth or grounding circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/302—Electrostatic
    • H01L2924/30205—Discharge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开了一种模组及基板，涉及显示技术领域，包括阵列基板和柔性电路板，阵列基板包括绑定区，绑定区包括第一绑定区和第二绑定区；在绑定区，柔性电路板通过导电胶与阵列基板绑定；在第一绑定区，阵列基板包括第一导电焊盘，柔性电路板包括第二导电焊盘，第一导电焊盘与第二导电焊盘电连接；在第二绑定区，阵列基板包括第一焊接部，柔性电路板包括第二焊接部，第一焊接部与第二焊接部固定，且至少部分第一焊接部和第二焊接部绝缘。如此，有利于减小或者避免静电对绑定区的影响，因而有利于减少或避免由于静电影响而在绑定区出现裂痕、影响绑定可靠性的现象，故有利于提升绑定可靠性。

Description

模组及基板
技术领域
本发明涉及显示技术领域，更具体地，涉及一种模组及基板。
背景技术
电子产品，尤其是手携式产品，愈来愈走向轻薄短小的设计架构。因此新的材料及组装技术不断推陈出新，COF(Chip On Flex，or，Chip On Film)即为一例。COF，常称覆晶薄膜，是将集成电路(IC)固定在柔性线路板上的晶粒软膜构装技术。电子产品的面板和柔性线路板上均设置有绑定焊盘，可通过各向异性导电胶膜将面板上的绑定焊盘与柔性线路板上的绑定焊盘电连接。为提升绑定可靠性，面板和柔性线路板上均会设置虚设焊盘，面板的虚设焊盘和柔性线路板的虚设焊盘之间绑定，通过增大绑定面积的方式来提升绑定可靠性。
然而，在电子产品的生产过程中，无法有效避免静电的产生。在虚设焊盘的位置，当有静电侵入时，会出现尖端放电的现象，导致面板和柔性线路板上虚设焊盘位置处出现撕裂现象。在后续的可靠性试验中，例如盐雾试验，虚设焊盘极有可能出现被腐蚀的现象，影响整体的绑定可靠性。
发明内容
有鉴于此，本发明提供了一种模组及基板，旨在提升产品的抗静电性能以及绑定可靠性。
第一方面，本申请提供一种模组，包括阵列基板和柔性电路板，所述阵列基板包括绑定区，所述绑定区包括第一绑定区和第二绑定区；在所述绑定区，所述柔性电路板通过导电胶与所述阵列基板绑定；
在所述第一绑定区，所述阵列基板包括第一导电焊盘，所述柔性电路板包括第二导电焊盘，所述第一导电焊盘与所述第二导电焊盘电连接；
在所述第二绑定区，所述阵列基板包括第一焊接部，所述柔性电路板包括第二焊接部，所述第一焊接部与所述第二焊接部固定，且至少部分所述第一焊接部和所述第二焊接部绝缘。
第二方面，本申请提供一种基板，包括第一区和围绕所述第一区的第二区，所述第二区包括绑定区，所述绑定区包括第一绑定区和第二绑定区，沿第一方向，所述第二绑定区位于所述第一绑定区的至少一侧；所述第一绑定区中设置有多个第一导电焊盘，所述第二绑定区中设置有多个第一焊接部；所述第一方向为多个第一导电焊盘的排列方向；
所述基板上还设置有第一走线，所述第一走线位于所述绑定区远离所述第一区的一侧，所述第一导电焊盘和所述第一焊接部分别通过连接引线与所述第一走线电连接；
至少部分所述第一焊接部通过导电部电连接。
第三方面，本申请提供另一种模组，包括阵列基板和柔性电路板，所述阵列基板通过对上述第二方面所提供的基板进行切割得到，所述基板包括第一切割线，所述第一切割线位于所述第二区，且位于所述绑定区与所述第一走线之间；
在所述绑定区，所述柔性电路板通过导电胶与所述阵列基板绑定。
第四方面，本申请提供再一种模组，包括阵列基板和柔性电路板，所述阵列基板包括第一绑定区和沿第一方向位于所述第一绑定区至少一侧的第二绑定区；所述柔性线路板包括第三绑定区和沿所述第一方向位于所述第三绑定区至少一侧的第四绑定区，所述第一绑定区与所述第三绑定区绑定，所述第二绑定区与所述第四绑定区绑定；
所述第三绑定区包括沿第一方向排列的第三焊接部，所述第四绑定区包括第四焊接部和接地焊接部，沿第一方向，所述第四焊接部和所述接地焊接部位于所述第三焊接部的同一侧；
至少部分所述第四焊接部与所述接地焊接部电连接。
与相关技术相比，本发明提供的模组及基板，至少实现了如下的有益效果：
本发明实施例所提供的模组中，通过将阵列基板和柔性电路板中不发挥信号传递作用的焊接部绝缘设置，既有利于增大阵列基板与柔性电路板的绑定面积，提升绑定可靠性，又能够避免放电尖端的产生，提升模组整体的抗静电性能，以保证阵列基板和柔性电路板之间的绑定可靠性。或者，本发明实施在柔性电路板上设置接地焊接部，将不发挥信号传递作用的焊接部与接地焊接部电连接，以形成静电释放通路，当有静电作用至不发挥信号传递作用的焊接部时，静电能够传导至接地焊接部而释放，避免了静电对柔性电路板和阵列基板上的焊接部的影响，同样有利于提升模组整体的抗静电性能以及阵列基板与柔性电路板的绑定可靠性。本发明实施例所提供的基板中，在基板上引入了第一走线，将基板上的第一焊接部和第一导电焊盘均通过不同的连接引线与第一走线电连接，并且将部分第一焊接部之间通过导电部连接，同样能够形成静电传输通路，将静电进行传导与释放，因而有利于提升基板在生产过程中的抗静电能力。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1所示为本发明实施例所提供的模组的一种结构示意图；
图2所示为本发明实施例所提供的模组中阵列基板的一种俯视结构图；
图3所示为本发明实施例所提供的模组中柔性电路板的一种俯视结构图；
图4所示为图1中的模组沿AA的一种截面图；
图5所示为图1中的模组沿AA的另一种截面图；
图6所示为图1中的模组沿AA的另一种截面图；
图7所示为图1中的模组沿AA的另一种截面图；
图8所示为本发明实施例所提供的基板的一种俯视图；
图9所示为基板中第一导电焊盘和第一焊接部与第一走线的一种连接示意图；
图10所示为本发明实施例所提供的基板中第一焊接部的一种连接示意图；
图11所示为本发明实施例所提供的基板中第一焊接部的另一种连接示意图；
图12所示为本发明实施例所提供的基板中第一焊接部的另一种连接示意图；
图13所示为图8中基板沿BB的一种截面图；
图14所示为本发明实施例所提供的基板中第一焊接部的另一种连接示意图；
图15所示为本发明实施例所提供的基板中第一焊接部的另一种连接示意图；
图16所示为本发明实施例所提供的基板中第一焊接部的另一种连接示意图；
图17所示为本发明实施例所提供的基板中第一焊接部的另一种连接示意图；
图18所示为本发明实施例所提供的模组的另一种结构示意图；
图19所示为本发明实施例所提供的模组中柔性电路板的一种结构示意图；
图20所示为本发明实施例所提供的柔性电路板上第四焊接部和接地焊接部的一种连接示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
在不脱离本发明的精神或范围的情况下，在本发明中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本发明的修改和变化。需要说明的是，本发明实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1所示为本发明实施例所提供的模组的一种结构示意图，图2所示为本发明实施例所提供的模组中阵列基板的一种俯视结构图，图3所示为本发明实施例所提供的模组中柔性电路板的一种俯视结构图，图4所示为图1中的模组沿AA的一种截面图。
请结合图1至图4，本发明实施例提供一种模组100，包括阵列基板10和柔性电路板20，阵列基板10包括绑定区Q0，绑定区Q0包括第一绑定区Q1和第二绑定区Q2；在绑定区Q0，柔性电路板20通过导电胶90与阵列基板10绑定；
在第一绑定区Q1，阵列基板10包括第一导电焊盘P1，柔性电路板20包括第二导电焊盘P2，第一导电焊盘P1与第二导电焊盘P2电连接；
在第二绑定区Q2，阵列基板10包括第一焊接部B1，柔性电路板20包括第二焊接部B2，第一焊接部B1与第二焊接部B2固定，且至少部分第一焊接部B1和第二焊接部B2绝缘。
可以理解的是，图2仅对阵列基板10中绑定区Q0的结构进行了示意，并未示出阵列基板10上其他区域的结构，对于其他区域的结构可参考相关技术，本发明对此不进行具体限定，另外，图2中绑定区Q0的第一导电焊盘P1和第一焊接部B1也仅为示意，并不对第一导电焊盘P1和第一焊接部B1的实际数量、形状、尺寸和排列方式进行限定。同理，图3仅对柔性电路板20上的第二导电焊盘P2和第二焊接部B2进行了示意，并不对第二导电焊盘P2和第二焊接部B2的实际数量、形状、尺寸和排列方式进行限定。图4仅对阵列基板10和柔性线路板的部分膜层结构进行了示意，并不代表实际的膜层数量和尺寸。
虽然图中未示出，但可以理解的是，阵列基板10上可以包括多条信号线，例如栅极线、数据线、时钟信号线等等，还可以包括多个驱动电路，例如位于显示区的像素驱动电路，位于非显示区的栅极驱动电路等等。对于信号线和驱动电路而言，最终均会与绑定区Q0的第一导电焊盘P1之间形成电连接，以实现信号的传递。可选地，阵列基板10的绑定区Q0用于与柔性电路板20绑定，从而使得柔性电路板20与阵列基板10上的信号线、驱动电路等形成电连接。
具体而言，继续参考图1至图4，本发明实施例所提供的模组100中，阵列基板10包括绑定区Q0，绑定区Q0包括第一绑定区Q1和第二绑定区Q2，其中，在第一绑定区Q1设置有多个第一导电焊盘P1，在第二绑定区Q2设置有多个第一焊接部B1。可选地，柔性电路板20包括与前述第一导电焊盘P1对应的第二导电焊盘P2，还包括与前述第一焊接部B1对应的第二焊接部B2。可选地，第一导电焊盘P1为能够向阵列基板10上的信号线或者驱动电路传输信号的焊盘，第一焊接部B1为虚设的焊接部，并不发挥信号传递的作用。
可选地，柔性电路板20可通过导电胶90实现与阵列基板10的绑定。在将柔性电路板20绑定于阵列基板10上的绑定区Q0后，柔性电路板20上的第二导电焊盘P2与阵列基板10上的第一导电焊盘P1形成电连接并固定，柔性电路板20上的第二焊接部B2与阵列基板10上的第一焊接部B1固定。本申请实施例中，在阵列基板10的绑定区Q0除设置能够实际传递信号的第一导电焊盘P1外，还设置了不传递信号的第一焊接部B1，当将柔性电路板20与阵列基板10绑定后，除第一导电焊盘P1与柔性电路板20上的第二导电焊盘P2绑定外，还将第一焊接部B1与柔性电路板20上的第二焊接部B2进行绑定，如此，增大了阵列基板10与柔性电路板20之间的绑定面积，提高了柔性电路板20与阵列基板10的绑定可靠性。
当将阵列基板10上不发挥信号传递作用的第一焊接部B1与柔性电路板20上的第二焊接部B2绑定时，若第一焊接部B1与第二焊接部B2之间通过导电胶90形成电连接，静电作用至第一焊接部B1或者第二焊接部B2时，在第一焊接部B1或者第二焊接部B2的位置容易形成放电尖端，静电的作用容易在第一焊接部B1或第二焊接部B2所在的区域形成裂缝。后续进行可靠性试验时，例如进行盐雾试验时，会在裂缝的位置形成腐蚀现象，影响绑定效果。
为解决上述问题，本申请所提供的模组中，当将阵列基板10与柔性电路板20绑定之后，对应设置的至少部分第一焊接部B1和第二焊接部B2之间是绝缘的，当有静电作用于绝缘设置的第一焊接部B1和第二焊接部B2时，将不再会形成放电尖端，因而静电不再会对第一焊接部B1和第二焊接部B2造成影响，故，有利于提升阵列基板10和柔性电路板20的绑定可靠性。
可选地，第二绑定区Q2设置有多个第一焊接部B1，多个第一焊接部B1和与之对应的第二焊接部B2之间均绝缘，均不会形成放电尖端，即使有静电入侵，也不会对第一焊接部B1和第二焊接部B2造成影响，不会对第一焊接部B1和第二焊接部B2之间的焊接可靠性造成影响，因而有利于提升阵列基板10和柔性电路板20之间的整体绑定可靠性。
继续结合图1至图4，在本发明的一种可选实施例中，至少部分第一焊接部B1不包含导电材料。
具体而言，为实现第一焊接部B1和第二焊接部B2之间的绝缘，本申请提供的一种方式是使至少部分焊接部的构成材料选为绝缘材料，即，不包含导电材料。相关技术中，当在绑定区形成不发挥信号传递作用的焊接部时，此部分焊接部和发挥传递信号作用的导电焊盘通常是在同一工艺流程中制作的，均包括导电材料，例如均包括导电金属。而本申请在形成第一焊接部B1时，可将原本形成在第一焊接部B1所在位置的导电材料去除，或者不在第一焊接部B1对应的位置形成导电材料。如此，在将柔性电路板20与阵列基板10进行绑定后，阵列基板10上的第一焊接部B1将不会与柔性电路板20上的第二焊接部B2形成电连接，如此避免了在第一焊接部B1和第二焊接部B2所在的区域形成放电尖端，因而有利于提升模组的抗静电能够力，同时有利于提升柔性电路板20与阵列基板10之间的绑定可靠性。
图5所示为图1中的模组沿AA的另一种截面图，该实施例示出了阵列基板10上的第一焊接部B1的另一种结构。
请参考图5，在本发明的一种可选实施例中，至少部分第一焊接部B1包括凹槽11，至少部分导电胶90位于凹槽11中。
可选地，阵列基板10上通常包括多个膜层堆叠结构，堆叠的膜层例如包括导电层和绝缘层。当阵列基板10中的第一焊接部B1仅包含绝缘材料，而不包含导电材料时，可在第一焊接部B1上形成如图5所示的凹槽11。当将柔性电路板20与阵列基板10进行绑定时，第一焊接部B1和第二焊接部B2之间的导电胶90将进入上述凹槽11中，如此有利于增大导电胶90与第一焊接部B1的接触面积，从而增大导电胶90与阵列基板10的基础面积，因此有利于提高第一焊接部B1和第二焊接部B2之间的绑定可靠性，进而有利于提升阵列基板10与柔性电路板20之间的绑定可靠性。
当采用导电胶90将柔性电路板20与阵列基板10进行绑定时，导电胶90在尚未固化时具有一定的流动性，导电胶90的溢胶方向有一定的不可控性，若流动至偏光片贴附区域，将会对显示造成较大的影响。本申请中第一焊接部B1包括凹槽11时，一部分导电胶90将流入凹槽11中，因而能够在一定程度上解决导电胶90溢胶方向不可控而导致导电胶90侵入偏光片贴附区域的问题，因而有利于保证将模组应用到显示装置中时显示装置的显示效果。
可选地，本申请实施例所提及的导电胶90例如可以为ACF(AnisotropicConductive Film)，即异方性导电胶膜。
继续参考图5，在本发明的一种可选实施例中，在绑定区Q0，阵列基板10包括衬底00、至少一层金属层01和位于金属层01背离衬底00一侧的绝缘层02，凹槽11至少位于绝缘层02。
需要说明的是，图5仅示出了绑定区Q0的阵列基板10包括一层金属层01的方案，在本发明的一些其他实施中，绑定区Q0的阵列基板10还可包括两层或者两层以上的金属层，例如请参考图6，图6所示为图1中的模组沿AA的另一种截面图，当绑定区Q0包括多层金属层时，例如包括金属层011和012，沿垂直于衬底的方向相邻金属层之间由绝缘层隔离，且沿垂直于衬底00的方向任意相邻的两个金属层之间通过过孔电连接而形成第一导电焊盘P1。可选地，第一导电焊盘P1中位于最上层的金属层(图6中体现为金属层012)背离衬底00的一侧设置有绝缘层02，第一焊接部B1中的凹槽11位于该绝缘层02，如此，无需在阵列基板10中另外引入新的膜层来形成第一焊接部B1的凹槽11，复用现有的膜层结构形成凹槽11即可，因而在有利于提升绑定可靠性和显示稳定性的同时，还有利于简化阵列基板10的膜层结构。
继续参考图4至图6，在本发明的一种可选实施例中，在第一绑定区Q1，第一导电焊盘P1位于金属层011和/或金属层012，绝缘层包括开口部12，开口部12暴露第一导电焊盘P1；开口部12与凹槽11在同一工序中制作。
具体而言，当第一导电焊盘P1包括一层或者多层金属层时，会在最上层的金属层(距离衬底最远的金属层012)背离衬底00的一侧引入绝缘层02，对相邻的第一导电焊盘P1进行隔离，避免相邻第一导电焊盘P1之间出现短路的现象。此外，本申请在上述绝缘层上形成开口部12，用于暴露第一导电焊盘P1，当采用导电胶90将阵列基板10上的第一导电焊盘P1与柔性电路板20上的第二导电焊盘P2电连接时，至少部分导电胶90能够填充至上述开口部12中，增大了导电胶90与阵列基板10的接触面积，同样有利于提高阵列基板10与柔性电路板20的绑定可靠性。而且，开口部12的设置也能够在一定程度上解决导电胶90溢胶方向不可控而导致导电胶90侵入偏光片贴附区域的问题，因而有利于保证显示效果。
本申请实施例中，将用于暴露第一导电焊盘P1的开口部12与第一焊接部B1上的凹槽11在同一工序中制作时，有利于简化阵列基板10的整体制作工艺，提高阵列基板10的生产效率。
继续参考图6，在本发明的一种可选实施例中，第一焊接部B1均不包含导电材料，且各第一焊接部B1均包括凹槽11，至少部分导电胶90填充于凹槽11中。
具体而言，图6实施例示出了阵列基板10上的不发挥信号传递功能的各第一焊接部B1均仅包括绝缘材料，且各第一焊接部B1均设置有凹槽11的方案，如此，各第一焊接部B1与第二焊接部B2之间的区域均不会形成放电尖端，即使静电作用至第二绑定区Q2，也不会对第二绑定区Q2的绑定性能造成影响，因而有利于提高阵列基板10与柔性电路板20的整体绑定可靠性。此外，在各第一焊接部B1上均设置凹槽11的方式，使得各个凹槽11均能够由导电胶90填充，一方面，更加有利于提升导电胶90与阵列基板10的接触面积，提升阵列基板10与柔性电路板20之间的绑定可靠性；另一方面，更多的凹槽11设计更有利于解决导电胶90溢胶方向不可控而导致导电胶90侵入偏光片贴附区域的问题，有利于保证显示效果。
以上实施例示出了通过设置至少部分第一焊接部B1不包含导电材料以使此部分第一焊接部B1与对应的第二焊接部B2之间绝缘的方案，在本发明的一种可选实施例中，至少部分第二焊接部B2不包含导电材料。例如请参考图7，图7所示为图1中的模组沿AA的另一种截面图。
相关技术的柔性电路板中，与阵列基板上的第一导电焊盘对应的第二导电焊盘通常采用金属材料制作，在制作第二导电焊盘的同时，会一并制作第二焊接部，即相关技术中的第二焊接部会包含金属导电材料。而本申请中的至少部分第二焊接部B2并不包含金属导电材料，从而有利于确保第二焊接部B2与阵列基板10上的第一焊接部B1之间的绝缘可靠性，更加有利于避免在第一焊接部B1和第二焊接部B2对应的区域形成放电尖端的现象的发生。在实际制作过程中，可在第二焊接部B2对应的位置不形成导电材料，或者，在第二焊接部B2对应的位置形成导电材料后再将导电材料去除，本申请对此不进行具体限定。
可选地，可设置对应设置的第一焊接部B1和第二焊接部B2中的至少一者不包含导电材料，即可实现第一焊接部B1和第二焊接部B2之间的绝缘固定关系。
请结合图1至图7，本申请所提供的上述模组的实施例中，通过将位于第二绑定区Q2中的至少部分第一焊接部B1和与此部分第一焊接部B1对应的第二焊接部B2绝缘设置，有利于避免第一焊接部B1和第二焊接部B2所在区域形成放电尖端，消除静电传输的路径，避免静电对第一焊接部B1和第二焊接部B2的绑定可靠性造成影响，因而有利于提升模组中阵列基板10与柔性电路板20的整体绑定可靠性。
图8所示为本发明实施例所提供的基板的一种俯视图，图9所示为基板中第一导电焊盘P1和第一焊接部B1与第一走线L0的一种连接示意图，可以理解的是，本发明实施例所提供的基板为形成阵列基板10的中间产品，例如通过将基板上的部分区域进行切割操作后即可形成阵列基板10，对此将在后文中进行详细说明。
基于同一发明构思，本发明还提供一种基板200，例如请参考图8和图9，该基板200包括第一区Q10和围绕第一区Q10的第二区Q20，第二区Q20包括绑定区Q0，绑定区Q0包括第一绑定区Q1和第二绑定区Q2，沿第一方向D1，第二绑定区Q2位于第一绑定区Q1的至少一侧；第一绑定区Q1中设置有多个第一导电焊盘P1，第二绑定区Q2中设置有多个第一焊接部B1；第一方向D1为多个第一导电焊盘P1的排列方向；
基板200上还设置有第一走线L0，第一走线L0位于绑定区Q0远离第一区Q10的一侧，第一导电焊盘P1和第一焊接部B1分别通过连接引线L1与第一走线L0电连接；
至少部分第一焊接部B1通过导电部30电连接。
可以理解的是，图8仅对基板上的第一区Q10和第二区Q20的相对位置关系进行了示意，并不代表第一区Q10和第二区Q20的实际尺寸，第二区Q20中包括绑定区Q0，图8中绑定区Q0的第一导电焊盘P1和第一焊接部B1也仅为示意，并不对第一导电焊盘P1和第一焊接部B1的实际数量、形状和尺寸进行限定。
虽然图中未示出，但可以理解的是，基板200上包括多条信号线，例如栅极线、数据线、时钟信号线等等，还包括多个驱动电路，例如位于第一区Q10的像素驱动电路，位于第二区Q20的栅极驱动电路等等。对于信号线和驱动电路而言，最终均会与绑定区Q0的第一导电焊盘P1之间形成电连接，以实现信号的传递。
图9仅示出了部分第一导电焊盘P1和部分第一焊接部B1与第一走线L0的连接关系，其余第一导电焊盘P1和第一焊接部B1与第一走线L0的连接关系均可参照图9，本发明不再详细示出。
具体而言，请结合图8和图9，本发明实施例所提供的基板中，其第二区Q20除包括绑定区Q0外，在绑定区Q0远离第一区Q10的一侧还设置有预留区，预留区中设置有第一走线L0，绑定区Q0中的第一导电焊盘P1和第一焊接部B1分别通过连接引线L1与前述第一走线L0形成电连接。
可以理解的是，在基板的制作过程中，不可避免的会受到静电的影响，当静电作用至基板上的第一导电焊盘P1或者第一焊接部B1时，在第一导电焊盘P1或第一焊接部B1对应的位置可能会出现尖端放电的现象，影响后续的绑定可靠性。
为此，本发明在绑定区Q0远离第一区Q10的一侧引入第一走线L0，将第一导电焊盘P1和第一焊接部B1分别通过连接引线L1与第一走线L0电连接，如此，当有静电作用至第一导电焊盘P1或者第一焊接部B1时，静电能够通过第一走线L0进行释放，相当于形成了静电传输路径，因而有利于提升基板在制作过程中的抗静电性能。
此外，本发明还将至少部分第一焊接部B1通过导电部30电连接，由于第一焊接部B1还通过连接引线L1与第一走线L0电连接，如此，第一焊接部B1、连接第一焊接部B1的导电部30、连接第一焊接部B1的连接引线L1、以及第一走线L0之间形成了放电回路，当静电侵入时，静电将能够通过该放电回路进行释放，有利于避免静电对第一焊接部B1的影响，因而更加有利于提升基板的抗静电性能，有利于提升后期将绑定区Q0与柔性电路板20进行绑定时的绑定可靠性。
需要说明的是，当利用本发明实施例所提供的基板形成阵列基板10时，在将阵列基板10与柔性电路板20绑定后，第一焊接部B1是无需传递信号的，因此，即使在制作基板的过程中将部分第一焊接部B1通过导电部30形成电连接，也不会对阵列基板10上整体的信号传递造成影响。
图10所示为本发明实施例所提供的基板中第一焊接部B1的一种连接示意图，该实施例示出了第一绑定区Q1中的第一焊接部B1与第一走线L0和导电部30的一种连接关系。
请参考图10，在本发明的一种可选实施例中，基板包括多个导电部30，各导电部30分别与至少两个第一焊接部B1电连接，且不同的导电部30连接不同的第一焊接部B1。
具体而言，本实施例在基板上引入了多个导电部30，可将每相邻的两个第一焊接部B1划分为一组，可选地，每组焊接部中的两个第一焊接部B1之间均通过导电部30电连接，如此，每组焊接部中的两个第一焊接部B1均通过导电部30和连接引线L1与第一走线L0形成导电回路，由于每个第一焊接部B1均位于对应的导电回路中，当有静电作用至第一绑定区Q1时，导电回路将能够对静电进行传导释放，使得各第一焊接部B1均能够免受静电的影响，因而提升了每个第一焊接部B1的抗静电能力，有利于提升基板整体的抗静电能力。
可以理解的是，图10仅示出了利用导电部30连接相邻的两个第一焊接部B1的方案，在本发明的一些其他实施例中，还可利用导电部30连接不相邻的两个第一焊接部B1，使得导电部30的长度变大，形成的导电回路的尺寸变大，延长静电传导路径，更有利于降低静电的影响，例如请参考图11，图11所示为本发明实施例所提供的基板中第一焊接部B1的另一种连接示意图，与同一导电部30连接的两个第一焊接部B1之间还设置了一个第一导电部30，当然，图11也仅为举例说明，并不对由同一第一导电部30连接的两个第一焊接部B1之间的第一焊接部B1的数量进行限定，在本发明的其他一些实施例中，与同一导电部30连接的两个第一焊接部B1之间的第一焊接部B1的数量还可为两个或者两个以上，本发明对此不进行具体限定。
图12所示为本发明实施例所提供的基板中第一焊接部B1的另一种连接示意图，该实施例示出了第一绑定区Q1中的第一焊接部B1与第一走线L0和导电部30的另一种连接关系。
请参考图12，在本发明的一种可选实施例中，多个第一焊接部B1通过同一导电部30电连接。
具体而言，当绑定区Q0中仅包括一个第二绑定区Q2时，位于该第二绑定区Q2中的各第一焊接部B1可通过同一导电部30形成电连接，同样能够形成导电回路，如此无需为不同位置的第一焊接部B1设置不同的导电部30，在利用导电回路实现静电传导的同时，还有利于简化基板上导电部30的制作工艺。
可选地，请结合图8，当基板的绑定区Q0包括两个位置不同的第二绑定区Q2时，例如在第一绑定区Q1的两侧分别设置一个第二绑定区Q2时，位于同一第二绑定区Q2中的第一焊接部B1可通过同一导电部30形成电连接，位于不同的第二绑定区Q2中的第一焊接部B1对应不同的导电部30。如此，不同第二绑定区Q2中的第一焊接部B1分别位于不同的导电回路中，均能够对静电起到有效的传导作用。
可以理解的是，上述实施例仅以第二绑定区Q2中仅包括一行第一导电部30的方案为例进行说明，在本发明的一些其他实施例中，同一第二绑定区Q2还可包括两行或者两行以上的第一焊接部B1，此时，位于同一行的第一焊接部B1可与同一导电部30形成电连接，不同行的第一焊接部B1对应不同的导电部30，在同一第二绑定区Q2中形成了多个导电回路，同样能够实现对静电的有效传导。
图13所示为图8中基板沿BB的一种截面图，本实施例示出了部分第一焊接部B1在基板上的一种膜层堆叠结构。可选地，第一焊接部B1包括异层或者两层导电金属，例如第一导电金属M1和第二导电金属M2，当包括两层导电金属时，两层导电金属之间通过过孔电连接。
请结合图和图13，在本发明的一种可选实施例中，第一焊接部B1包括至少一层导电金属，前述实施例中的导电部30与至少一层导电金属同层设置。
具体而言，本发明将连接第一焊接部B1的导电部30与第一焊接部B1中的至少一层导电金属同层设置，在制作第一焊接部B1中的导电金属的同时即可完成导电部30的制作，无需为导电部30引入单独的制作工序，因而有利于简化基板整体的制作工序，提高生产效率。
可选地，当第一焊接部B1包括两层或者两层以上的导电金属时，导电部30可与第一焊接部B1中的任意一层导电金属同层设置，或者也可将导电部30设置为与第一焊接部B1类似的多层导电金属的结构，同一导电部30中的多层导电金属电连接，本发明对此不进行具体限定。
图14所示为本发明实施例所提供的基板中第一焊接部B1的另一种连接示意图，本实施例中对第一焊接部B1和第一走线L0之间的连接引线L1的结构进行了详细示意。
请参考图14，在本发明的一种可选实施例中，第一走线L0沿第一方向D1延伸，连接引线L1位于绑定区Q0和第一走线L0之间，且连接引线L1的长度大于第一导电焊盘P1或第一焊接部B1与第一走线L0之间的距离。
具体而言，本实施中，第一走线L0的延伸方向与第一焊接部B1的排列方向相同，连接第一走线L0和第一焊接部B1的连接引线L1位于第一走线L0和第一焊接部B1之间，可选地，当连接引线L1用于连接第一焊接部B1和第一走线L0时，连接引线L1的长度大于第一焊接部B1与第一走线L0之间的距离；当连接引线L1用于连接第一导电焊盘P1与第一走线L0时，连接引线L1的长度大于第一导电焊盘P1与第一走线L0之间的距离，如此设置，相当于延长了第一走线L0与第一焊接部B1之间以及第一走线L0与第一导电焊盘P1之间的电荷传输路径，当有静电入侵时，相当于延长了静电传输路径，从而更加有利于静电的传导与释放，还有利于避免静电传输至第一区Q10内而对基板10上的其他结构造成影响。
需要说明的是，第一焊接部B1与第一走线L0之间的距离指的是，第一焊接部B1靠近第一走线L0的一端与第一走线L0之间的距离(最小距离)；第一导电焊盘P1与第一走线L0之间的距离指的是，第一导电焊盘P1靠近第一走线L0的一端与第一走线L0之间的距离(最小距离)。
继续参考图14，在本发明的一种可选实施例中，至少部分连接引线L1包括蛇形走线线段。
具体而言，本实施例将部分连接引线L1设置为蛇形走线，有效增大了单条连接引线L1的长度，从而增大了静电传输的路径的长度，更加有利于静电的传导与释放。可选地，图14仅示出了将连接引线L1的中间部分设置为蛇形引线的方案，在本发明的一些其他实施例中，为进一步增大连接引线L1的长度，还可通过连接引线L1中蛇形走线的覆盖区域的方式来实现。当然，在本发明的一些其他实施例中，还可通过在连接引线L1中引入弧形走线、或折线等方式来增加连接引线L1的长度，本发明对此不进行具体限定。
图15所示为本发明实施例所提供的基板中第一焊接部B1的另一种连接示意图，本实施例中对第一焊接部B1和第一走线L0之间的连接引线L1的结构进行了另一种示意。
请参考图15，在本发明的一种可选实施例中，至少部分连接引线L1包括电连接的第一线段L11和第二线段L12，第一线段L11沿第二方向D2延伸且与第一焊接部B1电连接，第二线段L12沿第一方向D1延伸且与第一走线L0电连接，其中，第二方向D2与第一方向D1相交。
具体而言，本实施例示出了位于第一走线L0与第一焊接部B1之间的连接引线L1的另一种结构，可选地，第一方向D1为第一走线L0的延伸方向或者第一焊接部B1的排列方向，第二方向D2指的是第一焊接部B1或者第一导电焊盘P1指向第一走线L0的方向。本实施例中，将至少部分连接引线L1设置为首尾相连的多条线段，例如至少包括沿第二方向D2延伸的第一线段L11以及沿第一方向D1延伸的第二线段L12，第二线段L12可在通过一条沿第二方向D2延伸的线段与第一走线L0形成电连接。如此同样能够有效延长静电传输通路的长度，同样有利于静电的传导与释放。
对于通过导电部30连接的两个第一焊接部B1而言，可将与其中一个第一焊接部B1对应的连接引线L1设置为上述多条线段的结构，将另一个第一焊接部B1对应的连接引线L1设置为单条直线(例如图15所示的结构)，当然还可设置为包含蛇形走线的结构(例如请参考图16)，再或者设置为上述多条线段的结构(例如请参考图17)，从而进一步增大导电回路的尺寸，更加有利于静电的传导与释放，避免静电对绑定区Q0的器件造成影响，或者通过绑定区Q0传输至第一区Q10而对基板上的其他结构造成影响。其中，图16所示为本发明实施例所提供的基板中第一焊接部B1的另一种连接示意图，图17所示为本发明实施例所提供的基板中第一焊接部B1的另一种连接示意图。
图18所示为本发明实施例所提供的模组的另一种结构示意图，请参考图18，基于同一发明构思，本发明还提供另一种模组100，包括阵列基板10和柔性电路板20，阵列基板10通过对上述实施例中的基板200进行切割得到，如图8所示，基板200包括第一切割线L00，第一切割线L00位于第二区Q20，且位于绑定区Q0与第一走线L0之间；在绑定区Q0，柔性电路板20通过导电胶与阵列基板10绑定。
具体而言，本实施例模组中的阵列基板10，可通过对前述实施例中基板200进行切割得到，基板上的第一切割线L00位于绑定区Q0与第一走线L0之间，在进行切割后，第一走线L0将会从基板上分离。柔性电路板20通过导电胶与阵列基板10绑定而形成本实施中的模组。
可选地，本实施例所提供的模组100中，柔性电路板20的结构可参考图3和图7实施例中柔性电路板20的结构，柔性电路板20上的第二焊接部B2与阵列基板10上的第一焊接部B1绝缘。可选地，柔性电路板20中的至少部分第二焊接部B2设置为不包含导电材料，如此，在将柔性电路板20与阵列基板10绑定时，柔性电路板20上的第二焊接部B2将不会与对应的第一焊接部B1形成放电尖端，从而避免静电对第一焊接部B1和第二焊接部B2所在区域造成损坏而影响后续的绑定可靠性，因此同样有利于提高模组的抗静电能力以及阵列基板10与柔性电路板20之间的绑定可靠性。
图19所示为本发明实施例所提供的模组中柔性电路板20的一种结构示意图，基于同一发明构思，本发明还提供另一种模组，该模组中阵列基板10和柔性电路板20的相对位置关系例如可参考图1或者图18，该模组包括阵列基板10和例如图19所示柔性电路板20，阵列基板的结构可参考图2至图7实施例中的结构，也可采用图18对应实施例中阵列基板10的结构，阵列基板10包括第一绑定区Q1和沿第一方向D1位于第一绑定区Q1至少一侧的第二绑定区Q2；柔性电路板20包括第三绑定区Q3和沿第一方向D1位于第三绑定区Q3至少一侧的第四绑定区Q4，第一绑定区Q1与第三绑定区Q3绑定，第二绑定区Q2与第四绑定区Q4绑定；第三绑定区Q3包括沿第一方向D1排列的第三焊接部P3，第四绑定区Q4包括第四焊接部P4和接地焊接部P0，沿第一方向D1，第四焊接部P4和接地焊接部P0位于第三焊接部P3的同一侧；至少部分第四焊接部P4与接地焊接部P0电连接。
可选地，本实施例所提供的模组中，阵列基板10的结构可采用图4至图7所对应的结构，即阵列基板10中的至少部分第一焊接部B1不包含导电材料，从而使得当将第一焊接部B1与柔性电路板20上的第四焊接部P4进行绑定时，第一焊接部B1与第四焊接部P4绝缘，不会形成放电尖端，避免静电对第一焊接部B1和第四焊接部P4所在区域的损坏，以提升绑定可靠性。
可选地，本实施例所提供的模组中，阵列基板10的结构还可采用18所示实施例所对应的结构，由图8所示的基板切割形成。
图19实施例中仅对柔性电路板20上的第三焊接部P3、第四焊接部P4以及接地焊接部P0的相对位置关系进行了示意，并不代表实际的形状、数量和尺寸。可选地，柔性电路板20上的第三焊接部P3用于与阵列基板10上的第一导电焊盘P1绑定并用于信号的传输，柔性电路板20上的第四焊接部P4用于与阵列基板10上的第一焊接部B1绑定，以增大柔性电路板20与阵列基板10的绑定面积，提高绑定可靠性。
本实施例中，在柔性电路板20上设置了接地焊接部P0，并且将至少部分第四焊接部P4与接地焊接部P0电连接，当将柔性电路板20与阵列基板10绑定后，即使有静电侵入第四焊接部P4与第一焊接部B1所在的区域时，静电也能通过第四焊接部P4传导至接地焊接部P0，避免静电对第一焊接部B1和第四焊接部P4所在位置造成损伤，因而同样有利于提高模组的抗静电能力以及柔性电路板20与阵列基板10之间的绑定可靠性。
由于柔性电路板20上设置了用于传导静电的接地焊接部P0，因此，阵列基板10无论采用图4至图7所示的结构或者图18实施例对应的结构，静电均能够经由接地焊接部P0传导至模组之外，因而均有利于提升模组的抗静电能力以及绑定可靠性。
图20所示为本发明实施例所提供的柔性电路板20上第四焊接部P4和接地焊接部P0的一种连接示意图，该实施例以异形结构的柔性电路板20为例进行说明，并不对柔性电路板20的实际轮廓结构进行示意，在本发明的一些其他实施例中，柔性电路板20的轮廓形状还可体现为其他，本发明对此不进行具体限定。
请参考图20，在本发明的一种可选实施例中，柔性电路板20还包括第一引出线L10和第二引出线L20，第一引出线L10的第一端与第四焊接部P4电连接，第二引出线L20的第一端与接地焊接部P0电连接；第一引出线L10和第二引出线L20沿着柔性电路板20的至少部分外边缘布线，第一引出线L10的第二端和第二引出线L20的第二端电连接。
具体而言，本实施例中的第一引出线L10可看作是从柔性电路板20的第四焊接部P4引出且与第四焊接部P4电连接的走线，第二引出线L20可看作是从柔性电路板20的接地焊接部P0引出且与接地焊接部P0电连接的走线，第一引出线L10和第二引出线L20远离第四焊接部P4和接地焊接部P0的一端电连接，本申请将第一引出线L10和第二引出线L20均沿着柔性电路板20的至少部分外边缘布线，相当于延长了第四焊接部P4与接地焊接部P0之间的连接引线L1的长度，当有静电作用至第四焊接部P4和与第四焊接部P4对应的第一焊接部B1时，静电将能够通过第一引出线L10和第二引出线L20传导至接地焊接部P0，第一引出线L10和第二引出线L20的长度越长，越有利于静电的释放，越有利于避免静电对第一焊接部B1和第二焊接部B2造成损坏等影响，因而更加有利于提升第一焊接部B1与第四焊接部P4的绑定可靠性。
继续参考图20，在本发明的一种可选实施例中，多个第四焊接部P4均通过不同的第一引出线L10与第二引出线L20电连接。
具体而言，当柔性电路板20上的同一第四绑定区Q4设置有多个第四焊接部P4时，可从多个第四焊接部P4分别引出不同的第一引出线L10，不同的第一引出线L10均可按照柔性电路板20的外边框的轮廓的形状进行走线，并且将不同的第一引出线L10均与接地焊接部P0引出的第二引出线L20电连接，从而使得作用至每个第四焊接部P4或第一焊接部B1的静电均能够通过第一引出线L10和第二引出线L20向接地焊接部P0传导，而且将沿着柔性电路板20的外边框走线的方式增大了第一引出线L10和第二引出线L20的长度，延长了静电传导的路径，因而能够在很大程度上避免静电对第一焊接部B1和第四焊接部P4的影响，故更加有利于提升柔性电路板20与阵列基板10的绑定可靠性。
综上，本发明提供的模组及基板，至少实现了如下的有益效果：
本发明实施例所提供的模组中，通过将阵列基板和柔性电路板中不发挥信号传递作用的焊接部绝缘设置，既有利于增大阵列基板与柔性电路板的绑定面积，提升绑定可靠性，又能够避免放电尖端的产生，提升模组整体的抗静电性能，以保证阵列基板和柔性电路板之间的绑定可靠性。或者，本发明实施在柔性电路板上设置接地焊接部，将不发挥信号传递作用的焊接部与接地焊接部电连接，以形成静电释放通路，将有静电作用至不发挥信号传递作用的焊接部时，静电能够传导至接地焊接部而释放，避免了静电对柔性电路板和阵列基板上的焊接部的影响，同样有利于提升模组整体的抗静电性能以及阵列基板与柔性电路板的绑定可靠性。本发明实施例所提供的基板中，在基板上引入了第一走线，将基板上的第一焊接部和第一导电焊盘均通过不同的连接引线与第一走线电连接，并且将部分第一焊接部之间通过导电部连接，同样能够形成静电传输通路，将静电进行传导与释放，因而有利于提升基板在生产过程中的抗静电能力。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种模组，其特征在于，包括阵列基板和柔性电路板，所述阵列基板包括绑定区，所述绑定区包括第一绑定区和第二绑定区；在所述绑定区，所述柔性电路板通过导电胶与所述阵列基板绑定；
在所述第一绑定区，所述阵列基板包括第一导电焊盘，所述柔性电路板包括第二导电焊盘，所述第一导电焊盘与所述第二导电焊盘电连接；
在所述第二绑定区，所述阵列基板包括第一焊接部，所述柔性电路板包括第二焊接部，所述第一焊接部与所述第二焊接部固定，且至少部分所述第一焊接部和所述第二焊接部绝缘。
2.根据权利要求1所述的模组，其特征在于，至少部分所述第一焊接部不包含导电材料。
3.根据权利要求1所述的模组，其特征在于，至少部分所述第一焊接部包括凹槽，至少部分所述导电胶位于所述凹槽中。
4.根据权利要求3所述的模组，其特征在于，在所述绑定区，所述阵列基板包括衬底、至少一层金属层和位于所述金属层背离所述衬底一侧的绝缘层，所述凹槽至少位于所述绝缘层。
5.根据权利要求4所述的模组，其特征在于，在所述第一绑定区，所述第一导电焊盘位于所述金属层，所述绝缘层包括开口部，所述开口部暴露所述第一导电焊盘；所述开口部与所述凹槽在同一工序中制作。
6.根据权利要求1所述的模组，其特征在于，所述第一焊接部均不包含导电材料，且各所述第一焊接部均包括凹槽，至少部分所述导电胶填充于所述凹槽中。
7.根据权利要求1所述的模组，其特征在于，至少部分所述第二焊接部不包含导电材料。
8.一种基板，其特征在于，包括第一区和围绕所述第一区的第二区，所述第二区包括绑定区，所述绑定区包括第一绑定区和第二绑定区，沿第一方向，所述第二绑定区位于所述第一绑定区的至少一侧；所述第一绑定区中设置有多个第一导电焊盘，所述第二绑定区中设置有多个第一焊接部；所述第一方向为多个第一导电焊盘的排列方向；
所述基板上还设置有第一走线，所述第一走线位于所述绑定区远离所述第一区的一侧，所述第一导电焊盘和所述第一焊接部分别通过连接引线与所述第一走线电连接；
至少部分所述第一焊接部通过导电部电连接。
9.根据权利要求8所述的基板，其特征在于，所述基板包括多个所述导电部，各所述导电部分别与至少两个所述第一焊接部电连接，且不同的导电部连接不同的所述第一焊接部。
10.根据权利要求8所述的基板，其特征在于，多个所述第一焊接部通过同一所述导电部电连接。
11.根据权利要求8所述的基板，其特征在于，所述第一焊接部包括至少一层导电金属，所述导电部与至少一层所述导电金属同层设置。
12.根据权利要求8所述的基板，其特征在于，所述第一走线沿所述第一方向延伸，所述连接引线位于所述绑定区和所述第一走线之间，且所述连接引线的长度大于所述第一导电焊盘或所述第一焊接部与所述第一走线之间的距离。
13.根据权利要求12所述的基板，其特征在于，至少部分所述连接引线包括蛇形走线线段。
14.根据权利要求12所述的基板，其特征在于，至少部分连接引线包括电连接的第一线段和第二线段，所述第一线段沿第二方向延伸且与所述第一焊接部电连接，所述第二线段沿所述第一方向延伸且与所述第一走线电连接，其中，所述第二方向与所述第一方向相交。
15.一种模组，其特征在于，包括阵列基板和柔性电路板，所述阵列基板通过对权利要求8至14中任一所述的基板进行切割得到，所述基板包括第一切割线，所述第一切割线位于所述第二区，且位于所述绑定区与所述第一走线之间；
在所述绑定区，所述柔性电路板通过导电胶与所述阵列基板绑定。
16.一种模组，其特征在于，包括阵列基板和柔性电路板，所述阵列基板包括第一绑定区和沿第一方向位于所述第一绑定区至少一侧的第二绑定区；所述柔性线路板包括第三绑定区和沿所述第一方向位于所述第三绑定区至少一侧的第四绑定区，所述第一绑定区与所述第三绑定区绑定，所述第二绑定区与所述第四绑定区绑定；
所述第三绑定区包括沿第一方向排列的第三焊接部，所述第四绑定区包括第四焊接部和接地焊接部，沿第一方向，所述第四焊接部和所述接地焊接部位于所述第三焊接部的同一侧；
至少部分所述第四焊接部与所述接地焊接部电连接。
17.根据权利要求16所述的模组，其特征在于，还包括第一引出线和第二引出线，所述第一引出线的第一端与所述第四焊接部电连接，所述第二引出线的第一端与所述接地焊接部电连接；
所述第一引出线和所述第二引出线沿着所述柔性电路板的至少部分外边缘布线，所述第一引出线的第二端和所述第二引出线的第二端电连接。
18.根据权利要求17所述的模组，其特征在于，多个所述第四焊接部均通过不同的所述第一引出线与所述第二引出线电连接。
CN202210488783.7A 2022-05-06 2022-05-06 模组及基板 Active CN114898662B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210488783.7A CN114898662B (zh) 2022-05-06 2022-05-06 模组及基板
US17/901,563 US20230361065A1 (en) 2022-05-06 2022-09-01 Module and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210488783.7A CN114898662B (zh) 2022-05-06 2022-05-06 模组及基板

Publications (2)

Publication Number Publication Date
CN114898662A true CN114898662A (zh) 2022-08-12
CN114898662B CN114898662B (zh) 2023-09-26

Family

ID=82719989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210488783.7A Active CN114898662B (zh) 2022-05-06 2022-05-06 模组及基板

Country Status (2)

Country Link
US (1) US20230361065A1 (zh)
CN (1) CN114898662B (zh)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013001A (ja) * 1996-06-25 1998-01-16 Sony Corp 配線基板
KR19980048656A (ko) * 1996-12-18 1998-09-15 구자홍 돌기가 형성된 범프 및 그 제조방법
US6219911B1 (en) * 1998-03-23 2001-04-24 Polymer Flip Chip Corp. Flip chip mounting technique
JP2005340561A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 配線基板
US20060157853A1 (en) * 2005-01-14 2006-07-20 Ya-Ting Ho Thermal bonding structure and manufacture process of flexible printed circuit board
JP2009267109A (ja) * 2008-04-25 2009-11-12 Mitsui Mining & Smelting Co Ltd フレキシブル配線基板、フレキシブル半導体装置および液晶表示装置
CN102315211A (zh) * 2010-06-30 2012-01-11 上海天马微电子有限公司 薄膜晶体管阵列面板
US20120320301A1 (en) * 2011-06-17 2012-12-20 Ok-Kwon Shin Integrated circuit chip on film and liquid crystal display including the same
JP2015072764A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20180168026A1 (en) * 2016-03-18 2018-06-14 Boe Technology Group Co., Ltd Flexible circuit board, array substrate, fabricating method thereof, and display apparatus
CN108227268A (zh) * 2018-01-31 2018-06-29 武汉华星光电技术有限公司 液晶显示装置的制作方法及液晶显示装置
CN108957878A (zh) * 2018-07-19 2018-12-07 武汉天马微电子有限公司 显示模组及其制备方法和显示装置
CN110346994A (zh) * 2019-07-23 2019-10-18 昆山国显光电有限公司 阵列基板和显示面板
CN110850648A (zh) * 2019-10-29 2020-02-28 武汉华星光电技术有限公司 一种显示面板及其制作方法
CN111725265A (zh) * 2020-05-29 2020-09-29 武汉天马微电子有限公司 显示模组和显示装置
CN111951669A (zh) * 2020-08-11 2020-11-17 武汉华星光电技术有限公司 一种显示面板及显示装置
CN112002715A (zh) * 2020-09-15 2020-11-27 武汉华星光电技术有限公司 阵列基板及显示面板
CN112037649A (zh) * 2020-08-12 2020-12-04 上海中航光电子有限公司 显示面板和显示装置
WO2021103354A1 (zh) * 2019-11-25 2021-06-03 武汉华星光电半导体显示技术有限公司 一种显示装置
CN215117472U (zh) * 2021-01-19 2021-12-10 京东方科技集团股份有限公司 柔性线路板、驱动结构和显示装置

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013001A (ja) * 1996-06-25 1998-01-16 Sony Corp 配線基板
KR19980048656A (ko) * 1996-12-18 1998-09-15 구자홍 돌기가 형성된 범프 및 그 제조방법
US6219911B1 (en) * 1998-03-23 2001-04-24 Polymer Flip Chip Corp. Flip chip mounting technique
JP2005340561A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 配線基板
US20060157853A1 (en) * 2005-01-14 2006-07-20 Ya-Ting Ho Thermal bonding structure and manufacture process of flexible printed circuit board
JP2009267109A (ja) * 2008-04-25 2009-11-12 Mitsui Mining & Smelting Co Ltd フレキシブル配線基板、フレキシブル半導体装置および液晶表示装置
CN102315211A (zh) * 2010-06-30 2012-01-11 上海天马微电子有限公司 薄膜晶体管阵列面板
US20120320301A1 (en) * 2011-06-17 2012-12-20 Ok-Kwon Shin Integrated circuit chip on film and liquid crystal display including the same
JP2015072764A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20180168026A1 (en) * 2016-03-18 2018-06-14 Boe Technology Group Co., Ltd Flexible circuit board, array substrate, fabricating method thereof, and display apparatus
CN108227268A (zh) * 2018-01-31 2018-06-29 武汉华星光电技术有限公司 液晶显示装置的制作方法及液晶显示装置
CN108957878A (zh) * 2018-07-19 2018-12-07 武汉天马微电子有限公司 显示模组及其制备方法和显示装置
CN110346994A (zh) * 2019-07-23 2019-10-18 昆山国显光电有限公司 阵列基板和显示面板
CN110850648A (zh) * 2019-10-29 2020-02-28 武汉华星光电技术有限公司 一种显示面板及其制作方法
WO2021103354A1 (zh) * 2019-11-25 2021-06-03 武汉华星光电半导体显示技术有限公司 一种显示装置
CN111725265A (zh) * 2020-05-29 2020-09-29 武汉天马微电子有限公司 显示模组和显示装置
CN111951669A (zh) * 2020-08-11 2020-11-17 武汉华星光电技术有限公司 一种显示面板及显示装置
CN112037649A (zh) * 2020-08-12 2020-12-04 上海中航光电子有限公司 显示面板和显示装置
CN112002715A (zh) * 2020-09-15 2020-11-27 武汉华星光电技术有限公司 阵列基板及显示面板
CN215117472U (zh) * 2021-01-19 2021-12-10 京东方科技集团股份有限公司 柔性线路板、驱动结构和显示装置

Also Published As

Publication number Publication date
CN114898662B (zh) 2023-09-26
US20230361065A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
KR100246020B1 (ko) 테이프 캐리어 패키지 및 액정 표시 장치
TW524030B (en) Card-type recording medium and its manufacture method
KR100530911B1 (ko) 배선 기판, 반도체 장치 및 그 제조, 검사 및 실장 방법,회로 기판 및 전자 기기
US7458819B2 (en) Tape carrier package
EP1221717A2 (en) Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
US20070176297A1 (en) Reworkable stacked chip assembly
CN114898662B (zh) 模组及基板
JP3773679B2 (ja) テープキャリアパッケージ
JPH0558657B2 (zh)
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JPH04280667A (ja) 高集積半導体装置
KR100479477B1 (ko) 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치
CN215499764U (zh) 一种fpc电连接结构
JP3601455B2 (ja) 液晶表示装置
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP4374251B2 (ja) 半導体装置
JPH11145373A (ja) テープキャリアパッケージおよびテープキャリアパッケージ使用の液晶表示装置
KR101587269B1 (ko) 플렉서블 테이프 캐리어 패키지 및 이의 제조 방법 및 플렉서블 테이프 캐리어
JP2005284004A (ja) 表示用パネルの実装構造および実装方法
KR100623015B1 (ko) 스택 패키지 및 그 제조방법
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
JP2001176939A (ja) フリップチップ実装評価装置
JPH07152044A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant