CN114885532A - 一种印制电路高厚铜高密度线路协同增强填胶的方法 - Google Patents

一种印制电路高厚铜高密度线路协同增强填胶的方法 Download PDF

Info

Publication number
CN114885532A
CN114885532A CN202210598318.9A CN202210598318A CN114885532A CN 114885532 A CN114885532 A CN 114885532A CN 202210598318 A CN202210598318 A CN 202210598318A CN 114885532 A CN114885532 A CN 114885532A
Authority
CN
China
Prior art keywords
copper
printed circuit
circuit board
surface tension
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210598318.9A
Other languages
English (en)
Inventor
刘胜贤
唐瑞芳
周国云
蹇锡高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Putian Hanjiang Yd Pcb Co ltd
Original Assignee
Putian Hanjiang Yd Pcb Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Putian Hanjiang Yd Pcb Co ltd filed Critical Putian Hanjiang Yd Pcb Co ltd
Priority to CN202210598318.9A priority Critical patent/CN114885532A/zh
Publication of CN114885532A publication Critical patent/CN114885532A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种印制电路高厚铜高密度线路协同增强填胶的方法。该方法是将蚀刻后的高厚铜高密度印制电路板浸入表面张力增强溶液中，进行表面张力增强处理，接着将环氧树脂基础原液印刷至铜表面，利用铜表面的强张力将环氧树脂基础原液流延至线路底部，然后将印制电路板进行初固化，最后层压半固化片至初固化的印制电路板上，覆上铜箔。本发明通过对印制电路板铜线路进行表面张力增强，在表面张力较小的铜表面形成氧化铜、氧化亚铜、有机金属化合物等覆盖层，提高铜的表面张力，解决高密度细线路间因“毛细管效应”导致预填胶无法有效填充铜线路与介质层“拐角”而造成可靠性的难题。本发明与印制电路板工艺可兼容，在行业中易于推广使用。

Description

一种印制电路高厚铜高密度线路协同增强填胶的方法
技术领域
本发明涉及电子材料及电子元器件技术领域，特别是涉及一种印制电路高厚铜高密度线路协同增强填胶的方法。
背景技术
新势力造车等新能源汽车设计理念正在快速促进汽车电子化的发展历程。实现汽车机械化特征与电子智能化的有效结合使得作为信号/载流传输载体的印制电路正在朝着高密度、高厚铜线路设计方向发展。
印制电路线路的高密度化、高厚铜化使得在多层化过程中半固化片无法通过自流动达到线路之间底部，从而造成空洞。这对于新能源汽车对电子产品可靠性要求极为苛刻应用场景来说是无法接受的。为了解决该问题，行业内做了众多尝试，采用高流动性的半固化片是重要的解决方案。但是，该方法只能针对厚度低于2OZ以下的铜线路，更高的铜厚仍然存在空洞问题。
通过预填树脂或树脂粉末成了解决更高厚铜线路多层化空洞的重要手段。采用环氧树脂原液印刷至印制电路板上，利用环氧树脂原液自流动至线路之间间隙，实现树脂多层化的预填充。在线路之间间隙较宽时，该方法能够很有效地解决高厚铜层压的难题，空洞问题几乎难以出现。但是，随着线路密度越来越高，特别是线路之间间距小于线宽后，受到表面张力的影响，采用预填树脂方法无法使得树脂流入线路最底部而且填充充实。
在线路密度越来越高的情况下，受到树脂表面张力的影响，树脂要通过自流延方法实现完全填实，难度很大，因而经常出现线路与介质层的拐角处出现空洞的问题。
发明内容
本发明目的是针对线路间距细化后环氧树脂无法自流延以及沿着铜线路进行自流延的难题，提供了一种高厚铜高密度线路协同增强填胶的方法。由于铜表面的等电位点大，通过对铜线路表面进行张力增强处理，提高铜表面张力，降低由于线路细化后间隙小造成的“毛细管效应”，表面张力的增强解决了高密度线路预填环氧树脂基础原液的自流延难题。此外，该方法也有利于改善超高密度线路层压结合力增强的问题。
为了实现上述目的，本发明采用的技术方案如下：
一种印制电路高厚铜高密度线路协同增强填胶的方法，包括以下步骤：
步骤1：将蚀刻后的高厚铜高密度印制电路板浸入表面张力增强溶液中，浸渍过程铜表面发生轻微氧化，形成氧化铜与氧化亚铜的表面层，同时在表面上形成有机金属化合物。
其中，表面张力增强溶液各组分及其终浓度为：过氧化物：5~10g/L，EDTA铜络合物：1~15g/L，缓蚀剂1~3 g/L，硅烷偶联剂10~30g/L。
所述过氧化物为过氧化钠、过氧化氢、过氧乙酸、过氧化钙中的一种，其主要起到将铜进行氧化，在表面张力较小的铜表面形成氧化铜、氧化亚铜、有机金属化合物等覆盖层，提高铜的表面张力。
EDTA铜络合物是用于络合反应过程中的铜离子，防止铜离子在溶液中引起二次反应，造成溶液失效。
缓蚀剂是含N、O、S杂环唑类化合物，其作用是与过氧化物竞争，保证氧化层的厚度，防止过渡氧化。同时，该缓蚀剂可与铜离子结合形成有机金属化合物，形成紧密的表面增强层。
表面张力增强溶液的处理时间为1~5min，处理温度采用室温即可。
步骤2：将表面增强后的高厚度高密度印制电路板清洗烘干，然后将环氧树脂基础原液印刷至铜表面，利用铜表面的强张力将树脂流延至线路底部，解决高厚铜高密度线路树脂填充的空洞问题，环氧树脂基础原液的粘度不能过高，一般低于20cP，流延时间不低于30min。
步骤3：将已预填树脂的高厚铜高密度印制电路板放至高温烘箱或隧道炉中进行初固化，初固化的温度为85~90℃，时间为16~18min。
在该阶段，为了协同半固化层压工艺，树脂不能完全，只需要固化至B阶段，使得下一个步骤的层压半固化片在相同层压条件下达到相同的固化度，保证产品品质的均一性。
步骤4：层压半固化片至已初固化的印制电路板上，覆上铜箔，完成高厚铜高密度线路的高可靠性层压。
本发明中，所述高厚铜高密度印制电路板，是指铜厚不低于3OZ，线宽线距不大于100μm/100μm。
本发明通过线路表面张力增强方法，对铜表面进行改性，提高铜表面张力，推动环氧树脂基础原液的快速流动，从而实现高厚铜细线路之间的填胶，特别是线路与介质层之间拐角处。本发明不仅对高厚铜线路有效，而且对于超高密度的线路多层也有明显的改善作用。
本发明提供的印制电路高厚铜高密度线路协同增强填胶方法对于线路多层化具有增强的作用。与印制电路制造的棕化进行配合，可以有效地提高超高密度线路的高可靠性多层化。对于高厚铜高密度产品，其对线路与树脂拐角互连处的空洞问题效果尤为明显。本方法制作工艺简单，易于在印制电路企业推广。
附图说明
图1为高厚铜线路剖面示意图：1-介质层；2-高厚铜线路；3-线路之间间隙；
图2为表面增强处理后线路剖面图：4-表面张力增强后；
图3为印刷环氧树脂基础原液后的线路剖面图：5-环氧树脂基础原液；6-线路与介质层之间拐角；
图4为经过流延后环氧树脂预填剖面示意图；
图5为固化后与半固化片、铜箔压合形成多层化结构示意图：7-半固化片；8-层压铜箔。
具体实施方式
对比例1
使用含有5OZ的高厚铜覆铜板进行蚀刻，制作75μm细间距的精细线路印制电路板。蚀刻完后的高厚铜高密度印制电路板刷上环氧树脂基础原胶。使用软刮刀将图形上表面多余的树脂清除。流延1个小时后将印制电路板放入高温烘箱中烘16min，温度90℃，完成初固化。
将初固化后的印制电路板进行酸洗、磨板、以及棕化等处理。处理后的印制电路板覆盖1080型号半固化3张，放入真空层压机中进行层压。主压设置为120Bar，主压温度为180℃，时间为30min。
印制电路板自然冷却后，将其放置于288℃，10s的锡炉中进行可靠性测试。经测试，当完成第8次测试后，产品出现了发白现象。出现铜线路、发生了分层，出现可靠性问题。
实施例1
使用含有5OZ的高厚铜覆铜板进行蚀刻，制作75μm细间距的精细线路印制电路板。蚀刻完后的高厚铜高密度印制电路板在室温下浸入表面张力增强溶液中3分钟，表面张力增强溶液的组成如表1所示：
表1 表面张力增强溶液组成
序号 物质名称 浓度
1 过氧化钠 10g/L
2 EDTA 8g/L
3 苯并三氮唑 3g/L
4 硅烷偶联剂 25g/L
表面增强后的印制电路板进行去离子清洗并烘干。烘干后的高厚铜高密度印制电路板刷上环氧树脂基础原胶。使用软刮刀将图形上表面多余的树脂清除。流延1个小时后将印制电路板放入高温烘箱中烘16min，温度90℃，完成初固化。
将初固化后的印制电路板进行酸洗、磨板、以及棕化等处理。处理后的印制电路板覆盖1080型号半固化3张，放入真空层压机中进行层压。主压设置为120Bar，主压温度为180℃，时间为30min。
印制电路板自然冷却后，将其放置于288℃，10s的锡炉中进行可靠性测试。经测试，当完成第13次测试后，产品出现了发白现象。出现铜线路与发生了分层，出现可靠性问题。
通过对比例1和实施例1可以看出，通过本发明方法可以提高树脂的流延性能，极大地提高了预填充胶与铜、介质层等之间的结合，提高了其多层化的可靠性。
实施例2
一种印制电路高厚铜高密度线路协同增强填胶的方法，包括以下步骤：
步骤1：将蚀刻后的高厚铜高密度印制电路板浸入表面张力增强溶液中，室温下浸渍4min，得到表面增强的高厚度高密度印制电路；
其中，表面张力增强溶液各组分及其终浓度为：过氧化氢：5g/L，EDTA铜络合物：3g/L，缓蚀剂1g/L，硅烷偶联剂15g/L；
表面张力增强溶液的处理时间为1~5min，处理温度采用室温即可。
步骤2：将表面增强后的高厚度高密度印制电路板清洗烘干，然后将环氧树脂基础原液印刷至铜表面，利用铜表面的强张力将树脂流延至线路底部，流延时间50min。
步骤3：将已预填树脂的高厚铜高密度印制电路板放至高温烘箱中进行初固化，初固化的温度为85℃，时间为18min；
步骤4：层压半固化片至已初固化的印制电路板上，覆上铜箔，完成高厚铜高密度线路的高可靠性层压。
实施例3
一种印制电路高厚铜高密度线路协同增强填胶的方法，包括以下步骤：
步骤1：将蚀刻后的高厚铜高密度印制电路板浸入表面张力增强溶液中，室温下浸渍5min，得到表面增强的高厚度高密度印制电路；
其中，表面张力增强溶液各组分及其终浓度为：过氧化钙：7.5g/L，EDTA铜络合物：10g/L，缓蚀剂2 g/L，硅烷偶联剂18g/L；
步骤2：将表面增强后的高厚度高密度印制电路板清洗烘干，然后将环氧树脂基础原液印刷至铜表面，利用铜表面的强张力将树脂流延至线路底部，流延时间70min；
步骤3：将已预填树脂的高厚铜高密度印制电路板放至隧道炉中进行初固化，初固化的温度为90℃，时间为16min。
步骤4：层压半固化片至已初固化的印制电路板上，覆上铜箔，完成高厚铜高密度线路的高可靠性层压。

Claims (7)

1.一种印制电路高厚铜高密度线路协同增强填胶的方法，其特征在于，包括以下步骤：
步骤1：将蚀刻后的高厚铜高密度印制电路板浸入表面张力增强溶液中，进行表面张力增强处理，得到表面增强的高厚度高密度印制电路板；
所述表面张力增强溶液各组分及其终浓度为：过氧化物：5~10g/L，EDTA铜络合物：1~15g/L，缓蚀剂1~3 g/L，硅烷偶联剂10~30g/L；
步骤2：将表面增强的高厚度高密度印制电路板清洗烘干，然后将环氧树脂基础原液印刷至铜表面，利用铜表面的强张力将环氧树脂基础原液流延至线路底部；
步骤3：将已预填树脂的高厚铜高密度印制电路板放至高温烘箱或隧道炉中进行初固化；
步骤4：层压半固化片至初固化的印制电路板上，覆上铜箔，完成高厚铜高密度印制电路板的层压。
2.根据权利要求1所述的一种印制电路高厚铜高密度线路协同增强填胶的方法，其特征在于，表面张力增强溶液中，所述过氧化物为过氧化钠、过氧化氢、过氧乙酸、过氧化钙中的一种。
3.根据权利要求1所述的一种印制电路高厚铜高密度线路协同增强填胶的方法，其特征在于，表面张力增强溶液中，所述缓蚀剂是含N、O、S杂环唑类化合物。
4.根据权利要求1所述的一种印制电路高厚铜高密度线路协同增强填胶的方法，其特征在于，表面张力增强溶液的处理时间为1~5min，处理温度为室温。
5.根据权利要求1所述的一种印制电路高厚铜高密度线路协同增强填胶的方法，其特征在于，步骤2所述环氧树脂基础原液的粘度低于20cP，流延时间不低于30min。
6.根据权利要求1所述的一种印制电路高厚铜高密度线路协同增强填胶的方法，其特征在于，步骤3所述初固化的温度为85~90℃，时间为16~18min。
7.根据权利要求1所述的一种印制电路高厚铜高密度线路协同增强填胶的方法，其特征在于，层压之前，对初固化的印制电路板上进行酸洗、磨板、棕化处理。
CN202210598318.9A 2022-05-30 2022-05-30 一种印制电路高厚铜高密度线路协同增强填胶的方法 Pending CN114885532A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210598318.9A CN114885532A (zh) 2022-05-30 2022-05-30 一种印制电路高厚铜高密度线路协同增强填胶的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210598318.9A CN114885532A (zh) 2022-05-30 2022-05-30 一种印制电路高厚铜高密度线路协同增强填胶的方法

Publications (1)

Publication Number Publication Date
CN114885532A true CN114885532A (zh) 2022-08-09

Family

ID=82679328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210598318.9A Pending CN114885532A (zh) 2022-05-30 2022-05-30 一种印制电路高厚铜高密度线路协同增强填胶的方法

Country Status (1)

Country Link
CN (1) CN114885532A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309398A (ja) * 1988-06-07 1989-12-13 Fujitsu Ltd 多層プリント基板の製造方法
JPH0888469A (ja) * 1994-09-16 1996-04-02 Tanaka Kikinzoku Kogyo Kk 多層プリント配線板の製造方法
CN103025065A (zh) * 2012-12-11 2013-04-03 胜宏科技（惠州）股份有限公司 一种线路板压合填胶的方法
CN104369464A (zh) * 2014-11-03 2015-02-25 广东生益科技股份有限公司 一种厚铜层压板及其制备方法
CN105050324A (zh) * 2015-07-01 2015-11-11 广东光华科技股份有限公司 铜表面粗化处理液及其处理方法
CN105163525A (zh) * 2015-08-19 2015-12-16 深圳市迅捷兴电路技术有限公司 内层超厚铜电路板的制作方法
CN206341475U (zh) * 2016-12-30 2017-07-18 浙江华正新材料股份有限公司 一种铜板结构
CN113630964A (zh) * 2021-07-26 2021-11-09 赣州市深联电路有限公司 一种印制电路高厚线路填胶工艺

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309398A (ja) * 1988-06-07 1989-12-13 Fujitsu Ltd 多層プリント基板の製造方法
JPH0888469A (ja) * 1994-09-16 1996-04-02 Tanaka Kikinzoku Kogyo Kk 多層プリント配線板の製造方法
CN103025065A (zh) * 2012-12-11 2013-04-03 胜宏科技（惠州）股份有限公司 一种线路板压合填胶的方法
CN104369464A (zh) * 2014-11-03 2015-02-25 广东生益科技股份有限公司 一种厚铜层压板及其制备方法
CN105050324A (zh) * 2015-07-01 2015-11-11 广东光华科技股份有限公司 铜表面粗化处理液及其处理方法
CN105163525A (zh) * 2015-08-19 2015-12-16 深圳市迅捷兴电路技术有限公司 内层超厚铜电路板的制作方法
CN206341475U (zh) * 2016-12-30 2017-07-18 浙江华正新材料股份有限公司 一种铜板结构
CN113630964A (zh) * 2021-07-26 2021-11-09 赣州市深联电路有限公司 一种印制电路高厚线路填胶工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
田文超: "电子封装结构设计", vol. 7, 西安电子科技大学出版社, pages: 124 *

Similar Documents

Publication Publication Date Title
KR101014517B1 (ko) 캐리어 장착 프리프레그의 제조방법, 캐리어 장착 프리프레그, 박형 양면판의 제조방법, 박형 양면판, 및 다층 프린트 배선판의 제조방법
KR101807901B1 (ko) 수지 조성물, 수지 경화물, 배선판 및 배선판의 제조 방법
JP5902266B2 (ja) 電子部品内蔵印刷回路基板の製造方法
JP5370765B2 (ja) 半導体素子搭載用パッケージ基板とその製造方法
US7794820B2 (en) Printed circuit board and fabricating method of the same
US11763975B2 (en) Inductor built-in substrate and method for manufacturing the same
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
US10813232B2 (en) Wiring board and method for manufacturing the same
JP2007251190A (ja) 多層プリント配線板
JP2013077759A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP6241641B2 (ja) 多層配線基板の製造方法
KR20120115351A (ko) 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법
CN114885532A (zh) 一种印制电路高厚铜高密度线路协同增强填胶的方法
KR102046738B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
JP5645047B2 (ja) 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
JP5357682B2 (ja) 多層プリント配線板の製造方法
WO2010035867A1 (ja) 半導体素子搭載用パッケージ基板とその製造方法
US11749444B2 (en) Inductor built-in substrate
CN109148410B (zh) 一种集成电路板及其制备方法
KR20100048685A (ko) 인쇄회로기판 및 그 제조방법
CN219876272U (zh) 一种多层抗氧化印刷电路板
WO2010035865A1 (ja) 半導体素子搭載用パッケージ基板及びその製造方法
US20240049395A1 (en) Layered plate and wiring base board production method
KR101590081B1 (ko) 인쇄회로기판 내층의 표면처리 방법
JP2003115663A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination