CN114883082A - 电感结构及制法、电子封装件及制法、封装载板的制法 - Google Patents

电感结构及制法、电子封装件及制法、封装载板的制法 Download PDF

Info

Publication number
CN114883082A
CN114883082A CN202210100455.5A CN202210100455A CN114883082A CN 114883082 A CN114883082 A CN 114883082A CN 202210100455 A CN202210100455 A CN 202210100455A CN 114883082 A CN114883082 A CN 114883082A
Authority
CN
China
Prior art keywords
conductive
sheets
insulator
pillars
conductive sheets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210100455.5A
Other languages
English (en)
Inventor
许凯翔
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Publication of CN114883082A publication Critical patent/CN114883082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2847—Sheets; Strips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2847—Sheets; Strips
    • H01F27/2852—Construction of conductive connections, of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/327—Encapsulating or impregnating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/005—Impregnating or encapsulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F17/062—Toroidal core with turns of coil around it
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

一种电感结构及制法、电子封装件及制法、封装载板的制法，电感结构，其电感本体的第一导电柱的端面轮廓及第二导电柱的端面轮廓，其分别对应该第一导电片的端部的轮廓，以令该第一导电柱及第二导电柱的端面轮廓呈非圆柱状，而能增加该第一导电片与该第一导电柱及第二导电柱的接触面积，借以提升导电品质与电感的效能，并且借由第一导电柱及第二导电柱设计为多层柱体堆叠的结构特征，促使回圈的截面积以及回圈的圈数能有效增加，以提升电感值。

Description

电感结构及制法、电子封装件及制法、封装载板的制法
技术领域
本发明有关一种电感结构，尤指一种采用封装基板技术形成可嵌埋于基板中的立体线圈型电感结构及其制法与电子封装件及其制法暨封装载板的制法。
背景技术
一般半导体应用装置，例如通讯或高频半导体装置中，常需要将电阻器、电感器、电容器及振荡器(oscillator)等多数射频(radio frequency)被动元件电性连接至所封装的半导体芯片，以使该半导体芯片具有特定的电流特性或发出讯号。
以SiP(System in Package)半导体装置为例，多数被动元件虽安置于基板表面，为了避免该等被动元件阻碍半导体芯片与多数焊垫间的电性连结及配置，传统上多将该等被动元件安置于基板角端位置或半导体芯片接置区域以外基板的额外布局面积上。
然而，限定被动元件的位置将缩小基板线路布局(Routability)的灵活性且亦需考量焊垫位置会导致被动元件布设数量受到局限，不利半导体装置高度集成化的发展趋势。同时，被动元件布设数量随着半导体封装件高性能的要求而相对地剧增，如采用现有方法于基板表面同时容纳所需半导体芯片及被动元件的数量，势必加大封装基板的可用面积，故会使封装件体积增大，且被动元件(如电感)与半导体芯片之间的距离较大，致使降低该被动元件的电气特性及效能。
基于上述问题，遂有将被动元件配合基板线路并同制作的设计，如第M580254号中国台湾专利的线圈型电感以期解决上述问题，但其为分离式被动元件，其于组装时仍要采用表面贴装技术(Surface Mounted Technology，简称SMT)方式加工，使其电路路径的导电性仍受限于布线设计。如图1A及图1B所示，第M580254号中国台湾专利的线圈型电感1由多组电感件1a沿环形路径布设而形成者，该多组电感件1a包覆于一两相堆叠的基板的绝缘体1b中(如第M580254号中国台湾专利的图17所示)，且各该电感件1a由多个下导电片11、多个内导电柱13、多个外导电柱14及多个上导电片12所构成。
具体地，该多个下导电片11呈长锥状，且该内导电柱13设于该下导电片11的小端部11a上，该外导电柱14则设于该下导电片11的大端部11b上；该上导电片12跨接相邻的两下导电片11，即该上导电片12的小端部12a结合至其中一下导电片11的内导电柱13上，而大端部11b则结合至相邻另一下导电片11的外导电柱14上，使该多个下导电片11与该多个上导电片12的排设为交错配置，而令该多个电感件1a构成螺旋状的线圈型电感1。
惟，第M580254号中国台湾专利采用半导体材作为基板，以蚀刻形成横向电感与纵向电感，再以焊锡结合成立体式环形电感，故其具有上下对位的问题，且需保留较大的对位空间，使线圈匣数受限，又该焊锡材料连接于该下导电片11与该上导电片12之间，因而会影响该线圈型电感1的效能。
再者，现有线圈型电感1的制法需利用机械钻孔/激光钻孔等方式于该绝缘体1b中形成内导电柱13所需的圆形孔洞(如第M580254号中国台湾专利的图11所示)，使该内导电柱13受限于圆形孔洞而只能采用圆柱体的形状，导致各该内导电柱13之间的距离受限于钻孔制程而无法缩小，且该内导电柱13的轮廓无法对应该下导电片11的小端部11a的轮廓，故该线圈型电感1的环型绕线的回圈数量也受限于圆孔直径，致该线圈型电感1的表面积会因回圈数量受限而无法增加，而无从进一步提升电感量。
另外，在现有线圈型电感1的制法中，圆形孔洞的形成会使该内导电柱13用于电性导通的铜面积较少，致使该内导电柱13的电阻较大，故不仅会导致电感效率较低，且更容易产生热量的累积而影响终端产品的整体效能。
因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的课题。
发明内容
有鉴于现有技术的缺失，本发明提供一种电感结构及制法、电子封装件及制法、封装载板的制法，可以提升电感值。
本发明的电感结构，包括：绝缘体，其具有相对的第一侧与第二侧；多个第一导电片，其呈扇形板状，且自该绝缘体的第一侧嵌埋于该绝缘体中，各该第一导电片并具有相对的第一端部及第二端部，且该第一端部的宽度小于该第二端部的宽度；多个第一导电柱，其嵌埋于该绝缘体中且电性连接各该第一导电片的第一端部，其中，各该第一导电柱的端面的轮廓对应该第一端部的轮廓，且各该第一导电柱包含多个相互堆叠的第一柱体；多个第二导电柱，其嵌埋于该绝缘体中且电性连接各该第一导电片的第二端部，其中，各该第二导电柱的端面的轮廓对应该第二端部的轮廓，且各该第二导电柱包含多个相互堆叠的第二柱体；多个第二导电片，其呈曲板状，且自该绝缘体的第二侧嵌埋于该绝缘体中，各该第二导电片并具有相对的第三端部及第四端部，且对应跨设于二个相邻的该第一导电片上，其中，该第二导电片的第三端部的轮廓相对应该第一导电片的第一端部，且该第三端部电性连接该二个相邻的该第一导电片的其中一者的第一端部上的第一导电柱，而该第二导电片的第四端部的轮廓相对应该第一导电片的第二端部，且该第四端部电性连接该二个相邻的该第一导电片的另一者的第二端部上的第二导电柱；以及其中，该绝缘体的第一侧露出该多个第一导电片的其中相邻二者的各至少一部分、或该绝缘体的第二侧露出该多个第二导电片的其中相邻二者的各至少一部分，供结合电极垫，且该电极垫电性连接该第一及/或第二导电片。又于该绝缘体及该电极垫上可形成绝缘保护层，其中，该绝缘保护层形成至少一开孔以露出部分电极垫。
本发明还提供一种电感结构的制法，其采用集成电路(IC)载板的无核心层制造技术，该制法包括：于一承载件上以图案化制程形成多个第一导电片，其中，各该第一导电片具有相对的第一端部及第二端部，且该第一端部的宽度小于该第二端部的宽度，使各该第一导电片呈扇形板状；以该图案化制程电镀形成第一导电柱于各该第一导电片的第一端部上，且以该图案化制程电镀形成第二导电柱于各该第一导电片的第二端部上，其中，该第一导电柱的端面的轮廓对应该第一导电片的第一端部的轮廓，该第二导电柱的端面的轮廓对应该第一导电片的第二端部的轮廓，形成绝缘层于该承载件、该第一导电柱、第二导电柱及第一导电片上，并露出该第一导电柱及该第二导电柱，且各该第一导电柱包含多个相互堆叠的第一柱体，而各该第二导电柱包含多个相互堆叠的第二柱体，又该绝缘层包含多个相互堆叠的绝缘层；以图案化制程形成多个第二导电片于该绝缘材上，各该第二导电片具有相对的第三端部及第四端部，且对应跨设于二个相邻的该第一导电片上，其中，该第二导电片的第三端部的轮廓对应该第一导电片的第一端部的轮廓，且该第三端部电性连接该二个相邻的该第一导电片的其中一者的第一端部上的第一导电柱，而该第二导电片的第四端部的轮廓对应该第一导电片的第二端部的轮廓，且该第四端部电性连接该二个相邻的该第一导电片的另一者的第二端部上的第二导电柱；形成一绝缘层于该绝缘材及该多个第二导电片上，以包覆该多个第二导电片；移除该承载件，以外露该绝缘材及该多个第一导电片；以及形成另一绝缘层于该绝缘材及该多个第一导电片上，以包覆该多个第一导电片，且各该绝缘层与该绝缘材构成一绝缘体，以令该绝缘体定义有相对的第一侧与第二侧，其中，该绝缘体的第一侧露出该多个第一导电片的其中相邻二者的各至少一部分、或该绝缘体的第二侧露出该多个第二导电片的其中相邻二者的各至少一部分，供结合电极垫。
前述的电感结构及其制法中，该多个第一导电片呈环状结构排设，使该多个第一导电片的第一端部构成该环状结构的内环边界，而该多个第一导电片的第二端部则构成该环状结构的相对该内环边界的外环边界。
前述的电感结构及其制法中，该多个第一导电片的第一端部呈圆弧形，且设于其上的各该第一导电柱的端面呈指节状。
前述的电感结构及其制法中，该多个第一导电片的第一端部呈锥形，且设于其上的各该第一导电柱的端面呈三角形。
前述的电感结构及其制法中，该多个第一柱体及/或该多个第二柱体之间设有一连接垫。
前述的电感结构及其制法中，该多个第一柱体的宽度不同及/或该多个第二柱体的宽度不同。
前述的电感结构及其制法中，该绝缘体包含导磁性材料。例如，该绝缘体包含多层绝缘材，以令至少一层该绝缘材为导磁性材料，且于该导磁性材料上形成一用以进行线路电镀加工的介电材。
前述的电感结构及其制法中，还包括图案化电镀形成至少一导磁性金属层于该绝缘体中，且该导磁性金属包含有镍、锌、锰、铁、钴或其组合的其中一者。例如，该导磁性金属绕设该第一端部上的第一导电柱与该第三端部上的第二导电柱，使该第一端部上的第一导电柱与该第三端部上的第二导电柱位于该导磁性金属的环内。或者，该导磁性金属为至少一层状、至少一微细化的点状、至少一微细化的条状或至少一微细化的块状分布。
前述的电感结构及其制法中，该导电柱及该绝缘材采用载板的无核心层技术逐层增层方式或一次增层方式制作。
本发明亦提供一种电子封装件，包括：具有线路结构的封装载板；如前述的电感结构，其形成于该封装载板内且电性连接该线路结构；以及至少一电子元件，其接置在该封装载板的其中一侧并电性连接该线路结构及该电感结构。
前述的电子封装件中，还包括包覆该电子元件的封装材。
本发明又提供一种封装载板的制法，其包括同时制作出一线路结构及至少一前述的电感结构。
本发明另提供一种电子封装件的制法，其包括：提供一具有线路结构的封装载板，且该封装载板中形成有前述的电感结构；以及将至少一电子元件接置在该封装载板的其中一侧，并使该电子元件电性连接该线路结构及该电感结构。
由上可知，本发明的电感结构及其制法与电子封装件及其制法暨封装载板的制法中，该多层柱体堆叠的第一导电柱的端面轮廓对应该第一端部的轮廓，且该多层柱体堆叠的第二导电柱的端面轮廓对应该第二端部的轮廓，故相较于现有技术，本发明能增加该第一导电片与该第一导电柱及第二导电柱的接触面积，因而可有效降低该电感结构的电阻值，更能增加该电感结构的回圈的圈数及截面积，以提升该电感结构的电感值，进而借以增加该电感结构的品质因数。
附图说明
图1A为现有电感的局部立体示意图。
图1B为现有电感的局部上视平面示意图。
图2为本发明的电感结构的第一导电片的平面示意图。
图2-1为图2的另一实施例的平面示意图。
图2-2为本发明的电感结构的局部平面示意图。
图2-3为图2-2的另一实施例的局部平面示意图。
图3A为本发明的电感结构的剖面示意图。
图3A-1为图3A的另一实施例的剖面示意图。
图3B为图3A的另一实施例的剖面示意图。
图3B-1为图3B的另一实施例的剖面示意图。
图4A至图4F为本发明的电感结构的制法的剖面示意图。
图4F-1为本发明的电感结构的制法的另一方式的剖面示意图。
图5A为本发明的电子封装件的剖面示意图。
图5A-1为图5A的另一实施例的剖面示意图。
图5B为图5A的另一实施例的剖面示意图。
图5B-1为图5B的另一实施例的剖面示意图。
图6A为本发明的电感结构的另一实施例的剖面示意图。图6A-1为图6A的另一实施例的剖面示意图。
图6B为图6A的另一实施例的剖面示意图。
图6B-1为图6B的另一实施例的剖面示意图。
其中，附图标记说明如下：
1：线圈型电感
1a：电感件
1b：绝缘体
11：下导电片
11a，12a：小端部
11b，12b：大端部
12：上导电片
13：内导电柱
14：外导电柱
2，2’，6，6’：电感结构
2a，2a’：电感本体
2b，3b：绝缘体
20a：第一侧
20b：第二侧
200，201：开口
21，21’：第一导电片
21a，21a’：第一端部
21b：第二端部
22，22’：第二导电片
22a，22a’：第三端部
22b：第四端部
23，23’：第一导电柱
230，230’：第一柱体
231，241：连接垫
24，24’：第二导电柱
240，240’：第二柱体
240”：电极垫
25，26，27，35，37：绝缘材
28，29，38，39：绝缘层
3，3’：电子封装件
31：封装载板
311：线路结构
32：电子元件
33：封装材
34：焊球
60：导磁性金属
61：绝缘保护层
610：开孔
80：承载件
80a：金属材
90，91：阻层
t：间隙
S：圆形路径。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」及「一」等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2、图2-2及图3A为本发明的电感结构2的示意图。如图2、图2-2及图3A所示，所述的电感结构2包括一绝缘体2b以及一结合该绝缘体2b的电感本体2a，该电感本体2a包含多个第一导电片21、多个第一导电柱23、多个第二导电柱24以及多个第二导电片22。
于本实施例中，图2为图3A的下方视角所呈现的平面图，图2-2为图3A的上方视角所呈现的平面图。
所述的绝缘体2b具有相对的第一侧20a与第二侧20b。于本实施例中，该绝缘体2b以无核心层(coreless)增层方式制作，故可包含多个绝缘层(如图4F所示)。
所述的第一导电片21嵌埋于该绝缘体2b的第一侧20a中(如图3A所示)，各该第一导电片21并具有相对的第一端部21a及第二端部21b(如图2所示)，且该第一端部21a的宽度小于该第二端部21b的宽度，以令该第一导电片21呈扇形板状，且若令相邻的第一导电片21彼此之间的间隙t最小化，则为最优选择实施例。
于本实施例中，该多个第一导电片21呈环状结构排设，如图2所示，使该多个第一导电片21的第一端部21a构成该环状结构的内环边界，而该多个第一导电片21的第二端部21b则构成该环状结构的相对该内环边界的外环边界。
所述的第一导电柱23嵌埋于该绝缘体2b中且电性连接各该第一导电片21的第一端部21a，其中，各该第一导电柱23的端面的轮廓对应该第一端部21a的轮廓(如图2所示)而呈非圆柱状。
所述的第二导电柱24嵌埋于该绝缘体2b中且电性连接各该第一导电片21的第二端部21b，其中，各该第二导电柱24的端面的轮廓对应该第二端部21b的轮廓(如图2所示)而呈非圆柱状。
所述的第二导电片22嵌埋于该绝缘体2b的第二侧中(如图3A所示)，各该第二导电片22并具有相对的第三端部22a及第四端部22b(如图2-2所示)，且对应跨设于二个相邻的该第一导电片21上，其中，各该第二导电片22的第三端部22a的轮廓相对应该第一导电片21的第一端部21a，且该第三端部22a电性连接该二个相邻的该第一导电片21的其中一者的第一端部21a上的第一导电柱23，而该第二导电片22的第四端部22b的轮廓相对应该第一导电片21的第二端部21b，且该第四端部22b电性连接该二个相邻的该第一导电片21的另一者的第二端部21b上的第二导电柱24。
较佳者，该第二导电片22呈曲板状，以于跨设于二个相邻的该第一导电片21上时(如图2-2所示)，该第二导电片22的第三端部22a可完全覆盖该第一导电片21的第一端部21a上的第一导电柱23，且该第二导电片22的第四端部22b可完全覆盖该第一导电片21的第二端部21b上的第二导电柱24，借此有利于提升该电感本体2a的电性导通效率与降低阻抗。
再者，所述的第一导电柱23配合该绝缘体2b的制程可包含多个(如图3A所示的三个)相互堆叠的第一柱体230，且各该第二导电柱24包含多个(如图3A所示的三个)相互堆叠的第二柱体240。例如，于上下两柱体的接合处，即该多个第一柱体230及/或该多个第二柱体240之间，可设有至少一连接垫231，241(如图3A所示)；或者，如图3B所示的电感结构2’，各该柱体的宽度可不相同，即该多个第一柱体230，230’的宽度不同及/或该多个第二柱体240，240’的宽度不同(如中间的第一柱体230’的宽度小于其上下两侧的第一柱体230的宽度、及/或中间的第二柱体240’的宽度小于其上下两侧的第二柱体240的宽度)，以令该第一导电柱23’及第二导电柱24’呈凹凸周面状。据此，借由多个相互堆叠的柱体的设计，以增加该第一导电柱23，23’与第二导电柱24，24’的表面积，即可有效增加回圈的截面积，进而增加该电感结构2，2’的电感值。
另外，如图3A所示，形成多个电极垫240”于最外侧的相邻两第二导电片22上，以令该多个电极垫240”嵌埋于该绝缘体2b中并以露出该绝缘体2b的第二侧20b，且该电极垫240”电性连接该两第二导电片22，并可依需求，于该绝缘体2b及该电极垫240”上形成绝缘保护层61(如图6B所示)，其中，该绝缘保护层61形成多个开孔610(如图6B所示)以露出该些电极垫240”。或者，于另一实施例中，如图3B所示，该绝缘体2b的第二侧20b亦可形成多个开口201(如图4F所示)，以露出相邻两第二导电片22的至少一部分，以供作接点或结合该电极垫240”(如图3B或图4F所示)。
另外，各该第一导电片21的第一端部21a及各该第二导电片22的第三端部22a均呈圆弧形，且设于其上的各该第一导电柱23，23’的端面呈指节状(如图2及图2-2所示)，以增加该第一导电柱23，23’的截面积，故可借此提高该电感结构2，2’的导电效率而降低阻抗与增加导热能力。
或者，各该第一导电片21’的第一端部21a’及各该第二导电片22’的第三端部22a’均呈锥形，且设于其上的各该第一导电柱23，23’的端面呈三角形(如图2-1及图2-3所示)，不仅可增加该第一导电柱23，23’的截面积以提高该电感结构2，2’的效率而降低阻抗与增加导热能力，且更可有效缩小相邻第一导电片21’之间的间隙t，进而增加该电感本体2a’的回圈的数量(如图2-1所示的22圈)，以有效提升电感值。
亦可于该绝缘体2b中添加如铁镍钼合金粉末、或铁硅铝合金粉末、或铁镍合金粉末等与树酯材料结合而成的导磁性材料，如图3A-1及图3B-1所示的绝缘体3b的绝缘材35添加有导磁性材料，以增加电感值。另外，因为在该导磁性材料上进行图案化电镀布线其可靠度验证不稳定易分层，故于该绝缘材35上可形成一如ABF、FR5或PI的介电材(如图所示的绝缘材37)，以制作线路(如第一柱体230及第二柱体240)而能增加线圈的绕线圈数。
因此，本发明的电感结构2，2’的电感本体2a，2a’，主要借由各该第一导电柱23，23’的端面的轮廓对应该第一端部21a，21a’及第三端部22a，22a’的轮廓而呈非圆柱状，故相较于现有技术的12圈的回圈数量，本发明的电感结构2，2’的环形绕线的回圈数量可依需求大幅增加(如图2所示的16圈及图2-1所示的22圈)，使该电感结构2，2’的回圈数量能有效增加，并且借由该第一导电柱23，23’及第二导电柱24，24’设计为多个柱体相互堆叠的结构特征，促使回圈的截面积能有效增加，以有效提升电感量。
再者，本发明的电感结构2，2’的电感本体2a，2a’，因可依需求形成各种非圆柱形的第一导电柱23，23’及第二导电柱24，24’，故相较于现有技术，该第一导电柱23，23’及第二导电柱24，24’中用于电性导通的铜面积将大幅增加，使该第一导电柱23，23’及第二导电柱24，24’的电阻较小，因而不仅能提高导电效率，且提升导热功能，以提升终端产品的整体效能呈现正常。
图4A至图4F为本发明的电感结构2的制法的剖面示意图，故借由该制法，以形成具有至少二层(如图4F所示的三层)堆叠的多个第一导电柱23及多个第二导电柱24的电感结构2。
于本实施例中，所述的电感结构2的制法采用IC载板制程的用以制作线路结构的制法，例如，图案化增层线路制法)。
如图4A所示，于一承载件80上形成一如干膜的阻层90，再借由图案化制程，以于该阻层90中形成多个第一导电片21，21’于该承载件80上。
于本实施例中，该承载件80为基材，例如绝缘材与金属材(如不锈钢、铜、铜合金、铝合金或其组合等)的复合基材，但无特别限制，且本实施例以两侧具有可分离式含铜的金属材80a的复合基材作说明。
再者，该多个第一导电片21，21’沿圆形路径S(如图2或图2-1所示)间隔环设，以令该多个第一导电片21，21’呈一环状结构排设，使该多个第一导电片21，21’的第一端部21a，21a’构成该环状结构的内环边界，而其第二端部21b，21b’构成该环状结构的外环边界。应可理解地，该第一导电片21，21’的形状繁多，只要朝该圆形路径S的圆心的端部缩小的形状即可，并不限于图2或图2-1所示的扇形板状。
如图4B所示，将另一如干膜的阻层91形成于该阻层90与该多个第一导电片21，21’上，再借由图案化制程，以于该另一阻层91中电镀形成第一层的第一柱体230与多个第二柱体240于该多个第一导电片21，21’上。
于本实施例中，第一层的各该第一柱体230形成于各该第一导电片21，21’的第一端部21a，21a’上，且各该第二柱体240形成于各该第一导电片21，21’的第二端部21b，21b’上。例如，该第一柱体230的端面的轮廓相对应该第一导电片21，21’的第一端部21a，21a’的轮廓，而该第二柱体240的端面的轮廓相对应该第一导电片21，21’的第二端部21b，21b’的轮廓。
如图4C所示，先移除该些阻层90，91，再形成绝缘材25于该承载件80上，以令该绝缘材25包覆该多个第一导电片21，21’、第一柱体230与第二柱体240，并且露出该第一柱体230及第二柱体240的其中一端面。
如图4D所示，依需求于该绝缘材25上形成一如干膜的阻层(图略)，并借由图案化制程，以于该阻层中电镀形成多个结合第一层的第一柱体230端面及多个第二柱体240端面的多个连接垫231，241，并且露出该连接垫231，241的部分表面；接着，将另一如干膜的阻层(图略)形成于该阻层上，并借由图案化制程，以于该阻层中电镀形成多个结合该连接垫231，241的第二层的第一柱体230与第二柱体240。
的后，待移除该些阻层后，再形成另一绝缘材26于该绝缘材25上，以令该另一绝缘材26包覆该多个连接垫231，241、第二层的第一柱体230与第二柱体240，并且露出该第二层的第一柱体230及第二柱体240的其中一端面。
因此，可依需求重复上述图案化制程，以制作另一层的多个连接垫231，241及第三层的多个第一柱体230及多个第二柱体240，且形成绝缘材27，以包覆该些连接垫231，241与该第三层的多个第一柱体230及多个第二柱体240。
待制作完成最外层的第一柱体230及第二柱体240后，以令该些相互堆叠的第一柱体230与连接垫231构成该第一导电柱23，且令该些相互堆叠的第二柱体240与连接垫241构成该第二导电柱24。
如图4E所示，将如干膜的阻层(图略)形成于最外层的绝缘材(该本实施例为第三层的绝缘材27)上，并借由图案化制程，以于该阻层中电镀形成多个结合该些第一导电柱23端面及第二导电柱24端面的第二导电片22，22’。
于本实施例中，各该第二导电片22，22’具有相对的第三端部22a，22a’及第四端部22b，且各该第二导电片22，22’对应跨设在二个相邻的第一导电片21，21’上，以令该第二导电片22，22’的第三端部22a，22a’与其中一第一导电片21，21’上的第一导电柱23连接，而该第二导电片22，22’的第四端部22b与相邻的另一第一导电片21，21’上的第二导电柱24连接。例如，该第二导电片22，22’的第三端部22a，22a’的轮廓对应该第一导电片21，21’的第一端部21a，21a’的轮廓(即如图2-2或图2-3所示)，而该第二导电片22，22’的第四端部22b的轮廓对应该第一导电片21，21’的第二端部21b，21b’的轮廓(即如图2-2或图2-3所示)。
接着，待移除阻层后，形成一绝缘层28于该最外层的绝缘材27及该多个第二导电片22，22’上，以令该绝缘层28包覆该多个第二导电片22，22’。
如图4F所示，移除该承载件80，以外露该绝缘材25及该多个第一导电片21，21’，再形成另一绝缘层29于该绝缘材25及该多个第一导电片21，21’上，以包覆露该多个第一导电片21，21’，且各该绝缘层28，29与该些绝缘材25，26，27构成一绝缘体2b，以令该绝缘体2b定义有相对的第一侧20a(下侧绝缘层29)与第二侧20b(上侧绝缘层28)。
于本实施例中，该上侧绝缘层28形成多个开口201以露出相邻两第二导电片22，22’的至少一部分，供结合该电极垫240”(即如图3A及图3B所示)。
再者，如图4F-1所示，可知本发明的第一导电柱23’及第二导电柱24’的另一制作方式亦可以图案化增层线路制法，并省略连接垫231，241的制作，而借由电镀方法形成多层(如三层)堆叠的阶状柱结构，例如，该些第一柱体230的宽度不同及/或该些第二柱体240的宽度不同。
于一实施例中，各该第一导电片21的第一端部21a及各该第二导电片22的第三端部22a均呈圆弧形，且电镀形成于其上的各该第一导电柱23，23’的端面呈指节状(如图2及图2-2所示)。或者，各该第一导电片21’的第一端部21a’及各该第二导电片22’的第三端部22a’均呈锥形，且电镀形成于其上的各该第一导电柱23，23’的端面呈三角形(如图2-1及图2-3所示)。
再者，各该绝缘层28，29与该些绝缘材25，26，27以铸模方式、涂布方式或压合方式形成，且材质为介电材料，其中，该介电材料可为非感光型介电材料，如BT(BismaleimideTriazine)、FR5、ABF(Ajinomoto Build-up Film)(含玻纤或不含玻纤)及环氧模压树脂(Epoxy Molding Compound，简称EMC)等，且该介电材料亦可为感光型介电材料，如防焊材及聚酰亚胺(Polyimide，简称PI)等，但不以此为限。
另外，用以包覆该第一与第二导电柱23，23’，24，24’的该些绝缘材25，26，27亦可为如铁镍钼合金粉末、或铁硅铝合金粉末、或铁镍合金粉末等与树酯材料结合而成的导磁性材料，但不以此为限，故各该绝缘层28，29与该些绝缘材25，26，27的材质可依需求不相同。例如，如图3A-1及图3B-1所示的绝缘体3b，该绝缘材35(及/或该绝缘层38，39)为导磁性材料，抑或各该绝缘层38，39可为防焊材以作为绝缘保护层，而于该绝缘材35的其中一侧与该绝缘层38之间可形成一可进行线路电镀加工的介电材37(如ABF、BT、FR5、PI等)。
因此，相较于现有技术采用机械钻孔/激光钻孔等方式制作形成导电柱所需的圆形孔洞，本发明的制法借由如干膜的阻层定义该第一导电柱23，23’与第二导电柱24，24’的形状及位置，使各该第一导电柱23，23’及各该第二导电柱24，24’之间的距离能依需求极小化，且可依需求形成各种非圆柱状的第一导电柱23，23’及第二导电柱24，24’，以增加传导面积减少阻抗，进而增加导热能力，借以确保终端电感产品的整体效能。
再者，借由多层堆叠柱体的第一导电柱23，23’及第二导电柱24，24’的增高及扩大表面的作用，可令该电感结构2，2’的回圈的截面积有效增加，并借由有效增加该电感结构2，2’的回圈的数量，进而能大幅提升该电感结构2，2’的电感值。
另外，本发明的电感结构2，2’，可借由该绝缘材35及该绝缘层38，39的至少一者为导磁性材料而与非导磁性材料交互堆叠的设计，以提高该电感结构2，2’的电感值及易于进行导电线路的加工，其中，若该绝缘层38，39为导磁性材料，可提供屏蔽功能。应可理解地，该绝缘体3b中可依需求选择任一层或多层使用导磁性材料，并无特别限制。
另一方面，如图5A(及图5A-1)或图5B(及图5B-1)所示的电子封装件3，3’，本发明的电感结构2，2’可嵌埋于一具有线路结构311的封装载板31中，且电性连接该线路结构311，之后，该封装载板31再与至少一电子元件32进行封装，并可选择性以封装材33包覆该电子元件32。
于一实施例中，该电感结构2可与该封装载板31的线路结构311同步形成，如图5A所示。或者，该电感结构2’可先制作完成，再以元件模式嵌埋于该封装载板31中，如图5A-1、图5B或图5B-1所示。
于一实施例中，该封装载板31可为无核心层(coreless)型式。
于一实施例中，该封装载板31的上侧可结合该电子元件32，而下侧可外露部分该线路结构311以结合多个焊球34，供该电子封装件3，3’接置于一电路板(图略)上。
于一实施例中，该电子元件32为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该电子元件32为半导体芯片，其借由多个如焊锡材料的导电凸块采用覆晶方式设于该封装载板31上并电性连接该线路结构311；或者，该电子元件32可借由多个焊线(图略)以打线方式电性连接该线路结构311。应可理解地，有关该电子元件32电性连接该线路结构311的方式繁多，并不限于上述。
图6A及图6A-1为本发明的电感结构6的另一实施例的剖面示意图。
如图6A及图6A-1所示，基于图3A所示的电感结构2，该电感结构6于该绝缘体2b中图案化电镀至少一导磁性金属60。
于本实施例中，该导磁性金属60成环状，其绕设该第一端部21a上的第一导电柱23与该第三端部23a上的第二导电柱24，使该第一端部21a上的第一导电柱23与该第三端部23a上的第二导电柱24位于该导磁性金属60的环内。例如，该导磁性金属60对应该连接垫231，241布设，使该导磁性金属60与该连接垫231，241位于同一层，如图6A所示的八圈导磁性金属60或如图6A-1所示的两圈导磁性金属60。于其它实施例中，该导磁性金属60与该连接垫231，241亦可位于不同层。
再者，该导磁性金属60包含有镍(Ni)、锌(Zn)、锰(Mn)、铁(Fe)、钴(Co)或其它适当材料所组成的合金，以利于该电感结构6的作用。
另外，于其它实施例中，亦可于图3B所示的电感结构2’中增设该导磁性金属60，如图6B及图6B-1所示的电感结构6’。例如，该导磁性金属60对应宽度较小的第一柱体230’与第二柱体240’布设，使该导磁性金属60与该宽度较小的第一柱体230’与第二柱体240’位于同一层，如图6B所示的四圈导磁性金属60或如图6B-1所示的一圈导磁性金属60。
另外，该导磁性金属60的较佳组成单位形状的设计为微细化的多点状、多条块状、多环绕状等。由于该导磁性金属60于图案化成形后产生的磁特性越佳，可提升电感元件Q值性能越好。
应可理解地，有关该导磁性金属的种类繁多，并不限于上述的环状，故可依需求布设各种实施例的导磁性金属，并无特别限制。
因此，本发明的电感结构6，6’，可借由增设该导磁性金属60，以提高该电感结构6，6’的电感值。较佳地，该导磁性金属60采用二元素或三元素电镀而成，以得到各种不同形状与分布，且尺寸精度佳，故可得到更精确的电感品质及精度。
综上所述，本发明的电感结构及其制法，因该第一导电柱的轮廓能配合该第一导电片的第一端部的轮廓，故本发明的电感结构的环形绕线的回圈数量能大幅增加，并且借由多层柱体堆叠的第一导电柱及第二导电柱的增高及扩大表面的作用，使该电感结构的回圈截面积能大幅增加，以有效提升该电感结构的电感值。
再者，因本发明可依需求形成各种非圆柱形的第一导电柱及第二导电柱，故该第一导电柱及第二导电柱中用于电性导通的铜面积将大幅增加，使该第一导电柱及第二导电柱的电阻较小，因而不仅能提高导电效率，且提升导热能力，以确保终端电感产品的整体效能。
本发明借由电镀该导磁性金属，使该电感结构可获得更佳的电感值及效能。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (19)

1.一种电感结构，其特征在于，包括：
绝缘体，其具有相对的第一侧与第二侧，其中，该绝缘体包含多层绝缘材，以令至少一层该绝缘材为导磁性材料；
多个第一导电片，其呈扇形板状，且自该绝缘体的第一侧嵌埋于该绝缘体中，各该第一导电片并具有相对的第一端部及第二端部，且该第一端部的宽度小于该第二端部的宽度，其中，该多个第一导电片呈环状结构排设，使该多个第一导电片的第一端部构成该环状结构的内环边界，而该多个第一导电片的第二端部则构成该环状结构的相对该内环边界的外环边界；
多个第一导电柱，其嵌埋于该绝缘体中且电性连接各该第一导电片的第一端部，其中，各该第一导电柱的端面的轮廓对应该第一端部的轮廓，且各该第一导电柱包含多个相互堆叠的第一柱体；
多个第二导电柱，其嵌埋于该绝缘体中且电性连接各该第一导电片的第二端部，其中，各该第二导电柱的端面的轮廓对应该第二端部的轮廓，且各该第二导电柱包含多个相互堆叠的第二柱体；
多个第二导电片，其呈曲板状，且自该绝缘体的第二侧嵌埋于该绝缘体中，各该第二导电片并具有相对的第三端部及第四端部，且对应跨设于二个相邻的该第一导电片上，其中，该第二导电片的第三端部的轮廓相对应该第一导电片的第一端部，且该第三端部电性连接该二个相邻的该第一导电片的其中一者的第一端部上的第一导电柱，而该第二导电片的第四端部的轮廓相对应该第一导电片的第二端部，且该第四端部电性连接该二个相邻的该第一导电片的另一者的第二端部上的第二导电柱；以及
其中，该绝缘体的第一侧露出该多个第一导电片的其中相邻二者的各至少一部分、或该绝缘体的第二侧露出该多个第二导电片的其中相邻二者的各至少一部分，供结合电极垫。
2.如权利要求1所述的电感结构，其特征在于，该多个第一导电片的第一端部呈圆弧形，且设于其上的各该第一导电柱的端面呈指节状。
3.如权利要求1所述的电感结构，其特征在于，该多个第一导电片的第一端部呈锥形，且设于其上的各该第一导电柱的端面呈三角形。
4.如权利要求1所述的电感结构，其特征在于，该多个相互堆叠的第一柱体之间设有一连接垫，及/或该多个相互堆叠的第二柱体之间设有一连接垫。
5.如权利要求1所述的电感结构，其特征在于，该多个相互堆叠的第一柱体的宽度不同，及/或该多个相互堆叠的第二柱体的宽度不同。
6.如权利要求1所述的电感结构，其特征在于，该电感结构还包括至少一电镀形成于该绝缘体中的导磁性金属，该导磁性金属包含有镍、锌、锰、铁、钴或其组合的其中一者。
7.如权利要求6所述的电感结构，其特征在于，该导磁性金属绕设该第一端部上的第一导电柱与该第三端部上的第二导电柱，使该第一端部上的第一导电柱与该第三端部上的第二导电柱位于该导磁性金属的环内。
8.如权利要求6所述的电感结构，其特征在于，该导磁性金属为至少一层状、至少一微细化的点状、至少一微细化的块状或至少一微细化的条状分布。
9.一种电子封装件，其特征在于，包括：
具有线路结构的封装载板；
如权利要求1至8中任一者所述的电感结构，其形成于该封装载板内且电性连接该线路结构；以及
至少一电子元件，其接置在该封装载板的其中一侧并电性连接该线路结构及该电感结构。
10.如权利要求9所述的电子封装件，其特征在于，该电子封装件还包括包覆该电子元件的封装材。
11.一种电感结构的制法，采用集成电路(IC)载板的无核心层制造技术，其特征在于，该制法包括：
于一承载件上以图案化制程形成多个第一导电片，其中，各该第一导电片具有相对的第一端部及第二端部，且该第一端部的宽度小于该第二端部的宽度，使各该第一导电片呈扇形板状，其中，该多个第一导电片呈环状结构排设，使该多个第一导电片的第一端部构成该环状结构的内环边界，而该多个第一导电片的第二端部则构成该环状结构的相对该内环边界的外环边界；
以该图案化制程形成第一导电柱于各该第一导电片的第一端部上，且以该图案化制程形成第二导电柱于各该第一导电片的第二端部上，其中，该第一导电柱的端面的轮廓对应该第一导电片的第一端部的轮廓，该第二导电柱的端面的轮廓对应该第一导电片的第二端部的轮廓，且各该第一导电柱包含多个相互堆叠的第一柱体，而各该第二导电柱包含多个相互堆叠的第二柱体；
于该承载件上形成绝缘材，以包覆该多个第一导电片、第一导电柱与第二导电柱，并且露出部分该第一导电柱及部分该第二导电柱，该绝缘体包含导磁性材料，且各该导磁性材料上形成有一用以进行线路电镀加工的介电材；
以图案化制程形成多个第二导电片于该绝缘材上的介电材上，各该第二导电片具有相对的第三端部及第四端部，且对应跨设于二个相邻的该第一导电片上，其中，该第二导电片的第三端部的轮廓对应该第一导电片的第一端部的轮廓，且该第三端部电性连接该二个相邻的该第一导电片的其中一者的第一端部上的第一导电柱，而该第二导电片的第四端部的轮廓对应该第一导电片的第二端部的轮廓，且该第四端部电性连接该二个相邻的该第一导电片的另一者的第二端部上的第二导电柱；
形成一绝缘层于该绝缘材及该多个第二导电片上，以包覆该多个第二导电片；
移除该承载件，以外露该绝缘材及该多个第一导电片；以及
形成另一绝缘层于该绝缘材及该多个第一导电片上，以包覆该多个第一导电片，且各该绝缘层与该绝缘材构成一绝缘体，以令该绝缘体定义有相对的第一侧与第二侧，
其中，该绝缘体的第一侧露出该多个第一导电片的其中相邻二者的各至少一部分、或该绝缘体的第二侧露出该多个第二导电片的其中相邻二者的各至少一部分，供结合电极垫。
12.如权利要求11所述的电感结构的制法，其特征在于，该多个第一导电片的第一端部呈圆弧形，且设于其上的各该第一导电柱的端面呈指节状。
13.如权利要求11所述的电感结构的制法，其特征在于，该多个第一导电片的第一端部呈锥形，且设于其上的各该第一导电柱的端面呈三角形。
14.如权利要求11所述的电感结构的制法，其特征在于，该多个相互堆叠的第一柱体之间设有一连接垫，及/或该多个相互堆叠的第二柱体之间设有一连接垫。
15.如权利要求11所述的电感结构的制法，其特征在于，该多个相互堆叠的第一柱体的宽度不同，及/或该多个相互堆叠的第二柱体的宽度不同。
16.如权利要求11所述的电感结构的制法，其特征在于，该制法还包括图案化电镀至少一导磁性金属于该绝缘体中。
17.如权利要求11所述的电感结构的制法，其特征在于，该导电柱及绝缘材采用载板的无核心层技术逐层增层方式或一次增层方式制作。
18.一种封装载板的制法，其特征在于，该制法包括同时制作出一线路结构与至少一如权利要求1至8及11至17中的任一者所述的电感结构。
19.一种电子封装件的制法，其特征在于，包括：
提供一具有线路结构的封装载板，且该封装载板中形成有如权利要求1至8中任一者所述的电感结构；以及
将至少一电子元件接置在该封装载板的其中一侧，并使该电子元件电性连接该线路结构及该电感结构。
CN202210100455.5A 2021-02-05 2022-01-27 电感结构及制法、电子封装件及制法、封装载板的制法 Pending CN114883082A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110104476A TWI788775B (zh) 2021-02-05 2021-02-05 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法
TW110104476 2021-02-05

Publications (1)

Publication Number Publication Date
CN114883082A true CN114883082A (zh) 2022-08-09

Family

ID=82668058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210100455.5A Pending CN114883082A (zh) 2021-02-05 2022-01-27 电感结构及制法、电子封装件及制法、封装载板的制法

Country Status (3)

Country Link
US (1) US12062685B2 (zh)
CN (1) CN114883082A (zh)
TW (1) TWI788775B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829484B (zh) * 2022-12-23 2024-01-11 恆勁科技股份有限公司 整合有磁性元件結構之封裝載板及其製造方法
TWI842648B (zh) * 2023-10-27 2024-05-11 恆勁科技股份有限公司 線圈載板及其製法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US6975199B2 (en) * 2001-12-13 2005-12-13 International Business Machines Corporation Embedded inductor and method of making
US6990729B2 (en) * 2003-09-05 2006-01-31 Harris Corporation Method for forming an inductor
WO2007023327A1 (en) * 2005-08-24 2007-03-01 Infineon Technologies Ag Magnetically alignable semiconductor chip and rewiring substrate and a method for magnetically aligning the semiconductor chip and the rewiring substrate
JP2007150022A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 電子基板、その製造方法および電子機器
JP2008103394A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp 電子基板の製造方法、電子基板および電子機器
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
US11024454B2 (en) * 2015-10-16 2021-06-01 Qualcomm Incorporated High performance inductors
JP6838547B2 (ja) * 2017-12-07 2021-03-03 株式会社村田製作所 コイル部品およびその製造方法
CN111201711A (zh) * 2017-12-28 2020-05-26 英特尔公司 单个封装中的包括混合滤波器和有源电路的rf前端模块
US11018215B2 (en) * 2019-03-14 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof

Also Published As

Publication number Publication date
US20220254869A1 (en) 2022-08-11
US12062685B2 (en) 2024-08-13
TW202232710A (zh) 2022-08-16
TWI788775B (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
US11437174B2 (en) Inductor and method of manufacturing same
US10840010B2 (en) Coil component
US12062476B2 (en) Chip electronic component and board having the same
CN114883082A (zh) 电感结构及制法、电子封装件及制法、封装载板的制法
JP2020136392A (ja) インダクタ部品
US10986732B2 (en) Laminated circuit board, and electronic component
KR20180085219A (ko) 인덕터 및 그 제조 방법
CN112712961A (zh) 电感器阵列部件以及电感器阵列部件内置基板
JP2020038940A (ja) インダクタ及びその製造方法
JP2007089316A (ja) 超小型電力変換装置およびその製造方法
US12080466B2 (en) Electronic package
CN218826567U (zh) 电感结构
KR20190108541A (ko) 칩 전자부품 및 그 실장기판
US12094922B2 (en) Inductance traces protected through shielding layers
CN218782885U (zh) 电感结构
KR102004240B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102499470B1 (ko) 칩 전자부품
TWI842203B (zh) 電感器結構及其製法
US20240221999A1 (en) Inductor structure and manufacturing method thereof
CN118280709A (zh) 电感器结构及其制法
CN118173344A (zh) 电感器结构及其导磁体与制法
CN118888257A (zh) 一种电感封装结构及其封装方法
CN117995509A (zh) 电感元件的核心结构及其制法
KR20190082181A (ko) 칩 전자부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination